KR19990070036A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR19990070036A KR19990070036A KR1019980004646A KR19980004646A KR19990070036A KR 19990070036 A KR19990070036 A KR 19990070036A KR 1019980004646 A KR1019980004646 A KR 1019980004646A KR 19980004646 A KR19980004646 A KR 19980004646A KR 19990070036 A KR19990070036 A KR 19990070036A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- semiconductor substrate
- forming
- peripheral circuit
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조공정을 간소화시키는 데 적당한 반도체 소자의 제조방법에 관한 것으로서, 셀 영역과 주변회로 영역으로 정의된 반도체 기판의 소정영역에 각각 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 셀 영역의 게이트 전극 양측의 반도체 기판 표면내에 저농도 불순물 영역을 형성하고 상기 주변회로 영역의 게이트 전극 양측의 반도체 기판 표면내에 고농도 불순물 영역을 형성하는 단계와, 상기 각 게이트 전극의 양측면에 제 1 절연막 측벽을 형성하는 단계와, 상기 각 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 주변회로 영역에 불소이온을 주입하는 단계와, 상기 주변회로 영역의 소오스/드레인 불순물 영역 및 게이트 전극 표면에 제 2 절연막을 형성하는 단계와, 그리고 상기 셀 영역의 게이트 전극 및 소오스/드레인 불순물 영역의 표면에 살리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 공정을 간소화시키는데 적당한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 현재 사용중인 거의 모든 반도체 제품들은 회로동작 속도를 줄이기 위해 살리사이드(Salicide) 공정을 사용하고 있다.
그러나 높은 페일러 전압(Failure Voltage)을 갖는 주변회로 특성을 위해서는 적정한 충격(Ballistic) 저항이 필요하게 되고 이 저항을 위해서는 주변회로 영역만을 살리사이드가 형성되지 않도록 살리사이드 프로텍션 마스크(Salicide Protection Mask) 공정을 적용하고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시한 바와 같이 셀 영역과 주변회로 영역으로 정의된 반도체 기판(11)상에 게이트 절연막(12) 및 게이트 전극용 폴리 실리콘을 차례로 형성하고, 사진석판술 및 식각공정으로 상기 폴리 실리콘 및 게이트 절연막(12)을 선택적으로 제거하여 셀 영역과 주변회로 영역에 각각 게이트 전극(13)을 형성한다.
도 1b에 도시한 바와 같이 상기 게이트 전극(13)을 포함한 반도체 기판(11)의 전면에 제 1 포토레지스트(Photo Resist)(14)를 도포한 후, 주변회로 영역에만 상기 제 1 포토레지스트(14)가 남도록 노광 및 현상공정으로 패터닝한다.
이어, 상기 패터닝된 제 1 포토레지스트(14)를 마스크로 이용하여 반도체 기판(11)의 전면에 저농도 불순물 이온을 주입하여 셀 영역의 게이트 전극(13) 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain) 영역(15)을 형성한다.
도 1c에 도시한 바와 같이 상기 제 1 포토레지스트(14)를 제거하고, 상기 반도체 기판(11)의 전면에 제 2 포토레지스트(16)를 도포한 후, 상기 제 2 포토레지스트(16)가 셀 영역에만 남도록 노광 및 현상공정으로 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(16)를 마스크로 이용하여 반도체 기판(11)의 전면에 고농도 불순물 이온을 주입하여 주변회로 영역의 게이트 전극(13) 양측의 반도체 기판(11) 표면내에 고농도 불순물 영역(17)을 형성한다.
도 1d에 도시한 바와 같이 상기 제 2 포토레지스트(16)를 제거하고, 상기 게이트 전극(13)을 포함한 반도체 기판(11)의 전면에 절연막을 형성한 후, 에치백 공정을 실시하여 상기 각 게이트 전극(13)의 양측면에 절연막 측벽(18)을 형성한다.
이어, 상기 게이트 전극(13) 및 절연막 측벽(18)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 소오스/드레인용 고농도 불순물 이온을 주입하여 상기 게이트 전극(13)의 양측 반도체 기판(11) 표면내에 소오스/드레인 불순물 영역(19)을 형성한다.
그리고 상기 소오스/드레인 불순물 영역(19)이 형성된 반도체 기판(11)에 RTA(Rapid Thermal Annealing) 공정을 실시하여 불순물 이온을 활성화(Activation)시킨다.
도 1e에 도시한 바와같이 상기 소오스/드레인 불순물 영역(19)이 형성된 반도체 기판(11)의 전면에 HLD(High temperature Low pressure Deposition)막(20)을 형성하고, 상기 HLD막(20)을 사진석판술 및 식각공정으로 주변회로 영역에만 남도록 선택적으로 패터닝한다.
여기서 상기 패터닝된 HLD막(20)은 이후 공정에서 살리사이드가 형성되지 않도록 마스킹 역할을 한다.
그리고 상기 반도체 기판(11)의 전면에 고융점금속(도면에는 도시하지 않음)을 증착하고, 전면에 열처리 공정을 실시하여 셀 영역의 게이트 전극(13) 및 반도체 기판(11)의 계면에 살리사이드막(21)을 형성한다.
여기서 상기 고융점금속을 상기 반도체 기판(11)의 전면에 증착하여 열처리 공정을 실시하면 상기 반도체 기판(11) 및 게이트 전극(13)의 계면에 살리사이드막(21)을 형성하고, 나머지 부분의 고융점 금속은 제거한다.
그러나 상기와 같은 종래 기술의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 내부회로 영역을 블록킹(Blocking)하도록 절연막을 증착하는 공정이 추가됨으로써 공정이 복잡하고, 또한 이후 절연막을 제거하는 공정에 의해서 살라사이드막의 특성이 악화된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 살리사이드막의 형성하기 위한 공정을 간소화시키고, 살리사이드막의 특성 저하를 방지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술의 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2g는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32 : 게이트 절연막
33 : 게이트 전극 34 : 제 1 포토레지스트
35 : LDD 영역 36 : 제 2 포토레지스트
37 : 고농도 불순물 영역 38 : 절연막 측벽
39 : 소오스/드레인 불순물 영역 40 : 제 3 포토레지스트
41 : 산화막 42 : 살리사이드막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 셀 영역과 주변회로 영역으로 정의된 반도체 기판의 소정영역에 각각 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 셀 영역의 게이트 전극 양측의 반도체 기판 표면내에 저농도 불순물 영역을 형성하고 상기 주변회로 영역의 게이트 전극 양측의 반도체 기판 표면내에 고농도 불순물 영역을 형성하는 단계와, 상기 각 게이트 전극의 양측면에 제 1 절연막 측벽을 형성하는 단계와, 상기 각 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 주변회로 영역에 불소이온을 주입하는 단계와, 상기 주변회로 영역의 소오스/드레인 불순물 영역 및 게이트 전극 표면에 제 2 절연막을 형성하는 단계와, 그리고 상기 셀 영역의 게이트 전극 및 소오스/드레인 불순물 영역의 표면에 살리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시한 바와 같이 셀 영역과 주변회로 영역으로 정의된 반도체 기판(31)상에 게이트 절연막(32) 및 게이트 전극용 폴리 실리콘을 차례로 형성하고, 사진석판술 및 식각공정으로 상기 폴리 실리콘 및 게이트 절연막(32)을 선택적으로 제거하여 셀 영역과 주변회로 영역에 각각 게이트 전극(33)을 형성한다.
도 2b에 도시한 바와 같이 상기 게이트 전극(33)을 포함한 반도체 기판(31)의 전면에 제 1 포토레지스트(Photo Resist)(34)를 도포한 후, 주변회로 영역에만 상기 제 1 포토레지스트(34)가 남도록 노광 및 현상공정으로 패터닝한다.
이어, 상기 패터닝된 제 1 포토레지스트(34)를 마스크로 이용하여 반도체 기판(31)의 전면에 저농도 불순물 이온을 주입하여 셀 영역의 게이트 전극(33) 양측의 반도체 기판(31) 표면내에 LDD(Lightly Doped Drain) 영역(35)을 형성한다.
도 2c에 도시한 바와 같이 상기 제 1 포토레지스트(34)를 제거하고, 상기 반도체 기판(31)의 전면에 제 2 포토레지스트(36)를 도포한 후, 상기 제 2 포토레지스트(36)가 셀 영역에만 남도록 노광 및 현상공정으로 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(36)를 마스크로 이용하여 반도체 기판(31)의 전면에 고농도 불순물 이온을 주입하여 주변회로 영역의 게이트 전극(33) 양측의 반도체 기판(31) 표면내에 고농도 불순물 영역(37)을 형성한다.
도 2d에 도시한 바와 같이 상기 제 2 포토레지스트(36)를 제거하고, 상기 게이트 전극(33)을 포함한 반도체 기판(31)의 전면에 절연막을 형성한 후, 에치백 공정을 실시하여 상기 각 게이트 전극(33)의 양측면에 절연막 측벽(38)을 형성한다.
이어, 상기 게이트 전극(33) 및 절연막 측벽(38)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 소오스/드레인용 고농도 불순물 이온을 주입하여 상기 게이트 전극(33)의 양측 반도체 기판(31) 표면내에 소오스/드레인 불순물 영역(39)을 형성한다.
도 2e에 도시한 바와 같이 상기 반도체 기판(31)의 전면에 제 3 포토레지스트(40)를 도포한 후, 노광 및 현상공정으로 셀 영역에만 남도록 패터닝한다.
이어, 상기 패터닝된 제 3 포토레지스트(40)를 마스크로 이용하여 상기 주변회로 영역에 불소(F)이온을 주입한다.
도 2f에 도시한 바와 같이 상기 제 3 포토레지스트(40)를 제거하고, 상기 반도체 기판(31)에 산소(O2) 분위기에서 RTA(Rapid Thermal Annealing) 공정을 실시하여 불순물 이온을 활성화(Activation)시킨다.
여기서 상기 RTA 공정시 주변회로 영역의 소오스/드레인 불순물 영역(39)의 반도체 기판(31)과 게이트 전극(33) 표면에는 산화막(41)이 형성되고, 셀 영역의 소오스/드레인 불순물 영역(39)의 반도체 기판(31)과 게이트 전극(33) 표면에는 거의 형성되지 않는다.
즉, 주변회로 영역에는 산화막(41)이 약 100Å 두께로 형성되고, 셀 영역에는 산화막(41)이 20~30Å 두께로 형성된다.
도 2g에 도시한 바와 같이 상기 산화막(41)이 형성된 반도체 기판(31)에 불산(HF)으로 클리닝(Cleaning) 공정을 실시하여 상기 산화막(41)을 선택적으로 식각한다.
이때 상기 산화막(41)은 약 50Å이 식각되어 셀 영역에는 산화막(41)이 존재하지 않게 된다.
이어, 상기 반도체 기판(31)의 전면에 고융점금속(도면에는 도시하지 않음)을 증착하고, 전면에 열처리 공정을 실시하여 셀 영역의 게이트 전극(33) 및 반도체 기판(31)의 계면에 살리사이드막(42)을 형성한다.
여기서 상기 고융점금속을 상기 반도체 기판(31)의 전면에 증착하여 열처리 공정을 실시하면 상기 반도체 기판(31) 및 게이트 전극(33)의 계면에 살리사이드막(42)을 형성하고, 나머지 부분의 고융점 금속은 제거한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법에 있어서 셀 영역에만 살리사이드막을 형성하기 위하여 주변회로 영역을 블록킹하는 절연막을 별도의 공정을 거치지 않고 형성할 수 있기 때문에 공정의 간소화 및 살리사이드막의 특성 저하를 방지할 수 있는 효과가 있다.
Claims (3)
- 셀 영역과 주변회로 영역으로 정의된 반도체 기판의 소정영역에 각각 게이트 절연막 및 게이트 전극을 형성하는 단계;상기 셀 영역의 게이트 전극 양측의 반도체 기판 표면내에 저농도 불순물 영역을 형성하고 상기 주변회로 영역의 게이트 전극 양측의 반도체 기판 표면내에 고농도 불순물 영역을 형성하는 단계;상기 각 게이트 전극의 양측면에 제 1 절연막 측벽을 형성하는 단계;상기 각 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계;상기 주변회로 영역에 불소이온을 주입하는 단계;상기 주변회로 영역의 소오스/드레인 불순물 영역 및 게이트 전극 표면에 제 2 절연막을 형성하는 단계; 그리고상기 셀 영역의 게이트 전극 및 소오스/드레인 불순물 영역의 표면에 살리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 절연막은 반도체 기판을 산소분위기에서 RTA 공정시 100Å정도로 형성됨을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 RTA 공정시 셀 영역에도 주변회로 영역보다 얇은 두께를 갖는 제 2 절연막이 동시에 형성되며, 이후 불산용액을 이용한 클리닝공정시 셀 영역의 제 2 절연막은 제거되고 주변회로 영역은 소정의 두께만 제거되고 잔류함을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004646A KR19990070036A (ko) | 1998-02-16 | 1998-02-16 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004646A KR19990070036A (ko) | 1998-02-16 | 1998-02-16 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990070036A true KR19990070036A (ko) | 1999-09-06 |
Family
ID=65894415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004646A KR19990070036A (ko) | 1998-02-16 | 1998-02-16 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990070036A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368310B1 (ko) * | 2000-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100435897B1 (ko) * | 2001-12-27 | 2004-06-12 | 동부전자 주식회사 | 반도체 소자의 선택적 샐리사이드층 형성 방법 |
| KR100927787B1 (ko) * | 2003-01-24 | 2009-11-20 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
-
1998
- 1998-02-16 KR KR1019980004646A patent/KR19990070036A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368310B1 (ko) * | 2000-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100435897B1 (ko) * | 2001-12-27 | 2004-06-12 | 동부전자 주식회사 | 반도체 소자의 선택적 샐리사이드층 형성 방법 |
| KR100927787B1 (ko) * | 2003-01-24 | 2009-11-20 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215845B1 (ko) | 반도체소자 제조방법 | |
| KR0166850B1 (ko) | 트랜지스터 제조방법 | |
| KR19990070036A (ko) | 반도체 소자의 제조방법 | |
| US6087271A (en) | Methods for removal of an anti-reflective coating following a resist protect etching process | |
| KR100280525B1 (ko) | 반도체소자의 제조방법 | |
| KR100236046B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226733B1 (ko) | 반도체소자 제조방법 | |
| KR100290881B1 (ko) | 반도체 소자의 티형 게이트 및 그 제조방법 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR100399893B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR100402102B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR20010037866A (ko) | 반도체 소자의 이중 게이트 절연막 형성방법 | |
| KR100311502B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR100474744B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100447230B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR100433490B1 (ko) | 반도체 소자의 제조방법 | |
| KR100432893B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR100317332B1 (ko) | 반도체소자의 제조방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |