CN102891084A - Pmos晶体管的制造方法 - Google Patents

Pmos晶体管的制造方法 Download PDF

Info

Publication number
CN102891084A
CN102891084A CN2011102027715A CN201110202771A CN102891084A CN 102891084 A CN102891084 A CN 102891084A CN 2011102027715 A CN2011102027715 A CN 2011102027715A CN 201110202771 A CN201110202771 A CN 201110202771A CN 102891084 A CN102891084 A CN 102891084A
Authority
CN
China
Prior art keywords
grid
semiconductor substrate
pmos
type source
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102027715A
Other languages
English (en)
Inventor
冯军宏
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2011102027715A priority Critical patent/CN102891084A/zh
Publication of CN102891084A publication Critical patent/CN102891084A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种PMOS晶体管的制造方法，包括：提供半导体衬底；在半导体衬底上形成栅极；向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮，向所述半导体衬底注入P型源漏掺杂离子；进行退火工艺。在进行退火工艺后三氟化氮被激活，氟离子在所述半导体衬底与栅极的界面处形成键能较大的Si-F键，代替了相对较为不稳定的Si-H键，提高了半导体衬底与栅极界面的稳定性，从而降低了PMOS晶体管的负偏压温度不稳定效应；此外，氮离子进入栅极的栅介质层后，能够抑制PMOS晶体管P型源漏掺杂离子的扩散，避免因P型源漏掺杂离子的扩散导致的各种缺陷，提高了栅介质层的介电性能，进而提高了栅介质层的击穿电压。

Description

PMOS晶体管的制造方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种PMOS晶体管的制造方法。
背景技术
随着半导体器件的集成度越来越高，单个半导体器件尺寸越来越小，半导体器件尺寸不断减小的同时，对半导体器件的晶体管性能要求同时日益提高，对晶体管可靠性的要求也随之提高。
在互补金属氧化物半导体(CMOS)晶体管工艺中，对于PMOS晶体管，负偏压温度不稳定性(NBTI，Negative Bias Temperature Instability)是导致其在加压或高温作用时退化的主要原因，因此NBTI是PMOS晶体管可靠性评价的一个主要的考量因素。
具体地，NBTI是指PMOS晶体管在偏置栅极电压或高温作用下，由于氢离子的扩散加剧导致栅介质层与半导体衬底界面处的硅氢键(Si-H)断裂，形成载流子俘获中心，从而造成参数漂移和器件退化，例如阈值电压(Vt)漂移和饱和电流(Idasat)增大。随着器件尺寸不断减小，特别是作为栅介质层的氧化层或氮氧化层越来越薄时，NBTI性能的下降也变得越来越明显，而NBTI特性的下降会引起器件的阈值电压绝对值增大、截止电流(Ioff)的绝对值增大，并会引起器件的饱和漏极电流和跨导(Gm)绝对值减小，这些器件参数的变化会进一步降低晶体管的速度，并加大晶体管的失配性，甚至导致电路失效，直接影响器件的工作寿命。此外，在PMOS晶体管的发展过程中，栅介质层厚度的减小速度远大于阈值电压的减小速度，因此，相对来说阈值电压的减小速度有限，但越来越薄的栅介质层引起的寄生电流增大却非常明显，甚至增大器件击穿的发生概率。
因此，提供一种减小PMOS晶体管负偏压温度不稳定性的制造方法成为业界亟待解决的技术问题。
发明内容
本发明的目的是提供一种PMOS晶体管的制造方法，以减小PMOS晶体管的负偏压温度不稳定性(NBTI)，提高PMOS晶体管的可靠性。
为解决上述问题，本发明提供一种PMOS晶体管的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底上形成栅极；在所述栅极两侧形成栅极侧墙；进行离子注入工艺，向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮，向所述半导体衬底注入P型源漏掺杂离子；进行退火工艺，激活三氟化氮以及P型源漏掺杂离子在所述半导体衬底中形成源极区和漏极区。
可选的，首先向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮；然后向所述半导体衬底注入P型源漏掺杂离子。
可选的，首先向所述半导体衬底中注入P型源漏掺杂离子；然后向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮。
较佳的，所述三氟化氮的注入浓度为1013/cm3～1016/cm3。
较佳的，所述三氟化氮的注入能量为5KeV～15KeV
进一步的，所述P型源漏掺杂离子为硼离子。
进一步的，所述栅极包括栅介质层及位于所述栅介质层表面的栅导电层。
进一步的，所述栅介质层的材质为二氧化硅。
进一步的，所述栅导电层的材质为多晶硅。
与现有技术相比，本发明还包括注入三氟化氮的步骤，在进行退火工艺后三氟化氮被激活，氟离子在所述半导体衬底与栅极的界面处形成键能较大的Si-F键，代替了相对较为不稳定的Si-H键，提高了半导体衬底与栅极界面的稳定性，从而降低了PMOS晶体管的负偏压温度不稳定(Negative Bias TemperatureInstability，NBTI)效应；此外，氮离子进入栅极的栅介质层后，能够抑制P型源漏掺杂离子的扩散，避免因P型源漏掺杂离子扩散导致的各种缺陷，提高了栅介质层的介电性能，进而提高了栅介质层的击穿电压。
附图说明
图1为本发明一实施例中PMOS晶体管的制造方法的流程图。
图2～图6为本发明一实施例中PMOS晶体管制造过程中的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中PMOS晶体管的制造方法的流程图。图2～图6为本发明一实施例中PMOS晶体管制造过程中的结构示意图。请结合图1至图6，本发明提供一种PMOS晶体管的制造方法，包括以下步骤：
步骤S01：提供半导体衬底101。
如图2所示，所述半导体衬底101的材质可以为单晶硅、多晶硅或非晶硅，也可以为硅、锗、砷化镓或硅锗化合物，当然，在半导体衬底101的表面还可以具有外延层或绝缘层上硅结构(图中未标示)。
进一步的，在所述半导体衬底101中还形成有N阱103以及浅沟槽隔离结构102，可利用离子注入工艺在衬底101中形成所述N阱103，注入离子为N型离子(例如磷离子)，N阱103及浅沟槽隔离结构102的形成方法为本领域技术人员所熟知，在此不赘述；
步骤S02：在半导体衬底101上形成栅极105。
如图3所示，所述栅极105包括栅介质层105a及位于所述栅介质层105a表面的栅导电层105b；所述栅介质层105a的材质例如为二氧化硅，所述栅导电层105b的材质例如为多晶硅。
其中，所述栅极105可利用以下步骤形成：首先，利用热氧化生长或化学气相沉积的方法在所述半导体衬底101表面形成栅介质薄膜，其中较佳的采用热氧化法生长，所述栅介质薄膜为氧化硅，厚度为20埃～50埃；接着，在所述栅介质薄膜上形成栅导电薄膜，所述栅导电薄膜例如为多晶硅，可利用常压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)、等离子辅助化学气相沉积等方法形成所述栅导电薄膜，因为LPCVD具有优良的台阶覆盖能力，故优选利用LPCVD形成栅导电薄膜；接下来，利用光刻工艺在栅导电薄膜表面形成光刻胶图形，对光刻胶进行曝光、显影，并以显影后的光刻胶图形为掩模，依次刻蚀所述栅导电薄膜和栅介质薄膜，最终形成栅介质层105a和栅导电层105b组成的栅极。
步骤S03：如图4所示，在所述栅极105两侧形成栅极侧墙111。
其中，所述栅极侧墙111的材质例如为氧化硅或氮化硅。所述栅极侧墙111的形成方法如下：首先，利用CVD工艺在半导体衬底101表面形成栅极侧墙薄膜，所述栅极侧墙薄膜覆盖所述栅极105；接着，对所述栅极侧墙薄膜进行回刻蚀工艺，最终在所述栅极105两侧形成栅极侧墙111。
步骤S04：进行离子注入工艺，向所述半导体衬底101、栅极105以及栅极侧墙111注入三氟化氮，并向所述半导体衬底101注入P型源漏掺杂离子。
如图5所示，所述离子注入工艺依次包括以下步骤：首先，沿图1中200方向，向所述半导体衬底101中、栅极105及栅极侧墙111中注入三氟化氮，所述三氟化氮的注入浓度为1013/cm3～1016/cm3，三氟化氮的注入能量为5KeV～15KeV；接着，以所述栅极105及栅极侧墙111为掩模，向所述半导体衬底101中注入P型源漏掺杂离子，在所述半导体衬底101中形成源/漏掺杂区108，其中所述P型源漏掺杂离子可以为硼离子或其他P型掺杂离子。
需要说明的是，上述离子注入工艺中注入三氟化氮以及注入P型源漏掺杂离子的步骤的先后顺序可以互换，同样能够达到本发明的目的。
步骤S05：如图6所示，进行退火工艺，激活三氟化氮以及P型源漏掺杂离子，从而在所述半导体衬底101内形成源极区109和漏极区107。
在退火工艺中，P型源漏掺杂离子被激活，在所述半导体衬底101内形成源极区109和漏极区107。同时，所述三氟化氮被激活，在所述半导体衬底101与栅极105界面形成Si-F键，代替较为不稳定的Si-H键，并且，在栅介质层105a中形成氮掺杂。
综上所述，本发明包括了注入三氟化氮的步骤，所述三氟化氮被激活后，氟离子在半导体衬底与栅极侧墙界面处形成键能稳定的Si-F键，代替键能不稳定的Si-H键，从而降低了PMOS晶体管的负偏压温度不稳定，并且，氮离子进入栅介质层中，形成的氮掺杂可以抑制PMOS晶体管中常用的P型源漏掺杂离子的扩散，避免因P型源漏掺杂离子扩散导致的各种缺陷，进而提高栅介质层的介电性能，提高了栅介质层的击穿电压。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种PMOS晶体管的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成栅极；
在所述栅极两侧形成栅极侧墙；
进行离子注入工艺，向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮，并向所述半导体衬底中注入P型源漏掺杂离子；
进行退火工艺，激活三氟化氮以及P型源漏掺杂离子，以在所述半导体衬底中形成源极区和漏极区。
2.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，首先向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮，然后向所述半导体衬底注入P型源漏掺杂离子。
3.如权利要求1所述的PMOS晶体管的制造方法，其特征在于，首先向所述半导体衬底中注入P型源漏掺杂离子，然后向所述半导体衬底、栅极以及栅极侧墙注入三氟化氮。
4.如权利要求1～3中任意一项所述的PMOS晶体管的制造方法，其特征在于，所述三氟化氮的注入浓度为1013/cm3～1016/cm3。
5.如权利要求1～3中任意一项所述的PMOS晶体管的制造方法，其特征在于，所述三氟化氮的注入能量为5KeV～15KeV。
6.如权利要求1～3中任意一项所述的PMOS晶体管的制造方法，其特征在于，所述P型源漏掺杂离子为硼离子。
7.如权利要求1～3中任意一项所述的PMOS晶体管的制造方法，其特征在于，所述栅极包括栅介质层及位于所述栅介质层表面的栅导电层。
8.如权利要求7所述的PMOS晶体管的制造方法，其特征在于，所述栅介质层的材质为二氧化硅。
9.如权利要求7所述的PMOS晶体管的制造方法，其特征在于，所述栅导电层的材质为多晶硅。
CN2011102027715A 2011-07-19 2011-07-19 Pmos晶体管的制造方法 Pending CN102891084A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102027715A CN102891084A (zh) 2011-07-19 2011-07-19 Pmos晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102027715A CN102891084A (zh) 2011-07-19 2011-07-19 Pmos晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN102891084A true CN102891084A (zh) 2013-01-23

Family

ID=47534549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102027715A Pending CN102891084A (zh) 2011-07-19 2011-07-19 Pmos晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN102891084A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617949A (zh) * 2013-09-13 2014-03-05 复旦大学 利用三氟化氮抑制高介电常数栅介质层和硅衬底之间界面层生长的方法
CN103996619B (zh) * 2014-06-09 2017-01-18 上海华力微电子有限公司 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261889B1 (en) * 1999-03-16 2001-07-17 Nec Corporation Manufacturing method of semiconductor device
KR20050104209A (ko) * 2004-04-28 2005-11-02 매그나칩 반도체 유한회사 피모스 트랜지스터의 제조방법
CN102054700A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261889B1 (en) * 1999-03-16 2001-07-17 Nec Corporation Manufacturing method of semiconductor device
KR20050104209A (ko) * 2004-04-28 2005-11-02 매그나칩 반도체 유한회사 피모스 트랜지스터의 제조방법
CN102054700A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617949A (zh) * 2013-09-13 2014-03-05 复旦大学 利用三氟化氮抑制高介电常数栅介质层和硅衬底之间界面层生长的方法
CN103996619B (zh) * 2014-06-09 2017-01-18 上海华力微电子有限公司 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法

Similar Documents

Publication Publication Date Title
CN102737992B (zh) 用于制造半导体器件的方法
CN102486999A (zh) 栅极氧化层的形成方法
CN104701164A (zh) 半导体器件和半导体器件的制作方法
CN104282540A (zh) 晶体管及其形成方法
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN115295494A (zh) 一种半导体结构的制作方法
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
US6664172B2 (en) Method of forming a MOS transistor with improved threshold voltage stability
CN100468650C (zh) 半导体存储器件的制造方法
CN101393893B (zh) 具有不同侧壁层宽度的cmos器件及其制造方法
CN102891084A (zh) Pmos晶体管的制造方法
CN102983097B (zh) 制作金属栅极的金属塞方法
CN113380624A (zh) 一种半导体器件及其制造方法
US20080171412A1 (en) Fabrication methods for mos device and cmos device
KR100864928B1 (ko) 모스펫 소자의 형성 방법
CN103426766B (zh) Pmos晶体管及其形成方法
CN101996886B (zh) 半导体器件的制造方法
KR20030034956A (ko) 반도체 소자의 제조방법
CN102543824B (zh) 一种浅沟槽隔离制作方法
KR20050122103A (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
CN102110652B (zh) 嵌入式半导体器件的制作方法
CN102024702A (zh) 改进半导体器件负偏压温度不稳定性的方法
CN103165510B (zh) 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法
KR100393964B1 (ko) 에스램 소자의 게이트 형성 방법
KR100752197B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130123