JPH09219515A - 半導体基板とその製造方法および半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 浅くかつ低抵抗の拡散層を有し、しかも接合
リーク電流の増大が防止された半導体装置を製造できる
ようにすること。 【解決手段】 半導体装置を構成する半導体基板１を、
シリコン系材料からなる基板２の内部に、埋め込み高融
点金属シリサイド層３が形成されてなるものとする。ま
た、このような半導体基板１を用い、基板２の表層側に
拡散層を形成し、拡散層の表層側に高融点金属シリサイ
ド膜を形成し、基板２の内部の拡散層の直下に上記埋め
込み高融点金属シリサイド層３を形成して半導体装置を
構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板とそ
の製造方法および半導体装置とその製造方法に関し、例
えばＭＯＳ型電界効果トランジスタの構成基板として好
適な半導体基板とその製造方法、およびＭＯＳ型電界効
果トランジスタに好適な半導体装置とその製造方法に関
するものである。

【０００２】

【従来の技術】半導体装置の一つであるＭＯＳ型電界効
果トランジスタ（以下、ＭＯＳＦＥＴと記す）は、半導
体装置製造におけるいわゆるスケーリング法則にしたが
って微細化されてきたが、技術的に困難が生じている。
例えば、ＭＯＳＦＥＴのソース拡散層，ドレイン拡散層
（以下、ソース／ドレイン拡散層と記す）を浅い拡散層
で形成することと、当該ソース／ドレイン拡散層の抵抗
値を下げることとを両立することが困難になっている。
微細化するにつれて顕著になるショートチャンネル効果
を抑制するには、ソース／ドレイン拡散層を浅く形成す
ることが効果的であるが、その場合には、ソース／ドレ
イン拡散層の抵抗値が高くなってしまい、ＭＯＳＦＥＴ
の電流駆動能力が低下してしまうからである。

【０００３】上記問題を解決する方法として、例えばソ
ース／ドレイン拡散層を形成するためのイオン注入工程
を行った後、エキシマレーザ光を基板に照射して加熱す
るといった、エキシマレーザアニール処理を行う方法が
提案されている。エキシマレーザ光を基板に照射する
と、基板の極表層だけが短時間に加熱されるため、エキ
シマレーザアニール処理は、浅い接合を形成するのに適
している。さらにエキシマレーザアヒール処理は高温ア
ニール処理のため、ＲＴＡ（Rapid Thermal Annealing)
に比較して、ソース／ドレイン拡散層の結晶性が優れた
ものになる。したがって、ソース／ドレイン拡散層は従
来よりも低抵抗な拡散層に形成される。しかしながら、
接合深さと抵抗値とが相反する関係にあるため、上記エ
キシマレーザアニール処理を行ってもソース／ドレイン
拡散層の低抵抗化には限界がある。

【０００４】ソース／ドレイン拡散層の低抵抗化を図る
方法として、ソース／ドレイン拡散層の表層に例えばチ
タンのような高融点金属のシリサイド層、例えばチタン
チリサイド（ＴｉＳｉ₂ ）等を形成する、いわゆるサリ
サイドプロセスが、「IEEE TRANSACTIONS ON ERECTRON
DEVICE.Vol.38,NO.2, FEBRUARY 1991 Chin-Yuan Lu,Jan
mye James Sung,Ruichen Liu,Nun-Sian Tsai, Ranbir S
ingh,Steaven J.Hillenius and Howard C.Kirsch p.246
-253 」に開示されている。この方法では、ソース／ド
レイン拡散層上に形成した高融点金属膜と、基板のシリ
コンとを、熱処理によってシリサイド化反応させて、ソ
ース／ドレイン拡散層の表層側に低抵抗の高融点金属シ
リサイド膜を形成することにより、ソース／ドレイン拡
散層の抵抗値の低減を図っている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記サ
リサイドプロセスを用いた半導体装置の製造方法では、
高融点金属シリサイド膜と基板とのリークを防ぐ必要が
あるためにソース／ドレイン拡散層を浅く形成すること
ができない。ソース／ドレイン拡散層を浅くした場合に
は、例えばシリサイド化反応のための熱処理によって、
基板内部のソース／ドレイン拡散層の直下に形成される
空乏層まで、ソース／ドレイン拡散層上に形成された高
融点金属膜から金属が拡散してしまう。その結果、高融
点金属シリサイド膜がソース／ドレイン拡散層の拡散層
の下方へと突き抜けて形成されて、接合リーク電流が増
大してしまうのである。

【０００６】上記のように、この方法ではソース／ドレ
イン拡散層の低抵抗化を実現できるが、リークの問題が
生じる。この問題を解決するには、熱処理の際、高融点
金属シリサイド膜がソース／ドレイン拡散層を突き抜け
ない程度にソース／ドレイン拡散層の深さを深くしなけ
ればならず、このことはソース／ドレイン拡散層を浅く
形成しようとする流れに逆行する形となる。よって、浅
くかつ低抵抗の拡散層を有し、しかも接合リーク電流の
増大が防止された半導体装置の開発が期待されている。

【０００７】

【課題を解決するための手段】請求項１の発明に係る半
導体基板は、シリコン系材料からなる基板の内部に、埋
め込み高融点金属シリサイド層が形成されてなるものと
した。

【０００８】請求項２の発明に係る半導体基板の製造方
法は、シリコン系材料からなる基板の内部に高融点金属
を導入し、その後、熱処理によって、基板と基板に導入
した高融点金属とをシリサイド化反応させて埋め込み高
融点金属シリサイド層を形成することを上記課題の解決
手段とした。

【０００９】請求項４の発明に係る半導体装置は、シリ
コン系材料からなる基板の表層側に拡散層が形成され、
拡散層の表層側に高融点金属シリサイド膜が形成されて
なるものにおいて、上記基板の内部の、少なくとも拡散
層の直下位置に、埋め込み高融点金属シリサイド層が形
成されているものとした。

【００１０】請求項５の発明に係る半導体装置の製造方
法は、シリコン系材料からなる基板の表層側に拡散層を
形成し、拡散層の表層側に高融点金属シリサイド膜を形
成する方法において、まず基板の内部に高融点金属を導
入し、次いで基板の高融点金属が導入された位置よりも
表層側に、拡散層を形成するための不純物を導入する。
次いで熱処理によって、基板と基板に導入した高融点金
属とをシリサイド化反応させて埋め込み高融点金属シリ
サイド層を形成するとともに、基板に導入した不純物を
活性化させて上記拡散層を形成する。続いて、基板表面
に高融点金属膜を成膜し、その後、熱処理によって、基
板と基板表面に成膜された高融点金属膜とをシリサイド
化反応させて上記高融点金属シリサイド膜を形成する。
そしてこの工程にてシリサイド化反応しなかった高融点
金属膜を除去することを上記課題の解決手段とした。

【００１１】請求項６の発明に係る半導体装置の製造方
法は、シリコン系材料からなる基板の表層側に拡散層を
形成し、拡散層の表層側に高融点金属シリサイド膜を形
成する方法において、まず基板の内部に高融点金属を導
入し、次いで基板表面に高融点金属膜を成膜する。続い
て基板の高融点金属が導入された位置よりも表層側に、
拡散層を形成するための不純物を導入する。その後、熱
処理によって、基板と基板に導入した高融点金属とをシ
リサイド化反応させて埋め込み高融点金属シリサイド層
を形成するとともに、基板と基板表面に成膜した高融点
金属膜とをシリサイド化反応させて上記高融点金属シリ
サイド膜を形成し、かつ基板に導入した不純物を活性化
させて拡散層を形成する。そして、この工程にてシリサ
イド化反応しなかった高融点金属膜を除去することを上
記課題の解決手段とした。

【００１２】一般に、高融点金属シリサイドは、熱処理
に際して凝集効果を示すことが知られている。請求項１
の発明に係る半導体基板では、基板の内部に埋め込み高
融点金属シリサイド層が形成されているため、半導体基
板を用いて半導体装置を製造する場合における熱処理に
際して、埋め込み高融点金属シリサイド層が基板の内部
の欠陥をゲッタリングする、いわゆるゲッタリング層に
なる。

【００１３】請求項２の発明に係る半導体基板の製造方
法では、熱処理によって、埋め込み高融点金属シリサイ
ド層が形成されると同時に、形成された埋め込み高融点
金属シリサイド層の凝集効果によって、基板の内部の欠
陥がゲッタリングされる。よって、この方法を半導体装
置の製造プロセスに組み込んで、半導体基板の製造に係
る熱処理と半導体装置の製造に係る熱処理とを兼ねて行
えば、この熱処理によって基板内部に生じる欠陥が、同
時に形成される埋め込み高融点金属シリサイド層によっ
てゲッタリングされる。

【００１４】請求項４の発明に係る半導体装置では、基
板の内部でかつ少なくとも拡散層の直下位置に、ゲッタ
リング層となる埋め込み高融点金属シリサイド層が形成
されている。よって、拡散層の表層側に高融点金属シリ
サイド膜を形成するための熱処理に際し、高融点金属シ
リサイド膜の形成材料である高融点金属膜の高融点金属
原子が、拡散層と基板との間に形成される空乏層内に拡
散してトラップ中心を形成するといった欠陥等が、上記
埋め込み高融点金属シリサイド層によってゲッタリング
されるので、拡散層が浅く形成されていても、接合リー
ク電流の増大が抑えられたものとなる。

【００１５】請求項５の発明に係る半導体装置の製造方
法では、基板の内部でかつ拡散層の直下位置に埋め込み
高融点金属シリサイド層を形成した後、拡散層の表層側
に高融点金属シリサイド膜を形成しているので、高融点
金属シリサイド膜を形成するための熱処理時に、拡散層
と基板との間の空乏層内に生じた欠陥が、埋め込み高融
点金属シリサイド層によってゲッタリングされる。

【００１６】請求項６の発明に係る半導体装置の製造方
法では、熱処理によって、高融点金属金属シリサイド膜
の形成と拡散層の形成と同時に、基板の内部でかつ拡散
層の直下位置に、ゲッタリング層となる埋め込み高融点
金属シリサイド層を形成しているため、この熱処理時
に、拡散層とウエル基板との間の空乏層内に欠陥が生じ
ても、同時に形成される埋め込み高融点金属シリサイド
層によって生じた欠陥がゲッタリングされる。

【００１７】

【発明の実施の形態】以下、本発明に係る半導体基板と
その製造方法および半導体装置と製造方法の実施の形態
を図面に基づいて説明する。図１は本発明の第１実施形
態を示す断面図であり、請求項１の発明に係る半導体基
板の一例を示したものである。図１に示すように、この
半導体基板１は、シリコン系材料からなる基板、例えば
シリコン基板（以下、基板と略記する）２の内部に、埋
め込み高融点金属シリサイド層（以下、埋め込みシリサ
イド層と略記する）３が形成されて構成されている。埋
め込みシリサイド層３を構成する高融点金属シリサイド
としては、例えばチタンシリサイド、コバルトシリサイ
ド、プラチナシリサイド、ニッケルシリサイド、モリブ
デンシリサイド等が挙げられる。

【００１８】このように構成された半導体基板１は、後
述の第２実施形態で示す方法、すなわち基板１に高融点
金属を導入した後、熱処理する方法や、ＳＯＩ（Silico
n onInsulator) 技術、エピタキシャル技術等を用いる
ことによって形成することができる。

【００１９】一般に、高融点金属シリサイドは、熱処理
に際して凝集効果を示すことが知られている。上記の半
導体基板１では、基板２の内部に高融点金属シリサイド
からなる埋め込みシリサイド層３が形成されているの
で、半導体基板１を用いて半導体装置を製造する場合
に、その製造に際して行う熱処理で、埋め込みシリサイ
ド層３が基板２の内部の欠陥をゲッタリングする、いわ
ゆるゲッタリング層になる。よって、例えば半導体基板
１を用い、基板２の埋め込みシリサイド層３よりも表層
側に拡散層を形成し、この拡散層上に高融点金属シリサ
イド膜を形成して半導体装置を製造する場合には、拡散
層と基板２との間に形成される空乏層内に生じる欠陥
を、埋め込みシリサイド層３によってゲッタリングする
ことができる。

【００２０】特に、基板２とその表面に形成した高融点
金属膜とのシリサイド化反応により高融点金属シリサイ
ド膜を形成する場合の熱処理では、高融点金属膜の金属
原子が空乏層内に混入してトラップ中心を形成すること
による欠陥を、埋め込みシリサイド層３によってゲッタ
リングすることができる。したがって、上記半導体基板
１を用いれば、浅く形成した拡散層の表層側に高融点金
属シリサイド膜を形成し、拡散層の低抵抗化を図る場合
に問題となる、リーク電流の増大を回避できるので、微
細な半導体装置を製造することが可能となる。

【００２１】次に本発明の第２実施形態として、請求項
２および請求項３の発明に係る半導体基板の製造方法の
一例を図２を用いて説明する。ここでは、第１実施形態
の半導体装置１を製造する場合に適用した例を述べる。
半導体基板１を製造するに際しては、まず図２（ａ）に
示すように、例えばイオン注入法によって、基板２の内
部に高融点金属４を導入する。高融点金属４としては、
例えばチタン、コバルト、ニッケル、プラチナ、モリブ
デン等が用いられる。次いで熱処理によって、基板２の
シリコンとこの基板２に導入した高融点金属４とをシリ
サイド化反応させて、図２（ｂ）に示すように基板２の
内部に埋め込みシリサイド層３を形成し、半導体基板１
を得る。

【００２２】この製造方法では、熱処理によって、埋め
込みシリサイド層３が形成されると同時に、形成された
埋め込みシリサイド層３に、基板２の内部の欠陥がゲッ
タリングされる。よって、この方法を半導体装置の製造
プロセスに組み込んで、半導体基板１の製造に係る熱処
理と半導体装置の製造に係る熱処理とを兼ねて行えば、
熱処理によって基板２内部に生じる欠陥を、同時に形成
される埋め込みシリサイド層３によってゲッタリングす
ることができる。

【００２３】例えば基板２に高融点金属４を導入した後
に、その導入位置よりも基板２の表層側に、拡散層を形
成するための不純物を導入し、かつ基板２の表面に高融
点金属膜を形成し、その後熱処理を行えば、基板２の内
部に埋め込みシリサイド層３と拡散層とを形成でき、ま
た基板２上に高融点金属シリサイド膜を形成できると同
時に、拡散層と基板２との間の空乏層内に生じる欠陥
を、埋め込みシリサイド層３によってゲッタリングする
ことができる。

【００２４】またこの場合、基板２の内部に導入する高
融点金属４および基板２の表面に形成する高融点金属膜
の材料として、シリサイド化反応温度が４００℃〜９０
０℃の範囲にあるチタン、コバルト、ニッケル、プラチ
ナ、モリブデン等の高融点金属材料を用いるので、半導
体装置の製造プロセスと良く整合のとれたシリサイドプ
ロセスを行うことができる。またこの第２実施形態で
は、高融点金属４の導入にイオン注入法を用いているた
め、基板２の所定の深さ位置に埋め込みシリサイド層３
を容易に形成することができる。さらに第２実施形態
は、従来の半導体装置の製造ラインを用いて実施可能で
ある。

【００２５】したがって、この方法を用いれば、浅く形
成した低抵抗の拡散層を有し、かつ接合リーク電流の増
大が防止された半導体装置を容易に、しかもコストを大
幅に上昇させることなく製造することが可能になる。な
お、第２実施形態では、基板への高融点金属の導入にイ
オン注入法を用いたが、この方法に限定されない。

【００２６】次に、本発明の第３実施形態として、請求
項４の発明に係る半導体装置の一例を図３を用いて説明
する。ここでは、この発明をＭＯＳＦＥＴに適用した例
を述べる。なお、図において上記実施形態と同一の形成
要素には同一の符号を付して説明を省略する。この半導
体装置１０は、基板２に素子分離絶縁膜１１が形成さ
れ、素子分離絶縁膜１１で囲まれた領域に、Ｎ型または
Ｐ型のウエル２ａが形成されている。また基板２のこの
ウエル２ａ内には、ウエル２ａとウエル２ａ以外の領域
との接合部分より基板２の表層よりに、埋め込みシリサ
イド層３が形成されている。

【００２７】基板１１表面には、ゲート絶縁膜１２を介
してゲート１３が形成されている。ゲート１３は、例え
ばゲート絶縁膜１２上に積層されたＰ型またはＮ型のポ
リシリコン膜１３ａと、この上層に形成されたタングス
テンシリサイド膜１３ｂとの積層体からなる。なお、図
３には、後の工程でセルフアラインコンタクト（ＳＡ
Ｃ）技術を用いることができるように、ゲート１３上に
オフセット酸化膜１４を成膜した場合を示してある。ま
たゲート１３の側壁には、サイドウォール絶縁膜１５が
形成されている。

【００２８】上記ゲート１３の両側位置で、かつ基板２
の表層側には、ソース／ドレイン拡散層１６およびＬＤ
Ｄ領域１７が形成されている。したがって、埋め込みシ
リサイド層３は、基板２の内部において、ソース／ドレ
イン拡散層１６およびＬＤＤ領域１７よりも下方に形成
された状態になっている。そして、ソース／ドレイン拡
散層１６の表層側にはそれぞれ、低抵抗な相からなる高
融点金属シリサイド膜１８が形成されて、ＭＯＳＦＥＴ
からなる半導体装置１０が構成されている。高融点金属
シリサイド膜１８は、埋め込みシリサイド層３と同様、
例えばチタンシリサイド、コバルトシリサイド、プラチ
ナシリサイド、ニッケルシリサイド、モリブデンシリサ
イド等からなっている。

【００２９】なお、図３では、ゲート１３の両側にそれ
ぞれ形成されたソース／ドレイン拡散層１６の両方に亘
って、連続して埋め込みシリサイド層３が形成されてい
る場合を示したが、埋め込みシリサイド層３は少なくと
もソース／ドレイン拡散層１６のそれぞれの直下位置に
形成されていればよい。

【００３０】また、第３実施形態の変形例となる図４に
示す半導体装置２０のように、ゲート２１を、例えばゲ
ート絶縁膜１２上に積層されたＰ型またはＮ型のポリシ
リコン膜１３ａと、この上層に形成され、かつソース／
ドレイン拡散層１６の表層側の膜１８と同様の高融点金
属シリサイド膜１８から構成してもよい。

【００３１】第３実施形態の半導体装置１０は、例えば
図５〜図７に示す手順で製造することができる。なお、
図５〜図７は、本発明の第４実施形態を示す図であり、
請求項５記載の発明に係る半導体装置の製造方法の一例
を示したものである。まず図５（ａ）に示すように、基
板２上に酸化シリコンからなる素子分離絶縁膜１１を形
成する。素子分離絶縁膜１１は、例えばＬＯＣＯＳ法を
用いて３００ｎｍ程度の膜厚に形成する。

【００３２】次いで図５（ｂ）に示すように、基板２へ
のイオン注入によって、素子分離絶縁膜１１で囲まれた
領域にウエル２ａを形成する。その後、例えばウエル２
ａの形成の際に用いたマスクと同じマスクを用いたイオ
ン注入によって、チタン等の高融点金属４を導入する。
このとき、基板２にＰ型、Ｎ型の両方のウエル２ａ形成
すべく、ウエル２ａの形成のためのイオン注入を、Ｐ
型、Ｎ型の両タイプに対してマスクを用いて用いて打ち
分けた場合、両タイプのウエル２ａ中に、それぞれ先の
ウエル２ａ形成用のマスクを用いて高融点金属４をイオ
ン注入する。

【００３３】また、ウエル２ａ形成のためのイオン注入
および高融点金属４のイオン注入は、最終的に形成され
る埋め込みシリサイド層３が、ウエル２ａ内に存在する
ようなエネルギーで行う。さらに、後の工程で形成する
ソース／ドレイン拡散層１６、ソース／ドレイン拡散層
１６とウエル２ａとの間の空乏層、および空乏層の近傍
に、埋め込みシリサイド層３が形成されないように、こ
れらを回避するような十分に高いエネルギーで高融点金
属４のイオン注入を行う。例えば高融点金属４としてチ
タンを用いる場合、チタンイオンを２００ｋｅＶ〜４０
０ｋｅＶでイオン注入し、ホウ素やリンを用いてそれ以
上のエネルギーでウエル２ａ形成のためのイオン注入を
行う。

【００３４】続いて、ディープイオン注入、チャンネル
ストップ形成のためのイオン注入、しきい値（Ｖth）調
整のためのイオン注入等を行う。次いで図５（ｃ）に示
すように、熱酸化法等によって、基板２の表面にゲート
絶縁膜１２を例えば６ｎｍ程度の厚みに形成する。その
後、ゲート絶縁膜１２上にゲート１３の形成材料を形成
する。ここでは、図５（ｄ）に示すように、例えば化学
的気相成長法（以下、ＣＶＤ法と記す）によって、Ｐ型
またはＮ型のポリシリコン膜１３ａと、タングステンシ
リサイド膜１３ｂとを順次積層形成する。堆積する膜厚
は、ポリシリコン膜１３ａ、タングステンシリサイド１
３ｂをそれぞれ７０ｎｍ程度とする。さらに、この実施
形態では、図６（ａ）に示すごとくタングステンシリサ
イド膜１３ｂ上に、オフセット酸化膜１４を１５０ｎｍ
程度の厚みに堆積する。

【００３５】次いで図６（ｂ）に示すように、リソグラ
フィ技術、ドライエッチング技術を用いてポリシリコン
膜１３ａ、タングステンシリサイド１３ｂおよびオフセ
ット酸化膜１４をゲート１３の形状に加工する。次に図
６（ｃ）に示すように、ゲート１３上からＬＤＤ領域１
７形成のためのイオン注入を行って、ＬＤＤ領域１７形
成用の不純物導入層１７ａを形成する。場合によって
は、ポケットイオン注入等を付け加えてもよい。続いて
図６（ｄ）に示すように、ゲート１３の側壁にサイドウ
ォール絶縁膜１５を例えば０．１μｍ程度の幅で形成す
る。

【００３６】次いで例えばイオン注入によって、ゲート
１３上から基板２の内部に、ソース／ドレイン拡散層１
６を形成するための不純物を導入し、その後、熱処理
（アニール）を行う。この熱処理によって、図６（ｄ）
に示すように、基板２に導入した不純物が活性化して、
ソース／ドレイン拡散層１６およびＬＤＤ領域１７が形
成されると同時に、基板２のウエル２ａ内に導入したチ
タンからなる高融点金属４と、基板２のシリコンとがシ
リサイド化反応して、例えばチタンシリサイドからなる
埋め込みシリサイド層３が形成される。

【００３７】この工程では、浅いソース／ドレイン拡散
層１６を形成する場合、形成する半導体装置１０がＮチ
ャンネルＭＯＳＦＥＴであれば、例えばヒ素を２０ｋｅ
Ｖ程度のエネルギーでイオン注入し、ＰチャンネルＭＯ
ＳＦＥＴであれば、例えば二フッ化ホウ素を１０ｋｅＶ
程度のエネルギーでイオン注入する。そして活性化アニ
ールとして、ＲＴＡを１０００℃、１０秒程度の条件に
て行う。このことにより、深さＸ_j が０．１μｍ〜０．
１５μｍの浅いソース／ドレイン拡散層１６が形成され
る。

【００３８】ソース／ドレイン拡散層１６と埋め込みシ
リサイド層３とを形成した後は、例えばスパッタリング
法によって、図７（ａ）に示すごとく基板２表面全体
に、例えばチタンからなる高融点金属膜１９を例えば２
０ｎｍ程度の厚みに成膜する。次いで高融点金属膜１９
上から、例えばシリコンイオンをイオン注入し、基板２
のシリサイド化反応に消費される部分の結晶を破壊する
とともに、高融点金属膜１９の高融点金属原子と基板２
のシリコン原子とをミキシングし、シリサイド化反応を
起こし易くする。このイオン注入は、高融点金属膜１９
にチタンを用いた場合、例えば４０ｋｅＶのエネルギー
にて行う。

【００３９】その後、６００℃程度の第１の熱処理を行
って、ソース／ドレイン拡散層１６上に形成された高融
点金属膜１９のみをシリサイド化反応させ、図７（ｂ）
に示すように、ソース／ドレイン拡散層１６の表層側に
Ｃ４９相の例えばチタンシリサイドからなる高融点金属
シリサイド膜１８ａを形成する。次に図７（ｃ）に示す
ように、、第１の熱処理でシリサイド化反応しなかっ
た、ソース／ドレイン拡散層１６位置以外の未反応の高
融点金属膜１９を、例えばアンモニア過水を用いたウエ
ットエッチングにより除去する。

【００４０】そして、Ｃ４９相の高融点金属シリサイド
膜１８ａを、より低抵抗なＣ５４相に相転移させるた
め、８００℃程度の第２の熱処理を行って、図７（ｄ）
に示すように低抵抗な例えばチタンシリサイド膜からな
る高融点金属シリサイド膜１８を形成する。以上の工程
によって、ＭＯＳＦＥＴからなる半導体装置１０が得ら
れる。なお、以降は、従来の方法で層間絶縁膜、コンタ
クト、配線等を形成することにより、最終的にＭＯＳＦ
ＥＴが作製される。

【００４１】上記のごとく形成される半導体装置１０で
は、基板２のウエル２ａ内部で、かつソース／ドレイン
拡散層１６の直下位置に、ゲッタリング層となる埋め込
みシリサイド層３が形成されている。このため、ソース
／ドレイン拡散層１６表層側に高融点金属シリサイド膜
１８を形成するための熱処理に際しては、ソース／ドレ
イン拡散層１６とウエル２ａとの間に形成される空乏層
内に生じた欠陥が、埋め込みシリサイド層３によってゲ
ッタリングされる。特に、上記熱処理時に、高融点金属
膜１９の高融点金属原子が、ソース／ドレイン拡散層１
６とウエル２ａとの間に形成される空乏層内に拡散して
トラップ中心を形成するといった欠陥がゲッタリングさ
れる。

【００４２】したがって半導体装置１０は、浅く、かつ
表層側に形成された高融点金属シリサイド膜１８によっ
て低抵抗化されたソース／ドレイン拡散層１６を有し、
しかもリーク電流の増大が防止されたものとなるので、
この実施形態によれば、高信頼性を維持した微細な半導
体装置１０を実現することができる。また上記した第４
実施形態に係る半導体装置１０の製造方法によれば、基
板２のウエル２ａ内部で、かつソース／ドレイン拡散層
１６の直下位置に、ゲッタリング層となる埋め込みシリ
サイド層３を形成した後、高融点金属シリサイド膜１８
の形成を行っているので、高融点金属シリサイド膜１８
を形成するための熱処理時に、ソース／ドレイン拡散層
１６とウエル２ａとの間の空乏層内に生じた欠陥を、埋
め込みシリサイド層３によってゲッタリングすることが
できる。

【００４３】また、基板２の内部に導入する高融点金属
４および基板２の表面に形成する高融点金属膜１９の材
料として、シリサイド化反応温度が４００℃〜９００℃
の範囲にある例えばチタンからなる高融点金属を用いて
いるので、半導体装置の製造プロセスと良く整合のとれ
たシリサイドプロセスを行うことができる。またこの実
施形態の方法では、高融点金属４の導入にイオン注入法
を用いているため、基板２の所定の深さ位置に埋め込み
シリサイド層３を容易に形成することができる。

【００４４】またソース／ドレイン拡散層１６を形成す
るための熱処理を行った後、ソース／ドレイン拡散層１
６の表層に高融点金属シリサイド膜１８を形成するため
の熱処理を行うため、高融点金属シリサイド膜１８を凝
集させない温度で行うといった制約から設定される熱処
理温度よりも高温で、ソース／ドレイン拡散層１６形成
のための熱処理を行うことができる。その結果、ソース
／ドレイン拡散層１６を形成するための不純物の活性化
を十分に行うことができる。ここで、ソース／ドレイン
拡散層１６表層側に形成される高融点金属シリサイド膜
１８を凝集させないようにするのは、線幅の細い高融点
金属シリサイド膜１８を凝集させると、この線上で高融
点金属シリサイド膜１８が断線してしまい、抵抗値が上
昇してしまうからである。なお、ウエル２ａ内の埋め込
みシリサイド層３は、その目的がゲッタリングであるの
で、上記高融点金属シリサイド膜１８の形成のための熱
処理によって凝集してしまってもよいのは言うまでもな
い。

【００４５】また第４実施形態の半導体装置１０の製造
方法では、基板２表面に高融点金属膜１９を成膜した
後、高融点金属膜１９上から、基板２のシリサイド化反
応に消費される部分の結晶破壊のためのイオン注入を行
って、高融点金属膜１９のチタン原子と基板２のシリコ
ン原子とをミキシングするので、高融点金属１９のシリ
サイド化反応における活性化エネルギーが低くなる。よ
って、低抵抗でかつ安定な高融点金属シリサイド膜１８
を容易に得ることができる。さらに第４実施形態は、従
来の半導体装置の製造ラインを用いて実施可能である。

【００４６】したがって、第４実施形態の方法によれ
ば、浅く形成した低抵抗の拡散層を有し、かつリーク電
流の増大が防止された半導体装置１０を容易に、しかも
コストを大幅に上昇させることなく製造できるので、半
導体装置１０の微細化を一層進展させることができる。

【００４７】なお、この実施形態の方法では、基板２の
結晶破壊のためのイオン注入に用いる原子としてシリコ
ンを用いたが、これに限定されず、半導体装置１０のト
ランジスタ特性を劣化させない原子または分子であれば
いずれのものを用いることができる。このような原子と
しては、例えばヒ素、ホウ素、リン、アンチモン、ゲル
マニウム等が挙げられる。

【００４８】また、基板２の結晶破壊のためのシリコン
のイオン注入を高融点金属膜１９の成膜後、この上方か
ら行ったが、図８に示すように、高融点金属膜１９の例
えばチタン等の高融点金属原子１９ａが、注入されてき
たシリコンイオンによりノックオンされて、ソース／ド
レイン拡散層１６とウエル２ａとの間の空乏層５中に混
入し、接合リークの原因になるトラップ中心を形成して
しまう恐れがある場合には、高融点金属膜１９の成膜前
に基板２に対して直接、シリコンをイオン注入してもよ
い。この場合には、高融点金属膜１９を構成する高融点
金属原子１９ａが、ソース／ドレイン拡散層１６とウエ
ル２ａとの間の空乏層５中に混入するのが確実に防止さ
れる一方、基板２のシリサイド化反応に消費される部分
の結晶が十分に破壊されるので、シリサイド化反応を容
易に進行させることができる。

【００４９】さらに第４実施形態の方法では、第１、第
２の２回の熱処理を行って高融点金属シリサイド膜１８
を形成したが、基板２上に形成する高融点金属膜１９が
薄い場合には、１回の熱処理で低抵抗の高融点金属シリ
サイド膜１８を選択的に形成することもできる。この場
合には、１回の熱処理後、この熱処理にてシリサイド化
反応しなかった高融点金属膜１９を除去する工程を行
う。この方法によっても、第４実施形態と同様の効果を
得ることができる。

【００５０】次に本発明の第５実施形態として、請求項
５の発明に係る半導体装置の製造方法の他の例を図９を
用いて説明する。この実施形態は、図４に示した半導体
装置２０の製造方法の一例を示すものである。ソース／
ドレイン拡散層１６の表層側とゲート２１上とに高融点
金属シリサイド膜１８が形成された半導体装置２０を製
造する場合には、図５（ｃ）に示すゲート絶縁膜１２の
形成まで行った後、図９（ａ）に示すごとく、例えばＣ
ＶＤ法によって、ゲート絶縁膜１２上にＰ型またはＮ型
のポリシリコン膜１３ａのみを堆積する。

【００５１】続いて、ポリシリコン膜１３ａをゲート２
１の形状に加工し、ＬＤＤ領域１７形成のためのイオン
注入を行い、サイドウォール絶縁膜１５を形成する。そ
して、形成するＮチャンネルＭＯＳＦＥＴ、Ｐチャンネ
ルＭＯＳＦＥＴにおけるしきい値（Ｖth）を制御するた
めに、例えばイオン注入法によって、ポリシリコン膜１
３ａ中に不純物を注入し、ゲート２１の仕事関数を適当
な値に設定する。このときの不純物注入は、ソース／ド
レイン拡散層１６を形成するための不純物の導入と同時
に行うのが、工程数を削減する点からも望ましい。

【００５２】その後、熱処理を行って、図９（ｂ）に示
したように、ソース／ドレイン拡散層１６を形成すると
ともに、基板２のウエル２ａ内に埋め込みシリサイド層
３を形成する。この後は、上記した半導体装置１０の製
造方法と同様のプロセスを行う。すなわち、ゲート２１
を覆うようにして基板２表面全体に高融点金属膜１９を
成膜し、続いて例えばシリコンのイオン注入等を行う。
そして第１の熱処理、シリサイド化反応しなかった高融
点金属膜１９の除去、および第２の熱処理を行って、図
９（ｃ）に示すように、ソース／ドレイン拡散層１６の
表層側に高融点金属シリサイド膜１８を形成すると同時
に、ゲート２１の上面に高融点金属シリサイド膜１８を
形成する。

【００５３】以上の工程により、低抵抗化されたゲート
２１およびソース／ドレイン拡散層１６を備えた半導体
装置２０が得られる。この製造方法においても、基板２
のウエル２ａ内部に、ゲッタリング層となる埋め込みシ
リサイド層３を形成した後、高融点金属シリサイド膜１
８の形成を行っているので、第４実施形態に係る半導体
装置１０の製造方法と同様の効果を得ることができる。

【００５４】次に、上記した半導体装置１０を製造する
方法に基づき、本発明の第６実施形態を説明する。図１
０は第６実施形態を説明する図であり、請求項６の発明
に係る半導体装置の製造方法の一例を示したものであ
る。この実施形態の方法において、第４実施形態と相違
するのは、ソース／ドレイン拡散層１６と埋め込みシリ
サイド層３と高融点金属シリサイド膜１８とを同時に形
成している点である。

【００５５】すなわち、図６（ｃ）に示したサイドウォ
ール絶縁膜１５の形成まで第４実施形態と同様に行った
後で、ソース／ドレイン拡散層１６を形成するための不
純物の導入を行う前に、図１０（ａ）に示したごとく基
板２表面全体に例えばチタンからなる高融点金属膜１９
を成膜する。次いで、図１０（ｂ）に示すように、高融
点金属膜１９上からソース／ドレイン拡散層１６を形成
するための不純物の導入を行う。これにより、ソース／
ドレイン拡散層１６の形成用の不純物導入と、基板２の
シリサイド化反応に消費される部分の結晶破壊と、高融
点金属膜１９の高融点金属原子と基板２のシリコン原子
とのミキシングとを同時に行うことができる。

【００５６】続いて、第１の熱処理う。この工程によっ
て図１０（ｃ）に示すように、ソース／ドレイン拡散層
１６形成のために基板２に導入した不純物を活性化させ
て、ソース／ドレイン拡散層１６を形成すると同時に、
基板２のシリコンとウエル２ａ内に導入した高融点金属
４とをシリサイド化反応させて埋め込みシリサイド層３
を形成し、また基板２のシリコンとこの表面に形成した
高融点金属膜１９とをシリサイド化反応させてＣ４９相
の高融点金属シリサイド膜１８ａを形成する。

【００５７】その後は、第４実施形態と同様、第１の熱
処理にてシリサイド化反応しなかった高融点金属膜１９
を除去し、第２の熱処理を行って、低抵抗化された高融
点金属シリサイド膜１８を有する図１０（ｄ）に示す半
導体装置１０を製造する。ここで、上記第１の熱処理時
に、基板２表面だけでなく、素子分離絶縁膜１１、オフ
セット酸化膜１４およびサイドウォール絶縁膜１５の酸
化シリコン膜もシリサイド化されてしまうのを防止する
ために、第１の熱処理を例えば６００℃程度で行った場
合には、第２の熱処理を例えば１０００℃程度で行っ
て、ソース／ドレイン拡散層１６形成のための不純物の
活性化を十分に行う。

【００５８】この実施形態では、高融点金属金属シリサ
イド膜１８の形成とソース／ドレイン拡散層１６の形成
と同時に、基板２のウエル２ａ内部で、かつソース／ド
レイン拡散層１６の直下位置に、ゲッタリング層となる
埋め込みシリサイド層３を形成しているので、たとえこ
の熱処理時に、ソース／ドレイン拡散層１６とウエル２
ａとの間に形成される空乏層内に欠陥が生じても、同時
に形成される埋め込みシリサイド層３によって生じた欠
陥がゲッタリングされることになる。

【００５９】また高融点金属膜１９上からソース／ドレ
イン拡散層１６を形成するための不純物の導入を行うこ
とにより、ソース／ドレイン拡散層１６の形成用の不純
物導入と、基板２のシリサイド化反応に消費される部分
の結晶破壊と、高融点金属膜１９のチタン原子と基板２
のシリコン原子とのミキシングとを同時に行うため、第
４実施形態に比較して基板２の結晶破壊等のためのイオ
ン注入工程を削減することができる。

【００６０】その他、基板２の内部に導入する高融点金
属４および基板２の表面に形成する高融点金属膜１９の
材料として、シリサイド化反応温度が４００℃〜９００
℃の範囲にある例えばチタンからなる高融点金属を用い
ている点、高融点金属４の導入にイオン注入法を用いて
いる点、従来の半導体装置の製造ラインを用いて実施可
能である点で第４実施形態と同様の効果を得ることがで
きる。したがって、第６実施形態の方法によっても、浅
く形成した低抵抗の拡散層を有し、かつリーク電流の増
大が防止された半導体装置１０を容易に、しかもコスト
を大幅に上昇させることなく製造でき、微細な半導体装
置１０を製造することができる。

【００６１】なお、第６実施形態の方法では、第１、第
２の２回の熱処理を行って高融点金属シリサイド膜１８
を形成したが、基板２上に形成する高融点金属膜１９が
薄い場合には、第４実施形態で述べたように、１回の熱
処理で低抵抗の高融点金属シリサイド膜１８を選択的に
形成することもできる。

【００６２】また第３〜第６実施形態では、基板２にウ
エル２ａを形成し、基板２のウエル２ａ内に埋め込みシ
リサイド層３を形成した場合を例にとって説明したが、
ソース／ドレイン拡散層１６とＰＮ接合が形成されれ
ば、ウエル２ａを形成せずに、Ｐ型またはＮ型の基板２
の内部に埋め込みシリサイド層３を形成してもよいのは
もちろんである。さらに第３〜第６実施形態では、基板
の表層と基板のウエルの内部とに、上下に２層の高融点
金属シリサイド層を形成した場合を述べたが、例えば基
板２のウエル２ａ直下の領域にさらに埋め込みシリサイ
ド層を形成する等、２層以上の高融点金属シリサイド層
を形成してもよい。

【００６３】

【発明の効果】以上説明したように請求項１の発明に係
る半導体基板では、基板の内部にゲッタリング層となる
埋め込み高融点金属シリサイド層が形成されているた
め、この半導体基板を用い、基板の埋め込み高融点金属
シリサイド層よりも表層側に拡散層を形成し、この拡散
層上に高融点金属シリサイド膜を形成して半導体装置を
製造する場合、拡散層と基板との間の空乏層内に生じる
欠陥を、埋め込み高融点金属シリサイド層によってゲッ
タリングすることができる。したがって、この半導体基
板を用いれば、浅く形成した拡散層の表層側に高融点金
属シリサイド膜を形成し、拡散層の低抵抗化を図る場合
に問題となる、接合リーク電流の増大を回避できるの
で、微細な半導体装置を製造することが可能となる。

【００６４】請求項２の発明に係る半導体基板の製造方
法では、熱処理によって、埋め込み高融点金属シリサイ
ド層が形成されると同時に、形成された埋め込み高融点
金属シリサイド層の凝集効果によって、基板の内部の欠
陥をゲッタリングできるので、この方法を半導体装置の
製造プロセスに組み込み、例えば基板に高融点金属を導
入した後に、その導入位置よりも基板の表層側に、拡散
層を形成するための不純物を導入し、かつ基板の表面に
高融点金属膜を形成し、その後熱処理を行えば、基板の
内部に埋め込み高融点金属シリサイド層と拡散層とを形
成でき、また基板上に高融点金属シリサイド膜を形成で
きると同時に、拡散層と基板との間の空乏層内に生じる
欠陥を、埋め込み高融点金属シリサイド層によってゲッ
タリングすることができる。したがって、この方法を半
導体装置の製造プロセスに組み込むことで、浅く形成し
た低抵抗の拡散層を有し、かつリーク電流の増大が防止
された半導体装置を容易に製造することが可能になる。

【００６５】請求項４の発明に係る半導体装置では、基
板の内部でかつ少なくとも拡散層の直下位置に、ゲッタ
リング層となる埋め込み高融点金属シリサイド層が形成
されているので、拡散層の表層側に高融点金属シリサイ
ド膜を形成するための熱処理に際して、拡散層と基板と
の間の空乏層内に生じる欠陥が上記埋め込み高融点金属
シリサイド層によってゲッタリングされたものとなる。
したがって、浅く、かつ低抵抗化された拡散層を有し、
しかもリーク電流の増大が防止された半導体装置となる
ので、この発明によれば、微細でかつ電気的信頼性の高
い半導体装置を実現できる。

【００６６】請求項５の発明に係る半導体装置の製造方
法では、基板の内部でかつ拡散層の直下位置に埋め込み
高融点金属シリサイド層を形成した後、拡散層の表層側
に高融点金属シリサイド膜を形成しているので、高融点
金属シリサイド膜を形成するための熱処理時に、拡散層
と基板との間の空乏層内に生じた欠陥を、埋め込み高融
点金属シリサイド層によってゲッタリングすることがで
きる。したがって、浅く形成した低抵抗の拡散層を有
し、かつリーク電流の増大が防止された半導体装置を容
易に製造できるので、半導体装置の微細化を一層進展さ
せることができる。

【００６７】請求項６の発明に係る半導体装置の製造方
法では、熱処理によって、高融点金属金属シリサイド膜
を形成しかつ拡散層を形成すると同時に、基板の内部
に、ゲッタリング層となる埋め込み高融点金属シリサイ
ド層を形成しているため、この熱処理時に、拡散層とウ
エル基板との間の空乏層内に欠陥が生じても、同時に形
成される埋め込み高融点金属シリサイド層によって生じ
た欠陥をゲッタリングできる。したがって、請求項５の
発明と同様の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す要部側断面図であ
り、請求項１の発明に係る半導体基板の一例を示す図で
ある。

【図２】（ａ）、（ｂ）は、本発明の第２実施形態を工
程順に示す要部側断面図であり、請求項２および請求項
３の発明に係る半導体基板の製造方法の一例を示す図で
ある。

【図３】本発明の第３実施形態を示す要部側断面図であ
り、請求項４の発明に係る半導体装置の一例を示す図で
ある。

【図４】第３実施形態の変形例を示す要部側断面図であ
る。

【図５】（ａ）〜（ｄ）は、本発明の第４実施形態を工
程順に示す要部側断面図（その１）であり、請求項５の
発明に係る半導体装置の製造方法の一例を示す図であ
る。

【図６】（ａ）〜（ｄ）は、本発明の第４実施形態を工
程順に示す要部側断面図（その２）であり、請求項５の
発明に係る半導体装置の製造方法の一例を示す図であ
る。

【図７】（ａ）〜（ｄ）は、本発明の第４実施形態を工
程順に示す要部側断面図（その３）であり、請求項５の
発明に係る半導体装置の製造方法の一例を示す図であ
る。

【図８】空乏層への高融点金属原子のノックオンを説明
する図である。

【図９】（ａ）〜（ｃ）は、本発明の第５実施形態を工
程順に示す要部側断面図であり、請求項５の発明に係る
半導体装置の製造方法の他の例を示す図である。

【図１０】（ａ）〜（ｄ）は、本発明の第６実施形態を
工程順に示す要部側断面図であり、請求項６の発明に係
る半導体装置の製造方法の一例を示す図である。

【符号の説明】

１ 半導体基板 ２ 基板 ３ 埋め込みシリサイ
ド層 ４ 高融点金属 １０、２０ 半導体装置 １６ ソース／ドレイン拡散層 １８ 高融点金属シ
リサイド膜 １９ 高融点金属膜

Claims (6)

【特許請求の範囲】
1. 【請求項１】 シリコン系材料からなる基板の内部に、
   埋め込み高融点金属シリサイド層が形成されてなること
   を特徴とする半導体基板。
2. 【請求項２】 シリコン系材料からなる基板の内部に、
   高融点金属を導入する工程と、 熱処理によって、前記基板と該基板に導入した高融点金
   属とをシリサイド化反応させて埋め込み高融点金属シリ
   サイド層を形成する工程とを有することを特徴とする半
   導体基板の製造方法。
3. 【請求項３】 前記基板の内部への高融点金属の導入
   は、イオン注入法によって行うことを特徴とする請求項
   ２記載の半導体基板の製造方法。
4. 【請求項４】 シリコン系材料からなる基板の表層側に
   拡散層が形成され、該拡散層の表層側に高融点金属シリ
   サイド膜が形成されてなる半導体装置において、 前記基板の内部には、少なくとも前記拡散層の直下位置
   に、埋め込み高融点金属シリサイド層が形成されている
   ことを特徴とする半導体装置。
5. 【請求項５】 シリコン系材料からなる基板の表層側に
   拡散層を形成し、該拡散層の表層側に高融点金属シリサ
   イド膜を形成する半導体装置の製造方法において、 前記基板の内部に高融点金属を導入する第１工程と、 前記基板の前記高融点金属が導入された位置よりも表層
   側に、前記拡散層を形成するための不純物を導入する第
   ２工程と、 熱処理によって、前記基板と該基板に導入した高融点金
   属とをシリサイド化反応させて埋め込み高融点金属シリ
   サイド層を形成するとともに、前記基板に導入した不純
   物を活性化させて前記拡散層を形成する第３工程と、 前記基板表面に高融点金属膜を成膜する第４工程と、 熱処理によって、前記基板と該基板表面に成膜された高
   融点金属膜とをシリサイド化反応させて前記高融点金属
   シリサイド膜を形成する第５工程と前記第５工程にてシ
   リサイド化反応しなかった高融点金属膜を除去する第６
   工程とを有することを特徴とする半導体装置の製造方
   法。
6. 【請求項６】 シリコン系材料からなる基板の表層側に
   拡散層を形成し、該拡散層の表層側に高融点金属シリサ
   イド膜を形成する半導体装置の製造方法において、 前記基板の内部に高融点金属を導入する第１工程と、 前記基板表面に高融点金属膜を成膜する第２工程と、 前記基板の前記高融点金属が導入された位置よりも表層
   側に、前記拡散層を形成するための不純物を導入する第
   ３工程と、 熱処理によって、前記基板と該基板に導入した高融点金
   属とをシリサイド化反応させて埋め込み高融点金属シリ
   サイド層を形成するとともに、前記基板と該基板表面に
   成膜した高融点金属膜とをシリサイド化反応させて前記
   高融点金属シリサイド膜を形成し、かつ前記基板に導入
   した不純物を活性化させて前記拡散層を形成する第４工
   程と、 前記第４工程にてシリサイド化反応しなかった高融点金
   属膜を除去する第５工程とを有することを特徴とする半
   導体装置の製造方法。