TW442952B - Flash memory device having mask ROM cells for self-test - Google Patents

Description

4429 5 2 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 1.發明之技術領域： 本發明有關於一種快閃記憶體裝置之有遮罩式ROM 晶胞供自我測試用者，以及一種測試方法。 2·相關技藝之說明： 在-半導體記憶肖中，力果地址信號線路係相互短路 或拆接時，數個字線路即會在同一時間地被選擇或者一 錯誤之字線路會被選擇。因此，一種測試用以消除有此類 瑕疫之半導想記憶體者，絲裝運之前於半導體記憶艘上 實施。在此測試中，測試資料係經寫出於一記憶體内並隨 後自此記憶體讀取，且讀出之資料係與測試資料比較。 此快閃記憶體需要在一寫出操作之前予以抹除。如果 一快閃記憶體裝置係抹除過多時，記憶體晶胞之浮閘係正 極地被充電而錯誤之讀取可能發生。因此’對每一記憶想 晶胞’吾人重覆地讓-具有短帶寬之抹除脈衝係對此記憶 趙晶胞提供，資料係自同一晶胞讀取，同時吾人判斷此抹 除操作是否係正破地實施。為此一原因，例如，吾人要耗 費5秒鐘於快閃記憶體裝置之抹除操作上，它已造成用於 快閃冗憶體裝置之大量生產上之測試時間太長。 發明之概要說明 依此，本發明之目的係在提供一種快閃記憶體裝置， 有遮罩式ROM晶胞供自我測試用，它能使裝運前所須測 試時間上之減短。 在本發明之第一觀點中，提供有一種快閃記憶體裝置 包含：有數個記憶體晶胞塊之記憶體晶胞陣列，每一記憶 本紙張尺度適用中國國家標準（CNSM4規格（210 X 297么、釐） 4 Μ--------^---------^ (諳先閱讀背面之;i意事項再填寫本頁) 經®部智#財產局員Η消費合作社印製 A： __________B：_____ 五、發明說明（》 體晶胞塊有晶胞呈列及行地配置，各列包括一字線路結合 至數個“可抹除可規劃唯讀記憶體’’(EPROM)晶胞，各行包 括一位元線路結合至數個EPROM晶胞，記憶體晶胞塊之 一係由塊選擇信號所選擇，經結合至所選擇之字線路之 EPROM晶胞之内容係在各自之位元線路上讀取；一遮罩 式ROM晶胞陣列有數個遮罩式ROM晶胞列和數個遮罩式 ROM晶胞行，各遮罩式ROM晶胞列經配置於每一記憶體 晶胞塊内’不同之遮罩式ROM晶胞列相互有不同之内容 ，各遮罩式ROM晶胞行有轉接閘結合至一位元線路，各 遮罩式ROM晶胞列包括一字線路結合至此轉接閘；一遮 罩式ROM晶胞列選擇電路為每一遮罩式rom晶胞列配置 ’用以使相當於塊選擇信號之一啟動之一之記憶體晶胞塊 内之轉接閘於一測試模式信號係有效時進入接上狀態；以 及一字解碼器，為每一記憶體晶胞塊配置者，當測試模式 b號係無效且相當之塊選擇信號係有效時，為回應已預解 碼地址之輸入信號用以啟動字線路之一，並用以當測試模 式信號係有效時使所有字線路停止活動。 以本發明，當測試模式信號係被致動時，塊選擇信號 之選擇之一係依順序地被致動以讀出遮罩式R〇M晶胞列 内之内容，且讀出之資料係與各自之期望值比較。藉此比 較，測試係在瑕疵上實施，諸如地址信號線路之間之短路 ，且因此，業已在EPROM晶胞上生效之抹除/寫出操作係 不需要，它使大量生產之快閃記憶體減少裝運前之測試時 間。 I--- --------^ -----—--- (請七閡讀背面之;1意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4429 5 2 Λ7 ____JB7__ 五、發明說明（3) I發明之其他觀點，目的，和優點，自下列關聯附圖 之詳細說明將變得益為彰顯。 圓式之簡要說明 第1圖係一方塊圓，顯示依照本發明之第一具體例之 快閃記憶體裝置之示意構形； 第2圖係一詳細電路圖’顯示第1圖之部分； 第3圖係一流程圖，顯示用於裝運前每一快閃記憶體 裝置之測試程序； 第4圖係依照本發明，相當於第2圖之一第二具艘例之 電路圖；以及 第5圓係依照本發明之第三具想例之電路圖，相當於 第1圈之部分β 較佳具體例之說明 現在參看附圖，其中遍及各圖相同之代號文字指示相 同或相當之部分，本發明之較佳具體例係說明如下。 第一具體例 第1圊係方塊圖，顯示依照本發明之第一具體例之快 閃記憶體裝置之示意構形。 一記憶體晶胞陣列係被分成為記憶體晶胞塊〗〇至丨7， 且子解碼器20至27係經配置，以便能分別地鄰近於記憶體 晶胞塊10至17。 一地址ADR自外部所提供者係保留於一地址緩衝暫 存器30内’ 一字組塊地址bA以及其字地址係分別地由預 解碼器31和32解碼，且僅一個預解碼器31之輸出bs〇至BS7 ^--------^------I I {請先閱详背面之注意事Js再填寫本莨) 本纸張尺度遶用辛國國家標準（CNS)A4規格 X 297 公餐） 6 經濟部智慧財產局員工湞費合作社印枭 Λ. Β：__ 五、發明說明（冷 和僅一個預解碼器32之輸出WO至Wn係被啟動。此字組塊 選擇信號BSO至BS7係分別地提供至字解碼器2〇至27。僅 有字解碼器20至2 7之一接收之已致動之塊選擇信號係被啟 動。此字線路選擇信號W0至Wn均係提供至字解碼器20至 27，且因此，業已致動之字解碼器之輸出之一係經啟動。 已連接至此啟動之字線路之EPR〇M晶胞之内容係分別地 在位元線上讀出。 行解碼器34和35之一係由在地址緩衝寄存器3〇之 MSB所啟動，且行地址CA之殘餘位元係由已啟動之行解 碼器所解碼。此一快閃記憶體裝置係屬一4位元並聯之資 料輪入/輸出型。每一記憶體晶胞塊⑺至丨3係被分成四區 如由以行轉換電路36為準之點線所示。同樣地，每一記憶 體晶胞塊14至17係被分成四區如以行轉換電路5丨為準之點 線所示。例如，此記憶體晶胞塊丨〇係被分成為區域丨〇〗至！ 〇4 〇 當行解碼器34係被啟動時，行轉換電路36依照行解碼 器34之輸出於每一四個區域内選擇一個位元線，並使此位 元線和一輸入/輸出匯流排在其間可導電。當行解碼器35 係被啟動時，行轉換電路37依照行解碼器35之輸出於每一 四個區域内選擇一個位元線，並使此位元線和輸入/輸出 匯流排38於其間可導電。此1/〇匯流排38係通過一讀/寫放 大15 39而連接至外部接頭。例如在讀取之情況中，I/O匯 流排38上之資料係由此讀/寫放大器39所放大’並作為至 外面之資料而取出。 裝--------訂---------線 (^先"汶背面之注意事項再填寫本頁) 本纸告圮度適用中园國家標4MCxS):u kg 經濟部智慧財產局員工消費合作社印製 d429 5 2 A7 ________B7 五、發明說明（沒 一測試模式信號產生電路4〇係裝設以一比較器，且當 一較正常高電位為高之電位係應用於外部輸入接頭41時， 一測試模式信號*TM係經形成為指示一測試模式之低電位 。然而當此電位VHH係不較正常高電位（正常使用中）為高 時，測試模式信號*TM係經形成為指示一正常模式之高電 位。此測試模式信號係經提供至字解碼器2〇至27，且 當信號*TM係低時，此字解碼器2〇至27係被解除致動而與 塊選擇信號BS0至BS7無關。 一操作模式係由此一測試模式信號*T]V1和相互鑑別讀 取’寫出和抹除之模式信號r/W/e來測定，且此信號係通 過一控制電路42而提供至電源電路43。在一快閃記憶體裝 置中，電力供應電位VW，Υβ和vs係依照讀取，寫出， 抹除或測試模式而分别地提供至一選定之字線路，選定之 位元線和一選定源線路。這些電位係依選擇或者同樣地係 依非選擇而定，並係由電力供應電路43所產生。電位vw 係提供至字解碼器20至27 ,且電位VB係提供至行轉換電 路36和37。整個電路之控制係由控制電路42來實施。 s己憶體晶胞塊1 〇至17係分別地裝設以遮罩式R〇M晶 胞列。例如，此記憶體晶胞塊1〇係裝設以有遮罩式 晶胞Μ1至M4之遮罩式ROM晶胞列。每一遮罩式R0M晶胞 列有遮罩式ROM晶胞分別地放置在上文所述之四個區域 内，每區域内一個，記憶體晶胞塊1〇至17内之遮罩式R〇M 晶胞列之轉接閘係通過各自之虛設字線路而分別地連接至 遮罩式ROM晶胞選擇電路5〇至57之輸出。此電路5〇至57 本紙張尺度適用中國國家標準（CNS)A4規格（2〗ϋ X 297公爱） ------------ 裝--------訂---------織 (請先閲讀背面之注意事項再填寫本頁) 經濟部智毪时產局員工消費合作社印製 Λ： Β7__ 五、發明說明（$ 係分別地不僅鄰接記憶體晶胞塊1 〇至1 7而且亦鄰接字解碼 器20至27而配置1並因此，不僅字解碼器之間之空間係有 效地被使用，而且電路50至57之輸出線路係經防止其不會 採取冗長之迴旋路徑。 此遮罩式ROM晶胞列選擇電路50至57分別地接收塊 選擇信號BS0至BS7，並共同地接收測試模式信號*ΤΜ。 為每次i=0至7 ’當測試模式信號*ΤΜ和塊選擇信號BSi兩 者係有效時，遮罩式ROM晶胞列選擇電路5i之輸出係有效 ’且相當於此遮罩式ROM晶胞列選擇電路5i之遮罩式 ROM晶胞列係經選擇。 遮罩式ROM晶胞Μ1至M4之轉接閘之一電流通道終端 係分別地連接至位元線’此位元線係在同一時間由行轉換 電路36所選定’且相同情況應用於其他遮罩式晶胞 列。 第2圖係一詳細電路圊，顯示第1圖之部分。 在字解碼器20内，此塊選擇信號bs〇且此測試模式信 號*TM係提供至一及閘2〇〇 ’且其輸出係提供至及閘2〇1至 20η之一輸出。此字線路選擇信號w〇至Wn係分別地提供 至及閘201至20η之其他輸出。一個記憶體晶胞塊，例如， 係一個扇形片。 及閘201至20η之輸出係經由電路6〇之位準轉移電路 601至60η而連接至字線路WL0至WLn。每一位準轉移電路 601至60η係由來自電力供應電路43之電力供應電位vw來 操作’且當一輸入係分別地為低或高時即輸出〇V或電位 9 *----------------^ (請乇閱-背面之注意事31再填苟本頁) 經濟部智慧財產局員工消費合作社印製 442952 A： _________B7__ 五、發明說明（1) vw。 當字線路WLO至WLn迂迴地越過此位元線BLO至BLn ，且EPROM晶胞係分別地連接於各自之交叉部分處。例 如，此控制閥，一 EPROM晶胞之汲極和源極係分別地連 接至字線路WL0，位元線BL0以及源線路SL1。 一 EPROM晶胞有一浮閘在一控制閘和通道區之間， 寫出或抹除係以此浮閘之充電或放電來實施，且EPROM 晶胞之臨限電壓係依浮閘内之電荷量而改變。 為了要能使記憶體晶胞塊之單元内作抹除操作，一源 線路係為一記憶體晶胞塊内之晶胞所共用。第2圖之SL2 係一共用源線路之在第1圖之記憶體晶胞塊11内者。 下文顯示有位元線BL0之電位之具體範例，此字線路 W L 0和泺線路S L1於快閃記憶體裝置係未在測試模式中時 ’以及此EPROM晶胞70係經選定； 在一寫出操作中，BL0=5.5V，WL0=9V以及SL1=0V :在一讀取操作中，BL0=1V，WL0=5V以及SL1=0V ;以 及在一抹除操作中，BL0=開路，WL0=-8V以及SL1=5V。 另一方面’當EPROM晶胞係未被選擇時，位元線bl〇 ’字線路WL0以及源線路SL1之電位均係〇V而與模式無關 ，除了該位元線BL0於快閃記憶體裝置係在一抹除模式中 時係開路以外。 在此遮罩式ROM晶胞列選擇電路50内，此測試模式 信號*TM係經由一反相器5〇〇而提供至及閘5〇1之一輸入， 且塊選擇彳s戒BS0係提供至及閘5〇1义另一輸入。一虛設 本紙張尺度適用中固國家標準（CNS)A4規格（210 x 297公楚〉

TTT (琦先閱讀背面之;,t意事項再填寫本頁} 裝--------訂----*"!1_"

經濟部智«?財產局員Η消費合作·社印製 Λ7 _____ B；__ 五、發明說明（珍 字線路DWLO係連接至及閘501之輸出。 在區域101内之遮罩式R0M晶胞Mlt，此位元線BL〇 係通過一轉接閘71而連接至一N型金氧半電晶體” ’且轉 接閘之閘極係連接至虛設字線路DWL〇。在此NM〇s電晶 體72内，閘極和源極係相互連接；且此源極係連接至一接 地線。例如，作為此NMOS電晶體72，一空乏類型係正常 地接上者，當一貯存狀態係“〇”時係被採用’一加強類型 係正常地關斷者，當一貯存狀態係“丨”時係被採用。在第2 圖中經顯示有一種情況，此情況中晶胞M1 <NM〇s電晶 體係屬空乏類型，且晶胞M52NM0S電晶體係屬加強型 〇 在測試模式之情況中，由於此測試模式信號*TM係低 ，故及閘200之輸出係低，且字解碼器2〇係不活動’亦即 及閑201至20η之輸出係低而無關於塊選擇信號BS〇。因此 ’字線路WL0至WLn係在〇V。在此一狀態中，如果此塊 選擇信號BS0係高電位時’此虛設字線路dwl〇係高，例 如在5 V ’且遮罩式ROM晶胞Μ1至M4之轉接閘（第1圖）係 接上。 一快閃記憶體裝置製造者利用一測試裝置（圖中未顯 示）於裝運之前，為了要消除有諸如地址信號線路之間之 短路或一地址信號線路之拆開之瑕疵產品，在此記憶體上 實施一測試。此裝置包含一電腦並在每一快閃記憶體裝置 上執行第3圖内所示之程序。下文中插入語之各項係第3圖 内步驟之識別文字。 家料（CNS;A;規格（」K., K n ：—π—： ^ I I I I I ---— II--· I I I----- f請先閱讀背面之注意事項再填寫本頁) 4429 5 2 A7 ___B7______ 五、發明說明（令 (請先閲讀背面之注意事項再填寫本頁) 為簡化起見，吾人假定該值i係於一生產階段被貯存 於第i個遮罩式ROM晶胞列内，且該位元線，遮罩式r〇m 晶胞係經連接者，係藉設定行地址CA至0而選定。 (90) ，此高電位VHH係應用至外部輸入接頭41，且地 址ADR=0者係被保留於地址缓衝寄存器30内，因而，此 測試模式信號*TM係低，此塊地址ΒΑ=0，且行地址CA=〇 〇 (91) ’在一快閃記憶體裝置中，此塊選擇信號BSi， 此處i=BA者’係經啟動，第i個遮罩式R〇M晶胞列之内容 係讀出並作為資料輸出。 (92) ’此資料係與—期望值b a比較，且如果兩者係 相等時，那麼此程序進行至步驟（93)，否則此程序進行至 步驟（96)。 (93) ，如果BAS7時，那麼此程序進行至步驟（94)， 否則此程序進行至步驟（95)。 (94) ’ B A被加1，且此程序回行至步驟（91)。 (95) ’吾人判斷在測試下之此快閃記憶體裝置係良好 ，且此程序係終止。 經濟部智慧財產局員工消費合作社印*'1^ (96) ’吾人判斷在測試下之此快閃記憶體裝置係不良 ’且此程序係終止。 在此一第一具體例中，每一記憶體晶胞塊有一遮罩式 ROM晶胞列，在—測試模式之情況中，遮罩式晶胞 列之輸出係依序地讀取而以字解碼器2〇至27係均被解除活 動’且每一讀出係與一期望值比較，藉以使地址信號線路 12 本紙張尺度適用中國國豕標準（CNS)AJ規格（21〇 X 297公餐） 五、發明說明（1)0 之間之短路以及諸如此類之瑕疫係被測試。因此，EPROM 晶胞之抹除及寫出操作在早期技藝中測試下所實施者係不 需要’以及因此，為每一大量生產之快閃記憶體之裝運前 所須之測試時間，與早期技藝之測試相比較，係已縮短。 第二具體例： 第4圖顯示依照本發明相當於第2圖之第二具趙例之一 電路。 在此一電路中’遮罩式R〇M晶胞M1A和M5A係經使 用以取代第2圏之遮罩式R〇M晶胞Ml和M5。在此遮罩式 ROM晶胞M1A中’一連接部分72A係經連接於一轉接閘71 和一接地線之間，且在遮罩式R0M晶胞M5A中，一拆開 連接部分82A係連接於一轉接閘8丨和接地線之間。此連接 部分72A和拆接部分82A係引用遮罩式R〇M晶胞之圖形所 形成。 電路中之其他各點係一如第一具體例之那些一樣。 第三具趙例 第5圓顯示依照本發明之相當於第丨圖之部分之一第三 具體例之一電路。 在此—電路中，一遮罩式ROM晶胞Μ1A係通過一行 轉換電路52而連接至記憶體晶胞塊1〇1八之位元線bl〇和 BL1。因而，在一測試中’由於遮罩式R〇M晶胞ΜιΑ之内 容係藉致動此BWL0信號而讀出至一線路VB，故—列地址 可以是任何隨意值。電路中之其他點係一如相當於第一具 體例之那些一樣。

Claims (1)

1. Ad2952 A8 B8 C8

   申請專利範圍 L —種快閃記憶體裝置，包含： (請先閱讀背面之注意事項再填寫本頁) 一記憶體晶胞陣列之有數個記憶體晶胞塊者，每 記憶想晶胞塊有晶胞呈列和行地配置，各列包括一 字線路結合至數個EPROM晶胞，各行包括一位元線路 結合至數個EPROM晶胞’該記憶體晶胞塊之—係由塊 選擇信號所選擇，EPROM晶胞之内容經結合至一選定 之字線路者係在各自之位元線路上讀取； 一遮罩式ROM晶胞陣列有數個遮罩式rom晶胞列 以及數個遮罩式ROM晶胞行，各遮罩式R〇M晶胞列配 置於每一記憶體晶胞塊内，不同之遮罩式ROM晶胞列 相互有不同之内容，各遮罩式ROM晶胞行有轉接閘聯 接至一位元線，各遮罩式ROM晶胞列包括一字線路聯 接至該轉接閘； —遮罩式ROM晶胞列選擇電路，為每一遮罩式 ROM晶胞列所配置，當一測試模式信號係有效時，用 以使該轉接閘’它係在相當於該塊選擇信號之啟動之 一個之該記憶體晶胞塊内者，在接上狀態；以及 經濟部智慧財產局員工消費合作社印製 一字解碼器’為每一記憶體晶胞塊配置者，當該 測試模式信號係未活動且相當之塊選擇信號係有效時 ’為回應於預解碼地址之輸入信號，用以致動該字線 路之一，並用以在測試模式信號係有效時使所有字線 路不活動。 2.依照申請專利範圍第1項之快閃記憶體裝置，其中該字 解碼器係鄰近於各自之記憶體晶胞塊配置。 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t > 經濟$•智慧財產局員1·消費合作社印絮 Λ8 BS CS D8 六、申請專利範圍 3. 依照申請專利範圍第2項之快閃記憶體裝置，其中該遮 罩式ROM晶胞列選擇電路係鄰近各自之記憶體晶胞塊 ’並鄰近於各自之該字解碼器配置。 4. 依照申請專利範圍第3項之快閃記憶體裝置，另包含一 行轉換電路聯接於該遮罩式R〇M晶胞之轉接閘和該位 疋線之間。 5. 依照申請專利範圍第4項之快閃記憶體裝置，另包含一 測試模式信號產生電路’當—外部輸入接頭係在正常 使用範圍之外之一電位時，用以致動該測試模式信號 〇 6，依照申請專利範圍第1項之快閃記憶體裝置，其中每— 該遮革式ROM晶胞耽視各遮罩式rom晶胞之内容而決 定有一加強型抑或一空乏型之金氧半電晶體。 7. 依照申請專利範圍第1項之快閃記憶體裝置，其中每一 該遮罩式ROM晶胞有一連接部分或一拆接部分^ 8. —種用於一快閃記憶體裝置之測試方法，包含之步驟 為· 準備該快閃記憶體裝置，它包含： 一記憶體晶胞陣列之有數個記憶體晶胞塊者，每 一疋憶體晶胞塊有晶胞呈列和行地配置，各列包括一 字線路結合至數個EPROM晶胞，各行包括一位元線路 結合至數個EPROM晶胞，該記憶體晶胞塊之一係由塊 選擇信號所選擇，EPROM晶胞之内容經結合至一選定 之字線路者係在各自之位元線路上讀取； 冬纸俵用*國國家標準（CNS)A4規格（21C X 297公釐） -------------裝--------訂-----I I ---線 ί請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印*1^ <442952 六、申請專利範圍 一遮罩式ROM晶胞陣列有數個遮罩式R〇M晶胞列 以及數個遮罩式ROM晶胞行，各遮罩式R〇M晶胞列配 置於每_記憶體晶胞塊内，不同之遮罩式ROM晶胞列 相互有不同之内容’各遮罩式ROM晶胞行有轉接閘聯 接至一位元線，各遮罩式ROM晶胞列包括一字線路聯 接至該轉接閘； 一遮罩式ROM晶胞列選擇電路，為每一遮罩式 ROM晶胞列所配置’當一測試模式信號係有效時，用 以使該轉接閘’它係在相當於該塊選擇信號之啟動之 一個之該記憶體晶胞塊内者，在接上狀態；以及 一字解碼器，為每一記憶體晶胞塊配置者，當該 測試模式信號係未活動’且相當之塊選擇信號係有效 時’為回應於預解碼地址之輸入信號，用以致動該字 線路之一，並當測試模式信號係有效時用以使所有字 線路不活動， 致動該測試模式信號； 以改變該塊選擇信號之狀態而讀取該遮罩式R〇M 晶胞列之所選定之一個之内容： 比較該内容與一相當之期望值：以及 判斷該快閃記憶體裝置係有瑕疵於該内容和期望 值並不相互一致時。 9. 一種快閃記憶體裝置，包含： 一記憶體晶胞陣列之有數個記憶體晶胞塊者，每 一記憶體晶胞塊有晶胞呈列和行地配置，各列包括一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 ί請先閲讀背面之注意事項再填寫本頁) · I------訂·！ ！！a4* 經濟部智慧时產局員工消費合作杜印製 A8 BS CS *-----^_ 、申請專利範圍 字線路結合至數個EPROM晶胞，各行包括一位元線路 結合至數個EPROM晶胞，該記憶體晶胞塊之一係由塊 選擇信號所選擇，EPROM晶胞之内容經結合至一選定 之字線路者係在各自之位元線路上讀取； 一遮罩式ROM晶胞陣列之有數個遮罩式ROM晶胞 列和數個遮罩式ROM晶胞行者，各遮罩式R〇M晶胞列 配置於每一記憶體晶胞塊内，不同之遮罩式ROM晶胞 列相互有不同之内容’各遮罩式ROM晶胞行有轉接閘 聯接至一位元線路，各遮罩式ROM晶胞列包括一字線 路聯接至該轉接閘； 一遮罩式ROM晶胞列選擇電路，為每一遮罩式 ROM晶胞列配置者，當一測試模式信號係有效時，用 以使該轉接閘’它係在相當於該塊選擇信號之啟動之 一個之該記憶體晶胞塊内者，在接上狀態；以及 一字解碼器，為每一記憶體晶胞塊配置者，當該 測試模式信號係有效時，用以使所有該字線路不活動。 10. 依照申請專利範圍第9項之快閃記憶體裝置，其中該字 解碼器係鄰近於各自之該記憶體晶胞塊配置，且其中 該遮罩式ROM晶胞列選擇電路係鄰近於各自之該記憶 體晶胞塊配置。 11. 依照申請專利範圍第10項之快閃記憶體裝置，其中該 字解碼器於該測試模式信號係有效時即不活動，且其 中，當該測試模式信號係不活動且相當之塊選擇信號 係有效時，該字解碼器之一即活動。 19 -------------. - 1---- - -111 I — I— I (請先閱讀背面之注意事項再填寫本頁)