TW440834B - Memory-cells arrangement - Google Patents

Description

440834 A7 明説 明發 五 置 資 配 存 ) 儲 胞 地 憶 性 記 久 稱 永 或 便 ( 以 胞 置 單。配 體料胞 憶資憶 記存記 鐘儲之 一 地同 於性不 關久種 係永各 明來用 發用使 本係可 其 其 ( 荷 體電 晶 。 \ly. 1 極 S ο 閘 Μ式 之動 統浮 傳種 1 種 -一 有 有另 含’ 別外 分之 胞極 憶閘 記制 各控 中種 其一 ，了 料除 儲存在浮動式閘極，這些電荷對應於待儲存之資訊（請 參閱 S . M . Sze，Semiconductor Devices, J. Wiley 1 9 8 5, page 490)。此種記憶胞亦稱爲EEPROM記憶胞,它們可以電子 方式而被程式化。當然，爲了寫入資料，時間常數値大 至2 0ms是需要的。此種記憶體只能受限制地再（re-)被 程式化，即，大約須1 〇 6週期（c y c 1 e )。 此外，記憶胞已爲人所知（請參閱H.N.Leeetal,Ext. Abstr, I n t. Conf. Solid State Devices and Materials, 1997, page 382 to 383)，其中爲了永久性地儲存資料， 則記憶胞須設置鐵電質場效電晶體。此種鐵電質電晶體 就像MIS -電晶體一樣具有源極、汲極、閘極介電質和 閘極電極，其中閘極介電質含有鐵電層。鐵電層可具有 二種不同之極化狀態，其分別對應於數位資訊之邏輯. 値。藉由施加一種足夠高之電壓，則可改變鐵電層之極 化狀態。在以矽製程技術來對鐵電質電晶體進行積體化 時，須在矽基板之表面和鐵電層之間施加一種介電質中 間層，其可確保界面之性質。 在記憶胞程式化時，施加於矽基板和閘極電極之間的 電壓之一部份會下降於上述之中間層上。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） I. 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 40 83 4 A7 _B7_ 五、發明說明（> ) 為了防止界面上在技術上之困難性，則建議使用一種 M0S -電晶體作為記億胞（請參閲Y· Katoh et al, Symp VLSI Technol·, 1996， page 56 to 57),其蘭極電極 是與鐵電質電容器串聯。在此種記憶胞中，一種與鐵電 質電容器之鐵電層之極化狀態有鬭之電壓施加至閘掻雷 極，在此種記億胞中，閘棰電棰和嫌電質電容器之間的 連接區不允許有電荷流動，此種條件是霈要的，否則所 儲存之資訊卽將遣失且資料所保持之時間不足以連成永 久性儲存之目的。 本發明之目的是提供一種記憶胞配置，其適用於永久 性地儲存一些資料，此種記億胞可較EEPR0M -配置更 頻繁地再被程式化且資料所保持之時間是和漏電流無關 的。 此目的是由申請專利範画第1項之記憶胞配置來逹成 。本發明之其它構造敍述在申諳專利範圍其餘各項中。 此種記億胞配置具有許多稹體化於半導體基板中之記 億胞，記億胞具有一掴選擇電晶賭，一個記億電晶體及 一掴鐵電質電容器。選擇電晶體和記憶電晶體互相串 聯。鐵電質電容品是連接在選擇電晶體之第一接點（其 是與記憶電晶體之第二接點相連接）和記億電晶體之控 制電極之間。 記億胞可經由宇元線（選擇電晶體可由於字元線受控 制而接通）而被控制》若選擇電晶體接通，則此種施加 至遘擇電晶體之電位可直接施加至記億電容器及鐵電質 電容器。依據鐵電質電容器之鐵電層之棰化狀態而使記 億電晶體接通或不接通。偵測用之信號之位準是和此種 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----— — — — —ml - 1 1-----訂--------- (請先閱讀背面之注意事項再填寫本頁) A7 在40 83 4 B7__ 五、發明説明（> ) 施加至選擇電晶體之位準有關。此種記憶胞因此是依據 自我放大之記憶胞之方式來構成。 資訊是以鐵電層之極化之形式而儲存著。極化可任意 地經常被轉換。若藉由適當字元線之控制來選取記憶 胞，則須經由選擇電晶體施加一固定之電位至鐵電質電 容器。依據鐵電層之極化情況而施加一種與所儲存之資 訊有關之電壓至記憶電容器之閘極電極。反之，若記億 胞未被選取，則電位可由於可能存在之漏電流流經選擇 電晶體之第一接點而減弱成平衡狀態。資訊因此不會遺 失。只有藉由選擇電晶體之導通（on)，才可又對此鐵電 質電容器施加一種定供之電位且亦有一種電壓施加至記 憶電晶體。 就此種選擇電晶體和記億電晶體而言較佳是分別使用 Μ Ο S電晶體。記憶電晶體之控制電極是一種閘極電極。 選擇電晶體是經由其閘極電極而與字元線相連接》選擇 電晶體和記憶電晶體是串聯在位元線和參考線之間。參 考線和位元線是平行而延伸。是否使用這些線之一作爲 位元線或參考線是由接線情況所界定。 鐵電質電容器具有一種鐵電層，其配置在電容器之二 個電極之間。 爲了使資訊寫入記憶胞中，則在位元線和參考線之間 須施加一種較高之電壓，使鐵電層之極化狀態改變。因 此，使鐵電質電容器之電容以及記億電晶體之閘極電極 之電容之間的比供基本上調整至1:1是有利的。鐵電質 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 訂 線 (請先閱讀背面之注意事項再填寫本育) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 440834 A7 B7 _ 五、發明説明（+ ) 電容器之鐵電層（例如，S B T二鉅酸緦鉍）對此電晶體 之介電層（例如，在標準之矽製程技術中是Si02)之介電 常數大約是在1 〇 〇 : 1此種比値附近，則在相同面積之電 容器和電晶體-閘極中可形成一種條件非常不利之分壓 器。但此二個組件之面積較佳是盡可能小，因此其面積 大約是相同的。有多種可能性可改良此種分壓器之電容 特性。鐵電層之介電常數可藉由適當地選取一些沈積所 需之條件（例如，較小之溫度範圍）而降低或在S B T之 情況時可添加少量之鈮來降低。於是可降低此鐵電質電 容器之電容。 另一方面在電晶體之區域中可提高閘極電容，其中例 如使用Ce02、Zr02或很薄之已氮化之氧化矽作爲此種 電晶體用之閘極介電質。於是可達到之情況是：電晶體 之閘極電容在和傳統之層厚度相當之Si02比較時可大大 地增力Π (對CeO 2而言例，如可增加5倍）。 此外，這些電容可適當地互相調整，其中鐵電質電容 器之鐵電層之層厚度例如較電晶體之介電層者大50倍。 爲了放大此種介於記憶電晶體之閘極電極和通道區之 間的電容，則有利之方式是：設計此記憶電晶體中之一 個源極/汲極區，使其與記憶電晶體之閘極電極相重疊。 記憶電晶體之第一源極/汲極區及閘極電極之間的重疊 區之大小至少是閘極電極面積之1 0 %。 記憶電晶體較佳是經由第一接點而與參考線相連接， 且在記憶電晶體之閘極電極和參考線之間連接一個電 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） I------r--¾------ΪΤ------.^ (請先閱讀背面之注意事項再填寫本頁) 440834 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（f ) 阻。在此種配置中，讀出過程和寫入-/讀出儲存寫入過 程劃分成時間刻度。爲了讀出資訊，則須選取記憶胞， 這需要施加一種電壓至記憶電晶體之閘極電極一段時 間，此種時間是與鐵電質電容器之電阻和電容有關。在 這段期間此資訊可被讀出。在這段時間之後電壓直接施 加於鐵電質電容器，使鐵電層之極化狀態改變。在此種 構造中每一種電阻都是適合的 > 其可具有歐姆特性，但 不具有歐姆特性之電阻亦適合。特別是此種電阻亦可藉 由薄的介電層來作成•其可被電荷載體藉由隧道效應而 流過。此種電阻亦稱爲隧道式電阻。在此種構造中參考 線是與〇伏特相連接，位元線是與電源電壓相連接。時 間常數可藉由電阻和電容來調整。 一種含有單晶矽之基板（特別是單晶之矽晶圓，SOI 基板或Sic基板）特別適合作爲半導體基板。 就鐵電質電容器之鐵電層而言，另外亦可使用鉬酸緦 鉍（SBT)、鈦酸錯鉛（PZT)、鈮酸鋰（LiNb〇3)或鈦酸緦鋇 (BST) ° 本發明以下將依據顯示在圖式中之各實施例來詳述。 圖式簡單說明： 第1圖一種記憶胞，其包括：選擇電晶體、記憶電 晶體及鐵電質電容器。 第2圖 是第1圖中所示記憶胞之技術上之實施形 式。 第3圖 一種記憶胞，其包括：選擇電晶體、記憶電 —--------¢------•玎------I (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 440834 A7 B7五、發明説明（k ) 晶體、鐡電質電容器及電阻。 記憶電晶體ST之第一接點AS 1是與參考線RL相連 接（第1圖）。記憶電晶體ST之第二接點AS2是與選擇 電晶體AT之第一接點AA1相連接。選擇電晶體AA2之 第二接點是與位元線BL相連接。選擇電晶體AT之閘 極電極GA是與字元線WL相連接。記憶電晶體ST之閘 極電極GS是與鐵電質電容器之第一電容器電極KE1相 連接》鐵電質電容器除了電容器第一電極KE1之外另包 括一種鐵電層FS以及第二電極KE2，其是與選擇電晶 體AT之第一接點AA 1相連接。 爲了操作此種由選擇電晶體AT，記憶電晶體S T和鐵 電質電容器所構成之記憶胞，則在讀出資料時在位元線 BL和參考線RL之間須施加一種電壓。藉由字元線WL 使選擇電晶體AT導通。於是此種施加至位元線之電位 即施加至記憶電晶體S T之第二接點A S 2以及電容器第 二電極KE2。施加至記憶電晶體ST之閘極電極C?S之電 位是與鐵電層FS之極化狀態有關。爲了讀出資訊（其 對應於鐵電層F S之極化狀態），則須評估：位元線B L 和參考線RL之間是否有電流。爲了讀出資訊·則須在 位元線BL、參考線RL和字元線WL分別施加以下各種 位準：參考線RL: Vdd/Ο，位元線BL: O/Vdd，字元線 WL: Vdd + Vt，其中Vdd是電源電壓而Vt是選擇電晶體 之臨界（threshold)電壓》施加至字元線之電壓提高了 Vt，這通常稱爲“提升（Boost厂 。 ----------^------ΐτ------0 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0'〆297公釐） 440834 經濟部智慧財產局員工消费合作社印製 A7 B7 玉、發明說明（7 ) 為了使資訊儲存於記億胞中，則在位元線BL和參考 線RL之間須施加一種較高之電壓，使得一種足以改變鐵 電層FS之極化方向所需之電鼷在S擇電晶醭AT接通時 可施加於鐵電質鬣容器上。 為了使資訊雔存於記憶胞中，須施加以下之位_ :位 元線BL: 0或Vdd,參考線RL: 2Vdd或-Vdd,字元線 WL: Vdd或Vdd + Vte因此假設：嫌電霣霣容器之锺容 例如是5f"ui ,記憶電晶體之閘極罨棰GS之轚容例 如是 5fF/uiae 為了可施加一種負電壓至參考線RL,則這些與參考 線RL相建接之區域2須存在於一種盆形區内部，此種 盆形匾被施加一種負轚壓，其大約等於參考鎳RL上之 負電® β此種盆形匾是由半導雷性材料所構成，#胃 雑型式是與第一源榷/汲捶匾2之摻雜型式相反。在此 種在記億胞中占主要部份之η-通道M0S技術中，第一 源極/汲搔匾2是以η型來摻雜，盆形匾是以Ρ型來摻雜》 在對邏輯狀態進行程式化時使霉場經由鐵轚性材料而 逹成必要之轉向的另一種可能方式是：施加2Vdd或0V 之罨壓至參考線以及0或2Vdd至位元線^這表示，·在 位元線上之電壓是2Vdd畤，選擇電晶體AT之閘極氣化 物須以一種厚度來構成，此種厚度適用於字元線Μ上 之電IS為2Vdd + Vt之情況，於是電壓2Vdd可由位元線 接通至鐵電質電容器。Vt是表示此選掙電晶體AT之睡 界電釅。 記億胞製作在一種由單晶矽所構成之半導體基板1中 -9- 本紙張尺度適用中國國家標準（CNS〉A4規格（210^ 297公釐） ------------- - I I I I I I — 訂-------I ί (請先閱讀背面之注i項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 0 8 3 4 A7 B7 五、發明説明（及） (第2圖）。在半導體基板1中設置第一源極/汲極區2, 共同之源極/汲極區3以及第二源極/汲極區4。在第一 源極/汲極區2及共同源極/汲極區3之間在半導體基板 1之表面上配置第一閘極氧化物5和記憶電晶體ST之 .閘極電極GS。閘極氧化物5之厚度4至12nm。記憶電 晶體ST之閘極電極GS含有η -摻雜之多晶矽’其摻雜 物質濃>l〇2t>cm_3且厚度是100至300nm。在閘極電極GS 之表面上配置一種例如由TiN所構成之第一位障層6(其 厚度是10至50nm)，在此位障層6上配置此種由鉑所 構成之電容器第一電極KE1 (其厚度是20至200nm)。 電容器第一電極KE1鄰接於此種由鉬酸緦鉍（SBT)或鈦 酸鉛錯（PZT)所構成之鐵電層FS，其厚度是20至200nm。 在鐵電層FS之遠離電容器第一電極KE1之側面上配置 一種由鉑所構成之電容器第二電極KE2 (其厚度是20 至200n m)。電容器第二電極KE 2設有一種由TiN所構 成之第二位障層7，其厚度是10至50nm。 第一閘極氧化物5，記憶電晶體ST之閘極電極GS* 第一位障層6，電容器第一電極KE1，鐵電層FS，電容 器第二電極KE2及第二位障層7具有共同之邊緣，這些 邊緣設有由Si02所構成之隔離用之間隔層8。 在共同之源極/汲極區3和第二源極/汲極區4之間在 半導體基板1之表面上配置第二閘極氧化物9(厚度是 4至12nn〇及選擇電晶體AT之閘極電極GA。選擇電 晶體AT之閘極電極G A及第二閘極氧化物9具有共同 -10· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} ----------餐------1T------0 (請先閱讀背面之注意事項再填寫本頁) 440834 經濟部智慧財產局員工消費合作杜印製 A7 B7五、發明説明（9 ) 之邊緣，這些邊緣設有一些由SiO 2所構成之隔離用之間 隔層1 〇。 由摻雜之多晶矽所構成之導電性連接區11由共同之 源極/汲極區3之表面抵達第二位障層7之表面。電容 器第二電極KE2經由導電性連接區11而與共同之源極/ 汲極區3在電性上互相連接。 在選擇電晶體AT於關閉狀態時，一種施加至電容器 第二電極KE2之電位可經由該共同之源極/汲極區3而 減弱。在選擇電晶體AT導通時，此.共同之源極/汲極區 3又拉回至此種由位元線BL所預設之電位。於是此記 憶胞中之資訊不會遺失，即使經由此記憶電晶體ST之 閘極電極GS和電容器第一電極KE1之間的連接區而產 生一種漏電流所形成之電荷流時亦如此。 在另一實施例中，記憶電晶體ST'和選擇電晶體AT1 是串聯在參考線尺1^_和位元線BL’之間。於是記憶電晶 體SP之第一接點AS1'是和參考線RL'相連接，記憶電 晶體ST'之第二接點AS2'是與選擇電晶體AT1之第一接 點AA1’相連接且選擇電晶體AT'之第二接點AA2’是與. 位元線BL1相連接。選擇電晶體AT'之閘極電極GA1是與 字元線W L _相連接。 此外，記憶胞具有一種鐵電質電容器，其包含：電容 器第一電極KE11、鐵電層FS1和電容器第二電極KE21。 電容器第一電極KE11是與記憶電晶體ST1之閘極電極GS1 相連接。電容器第二電極KE21是與選擇電晶體AT >之第 --- ------------^-------1T------.^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 440834 A7 B7五、發明説明（、。） 一接點AA11相連接。在記憶電晶體ST1之閘極電極GS' 和記憶電晶體S T 1之第一接點A S 1 1之間連接一個電阻 R _，其電阻值是R。 在操作此記憶胞時，須藉由字元線WL'和選擇電晶體 AT’之閘極電極0入_來選取此記憶胞。由於選擇電晶體AT1 之接通，則施加於字元線WL1和參考線RL1之間的電壓 可施加於記憶電晶體ST1之第一接點AS1'和第二接點 AS2义間。位元線BI^於是被施加1.5至3.3V之電源電 壓VDD，參考線RL’被施加0伏特。 在時間大約是RC (其中電阻IT之電阻値是R且C是 1至3fF之電容）之此段時間中，一種電壓（其是與記 憶電晶體SP之第二接點AS2'上之電源電壓VDD及鐵 電層FS1之極化狀態有關）施加於記憶電晶體S1之閘極 電極GS'。在一段較長之時間之後，鐵電層FS’之表面 電荷經由電阻R’流出，使電源電壓下降於鐵電質電容器 上。在較RC還長之時間中，有一種電壓施加於鐵電質 電容器上，此種電壓作爲寫入資料用，即，用來改變鐵 電層F S 1之極化狀態。 時間常數RC之値是10至50nm。 符號說明 ST,ST_…記憶電晶體 A A2，AT，AT^…選擇電晶體 GA,GS··.闊極電極 B L，B L _…位元線 WL , WL ’…字元線 」2_ I---------^------1T------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 440834 A7 B7 五、發明説明（^ ) ΚΕΙ,ΚΕΖ,ΚΕΙ',ΚΕ〗1…電容器電極

L A R " ， 1 L S R A

層線 電考S1 鐵參A

A 點 接 導 半 聞位 區 極物 板汲化 基極氧層 體源極障 區 接 層連 隔性 間電 : 導 ---I-----裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準{ CNS ) A4規格（210X297公釐）

Claims (1)

1. 440834 種記憶體單胞配置，其特徵爲： L. 第88115030號『記憶體單胞配置』專利案 89年1月修正 六、申請專利範圍 〇 -多個記憶胞積體化於半導體基板（>各記憶_胞分 別具有：選擇電晶體（AT )、記憶電晶體（S T )以及鐵電質 電容器（κ E 1，F S，K E 2 )， -選擇電晶體（AT)和記憶電晶體（ST)經由選擇電晶體 (AT)之第一接點（ΑΑ 1 )而串聯， ’ -鐵電質電容器（KE1，FS，KE2)連接在選擇電晶體（AT) 之第一接點（A A 1 )和記憶電晶體（S T )之控制電極（G S )之 間。 2 .如申請專利範圍第I項之記憶體單胞配置，其中 -選擇電晶體（AT)和記憶電晶體（ST)分別以MOS電晶 體構成， -選擇電晶體（AT)之閘極電極（GA)是與字元線（WL)相 連接， -選擇電晶體（AT)和記憶電晶體（ST)是串聯在位元線 (B L )和參考線（R L )之間。 3 .如申請專利範圍第2項之記憶體單胞配置，其中 -記憶電晶體（ST)經由第一接點（AS 1)而與參考線（RL) 相連接> -在記憶電晶體（ST_)之控制電極（GS’）和參考線（RL')之 間連接一個電阻（R」。 4 .如申請專利範圍第1 ,2或3項之記憶體單胞配置 > 其 中 -鐵電質電容器具有箄一 1極丄KElh鐵電層（FS)和第二 -1 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公发） 111----I--I--· I 1 1 I ! I 訂·------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 0 8 3 4 as BS C8 D8 六、申請專利範圍 電極（Κ E 2 ) > -鐵電層含有鉬酸緦鉍（SBT)、鈦酸鉛锆（PZT)、鈮酸 鋰（L i N b Ο 3)或鈦酸鋇緦（B S Τ )。 5. 如申請專利範圍第1，2或3項之記憶體單胞配置， 其中記憶電晶體（ST)具有第一源極/汲極區（2)，其是 與第一接點（AS1)相連接且與記憶電晶體（ST)之控制電 極（G S )相重疊《 6. 如申請專利範圍第5項之記憶體單胞配置，其中記憶 電晶體（ST)之第一源極/汲極區（2)和控制電極（GS)之 重疊區是控制電極（GS)之面積之至少10%。 7. 如申請專利範圍第I至第3項中任一項之記憶體單胞 配置，其中鐵電質電容器之電容和記憶電晶體（ST)之 控制電極（GS)之電容此二電容之比値基本上是1。 I,------------•裝-I— 訂·!----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用1f1國國家標準（CNS)A4規格<210 X 297公釐）