DE10058965B4

DE10058965B4 - RAM-Speicher

Info

Publication number: DE10058965B4
Application number: DE10058965A
Authority: DE
Inventors: Günther SCHINDLER; Matthias Krönke
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-11-28
Filing date: 2000-11-28
Publication date: 2007-10-11
Anticipated expiration: 2020-11-29
Also published as: US20020089884A1; US6515891B2; DE10058965A1

Abstract

RAM-Speicher mit einer Vielzahl von Speicherzellen, die jeweils eine Speichereinrichtung (C; C1) aufweisen, deren einen ersten logischen Zustand (bit) festlegender Speicherinhalt durch eine Steuerspannung auf einer Bit-Leitung veränderbar ist, dadurch gekennzeichnet, dass zumindest ein Teil der Speicherzellen jeweils eine Zusatzspeichereinrichtung (Vr; C2) aufweist, deren einen zweiten logischen Zustand (hidden bit) festlegender Speicherinhalt mittels einer von der Steuerspannung (U) unterschiedlichen Zwangssteuerspannung (U_v) auf der Bit-Leitung aktivierbar ist, um der Speichereinrichtung (C; C1) der zugehörigen Speicherzelle den zweiten logischen Zustand (hidden bit) der Zusatzspeichereinrichtung aufzuprägen.

Description

Die Erfindung betrifft einen RAM-Speicher mit einer Vielzahl von Speicherzellen, die jeweils eine Speichereinrichtung aufweisen, deren einen logischen Zustand festlegender Speicherinhalt durch eine Steuerspannung veränderbar ist.
Bei zahlreichen Anwendungen benötigt ein elektronisches Gerät, wie beispielsweise ein Personal Computer zum Start einen definierten Speicherinhalt im RAM. Im Falle eines Personal Computers ist dieser definierte Speicherinhalt, z.B. das Betriebssystem BIOS. Im Laufe der Anwendung wird der Speicherinhalt in der Regel überschrieben und abgeändert. Unter speziellen Umständen, beispielsweise dann wenn ein Rebooten des Geräts erforderlich ist, muß der ursprüngliche Speicherzustand im RAM wiederhergestellt werden. Dies erfolgt bislang durch zeitraubendes Neubeschreiben des RAM aus einer externen Quelle, im Fall des genannten Personal Computers einer Festplatte. Dieser Vorgang kann bei einer bestimmten Art von Geräten, beispielsweise bei portablen Anwendungen, wie etwa einem Handy durch den Nutzer selbst zumeist nicht bewerkstelligt werden.
Es besteht also ein Bedarf daran, das Neubeschreiben eines RAM zum Herstellen des ursprünglichen Speicherzustands so zu gestalten, daß das Neubeschreiben ohne großen Zeitaufwand jederzeit mit hoher Geschwindigkeit bewerkstelligt werden kann.
Aus der DE 43 15 714 ist ein RAM-Speicher mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt, der eine Flash-Schreibfunktion aufweist, bei der mittels einer Zusatzeinrichtung über eine weitere Bitleitung der Inhalt der Speichereinrichtung geändert werden kann.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Mit anderen Worten ist erfindungsgemäß vorgesehen, einen definierten Speicherinhalt im RAM selbst durch verstärkte Bits, sog. „hidden bits" leicht und kurzfristig rückgewinnbar abzulesen. Im einzelnen sieht die Erfindung vor, zumindest in einem Teil der Speicherzellen des RAM-Speichers ein zusätzliches „hidden bit" abzuspeichern. Dieses „hidden bit" kann beispielsweise durch Verdrahtung oder Maskenprogrammierung definiert sein oder auch durch den Zustand eines zusätzlichen ferroelektrischen Speicherkondensators.
Allgemein wird im Wortlaut der Ansprüche das „hidden bit" durch eine Zusatzspeichereinrichtung in der Speicherzelle des RAM-Speichers bereitgestellt, die per Zwangssteuerspannung aktivierbar ist, welche sich von der Steuerspannung der Speicherzelle unterscheidet. Wesentlich dabei ist, dass ein ursprünglich festgelegter Speicherinhalt des RAM-Speichers in einfacher Weise dadurch rückgewonnen werden kann, in dem an die betreffenden Speicherzellen ein und dieselbe Zwangssteuerspannung angelegt wird, was ein Rücksetzen des Speicherinhalts der Speicherzellen auf den ursprünglichen Inhalt mit höherer Geschwindigkeit gewährleistet, als dies bislang möglich war durch zeitraubendes Neubeschreiben des Speicherinhalts der Speicherzellen. Einzige Voraussetzung ist, dass die Zwangssteuerspannung sich definiert von der Steuerspannung unterscheidet, mit welcher der logische Zustand der Speicherzellen des RAM-Speichers üblicherweise geändert bzw. definiert wird.
Vorteilhafte Weiterbildungen der Erfindung betreffen unterschiedliche Ausführungsformen eines erfindungsgemäß mit „hidden bits" modifizierten RAM-Speichers, nämlich zum einen einen DRAM und zum anderen einen FeRAM.
Im Falle des DRAM besteht die das „hidden bit" festlegende Zusatzspeichereinrichtung aus einem zusätzlichen Bauteil zwischen Wort-Leitung und Bit-Leitung der DRAM-Speicherzelle, wobei das Bauteil mittels einer Zwangssteuerspannung aktivierbar ist, die größer als die normale Steuerspannung auf der Bit-Leitung ist. Bei diesem zusätzlichen Bauteil kann es sich entweder um eine Diode mit angepasster Durchbruchspannung oder um einen Transistor mit angepasster Einsatzspannung handeln.
Im Hinblick auf eine einfache Herstellbarkeit des mit „hidden bits" modifizierten RAM-Speichers sind bevorzugt sämtliche seiner Speicherzellen mit der Zusatzspeichereinrichtung in Gestalt des genannten zusätzlichen Bauelements versehen, das dann wahlweise mit den Wort- und Bitleitungen verbindbar ist. Diese wahlweise Verbindung erfolgt bevorzugt mittels eines Kontaktlochs, das entweder realisiert oder nicht realisiert wird.
Bei einem RAM-Speicher in Gestalt eines FeRAM kann im Gegensatz zu dem vorstehend genannten DRAM die Information eines „hidden bit" auch abgeändert werden. Erreicht wird dies dadurch, dass die Zusatzspeichereinrichtung zwischen Wort-Leitung und Bit-Leitung der DRAM-Speicherzelle geschaltet ist und erste und zweite ferroelektrische Kondensatoren umfasst, wobei die ersten und zweiten ferroelektrischen Kondensatoren durch Anlegen einer Aktivierungsspannung Vc1 bzw. Vc2 (Vc1 < Vc2) mittels eines Auswahltransistors jeweils ein Bit speichern, wobei das Bit (hidden bit) des zweiten ferroelektrischen Kondensators C2 mit einer Spannung (Zwangssteuerspannung) U > Vc2 ausgelesen werden kann, um beim anschließenden Wiedereinschreiben (Rewrite) der Speicherzelle dem ersten Kondensator den definierten logischen Zustand aufzuprägen, und wobei das Bit des ersten Kondensators C1 bei einer Spannung Vc1 < U < Vc2 variabel, das Bit des Kondensators C2 aber invariabel ist.
Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; in dieser zeigen
1 schematisch eine erfindungsgemäß modifizierte Speicherzelle eines DRAM-Speichers, und
2 schematisch eine erfindungsgemäß modifizierte Speicherzelle eines FeRAM-Speichers.
Wie in 1 gezeigt, besteht die erfindungsgemäß modifizierte RAM-Speicherzelle in bekannter Weise aus einer Wort-Leitung WL und einer Bit-Leitung BL sowie einer Leitung PL (common plate line), die in herkömmlicher Weise mit einem Auswahltransistor T verknüpft sind. Dieser Aufbau einer DRAM-Zelle entspricht soweit dem standardgemäßen Zellenaufbau. Als zusätzliches Bauteil, vorliegend auch „Zusatzeinrichtung" genannt, ist ein Bauteil Vr zwischen der Wort-Leitung WL und der Bit-Leitung BL angeordnet. Das zusätzliche Bauteil Vr soll mit einer Spannung Uv durchschalten, welche über der normalen Betriebsspannung der Bit-Leitung BL liegt. Ansonsten soll das Bauelement Vr hochohmig sein. Eine Implementation dieses Bauelements Vr kann beispielsweise in Gestalt einer Diode mit angepasster Durchbruchspannung oder eines Transistors mit angepasster Einsatzspannung realisiert sein.
Durch Auftrennen bzw. Durchführen der Verbindung zwischen dem Bauteil Vr und der Wortleitung WL bzw. der Bitleitung BL wird der logische Zustand eines „hidden bit" festgelegt. Dieser Vorgang wird auch als Maskenprogrammierung bezeichnet und ist in der 1 mit einem Kreuz zwischen dem Bauteil Vr und der Bitleitung BL gekennzeichnet. Diese Festlegung der Verbindung kann beispielsweise mittels eines Kontaktlochs erfolgen, das je nach gewünschtem Speicherinhalt ausgeführt oder weggelassen ist.
Da das Bauteil Vr normalerweise hochohmig ist, verhält sich die gezeigte Speicherzelle des DRAM im Betrieb genauso wie eine standardmäßige DRAM-Zelle.
Der DRAM enthält eine Vielzahl derart modifizierter Zellen, die im normalen Betrieb mit Information beschrieben werden können, die aus entsprechenden Zellen auch gelöscht werden kann. Falls es erforderlich ist, beispielsweise zum Rebooten eines Personal Computers, den ursprünglichen Speicherzustand wiederherzustellen, wird der Zustand der Vielzahl von „hidden bits" in den Speicherzellen zurückgeschrieben. Zu diesem Zweck wird zunächst der gesamte Speicher, d.h. die Vielzahl von Speicherzellen mit logisch „0" beschrieben. Daraufhin wird an die Wortleitung WL eine Spannung U > Uv angelegt. Aufgrund der Spannung U schaltet das Bauteil Vr durch und ein Kondensator C wird mit logisch „1" beschrieben. Dieser Vorgang gilt ausschließlich für diejenigen Speicherzellen, die durch die Maskenprogrammierung der Bauteile Vr elektrisch an die Wort- und Bitleitungen angeschlossen sind. Der Speicher ist insgesamt mit der Information der „hidden bits" beschrieben und besitzt damit wieder den ursprünglichen Speicherinhalt.
Durch diesen Vorgang kann wahlweise auch nur ein Teil der Speicherzellen beschrieben werden.
Wesentlich ist, dass das erfindungsgemäße Beschreiben ähnlich schnell erfolgen kann, wie ein „refresh" und damit deutlich schneller als beim herkömmlichen Laden der ursprünglichen Information aus einer externen Quelle wie beispielsweise einer Festplatte.
Wie in 2 gezeigt, besteht die erfindungsgemäß modifizierte FeRAM-Speicherzelle aus einer Wort-Leitung WL und einer Bit-Leitung BL sowie einer Leitung PL (common plate line), die in herkömmlicher Weise mit einem Auswahltransistor verbunden sind. Dieser Aufbau einer FeRAM-Zelle entspricht soweit dem standardgemäßen Zellenaufbau. Als zusätzliches Bauteil, vorliegend auch "Zusatzeinrichtung" genannt, ist ein zweiter ferroelektrischer Kondensator C2 zwischen dem Auswahltransistor und der Leitung PL der Zelle parallel zu einem ersten ferroelektrischen Kondensator C1 dieser Zelle angeordnet, um die Information eines "hidden bit" in der Zelle zu speichern und auszulesen, wenn der Zelle ein definierter logischer Zustand aufgeprägt werden soll. Erreicht wird dies dadurch, dass für die betreffende Speicherzelle die zwei ferroelektrische Kondensatoren C1 und C2 mit unterschiedlichen Spannungen Vc1 und Vc2 (Vc1 < Vc2) zur Speicherung von zwei Bits pro Auswahltransistor T vorgesehen sind. Das „hidden bit" wird in dem zweiten Kondensator C2 mit höherem Vc2 eingeschrieben. Solange nur der für den normalen Speichervorgang genutzte erste Kondensator C1 mit einer Spannung Vc1 < U < Vc2 beschrieben und gelesen wird, bleibt die Information in dem zweiten Kondensator C2 ungestört (U = Steuerspannung der betreffenden Fe-RAM Speicherzelle). Wenn das „hidden bit" zugunsten einer Rückgewinnung des ursprünglichen Speicherinhalts zurückgeschrieben werden soll, wird zunächst der erste Kondensator C1 in einen definierten Zustand versetzt (Polarität der an den ersten Kondensator C1 angelegten Spannung = Polarität der Auslesespannung für den zweiten Kondensator C2), woraufhin der zweite Kondensator C2 mit einer höheren Spannung U > Vc2 ausgelesen wird. Bei dem anschließend erforderlichen Rewrite-Vorgang wird der erste Kondensator C1 automatisch mitbeschrieben und die Information des „hidden bit" wird dadurch in die Speicherzelle eingeschrieben. Da das interne Auslesen und Wiederbeschreiben blockweise mit einer bestimmten Anzahl von Speicherzellen durchgeführt wird, läuft dieses Verfahren wesentlich schneller ab, als das bisher zu diesem Zweck eingesetzte Laden externer Daten aus beispielsweise einer Festplatte.

Claims

RAM-Speicher mit einer Vielzahl von Speicherzellen, die jeweils eine Speichereinrichtung (C; C1) aufweisen, deren einen ersten logischen Zustand (bit) festlegender Speicherinhalt durch eine Steuerspannung auf einer Bit-Leitung veränderbar ist, dadurch gekennzeichnet, dass zumindest ein Teil der Speicherzellen jeweils eine Zusatzspeichereinrichtung (Vr; C2) aufweist, deren einen zweiten logischen Zustand (hidden bit) festlegender Speicherinhalt mittels einer von der Steuerspannung (U) unterschiedlichen Zwangssteuerspannung (U_v) auf der Bit-Leitung aktivierbar ist, um der Speichereinrichtung (C; C1) der zugehörigen Speicherzelle den zweiten logischen Zustand (hidden bit) der Zusatzspeichereinrichtung aufzuprägen.
RAM-Speicher nach Anspruch 1 in Gestalt eines DRAM-Speichers mit einer Vielzahl von DRAM-Speicherzellen, dadurch gekennzeichnet, dass die Zusatzspeichereinrichtung (Vr) zwischen einer Wort-Leitung (WL) und einer Bit-Leitung (BL) der DRAM-Speicherzelle geschaltet ist und dass die Zwangssteuerspannung (U_v) größer als die Steuerspannung (U) ist (U_v > U).
RAM-Speicher nach Anspruch 2, dadurch gekennzeichnet, dass die Zusatzspeichereinrichtung (Vr) eine Diode mit angepasster Durchbruchspannung umfasst.
RAM-Speicher nach Anspruch 2, dadurch gekennzeichnet, dass die Zusatzspeichereinrichtung (Vr) einen Transistor mit angepasster Einsatzspannung umfasst.
RAM-Speicher nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass jede DRAM-Speicherzelle eine Zusatzspeichereinrichtung (Vr) umfasst, die wahlweise mit den Wort- und Bit-Leitungen verbunden werden kann.
RAM-Speicher nach Anspruch 5, dadurch gekennzeichnet, dass ein Kontaktloch zur wahlweisen Verbindung der Zusatzspeichereinrichtung (Vr) mit den Wort- und Bitleitungen vorgesehen ist.
RAM-Speicher nach Anspruch 5, dadurch gekennzeichnet, dass eine elektronische Sicherung (e-fuse) zur wahlweisen Verbindung der Zusatzspeichereinrichtung (Vr) mit den Wort- und Bitleitungen vorgesehen ist.
RAM-Speicher nach Anspruch 1 in Gestalt eines FeRAM mit einer Vielzahl von FeRAM-Zellen, dadurch gekennzeichnet, dass die Zusatzspeichereinrichtung einen zweiten ferroelektrischen Kondensator (C2) umfasst, der zwischen einem Transistor (T) und einer Leitung (PL) der Speicherzelle parallel zu einem ersten ferroelektrischen Kondensator (C1) der Speicherzelle geschaltet ist, wobei der erste ferroelektrische Kondensator (C1) durch Anlegen einer ersten Aktivierungsspannung (Vc1) (Vc1 < Vc2) den ersten logischen Zustand (bit) speichert und der zweite ferroelektrische Kondensator (C2) durch Anlegen einer zweiten Aktivierungsspannung (Vc2) den zweiten logischen Zustand (hidden bit) speichert, wobei die erste Aktivierungsspannung (Vc1) kleiner als die zweite Aktivierungsspannung (Vc2) ist, wobei der zweite logischen Zustand (hidden bit) des zweiten ferroelektrischen Kondensators (C2) mit der Zwangssteuerspannung (U_v), die größer als die zweite Aktivierungsspannung (Vc2) ist (U_v > Vc2), ausgelesen wird, um dem ersten ferroelektrischen Kondensator (C1) der Speicher zelle den zweiten logischen Zustand (hidden bit) aufzuprägen, wobei der erste logischen Zustand (bit) des ersten Kondensators (C1) bei der Steuerspannung (U), die größer als die erste Aktivierungsspannung (Vc1) und kleiner als die zweite Aktivierungsspannung (Vc2) ist (Vc1 < U < Vc2), variabel ist, der zweite logischen Zustand (hidden bit) des zweiten Kondensators (C2) dagegen invariabel ist.