DE10058965A1 - RAM-Speicher - Google Patents

Abstract

Die Erfindung betrifft einen RAM-Speicher mit einer Vielzahl von Speicherzellen, deren logischer Zustand durch eine Steuerspannung veränderbar ist. Erfindungsgemäß ist vorgesehen, dass zumindest ein Teil der Speicherzellen eine mittels einer von der Steuerspannung unterschiedlichen Zwangssteuerspannung aktivierbare Zusatzeinrichtung umfasst, um der Speicherzelle einen definierten logischen Zustand aufzuprägen.

Description

Die Erfindung betrifft einen RAM-Speicher mit einer Vielzahl von Speicherzellen, deren logischer Zustand durch eine Steu­ erspannung veränderbar ist.

Bei zahlreichen Anwendungen benötigt ein elektronisches Ge­ rät, wie beispielsweise ein Personal Computer zum Start einen definierten Speicherinhalt in einem RAM. Im Falle eines Per­ sonal Computers ist dieser definierte Speicherinhalt, z. B. das Betriebssystem BIOS. Im Laufe der Anwendung wird der Speicherinhalt in der Regel überschrieben und abgeändert. Un­ ter speziellen Umständen, beispielsweise dann wenn ein Rebooten des Geräts erforderlich ist, muß der ursprüngliche Speicherzustand im RAM wiederhergestellt werden. Dies erfolgt bislang durch zeitraubendes Neubeschreiben des RAM aus einer externen Quelle, im Fall des genannten Personal Computers ei­ ner Festplatte. Dieser Vorgang kann bei einer bestimmten Art von Geräten, beispielsweise bei portablen Anwendungen, wie etwa einem Handy durch den Nutzer selbst zumeist nicht be­ werkstelligt werden.

Es besteht also ein Bedarf daran, das Neubeschreiben eines RAM für die genannte Geräteart so zu gestalten, daß sie ohne großen Zeitaufwand bewerkstelligt werden kann.

Eine Aufgabe der vorliegenden Erfindung besteht demnach darin, einen RAM-Speicher zu schaffen, dessen definierter Speicherinhalt jederzeit mit hoher Geschwindigkeit rückgewon­ nen werden kann.

Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.

Mit anderen Worten ist erfindungsgemäß vorgesehen, einen de­ finierten Speicherinhalt im RAM selbst durch verstärkte Bits, sog. "hidden bits" leicht und kurzfristig rückgewinnbar abzu­ lesen. Im einzelnen sieht die Erfindung vor, zumindest in ei­ nem Teil der Speicherzelle des RAM-Speichers ein zusätzliches "hidden bit" abzuspeichern. Dieses "hidden bit" kann bei­ spielsweise durch Verdrahtung oder Massenprogrammierung defi­ niert sein oder auch durch den Zustand eines zusätzlichen ferroelektrischen Speicherkondensators.

Allgemein wird im Wortlaut der Ansprüche das "hidden bit" durch eine Zusatzeinrichtung im RAM-Speicher bereitgestellt, die per Zwangssteuerspannung aktivierbar ist, welche sich von der Steuerspannung der Speicherzellen unterscheidet. Wesent­ lich dabei ist, dass ein ursprünglich festgelegter Speicher­ inhalt des RAM-Speichers in einfacher Weise dadurch rückge­ wonnen werden kann, dass an die betreffenden Speicherzellen ein und dieselbe Zwangssteuerspannung angelegt wird, was ein Rücksetzen des Speicherinhalts auf den ursprünglichen Inhalt mit höherer Geschwindigkeit gewährleistet, als dies bislang möglich war durch zeitraubendes Neubeschreiben des Speicher­ inhalts. Einzige Voraussetzung ist, dass die Zwangssteuer­ spannung sich definiert von der Steuerspannung unterscheidet, mit welcher der logische zustand der Speicherzellen des RAM- Speichers üblicherweise geändert bzw. definiert wird.

Vorteilhafte Weiterbildungen der Erfindung betreffen unter­ schiedliche Ausführungsformen eines erfindungsgemäß mit "hidden bits" modifizierten RAM-Speichers, nämlich zum einen einen DRAM und zum anderen einen FeRAM.

Im Falle des DRAM besteht die das "hidden bit" festlegende Zusatzeinrichtung aus einem zusätzlichen Bauteil zwischen Wort-Leitung und Bit-Leitung der DRAM-Speicherzelle, welches Bauteil mittels einer Zwangssteuerspannung aktivierbar ist, welche über der normalen Steuerspannung auf der Bit-Leitung liegt. Bei dieser speziellen Zusatzeinrichtung bzw. bei diesem zusätzlichen Bauteil kann es sich entweder um eine Diode mit angepasster Durchbruchspannung oder um einen Transistor mit angepasster Einsatzspannung handeln.

Im Hinblick auf eine einfache Herstellbarkeit des mit "hidden bits" modifizierten RAM-Speichers sind bevorzugt sämtliche seiner Speicherzellen mit der Zusatzeinrichtung in Gestalt des genannten zusätzlichen Bauelements versehen, das dann wahlweise mit den Wort- und Bitleitungen verbindbar ist. Diese wahlweise Verbindung erfolgt bevorzugt mittels eines Kontaktlochs, das entweder realisiert oder nicht realisiert wird.

Bei einem RAM-Speicher in Gestalt eines FeRAM kann im Gegen­ satz zu dem vorstehend genannten DRAM die Information eines "hidden bit" auch abgeändert werden. Erreicht wird dies da­ durch, dass die Zusatzeinrichtung zwischen Wort-Leitung und Bit-Leitung der DRAM-Speicherzelle geschaltet ist und erste und zweite ferroelektrische Kondensatoren umfasst, wobei die ersten und zweiten ferroelektrischen Kondensatoren durch An­ legen einer Aktivierungsspannung Vc1 bzw. Vc2 (Vc1 < Vc2) mittels eines Auswahltransistors jeweils ein Bit speichern, wobei das Bit (hidden bit) des Kondensators C2 mit einer Spannung (Zwangssteuerspannung) U < Vc2 ausgelesen wird, um beim anschließenden Wiedereinschreiben (Rewrite) der Spei­ cherzelle den definierten logischen Zustand aufzuprägen, während das Bit des Kondensators C1 bei Vc1 < U < Vc2 varia­ bel und das Bit des Kondensators C2 invariabel ist.

Nachfolgend wird die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert; in dieser zeigen

Fig. 1 schematisch eine erfindungsgemäß modifizierte Spei­ cherzelle eines DRAM-Speichers, und

Fig. 2 schematisch eine erfindungsgemäß modifizierte Spei­ cherzelle eines FeRAM-Speichers.

Wie in Fig. 1 gezeigt, besteht die erfindungsgemäß modifi­ zierte RAM-Speicherzelle in bekannter Weise aus einer Wort- Leitung WL und einer Bit-Leitung BL sowie einer Leitung PL (common plate line), die in herkömmlicher Weise mit einem Auswahltransistor T verknüpft sind. Dieser Aufbau einer DRAM- Zelle entspricht soweit dem standardgemäßen Zellenaufbau. Als zusätzliches Bauteil, vorliegend auch "Zusatzeinrichtung" ge­ nannt, ist ein Bauteil Vr zwischen der Wort-Leitung WL und der Bit-Leitung BL angeordnet. Das zusätzliche Bauteil Vr soll mit einer Spannung Uv durchschalten, welche über der normalen Betriebsspannung der Bit-Leitung BL liegt. Ansonsten soll das Bauelement Vr hochohmig sein. Eine Implementation dieses Bauelements Vr kann beispielsweise in Gestalt einer Diode mit angepasster Durchbruchspannung oder eines Tran­ sistors mit angepasster Einsatzspannung realisiert sein.

Durch Auftrennen bzw. Durchführen der Verbindung zwischen dem Bauteil Vr und der Wortleitung WL bzw. der Bitleitung BL wird der logische Zustand eines "hidden bit" festgelegt. Dieser Vorgang wird auch als Maskenprogrammierung bezeichnet und ist in der Figur mit einem Kreuz zwischen dem Bauteil Vr und der Bitleitung BL gekennzeichnet. Diese Festlegung der Verbindung kann beispielsweise mittels eines Kontaktlochs erfolgen, das je nach gewünschtem Speicherinhalt ausgeführt oder weggelas­ sen ist.

Da das Bauteil Vr normalerweise hochohmig ist, verhält sich die gezeigte Speicherzelle des DRAM im Betrieb genauso wie eine standardmäßige DRAM-Zelle.

Der DRAM enthält eine Vielzahl derart modifizierter Zellen, die im normalen Betrieb mit Information beschrieben werden können, die aus entsprechenden Zellen auch gelöscht werden kann. Falls es erforderlich ist, beispielsweise zum Rebooten eins Personal Computers, den ursprünglichen Speicherzustand wiederherzustellen, wird der Zustand der Vielzahl von "hidden bits" in den Speicherzellen zurückgeschrieben. Zu diesem Zweck wird zunächst der gesamte Speicher, d. h. die Vielzahl von Speicherstellen mit logisch "0" beschrieben. Daraufhin wird an die Wortleitung WL eine Spannung U < Uv angelegt. Aufgrund der Spannung U schaltet das Bauteil Vr durch und der Kondensator wird mit logisch "1" beschrieben. Dieser Vorgang gilt ausschließlich für diejenigen Speicherzellen, die durch die Maskenprogrammierung von Vr elektrisch an die Wort- und Bitleitungen angeschlossen sind. Der Speicher ist insgesamt mit der Information der "hidden bits" beschrieben und besitzt damit wieder den ursprünglichen Speicherinhalt.

Durch diesen Vorgang kann wahlweise auch nur ein Teil der Speicherzellen beschrieben werden.

Wesentlich ist, dass das erfindungsgemäße Beschreiben ähnlich schnell erfolgen kann, wie ein "refresh" und damit deutlich schneller als beim herkömmlichen Laden der ursprünglichen In­ formation aus einer externen Quelle wie beispielsweise einer Festplatte.

Wie in Fig. 2 gezeigt, besteht die erfindungsgemäß modifi­ zierte FeRam-Speicherzelle aus einer Wort-Leitung WL und ei­ ner Bit-Leitung BL sowie einer Leitung PL (common plate line), die in herkömmlicher Weise mit einem Auswahltransistor verbunden sind. Dieser Aufbau einer FeRAM-Zelle entspricht soweit dem standardgemäßen Zellenaufbau. Als zusätzliches Bauteil, vorliegend auch "Zusatzeinrichtung" genannt, ist ein ferroelektrischer Kondensator C2 zwischen dem Transistor und der Leitung PL der Zelle parallel zum ferroelektrischen Kon­ densator C1 dieser Zelle angeordnet, um die Information eines "hidden bit" in der Zelle zu speichern und auszulegen, wenn der Zelle ein definierter logischer Zustand aufgeprägt werden soll. Erreicht wird dies dadurch, dass für die betreffende Speicherzelle zwei ferroelektrische Kondensatoren C1 und C2 mit unterschiedlichen Spannungen Vc1 und Vc2 (Vc1 < Vc2) zur Speicherung von zwei Bits pro Auswahltransistor T vorgesehen sind. Das "hidden bit" wird in den Kondensator C2 mit höherem Vc2 eingeschrieben. Solange nur der für den normalen Spei­ chervorgang genutzte Kondensator C1 mit einer Spannung Vc1 < U < Vc2 beschrieben und gelesen wird, bleibt die Information in C2 ungestört (U = Steuerspannung der betreffenden Fe-RAM Speicherzelle). Wenn das "hidden bit" zugunsten einer Rückge­ winnung des ursprünglichen Speicherinhalts zurückgeschrieben werden soll, wird zunächst der Kondensator C1 in einen defi­ nierten Zustand versetzt (Polarität der an den Kondensator C1 angelegten Spannung = Polarität der Auslesespannung für den Kondensator C2, woraufhin der Kondensator C2 mit einer höheren Spannung U < Vc2 ausgelesen wird. Bei dem anschlie­ ßend erforderlichen Rewrite wird der Kondensator C1 automa­ tisch mitbeschrieben und die Information des "hidden bit" wird dadurch in die Speicherzelle eingeschrieben. Da das in­ terne Auslesen und Wiederbeschreiben blockweise mit einer be­ stimmten Anzahl von Speicherzellen durchgeführt wird, läuft dieses Verfahren wesentlich schneller ab, als das bisher zu diesem Zweck eingesetzte Laden externer Daten aus beispiels­ weise einer Festplatte.

Claims (8)

1. RAM-Speicher mit einer Vielzahl von Speicherzellen, de­ ren logischer Zustand durch eine Steuerspannung veränderbar ist, dadurch gekennzeichnet, dass zumindest ein Teil der Speicherzellen eine mittels einer von der Steuerspannung unterschiedlichen Zwangssteuerspannung ak­ tivierbare Zusatzeinrichtung umfasst, um der Speicherzelle einen definierten logischen Zustand aufzuprägen.

2. RAM-Speicher nach Anspruch 1 in Gestalt eines DRAM-Spei­ chers mit einer Vielzahl von DRAM-Speicherzellen, dadurch ge­ kennzeichnet, dass die Zusatzeinrichtung zwischen Wort-Lei­ tung (WL) und Bit-Leitung (BL) der DRAM-Speicherzelle ge­ schaltet und mittels einer Zwangssteuerspannung U_V aktivier­ bar ist, die über der normalen Steuerspannung U_WL Bit-Leitung liegt (U_V < U_WL).

3. RAM-Speicher nach Anspruch 2, dadurch gekennzeichnet, dass die Zusatzeinrichtung eine Diode mit angepasster Durch­ bruchspannung umfasst.

4. RAM-Speicher nach Anspruch 2, dadurch gekennzeichnet, dass die Zusatzeinrichtung einen Transistor mit angepasster Einsatzspannung umfasst.

5. RAM-Speicher nach Anspruch 2, 3 oder 4, dadurch gekenn­ zeichnet, dass jede DRAM-Speicherzelle eine Zusatzeinrichtung umfasst, die wahlweise mit den Wort- und Bit-Leitungen ver­ bindbar ist.

6. RAM-Speicher nach Anspruch 4, dadurch gekennzeichnet, dass ein Kontaktloch zur wahlweisen Verbindung der DRAM-Spei­ cherzelle mit den Wort- und Bitleitungen vorgesehen ist.

7. RAM-Speicher nach Anspruch 4, dadurch gekennzeichnet, dass eine elektronische Sicherung (e-fuse) zur wahlweisen Verbindung der DRAM-Speicherzelle mit den Wort- und Bitlei­ tungen vorgesehen ist.

8. RAM-Speicher nach Anspruch 1 in Gestalt eines FeRAM mit einer Vielzahl von FeRAM-Zellen, dadurch gekennzeichnet, dass die Zusatzeinrichtung einen ferroelektrischen Kondensator (C2) zwischen dem Transistor (T) und der Leitung (PL) der DRAM-Speicherzelle parallel zum ferroelektrischen Kondensator (C1) dieser Zelle geschaltet umfasst, wobei die ersten und zweiten ferroelektrischen Kondensatoren (C1, C2) durch Anle­ gen einer Aktivierungsspannung Vc1 bzw. Vc2 (Vc1 < Vc2) mit­ tels eines Auswahltransistors (T) jeweils ein Bit speichern, wobei das Bit (hidden bit) des Kondensators C2 mit einer Spannung (Zwangssteuerspannung) U < Vc2 ausgelesen wird, um der Speicherzelle den definierten logischen Zustand aufzuprä­ gen, während das Bit des Kondensators C1 bei Vc1 < U < Vc2 variabel und das Bit des Kondensators C2 invariabel ist.