TW432696B - Cleaning composition for manufacturing semiconductor devices and method for manufacturing semiconductor devices thereby - Google Patents

Cleaning composition for manufacturing semiconductor devices and method for manufacturing semiconductor devices thereby Download PDF

Info

Publication number
TW432696B
TW432696B TW087104736A TW87104736A TW432696B TW 432696 B TW432696 B TW 432696B TW 087104736 A TW087104736 A TW 087104736A TW 87104736 A TW87104736 A TW 87104736A TW 432696 B TW432696 B TW 432696B
Authority
TW
Taiwan
Prior art keywords
weight
manufacturing
semiconductor device
cleaning composition
lower electrode
Prior art date
Application number
TW087104736A
Other languages
English (en)
Inventor
June-Ing Kil
Pil-Kwon Jun
Min-Sang Yun
Young-Hwan Yun
Gyu-Hwan Kwag
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW432696B publication Critical patent/TW432696B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Detergent Compositions (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

^326〇G A7 __ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(i ) 發明頜域 本發明係關於一種製造半導體裝置的清潔组成物及藉 其製造半導體裝置的方法,關於包括HF,H202,IPA(異 丙醇)及H20之混合物的清潔組成物及藉其製造半導體裝 置的方法。 相關拮囍的描述 DRAM是半導體記憶裝置其中一種,而其單元晶胞包 括一 MOS電晶體及一電容器以儲存資料》隨著高積體半 導體裝置的驅勢,其單元晶胞的空間漸形變小。因此,在 除了高電容材料選擇之外另增加其電容器有效空間,以在 一單元晶胞内減小電容器空間而獲得充足儲存電容的方面 有許多嘗試及努力。 因此,為了增加電容器的有效空間,已有方法嘗試例 如蝕刻作為電容器下電極之儲存電極的下側,嘗試在聚矽 做成之下電極表面上形成半球形矽層。 為了隨半導體裝置高積體驅勢而做出高品質的半導體 裝置及為了去除各種在半導體製程期間產生的污染物,例 如粒子,金屬雜質,有機物,满氣等,及及製程中不需要 的原有的氧化膜,係進行數十次的化學清潔程序。 通常,標準的清潔溶液(NH4OH,h2o2,H20的混合 物而且稱為SC,1)係廣用於全球大部分的半導體裝置製造 工業作為上述半導體裝置製程之化學清潔中的化學物。 然而’如果清潔程序在形成半球形矽(HSG-Si)層之後 進行,其會有電容器之有效空間因已形成之半球形;5夕層由 I-'---------i 裝 *--1! — 訂·!---綠 Λ請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用_國國家標準(CNS)A4規格(210x297公釐) 4 4326S6 Α7 Β7 經濟部中央標準局員工消費合作杜印製 五、發明説明(2 ) 於SC-1成分之化學特徵損耗而減小的問題發生。換言之 ,氧化膜(Si02)藉由H202,SC-1的一種成分及HSG-Si的矽 反應而形成在HSG-Si膜的表面上》也就是,過氧化氫離 子化(H2〇2 = + ίί〇2·) ’而£夕與這些物質反應至形成氧 化膜(Si + 2Η02- = 20Η. + Si02,Si +2H20 + Si02)。因為 形成於HSG-Si膜上的氧化膜係由下列清潔方法去除,所 以形成在HSG-Si膜表面上的電容器的有效空間跟著減低 〇 因此’必需·進行清潔程序以從晶圆表面去除粒子,金 屬污染物,有機物,原有的氧化膜等,達成高品質的半導 趙裝置,此外也非常重要的是改良半導體清潔室的清潔狀 態。 發明摘要 本發明係關於提供一種製造半導體裝置所用並具有極 佳清潔效率的清潔組成物。 本發明之另一目的係提供一種製造半導體裝置所用並 且不造成HSG-Si膜在清潔程序中損失的清潔紕成物β 本發明之又一目的在於提供一種製造半導體裝置所用 的清潔組成物,其達成製程的簡化。 本發明又另一目的在於提供一種製造半導體裝置所用 的清潔組成物,其中本發明清潔组成物使用的清潔程序不 造成電容器有效空間減低。 為了達成這些及其它優點,並根據本發明的具體說明 及全面性描述,清潔組成物包括下列組成物:0,0 1-10重 ----------.¾------it----!.^. (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標準(CNS } A4規格(210X297公逢) 經濟部中央標率局—工消费合作社印製 4326G6 A7 ___ B7_ 五、發明説明(3 ) i%HF,1-10重量%H202,0.0卜30重量%11>八(異丙醇)及其 餘量的Η20» 尤其,清潔組成物裡HF的濃度根據欲蝕刻之物趙及 清潔目的而調整,較佳地,清潔組成物的各種混合比率•可 為:0.2重量。/<^?,3重量%11202,30重量%卩人(異丙醇), 及剩餘百分比的1120 ;或0.5重量%1^,3重量%%02,30 重量%ΙΡΑ(異丙醇),及剩餘百分比的Η20 ; 0.9重量%HF ’ 3重量%H202,30重量%IPA(異两醇),及剩餘百分比的 H20。 ' 製造半導體裝置的方法包括下列步驟:a)在其上形成 接觸孔之半導體基板的絕緣膜上沉積第一導電材料來形成 電容器的下電極;b)使用下電極圖樣作為蝕刻罩及清潔组 成物將下電極之該絕緣膜的一些部分底切部,清潔下電極 的已露出的表面;及c)在已露出之下電極的表面上形成介 電膜。 同時進行底切及清潔程序的清潔組成物包括下列比例 的混合物: 0.01-10重量%1^,1-10重量 %H202,0.0〗-30重量%11>八( 異丙醇),及剩餘百分比的H20。或,較佳地,〇.9重量%HF ,3重量%11202,30重量%1?入及剩餘百分比的只20。 作為底切部的絕緣膜為HTO,而另外的中間絕緣膜可 以存在於HTO之下。聚矽或無定形矽可以作為第一絕緣膜 ,其中可以注入或不注入雜質》 除此之外,製造半導體裝置的方法進一步地包栝下列 本紙張尺度適用中國國家標準(CNS ) M規格(2ΐ〇χ 29"?公釐) (請先閱讀背面之注意事項再填疼本頁) ^-" 6 4326C6 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(4 ) :a)在清潔已露出之下電極的表面之後,在已露出的電極 表面上形成半球形粒狀-Si(HSG-Si)膜;及b)使用清潔組成 物去除形成於下電極表面上的氧化膜,同時進行清潔。 清潔組成物包括下列混合物:0.5重量%HF,3重量 %Hz〇2,30重量%IPA(異丙醇),及剩餘百分比的札。》 製造半導體裝置的方法包括下列步驟:a)在其上形成 接觸孔之半導體基板的絕緣膜上沉積第一導電材料來形成 電容器的下電極,及使其圖樣化;b)使用清潔組成物將下 電極之該絕緣膜_的一些部分底切,同時去除及清潔下電極 的已露出的表面;及c)在已露出之下電極的表面上形成介 電膜。 清潔組成物包括0.9重量%HF,3重量%H202,30重量 %IPA(異丙醇)’及剩餘百分比的h2〇。 了解的是’前述概論及下列詳細說明係僅供作舉例解 釋之用及欲提供所聲明之本發明進一步說明之用。 圖式的簡單說明 在所附的圖式裡: 第1到5圖係為結構的剖面圖以顯示本發明製造半導體 裝置之方法的流程圖。 較佳具體實施例的詳細描诫 為了進一步瞭解本發明之特徵及技術内容,請詳細參 閱以下有關本發明之具體實施例,實施例及所附的圖式。 清潔組成物包括0.01-10重量%^^,1-10重量%h2o2, 0.01-30重量%1卩八’及剩餘百分比的%(^或較佳地,0.9 本纸張尺度適用中國國家梯单(CNS ) A4規格(210χ 297公釐) ------------^------1T------線 (請先閱讀背面之注意事項再填寫本頁)
43263G A7 B7 經濟部中夬橾準局員工消费合作社印製 五、發明説明(5 ) 重i%HF,3重量。/〇札〇2,30重量%IPA(異丙醇),及剩餘 百分比的Η20 β HF通常用來去除氧化膜,增加晶圓表面鈍化,及降 低雜質的黏附及添加。通常且市售可得之111?的雜質為49% > AO2係用來增加金屬,例如以的去除效率,且因為 其作為由於初生態氧本身溶解而產生的強氧化劑,所以其 可以採用具有雜質之市售品。 ΙΡΑ使雜質粒子的濃度減低,及使晶圓表面的表面自 由能降低,藉此使清潔效率最佳化。 清潔組成物係藉由先混合ΙΡΑ及去離子水,添加Η2〇2 到該混合物,然後添加HF而製得。 清潔組成物特別藉由根據其用途調整組成物成分之間 HF濃度而製得。根據本發明的較佳具體實施例,清潔組 成物的混合比例可以變化如下: 1)0.2重 i%HF ’ 3 重量%1^02,30重量 %IPA(異丙醇) ,及剩餘百分比的H20 : 2) 0.5重|%HF,3重量%只2〇2,30重量%IPA(異丙醇) ,及剩餘百分比的H20 ; 3) 0.9重 i%HF ’ 3 重量%112〇2,30重量%IPA(異丙醇) ,及剩餘百分比的H20。 在清潔組成物之中,其HF為0.5重量%的那一組主要 用來清潔及去除氧化膜,而其HF為0.9重量%的那一組則 用來蝕刻及清潔。 本紙ft尺度適用中國圉家畚準(CNS ) Α4現格(210 X 297公釐) ^ ^-----政------1Τ------線 (請先聞讀背面之注意事項再填寫本頁} 4326S6 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(6) 使用清潔組成物製造本發明半導體裝置的方法係詳細 說明於第1到5圖。第1到5圖顯示半導髏記憶裝置之間的 DRAM,特別說明DRAM之間的電容器部分。 請參考第1圖,絕緣膜12係形成在半導體1〇上β矽基 板係作為半導體基板10,而雜質可以注入元件的活性區域 ’或其可以藉由下列方法注入。可以使用氧化膜,硝化膜 或高溫氧化膜等。在本發明的具體實施例裡,高溫氧化膜 (ΗΤΟ)係作為絕緣膜12。 請參考第2圖,接觸孔係形成在絕緣膜12的某物分上 ,而聚矽層14係形成作為通過具有接觸孔之晶圓表面的第 —導電層。聚矽層14扮演儲存電極,電容器下電極的角色 ’其中雜質可以注入或不注入,而且可以使用無定形矽層 或其它導電層> 第3圖顯示儲存電極圖樣14‘係經由常態光蝕刻方法而 形成。 第4圖顯示儲存電極圖樣14‘的一些下側進行曝光蝕刻 以增加電容器的有效空間並將絕緣膜12底切。傳統上,為 了要進行底切,係在晶圓表面上進行濕蝕刻或乾蝕刻,而 且比上述SC-1清潔劑清潔。然而,根據本發明的具體實 施例’傳統上以二步驟進行的上述方法可以以使用本發明 清潔組成物的一步驟方法取代《在本發明的具體實施例裡 ,底切及清潔步驟係同時藉由使用包括〇.9重量0/〇HF,3重 量%1^〇2 ’ 30重量%1?人(異丙醇),及剩餘百分比h2〇的清 潔組成物進行。 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公2 ) H 4— t— n I I I n n n 1 如-o, a I ϋ i 1 I (請先閱讀背面之注意事項再填寫本頁) 4326: 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 然後,介電膜係形成在已清潔儲存電極圖樣M‘的已 露出表面上,並形成電容器的上電極,於是完成電容器的 構造。 第5圖顯示HSG-Si膜16係形成在已清潔儲存電極圖樣 14‘的已露出表面上’以增加電容器的有效空間。HSG-Si 膜的構造係為藉由使用物質本身性質來增加電容器有效空 間的構造。 至於HSG-Si膜構造的下電極,舉例來說,不定形梦 (a-Si)或聚矽係藉由LPCVD(低壓化學蒸汽沉積)方法而形 成,並摻入雜質或摻入磷。HSG-Si膜的構造係利用半球 形區域係在結晶矽及無定行矽之間轉化的溫度範圍内形成 的事實β也就是’在HSG-Si膜的構造裡,半導想裝置之 電容器的電谷係以下述的方式增加:薄膜裡具有強表面反 應性之矽族氣體’例如Si2H6,SiH4或矽在異常結構位置 附近形成一些突出形區域及在晶圓表面形成一些沉積的粒 子’使它們每個成為晶種而致使表面粗提且其表面積擴大 傳統上,介電層係形成在HSG-Si膜上。在此之前, 晶圓表面係藉由使用SC-1清潔劑清潔,而形成在電極圖 樣14‘上的原有的氧化膜及HSG-Si膜16係藉由使用稀釋的 HF去除,其全部係以二個各別步驟進行。然而,根據本 發明,在形成HSG-Si膜之後,上述二個步称只要一個步 驟即可完成’其中晶圓表面及原有的氧化膜係藉由使用本 發明清潔組成物清潔及去除。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 10 I MI -------- -裝 -----—訂------- * 轉 (請先間讀背面之注意事項再填寫本頁) 432696 經濟部智慧財產局員工消费合作社印製 A7 B7 五'發明說明(8) 在本發明的具體實施例裡,清潔組成物包括〇 5重量 %HF * 3重量%仏〇2,30重量%1卩入(異丙醇),及剩餘百分 比的H20。 然後,在電容器的介電膜形成在已清潔之儲存電極圖 樣14‘的露出表面上後’形成電容器的上電極膜,以完成 電容器的構造。 如第3圖所示*製造本發明另一具體實施例之半導體 裝置的方法如下:不用底切處理及清潔處理,而是使用本 發明的清潔組成物,僅需要一個處理步驟,來形成儲存電 極圊樣14‘,在露出的儲存電極圖樣14’上形成HSG-Si膜16 。也就是’第4圖的底切和清潔步驟以及第5圖的清潔和去 除原有的氧化膜步驟係同時僅以一個處理步驟完成。在上 述方法中,所用的清潔組成物包括0.9重量%HF,3重量 %H2〇2,30重量%〇>八(異丙醇),及剩餘百分比的112〇。
表1顯示傳統技術與本發明技術的比較,其令絕緣膜12 為HTO ’儲存電極圖樣14‘為聚矽。在習知技術裡,在形 成第4圖的儲存電極圊樣14’之後,各向同性蝕刻與SC-1的 清潔係進行5分鐘,而在形成HSG-Si膜之後,SC-1的清潔 進行5分鐘。氧化膜係以hf去除,而介電膜及上電極係接 著形成。在本發明的具體實施例裡,在形成儲存電極圖樣 14’ ’及在露出的表面上形成HSG-Si膜16之後,底切 '清 潔處理、及氧化膜的去除係同時藉由使用包括0.9重量%HF ,3重4%H202,30重量%IPA(異丙醇),及剩餘百分比H20 的清潔組成物進行。然後,形成介電膜及上電極D 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) 11 I ^--ί I I ---- 48^·--!| 訂! — -^, (請先閱讀背面之d意事項再填寫本頁> 4326S6 A7 B7__ 五、發明說明(9 ) 表1 分類 習知技術 具體實施例 HSG磨損 磨損 不磨損 C最小(標準偏差) 29.25 (0.9) ft 30.66 (1.1) C最大(標準偏差) 33.3 (1.25) ft 32.69 (1.11) 比例(標準偏差) 87.86 (2.89)% 93,89 (4.48) 擊穿電壓(標準偏差) 4.32 (0.04) R 4.3 (0.06) 如表1所示,因為本發明的HSG-Si膜不磨損,所以電 容器的有效空間較習知技術的大,因此,最小電容(C最小) 比傳統的電容器增加1.41 fl,最大電容對最小電容的比例 增加6°/〇。 表2顯示使用本發明清潔組成物及習知技術的清潔組 成物的清潔結果。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Μ消費合作社印製 表2 分類 習知技術 本發明具體實施例 聚矽 HTO膜 聚矽 HTO膜 粒子去除效率(%) 96.23 98.0 96.3 98.3 金屬污染物的去除率 (1E原子數/平分公分 Cu:0.67 Fe:26,89 Cu:<0.5 Fe: < 0.5 Cu: <0.5 Fe:2.1 Cu < 0.5 Fe: < 0.5 表面粗縫度 RMS(拉㈣) 0.89 0.82 0.86 0.71 如表2所示,根據本發明,粒子去除效率及金屬污染 物去除率對於聚矽而言及習知技術之HTO膜而言皆獲得改 善,顯示極佳的清潔結果。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 0, Λ 7 Β7 五、發明説明(10 因此,本發明的清潔組成物在粒子去除效率或金屬污 染物去除方面提供經改良的清潔效果, 除此之外’根據本發明的清潔組成物,HSG-Si不磨 損,因此使得電容變大。此外,根據本發明之製造半導體 裝置的方法,製程本身更簡化。 上述之具體實施例係用來詳細說明本發明之目的、特 徵及功效,對於熟悉該磷技藝人士而言,可能根據上述說 明而對該具體實施例作部分變更或修改,卻不脫離出本發 明之精神範疇因此,本發明之專利範圍僅由附錄之申請 專利範圍加以說明之。 元件標號對照 10.. .半導體 12.. .絕緣膜 14.. .聚矽層 14‘…儲存電極圖樣 16.__HSG-Si 膜 l·.--------裝— (請先閣讀背面之注意事項再填艿本頁) 訂 線 經濟部中央標隼局負工消费合作社印装 S (CN |準 I標 家 一國 國 I中 用 通 一釐 公 97 2 3 11

Claims (1)

  1. 432696 Α8 Β8: C8· D8 經濟部t央標準局男工消資合作社印製 六、申請專利範園 1. 一種用來製造半導體裝置的清潔組成物,其包括0.01-10重量%1^,1-10重量%112〇2,〇.〇1-30重量%1卩八(異丙 醇),及剩餘百分比H20的混合物。 2. 根據申請專利範圍第1項之用來製造半導體裝置的清潔 組成物,其中组成物包括0.2重量%HF,3重量。/〇H202 ,30重量%IPA,及剩餘百分比H20的混合物。 3·根據申請專利範圍第1項之用來製造半導體裝置的清潔 組成物,其中组成物包括〇·5重量%HF,3重量%H202 ,30重量%IJPA,及剩餘百分比H20的混合物。 4. 根據申請專利範圍第1項之用來製造半導體裝置的清潔 組成物,其中組成物包括0.9重量%HF,. 3重量%H202 ’ 30重量%11>八,及剩餘百分比H20的混合物。 5. —種製造半導體裝置的方法,其包括下列步驟: a) 在其上形成接觸孔之半導體基板的絕緣膜上沉積第 一導電材料來形成電容器的下電極; b) 使用下電極圖樣作為钱刻罩及清潔組成物將下電極 之該絕緣膜的一些部分底切,清潔下電極的已露出 的表面;及 c) 在已露出之下電極的表面上形成介電膜。 6. 根據申請專利範圍第5項之製造半導體裝置的方法,其 中該清潔組成物包括0.01-10重量%HF,M0重量%^1202 ’ 0.01-30重|%ιρα(異丙醇)’及剩餘百分比h2〇的混 合物。 7. 根據申請專利範圍第6項之製造半導體裝置的方法,其 ΐ紙張从適财 am 家 @7Η^ΓΛϋ(_ 2ωχ297^ 7— I I: I I I I I K I I I I - (請先閲讀背面之注$項再填寫本頁) 經濟部中央樓準局貝工消費合作社印装 4326CG A8 B8 _;__g8«* ~、申請專利範圍 中該清潔組成物包括0.9重量%HF,3重量%H2〇2,3〇 重量%IPA,及剩餘百分比只2〇的混合物。 8. 根據申請專利範圍第5項之製造半導體裝置的方法,其 中該絕緣膜的底切部為高溫氧化膜(HT〇)。 9. 根據申請專利範圍第5項之製造半導體裝置的方法,其 中該第一導電材料為聚或無定形砂。 10. 根據申清專利範圍第5項之製造半導體裝置的方法,其 中該方法進一步地包括a)在清潔已露出之下電極的表 面之後,在已露出的電極表面上形成半球形粒狀_ SKHSG-S!)膜;及b)使用清潔組成物去除形成於下電 極表面上的氧化膜,同時進行^_潔β 11. 根據申請專利範圍第10項之製造半導體裝置的方法’ 其中該組成物包括0.5重量%HF,3重量%η2〇2,3〇重 量%ΙΡΑ,及剩餘百分比η2〇的混合物。 12_—種製造半導體裝置的方法,其包括下列步驟: a) 在其上形成接觸孔之半導體基板的絕緣膜上沉積第 一導電材料來形成電容器的下電極; b) 在已露出的電極表面上形成半球形粒狀_Si(HSGsi) 膜; c) 使用清潔组成物將下電極之該絕緣膜的一些部分底 切,使用清潔组成物去除形成於下電極表面上的氧 化膜,同時進行清潔;及 d) 在已露出之下電極的表面上形成介電膜。 13.根據申請專利範圍第項之製造半導體裝置的方法, 本紙張尺度逋用中國國家標举(CNS ) Μ規格(2ΐ〇χ 297公着) ----------^------tr------Λ C請先閱4!^面<注意事項再填寫本頁) ^32696 A8 B8 ___故__ 六、申請專利範圍 其中該清潔组成物包括0 9重量%HF,3重量%H2〇2,30 重量%IPA,及剩餘百分比H2〇的混合物。 14.根據中請專利範圍第12項之製造半導體裝置的方法, 其中該絕緣膜的底切為高溫氧化膜(ΗΤΟ)。 Κ根據中請專利範圍第12項之製造半導體裝置的方法, 其中該第-導電材料為聚或無定⑽。 ; Γ 裝------"------Λ (請先閲讀背面'ϋ意事項再填有本頁) 鯉濟部中央標準局貝工消費合作社印褽 張 紙 本 準 標 家 國 國 用 一边 I釐 公
TW087104736A 1997-07-25 1998-03-30 Cleaning composition for manufacturing semiconductor devices and method for manufacturing semiconductor devices thereby TW432696B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035185A KR100253086B1 (ko) 1997-07-25 1997-07-25 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법

Publications (1)

Publication Number Publication Date
TW432696B true TW432696B (en) 2001-05-01

Family

ID=19515727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104736A TW432696B (en) 1997-07-25 1998-03-30 Cleaning composition for manufacturing semiconductor devices and method for manufacturing semiconductor devices thereby

Country Status (7)

Country Link
US (1) US6100203A (zh)
JP (1) JPH1154473A (zh)
KR (1) KR100253086B1 (zh)
CN (1) CN1113395C (zh)
DE (1) DE19817486C2 (zh)
GB (1) GB2328216B (zh)
TW (1) TW432696B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440886B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 전하저장전극 형성 방법
KR20010008406A (ko) * 1998-10-29 2001-02-05 김영환 커패시터의 전하저장전극 형성방법
JP3125770B2 (ja) * 1998-11-11 2001-01-22 日本電気株式会社 容量素子の形成方法
KR100318316B1 (ko) * 1999-04-02 2001-12-22 김영환 커패시터의 제조방법
US6531414B1 (en) * 1999-05-05 2003-03-11 The United States Of America As Represented By The National Security Agency Method of oxidizing strain-compensated superlattice of group III-V semiconductor
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 TaON박막을 갖는 커패시터 제조방법
JP2001203334A (ja) 1999-11-10 2001-07-27 Mitsubishi Electric Corp キャパシタを有する半導体装置およびその製造方法
JP4876306B2 (ja) * 2000-10-19 2012-02-15 ソニー株式会社 半導体装置の製造方法
KR100673208B1 (ko) * 2000-12-12 2007-01-22 주식회사 하이닉스반도체 반도체 메모리의 커패시터 형성 방법
KR100474856B1 (ko) * 2001-12-29 2005-03-08 매그나칩 반도체 유한회사 반도체 소자의 세정 방법
US6703320B1 (en) 2002-01-04 2004-03-09 Taiwan Semiconductor Manufacturing Company Successful and easy method to remove polysilicon film
US7176041B2 (en) * 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
DE10335102B4 (de) * 2003-07-31 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
CN1292822C (zh) * 2004-04-01 2007-01-03 上海宏力半导体制造有限公司 应用在清洗液循环系统中可延长过滤器寿命的清洗装置
US7723285B2 (en) * 2004-07-20 2010-05-25 Michigan Molecular Institute Beneficial agent delivery systems
DE102006031105A1 (de) 2006-07-05 2008-01-10 Wacker Chemie Ag Verfahren zur Reinigung von Polysilicium-Bruch
DE102007040851A1 (de) * 2007-08-29 2009-03-05 Wacker Chemie Ag Verfahren zum Reinigen von polykristallinem Silicium
EP2303776B1 (en) * 2008-07-09 2014-04-16 Garbo S.r.l. Method for purification and compaction of feedstock for photovoltaic applications
US8153533B2 (en) * 2008-09-24 2012-04-10 Lam Research Methods and systems for preventing feature collapse during microelectronic topography fabrication
US8961701B2 (en) * 2008-09-24 2015-02-24 Lam Research Corporation Method and system of drying a microelectronic topography
US9620410B1 (en) 2009-01-20 2017-04-11 Lam Research Corporation Methods for preventing precipitation of etch byproducts during an etch process and/or subsequent rinse process
US20100184301A1 (en) * 2009-01-20 2010-07-22 Lam Research Methods for Preventing Precipitation of Etch Byproducts During an Etch Process and/or Subsequent Rinse Process
KR101147993B1 (ko) * 2010-03-30 2012-05-24 주식회사 동성에코어 오일 회수용 응축장치
CN104047056A (zh) * 2013-03-12 2014-09-17 台山市华兴光电科技有限公司 一种磷化铟生长的多晶碎料清洗方法
CN113956925B (zh) * 2021-11-10 2023-06-23 重庆臻宝科技股份有限公司 一种用于半导体材料的金属离子清洗剂

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171242A (en) * 1976-12-17 1979-10-16 International Business Machines Corporation Neutral pH silicon etchant for etching silicon in the presence of phosphosilicate glass
US5158100A (en) * 1989-05-06 1992-10-27 Dainippon Screen Mfg. Co., Ltd. Wafer cleaning method and apparatus therefor
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JP2886280B2 (ja) * 1990-06-29 1999-04-26 宮城沖電気株式会社 半導体記憶装置の製造方法
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
KR0126799B1 (ko) * 1993-12-31 1997-12-29 김광호 반도체장치의 커패시터 제조방법
JPH07263402A (ja) * 1994-03-25 1995-10-13 Oki Electric Ind Co Ltd 半導体ウエハの洗浄方法
CN1044948C (zh) * 1994-06-22 1999-09-01 现代电子产业株式会社 用于制造半导体器件叠层电容器的方法
US5583069A (en) * 1994-07-08 1996-12-10 Hyundai Electronics Industries Co., Ltd. Method for making a fine annular charge storage electrode in a semiconductor device using a phase-shift mask
ES2099027B1 (es) * 1994-12-20 1998-01-16 Roldan S A Estabilizante del agua oxigenada contenido en un baño de decapado de acero inoxidable, baño y procedimiento de decapado.
KR0165499B1 (en) * 1995-01-26 1998-12-15 Samsung Electronics Co Ltd Capacitor fabrication method of semiconductor device
US5928969A (en) * 1996-01-22 1999-07-27 Micron Technology, Inc. Method for controlled selective polysilicon etching
KR100219483B1 (ko) * 1996-06-03 1999-09-01 윤종용 반도체 장치의 커패시터 제조방법
JP2962250B2 (ja) * 1996-11-12 1999-10-12 日本電気株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
KR19990011930A (ko) 1999-02-18
GB2328216A (en) 1999-02-17
DE19817486C2 (de) 2001-10-04
CN1113395C (zh) 2003-07-02
JPH1154473A (ja) 1999-02-26
KR100253086B1 (ko) 2000-04-15
DE19817486A1 (de) 1999-01-28
GB2328216B (en) 2001-06-20
GB9808754D0 (en) 1998-06-24
CN1206932A (zh) 1999-02-03
US6100203A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
TW432696B (en) Cleaning composition for manufacturing semiconductor devices and method for manufacturing semiconductor devices thereby
KR100275754B1 (ko) 커패시터 하부전극의 반구형 그레인 형성전 전처리방법
TW447030B (en) Process for production of semiconductor device
TW424275B (en) Cleaning method for semiconductor substrate and cleaning solution
TW387144B (en) Method of manufacturing a DRAM cell capacitor
US6664196B1 (en) Method of cleaning electronic device and method of fabricating the same
KR100505675B1 (ko) 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법
TW536560B (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
KR100689680B1 (ko) 반도체 구조물의 처리 방법 및 이를 이용한 반도체커패시터의 제조 방법
JPH09246221A (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JP3415549B2 (ja) 電子デバイスの洗浄方法及びその製造方法
US5670405A (en) Method of making a tooth shaped capacitor using ion implantation
US5670406A (en) Method of making a tooth shaped capacitor
TW515091B (en) High dielectric capacitor and method for fabricating thereof
KR20060133167A (ko) 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
TW405258B (en) Manufacture method of DRAM capacitor
JP2003197776A (ja) 電荷貯蔵電極の形成方法
TW456000B (en) Method for making an 8-shaped storage node DRAM cell
TW401641B (en) The manufacture method of cylindrical stack capacitor
KR100585056B1 (ko) 반도체기판의세정방법
TW419817B (en) Manufacturing method of DRAM capacitor
TWI841201B (zh) 半導體結構及其形成方法
TW475219B (en) Method to remove the re-depositions on a wafer
KR100223831B1 (ko) 커패시터의 제조 방법
TW442833B (en) Method for reducing capacitance depletion during hemispherical grain polysilicon synthesis for DRAM

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees