TW432670B - Clock generating circuit having high resolution of delay time between external clock signal and internal clock signal - Google Patents

Description

Γ P4 32 6 7 η Α7 經濟部中央標隼局員工消費合作社印製 五、發明説明（_ ) 週期Tc則變得越來越短。因此’延遲時間丁0對脈衝重複週 期Tc的變大，且此比値嚴重地影響內部電路匕的行爲。 爲了避免內部電路le的嚴重延遲時間TD ’在習知時鐘 信號產生電路中利用了鎖相迴路。圖3說明包含在習知時鐘 信號產生電路中的鎖相迴路。此鎖相迴路係包含：延遲電 路2a，其連接至放大器Id ;相位比較器2b ’其連接至延遲 電路2a與信號緩衝器lb ;低通濾波器2c，其連接至相位比 較器2b ;及電壓控制震盪器2d，其連接在低通濾波器2c與 放大器Id之間。延遲電路2a引進與由信號緩衝器lb而得的 延遲時間相等的延遲時間’且從內部時鐘信號CLKin產生 已延遲的時鐘信號CLKdy。信號緩衝器lb與延遲電路2a將 外部時鐘信號CLKex與已延遲的時鐘信號CLKdy供應至相 位比較器2b。相位比較器2b將外部時鐘信號CLKex與已延 遲的時鐘信號CLKdy加以比較以查看外部時鐘信號CLKex 與已延遲的時鐘信號CLKdy之間是否發生任何的相位差 異。若發現有相位差異，則相位比較器2b以排除外部時鐘 信號CLKex與已延遲的時鐘信號CLKdy間之相位差異的方 式來改變錯誤信號ER1的強度，且將其供應至低通濾波器 2c。低通濾波器2c從錯誤信號ER1產生控制信號CTU，並 將其供應至電壓控制震盪器2d的控制節點。控制信號CTU 的電位是對於錯誤信號ER1的強度成比例變化，而控制信 號CTL1則致使電壓控制震盪器2d去排除外部時鐘信號 CLKex與已延遲的時鐘信號CLKdy間之相位差異。電壓控 制震盪器2d以與控制信號CTL1的電壓成比例來改變震盪 4 本畋张尺度適用中國國家標準（fNS ) /\今現格（2IOX297公沒） (对先閱讀背面之注意事項再填寫本頁} *-!> Γ P4 326 7 0 五、發明説明（） ----,--.---.4 ! (請先閱讀背面之注意事項再填寫本頁) 信號0SC1的頻率，且將其供應至放大器id。放大器Id從震 盪信號0SC1產生內部時鐘信號CLKin，而鎖相迴路控制內 部時鐘信號CLKin與外部時鐘信號CLKex同步。 半導體記憶裝置係包含於電腦系統內，而資料爲傳輸 自與傳輸至半導體記憶裝置。資料傳輸速率將電腦系統的 性能限制住，而高速率資料傳輸是被推薦的。高速率資料 傳輸被稱爲是"雙倍資料速率”，而資料輸入/輸出在單一時 鐘週期中重複兩次。 圖4A與4B說明以雙倍資料速率傳輸而設計之電腦系 統的行爲。在資料寫入操作中，時鐘信號在時間tlO、時間 tl2、時間tl4與時間tl6 (見圖仏)時上升。微處理器(未顯示) 執行”寫”的命令指示在時間tl2的資料寫入，且同時供應 ”ΑΓ位址至結合的半導體記憶裝置。將寫入資料”D1”至 ”D4"分別在時間tl2、時間tl3、時間tl4與時間tl5時供應至 半導體記憶裝置。寫入資料” Dl”及"D3"與時間tl2及時間tl4 時的脈衝上升同步。然而，寫入資料”D2"及"D4"爲在時間 tl2及時間tl4間與時間tl4及時間U6間之中間時序時供應至 半導體記億裝置。 經濟部中央標準局—工消費合作社印絮 同樣地，如圖4B所示在脈衝上升與中間時序時將資料 從半導體記憶裝置讀出。時鐘信號在時間t2〇、時間t22、時 間t24與時間t26 (見圖4B)時上升。微處理器(未顯示)執行” 讀"的命令指示在時間t20的資料讀出，且同時供應”A1"位 址至結合的半導體記憶裝置。在時間t24、時間t25、時間t26 與時間t27時分別將讀出資料” Q1”至” Q4"從半導體記憶裝 5

JiTi長兄度適因囚家標導(CNS ) Mim ( 210X29-^^ ) 經濟部中央標準局員工消f合作杜印¾ r F4 32 6 7 Ο at Β7 五、發明説明（） 置讀出。讀出資料” Q1”及"Q3”爲與時間t24及時間t26時的脈 衝上升同步。然而，在時間t24及時間t26間及時間t26與下 個時間之間的中間時序時，從半導體記憶裝置供應讀出資 料"Q2"及"Q4”。 所以，資料寫入/資料讀出在每個脈衝重複週期中重複 兩次。若時鐘頻率爲66 MHz，則資料傳輸速率爲每秒132 兆位元，而且是時鐘頻率之兩倍快。因此，將雙倍資料速 率傳輸利用在高速SRAM (靜態隨機存取記憶體）、同步 DRAM働態隨機存取記憶體)Π與sink-rink DRAM中，如 同在文獻(Nikkei Micro Device, 1997, February, page 11)中 所報導者。此外，將雙倍資料速率傳輸利用在圖形控制器 與系統控制器間之資料傳輸，如同在AGP(加速圖形瑋介面) 說明書之修正版l.〇(Intel Corporation, July 31，1996)中所定 義者。 如在上文中所述，第1時序是定義在脈衝上升時，而第 2時序則是在週期中間提供。不以脈衝下降作爲第2時序。 此乃由於在高頻率時鐘信號中，脈衝上升時間與脈衝下降 時間間之差異係爲不可忽視。詳細地說，若脈衝在上升緣 與下降緣之間是不對稱的，則不對稱的脈衝在脈衝上升與 脈衝下降之間對於某個閾値給予不同的時序，而且因此脈 衝重複週期被不平衡地劃分成低位準子週期與高位準子週 期。這表示在兩個資料碼間之資料循環時間是不同的。 圖5說明包含於採用雙倍資料速率傳輸的半導體積體 電路裝置中之習知時鐘信號產生電路。除頻器3a連接在放 6 (請先閱讀背面之注意事項再填寫本頁) ft ix 本ϋκ度適)丨1中國S家褅苹KN_s"7a4^格（2i0x：!M公筇） 經濟部令央標隼局員工消f合作社印製 Γ 14326 7 ο Α7 Β7 _ 五、發明説明（） 大器Id與延遲電路3b之間，而其他部件與圖3所顯示之習知 時鐘信號產生電路相同者以相同的參考符號標示。延遲電 路3b引進延遲時間的方式爲相等於由信號緩衝器lb而得之 延遲時間及由除頻器3a而得之延遲時間之間的差異。除頻 器3a將內部時鐘信號CLKin的頻率減少成一半，並將低頻 率內部時鐘信號CLKin邂由延遲電路3b供應至相位比較器 2b 〇相位比較器2b使低頻率內部時鐘信號CLKin1與外部時 鐘信號CLKex同步，並致使電壓控制震盪器2d產生震盪信 號0SC1，其頻率比外部時鐘信號CLKex之頻率高兩倍。因 此，內部時鐘信號CLKin具有某頻率爲外部時鐘信號CLKex 之頻率的兩倍高。內部時鐘脈衝與外部時鐘脈衝同相，而 下一個內部時鐘脈衝則與外部時鐘脈衝有180度的差異。使 用這些內部時鐘脈衝，則半導體積體電路裝置可達到雙倍 資料速率傳輸。 然而，用於雙倍資料速率傳輸的習知時鐘信號產生電 路在相位調整完成前會遇到消耗過久時間的問題。當習知 時鐘信號產生電路開始相位調整程序，內部時鐘信號 CLKin通常在相位上與外部時鐘信號CLKex不同，而經由鎖 相迴路的操作相位差異會漸漸減少至零。鎖相迴路通常重 複操作超過十次，而致在相位調整完成前消耗過久時間。 此外，鎖相迴路用於相位調整而連續地作業，並消耗 大量的電力。若習知時鐘信號產生電路係包含在半導體動 態隨機存取記憶體裝置中，則習知時鐘信號產生電路會增 加半導體動態隨機存取記憶體裝置的備用電流消耗，而半 7 本紙張尺度適用中國S家標脊規格（210/2^公釐） ^ -- - - - 1 - - .......―rt. t―I 11 ^ _ I (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消费合作社印製 ^ r4 326 7 Ο Α7 Β7 五、發明説明（） 導體動態隨機存取記憶體裝置的電流消耗則構成電腦系統 大部分的備用電流消耗。 習知時鐘信號產生電路的另一個問題是低的可靠度。 電壓控制震盪器2(1以電壓控制震頻率。适表不電壓被預 期是穩定的。若電壓會偶然地下降’則控制電壓的範圍會 變窄，且電壓控制震盪器無法精確地控制震盪頻率。 爲了克服圖5所顯示之習知時鐘信號產生電路的內在 問題，有兩個方法已被提出。其中一個方法稱爲”暫存器控 制之延遲鎖定迴路” ’而其被揭露在文獻(ffilCE Trans. Electron.，vol 1. E79-C, No. 6, ρρ· 798-807)中。第—個方法稱 爲'’同步鏡式延遲”，而其被揭露在日本特願公告8-237091 號中。暫存器控制之延遲鎖定迴路與同步鏡式延遲分別縮 寫爲〃RDLI/^f'SMD”。 圖6說明將習知時鐘信號產生電路，且將暫存器控制之 延遲鎖定迴路結構使用在習知時鐘信號產生電路中。將外 部時鐘信號CLKex供應至信號管腳la ’並傳送至信號緩衝 器lb。以類似於圖5所顯示之習知時鐘信號產生電路將內部 時鐘信號CLKin從放大器Id傳送出來。信號緩衝器lb供應 外部時鐘信號CLKex至相位比較器4的一輸入節點。將串聯 的延遲電路5與6連接至相位比較器4的另一輸入節點。延遲 電路5引進與由信號緩衝器lb而得的延遲時間相等的延遲 時間，而另一個延遲電路6的延遲時間則等於由放大器Id 而得的延遲時間。串聯的延遲電路5/6將已延遲的時鐘信號 CLKdy供應至相位比較器4，而相位比較器4則產生可代表 8 本紙張尺度適用中國國本標準（CNS ) Λ4規格（210x 297公漦） (請先間讀背面之注意事項再填寫本頁) i" '丁 *-0 經濟部中央標準局員工消費合作社印製 Γ Ρ4 326 7 Ο Α7 ______Β7 五、發明説明（） 外部時鐘信號CLKex與已延遲的時鐘信號CLKdy間之相位 差異的狀態信號ER2。即，狀態信號ER2是選擇性地表示先 前的狀態、延遲的狀態與同相的狀態。 將狀態信號ER2供應至控制器7。控制器7係回應於狀 態信號ER2以選擇性地改變控制信號CTL1、CTL2、CTL3 與CTL4。將控制信號CTL1至CTL4供應至移位暫存器8。移 位暫存器8具有Ν個階段81··8η-；1、8η、8η+1·._與8Ν，而複 數個階段81至8Ν將控制信號Μ···Νη-：1、Nn、Nn+l···與ΝΝ 供應至控制電路9。控制電路9與可變延遲電路10結合，並 控制延遲時間。 控制電路9具有NAND閘極NAll—NAln-1、NAln、 NAln+1…與NA1N，而將外部時鐘信號CLKex供應到 NAND閘極ΝΑΙ 1至NA1N。再將控制信號N1至NN分別供應 到NAND閘極NA11 至NA1N，而NAND閘極NA11 至NA1N 的其中之一供應互補時鐘信號CLKBex至可變延遲電路 10。 可變延遲電路10具有串聯地排列的NAND閘極 NA21 …NA2n-l、NA2n、NA2n+l …與NA2N，而反相器 ΐνη_·.ΐνΐη-卜 IVln、IVln+l·..穿插在NAND閘極NA21 至 NA2N之間。將NAND閘極NA21的其中一輸入節點連接至 電源線Vdd，而將反相器IV11至IVln+1…的輸出節點分別 連接至下一NAND閘極的輸入節點。NAND閘極NA11至 NA1N分別與NAND閘極NA21至NA2N結合，並將互補時鐘 信號CLKBex選擇性地供應至NAND閘極NA21至NA2N的 9 本紙張尺度適用中3囤家標i~TrNsYA4規格丁210X 297公犛) "~" ----：--.----^ —— (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印繁 f 酽4 328 7 0 at _ Β7 五、發明説明（） 另一輸入節點。將NAND閘極NA2N的輸出節點連接至延遲 電路5與放大器Id。 圖6所顯示之習知時鐘信號產生電路行爲如下。採用移 位暫存器8來保持控制信位於高位準而其他控制信號 N1至Nn-1與Nn+1至NN位於低位準。只有NAND閘極NAln 由控制信號Nn賦予能力，且變成回應於外部時鐘信號 CLKex。NAND閘極NAln將互補時鐘信號供應至NAND閘 極NA2n，而將外部時鐘信號/互補時鐘信號CLKex/CLKBex 從NAND閘極NA2n傳播至延遲電路5與放大器Id 〇在外部 時鐘信號/互補時鐘信號CLKex/CLKBex傳播期間，NAND 閘極NA2n至NA2N與反相器IVln…引進某延遲時間。 採用相位比較器4以使已延遲的時鐘信號CLKdy爲同 相狀態。控制器7保持控制信號CTL1至CTL4位在低的狀 態，而移位暫存器8則不改變控制信號N1至NN。因此，可 變延遲電路10並不會改變延遲時間。 另一方面，當相位比較器4發現時鐘信號CLKdy已從外 部時鐘信號CLKex被延遲，相位比較器4則通知已延遲之狀 態的控制器7，而控制器7只將控制信號CTL4改變至高位 準。高位準的控制信號CTL4致使移位暫存器8將控制信號 Nn改變至低位準而將控制信號Νη+l改變至高位準。NAND 閘極NAln由於低位準的控制信號Nn而失去能力，而NAND 閘極NAln+1則因高位準的控制信號Nn+1而被賦予能力。 接著’將互補時鐘信號CLKBex從NAND閘極NA2n+l傳播 至延遲電路5與放大器Id，而延遲時間則被縮短，此乃因爲 10 尺度適用中K囚家徉毕i CNsl Λ4^格（2丨0/297公釐) ~ — (請先閱讀背面之注意事項再填寫本頁) r Ρ4326 7 ο Α7 經濟部中央標準局員工消費合作杜印製 五、發明説明（） 互補時鐘信號/外部時鐘信號CLKBex/CLKex並不通過 NAND閘極NA2n與反相器IVln。若時鐘信號CLKdy仍然 較外部時鐘信號CLKex延遲，則控制器7只將控制信號 CTL3改變至高位準，並致使移位暫存器8將高位準的控制 信號向右移位。藉此，當時鐘信號CLKdy被延遲，則控制 器7選擇性地改變控制信號CTL3與CTL4以將高位準的控 制信號向右移位，而可變延遲電路1〇則逐步將高位準的控 制信號向左移位，且可變延遲電路10逐步縮短用於互補時 鐘信號/外部時鐘信號CLKBex/CLKex的信號傳播路徑。 另一方面，當相位比較器4發現已延遲的時鐘信號 CLKdy較外部時鐘信號CLKex提前，則控制器7選擇性地改 變控制信號CTL1/CTL2使移位暫存器8將高位準的控制信 號逐步向左移位，而可變延遲電路10則將用於互補時鐘信 號/外部時鐘信號CLKBex/CLKex的信號傳播路徑拉長。 於是，可變延遲電路10在移位暫存器8的控制下改變信 號傳播路徑，而習知時鐘信號產生電路則使內部時鐘信號 CLKin與外部時鐘信號CLKex同相。習知時鐘信號產生電路 重複前述程序十次直到相位相符。然而，即使相位比較器4 或控制器7停止了所給予的任務，移位暫存器8仍儲存適當 的傳播長度。當相位比較器4與控制器7重新開始同步操 作，則移位暫存器8、控制電路9與可變延遲電路1〇立刻使 已延遲的時鐘信號CLKdy與外部時鐘信號CLKex同步。因 此，若內部電路並不需要內部時鐘信號CLKin，則習知時 鐘信號產生電路將除了用於移位暫存器8以外的電力關 11 本紙乐尺度適用中國1¾家標辛（CNS ) Λ4規格（2irrx]97公釐） —^1· ' ρ^ι^ϋ a^1 一'· I — (讀先Μ讀背面之注意事項再填寫本頁) * F4 32 6 7 〇 五、發明説明（） 掉，而電力消耗則被大大地減少了。 暫存器控制之延遲鎖定迴路結構可用於雙倍資料速率 傳輸。圖7說明用於雙倍資料速率傳輸的習知時鐘信號產生 電路。控制電路9、可變延遲電路10與一對延遲電路5/6在 習知時鐘信號產生電路中變成兩倍，而另一控制電路、另 一可變延遲電路與另一對延遲電路則分別以"1Γ、M12"與 ”13八4”標示。延遲電路5/13與延遲電路6/14分S3引進與信號 緩衝器lb及放大器Id相等的延遲時間，而已延遲的時鐘信 號CLKdy則從延遲電路14供應至相位比較器4。相位比較器 4將已延遲的時鐘信號CLKdy與外部時鐘信號CLKex加以 比較以查看已延遲的時鐘信號CLKdy與外部時鐘信號 CLKex是否同步。相位比較器4產生狀態信號ER2，其表示 已延遲的時鐘信號CLKdy與外部時鐘信號CLKex間之現時 狀態。 控制器7選擇性地改變控制信號CTL1至CTL4到有效 高位準。若時鐘信號CLKdy較外部時鐘信號CLKex延遲， 則控制器7選擇性地改變控制信號CTL4與CTL3至有效高 位準，而移位暫存器8則將有效高位準的控制信號逐步向右 移位，而控制電路9/11致使結合的可變延遲電路10/12縮短 信號傳播路徑。另一方面’若時鐘信號CLKdy提前，則控 制器7選擇性地改變控制信號CTL1與CTL2至有效高位 準，而移位暫存器8則將有效高位準的控制信號逐步向右移 位。因此，控制電路致使結合的可變延遲電路10/12拉 長信號傳播路徑。 12 適ffl中家^ ( CNS ) Λ4規格7"2丨〇'〆：^公釐) " (請先閱讀背面之注意事項再填寫本頁

i L *-° 經濟部中央摞準局員工消費合作社印製 經濟部中央標率局員工消费合作枉印裝 r.,4 32 6 7 n A7 ____B7____ 一 五、發明説明（） 應至放大器Id，而放大器Id則將內部時鐘脈衝供應至內部 電路(未顯示)。 採用信號緩衝器lb與放大器Id來分別引進延遲時間u 與延遲時間t2。延遲電路5與6也分別引進延遲時間tl與延遲 時間t2，而第1外部時鐘脈衝在從延遲階段150傳播至延遲 階段15η期間消耗時間td。週期時間tCK定義爲第1外部時鐘 脈衝的脈衝上升與第2外部時鐘脈衝的脈衝上升間的時間 差異，而第1外部時鐘脈衝消耗的時間等於直到延遲階段 15η的週期時間tCK。因此，週期時間tCK等於總延遲時間 (td+tl+t2) ° 從供應第2外部時鐘脈衝至信號管腳la到內部時鐘脈 衝從第1外部時鐘脈衝產生，第2外部時鐘脈衝引進由信號 緩衝器lb而得的延遲時間tl，第1外部時鐘脈衝則從延遲階 段16Ν-Π傳播至最後延遲階段16N，而放大器Id增力Π用於內 部時鐘脈衝之第1外部時鐘脈衝的強度。因此，總延遲時間 以(tl+td+t2)來表示。於是，內部時鐘脈衝在第3外部時鐘脈 衝的脈衝上升處產生，而習知時鐘信號產生電路則消除兩 周期期間的相位差異。若並不需要內部時鐘信號CLKin， 則將習知時鐘信號產生電路電力關掉，而在等待期間的電 流消耗減少至零。 同步鏡式延遲可用於雙倍資料速率傳輸。圖9說明用於 雙倍資料速率傳輸的習知時鐘信號產生電路。在用於雙倍 資料速率傳輸的習知時鐘信號產生電路中，延遲電路18/19 插入在延遲電路6與第1延遲線15之間，而將第2延遲線16 . 15 ("先閱讀背雨之.:;i意事項再填寫本頁) T J •--, 本紙浪尺度ϋ中國1¾家標苹（CNS ) Λ4規格；21(^297公沒) 經濟部中央標隼局員工消f合作社印製 ^ 326 7 - A 7 --- ---B7 五、發明説明（） 變成兩倍而使兩信號傳播路徑20a/20b爲包含在第2延遲線 20C中。外部的兩信號傳播路徑2〇a/20b爲並聯於放大器20d 的OR閘極OR1而連接。信號傳播路徑20a具有延遲階段連 接至第1延遲線15的奇數延遲階段150…，而另一信號傳播 路徑20b則具有延遲階段連接至第1延遲線15的偶數延遲階 段151···。因此，各自的信號傳播路徑20a/20b的延遲階段 等於第1延遲線15之延遲階段的一半，且各自的信號傳播路 徑20a/20b引進延遲時間爲由第2延遲線16引進之延遲時間 的一半。第2延遲線20c的每一延遲階段是藉串聯結合的 NAND閘極NA4與反相器INV3所提供。 延遲電路5/18與另一延遲電路6/19引進的延遲時間分 別與由信號緩衝器lb而得的延遲時間及由放大器20d而得 的延遲時間相等。在外部時鐘3辰衝沿著任一條信號傳播路 徑20a/20b傳播之期間，第1延遲線15用時間td傳播外部時鐘 脈衝，而第2延遲線20(：則引進延遲時間td/2。第1外部時鐘 脈衝與第2外部時鐘脈衝使週期時間tCK定義爲等於(2 X tl+2Xt2+td)，而在等於(tl+td/2+t2)的時間間隔後，放大器 20d從第1外部時鐘脈衝產生內部時鐘脈衝。此時間間隔爲 週期時間tCK的一半。於是，將內部時鐘脈衝從第2外部時 鐘脈衝延遲180度。當將圖9所顯示之習知時鐘信號產生電 路與圖8所顯示之習知時鐘信號產生電路結合，此結合同步 地產生適於雙倍資料速率傳輸的內部時鐘信號CLKin。 於是，形成在暫存器控制之延遲鎖定迴路結構/同步鏡 式延遲結構中之習知時鐘信號產生電路可用於雙倍資料速 16 (請先閱讀背面之注意事項再填寫本頁) i-取. 訂 本紙張尺度適用中SK家標辛（CNS M4規格（2丨〇〆：?97公釐） kl B7 『·4326 7 〇 五、發明説明（） 率傳輸，且可立刻使內部時鐘信號CLBCin與外部時鐘信號 CLKex同步。習知時鐘信號產生電路大大地減少等待期間 電力的消耗，且無論電壓的穩定度如何均能精確地調整內 部時鐘信號CLKin至欲達到的頻率。 然而，在暫存器控制之延遲鎖定迴路結構中之習知時 鐘信號產生電路與在同步鏡式延遲結構中之習知時鐘信號 產生電路幾乎無法滿足下一個雙倍資料速率傳輸的需要’ 且只可用在窄的頻率範圍內。下一個雙倍資料速率傳輸需 要較內部時鐘信號CLKin的頻率高得多的內部時鐘信號。 若習知時鐘信號產生電路在較高的頻率下驅動，則用於輸 入資料與輸出資料的窗口會變得較窄。這會造成邊限 (margin)的減少。 詳細地說，半導體記憶裝置用於如圖4A所示之資料寫 入操作時需要輸入準備時間ts與輸入持有時間thl。半導體 記憶裝置在輸入準備時間ts期間持有輸入資料信號，而輸入 準備時間ts與輸入持有時間thl在時鐘信號之上升緣的前面 與後面被分成幾部分。同樣地，半導體記憶裝置用於如圖 4B所示之資料讀出操作時需要取出時間ta與輸出持有時間 th2。半導體記憶裝置在取出時間ta期間決定讀出資料的邏 輯位準，並在輸出持有時間th2內持有先前的讀出資料。 如在上文中所示，圖6與7所顯示之習知時鐘信號產生 電路經由控制信號的移位逐步改變延遲時間，而各自的延 遲階段NA21/IV11…引進一段延遲時間作爲進入互補時鐘 信號/外部時鐘信號CLKBex/CLKex之傳播內的單元。換句 17 本紙張玟度適用中國®家棉净（CNS ) Λ4規格~{ 2K)X：!97公埯) 一 " (請先閱讀背面之注意事項再填寫本頁) " 丁 -1¾ 經濟部中央標準局員工消費合作社印裝 經濟部中央標準局負工消費合作社印¾ Γ ,4 32 6 7 〇 五、發明説明（） 話說，在暫存器控制之延遲鎖定迴路結構中之習知時鐘信 號產生電路的解析度相當於邏輯閘極的兩個階段。同樣 地，圖8與9所顯示的習知時鐘信號產生電路經由外部時鐘 信號CLKex的信號傳播逐步改變延遲時間，而在延遲線中 的兩個邏輯閘極則引進延遲的單元。因此，同步鏡式延遲 結構內之習知時鐘信號產生電路的解析度也相當於邏輯閘 極的兩個階段。在此情況下，在延遲的單元內週期時間tCK 是可變的，且週期時間tCK的變動致使內部時鐘脈衝在不同 的時序下產生。這導致內部時鐘信號CLKin從外部時鐘信 號CLKex被抵銷。若內部時鐘信號CLKin從外部時鐘信號 CLKex被抵銷，則用於輸入準備時間ts、輸入持有時間thl、 取出時間ta與輸出持有時間th2的邊限會改變，此乃由於它 們是基於外部時鐘信號CLKex爲基礎而定義的。 用連接至資料輸入/輸出信號線的寄生電容與/或寄生 電感則資料讀出時序與資料寫入時序是可變的，而內部時 鐘信號CLKin的變動僅僅允許資料讀出時序與資料寫入時 序在窄的範圍內變動。若使用者要求製造業者將用於資料 讀出與資料寫入之幅度保持爲寬的，則製造業者在製造期 間會需要嚴密地控制製程參數。否則，製造業者只好放棄 增加生產速度。 習知技術內在的另一問題爲內部時鐘信號CLKin之不 希望得到的波形歪曲。在可變延遲電路10/12與第1/第2延遲 線15/16/20的每一延遲階段包含串聯連接的NAND閘極與 反相器。並聯連接的P通道型場效應電晶體與串聯連接的η 18 B7 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適W中S围家彳票华（CNS ) A4規格（210、· 297公犛） 經濟部中央禕準局負工消f合作社印製 —· M3267 q __ 五、發明説明（） 通道型場效應電晶體形成標準NAND閘極的一部分’且會 造成由於脈衝上升與下降間之過渡時間的不同而得的波形 歪曲。在最壞的情況下，習知時鐘信號產生電路會失去內 部時鐘脈衝。 發明槪要 所以本發明的重要目的爲提供一種時鐘信號產生電 路，其產生與在寬的頻率範圍內變動的外部時鐘信號同步 的內部時鐘信號，而沒有波形歪曲與大量電力消耗。 依照本發明的一個實施態樣，提供一種時鐘信號產生 電路，其係包含：第1控制器，其回應於初步時鐘信號以製 造在等於初步時鐘信號之脈衝週期的第1週期內從第1位準 改變至第2位準且在等於脈衝週期並與第1週期輪流的第2 週期內從第2位準改變至第1位準的第1控制信號、互補地在 第1位準與第2位準之間對於第1控制信號而改變的第1互補 控制信號與在第1週期內從無效位準改變至有效位準的第1 輸入信號；第1延遲電路，其包含複數個第1延遲階段，其 爲經由第1信號傳送線及與第1信號傳送線各自配對之第2 信號傳送線而串聯連接的’並回應於第1輸入信號以產生第 1電位邊緣信號，並將第1電位邊緣信號在第1週期內從經由 輸入信號線連接至控制器的第1延遲階段傳播到複數個延 遲階段的某延遲階段’且在第2週期內從某延遲階段經由第 1延遲階段傳播到第1輸出信號線；與第1單擊脈衝產生器， 其連接至弟1輸出信號線以在第2週期內產生與初步時鐘信 (請先鬩讀背面之注意事項再填寫本頁) 訂 本纸乐尺度適用中國同家標準（CNS ) Λ4現格（2丨0〆29?公漦） 經濟部中央標準局員工消費合作社印製 Γ 垂4 32 S 7 ο 五、發明説明（） 號的初步時鐘脈衝有固定之相位關係的第1內部時鐘脈 衝，而在第2週期內各自的複數個第1延遲階段具有：第1 充電電路，其連接至第1電壓線且在第2週期由第1控制信號 賦予能力，以變成回應於第1信號線至下一延遲階段上的電 位，用以提供電流路徑，其從第1電壓線到第1輸出信號線 的其中之一與從先前的延遲階段來的第2信號線；第1放電 電路，其連接至電壓與第1電壓線不同的第2電壓線，且在 第1週期內由第1控制信號賦予能力，以變成回應於第1輸入 信號線的其中之一與從先前的延遲階段來的第1信號線上 的電位，用以提供電流路徑，其從前述的第1輸出信號線的 其中之一與第2信號線到第2電壓線；第2充電電路，其連接 至第1電壓線且在第1週期內由第1互補控制信號賦予能 力，以變成回應於前述的第1輸出信號線的其中之一與從先 前的的延遲階段來的第2信號線上的電位，用以提供電流路 徑，其從第1電壓線到至下一個延遲階段的第1信號線：與 第2放電電路，其連接至第2電壓線且在第2週期內由第1互 補控制信號賦予能力，以變成回應於到下一個延遲階段的 第2信號線上的電位。 圖式之簡單說明 _時鐘信號產生電路之優點和特色由以下較佳實施例之 詳細說明中並參考圖式當可更加明白，其中： 圖1爲顯示習知時鐘信號產生電路的方塊圖。 圖2爲顯示習知時鐘信號產生電路之行爲的時序圖 20 (請先閱讀背面之注意事項再填寫本頁) 丁 --5° 本紙張尺度適州中闽阀家標準) Λ4現格（2丨0〆29?公廣） Α7 經漭部中央標準局貝工消費合作杜印製 五、發明説明（） 表。 圖3爲顯示包含在習知時鐘信號產生電路中之鎖相迴 路的方塊圖。 圖4A與4B爲顯示以雙倍資料速率傳輸而設計之電腦 系統之行爲的時序圖表。 圖5爲顯示使用於適合雙倍資料速率傳輸之半導體積 體電路裝置中之習知時鐘信號產生電路的方塊圖。 圖6爲顯示形成在暫存器控制之延遲鎖定迴路結構中 之習知時鐘信號產生電路的電路圖。 圖7爲顯示用於從外部時鐘信號產生180度延遲的內部 時鐘信號之習知時鐘信號產生電路的電路圖。 圖8爲顯示形成在同步鏡式延遲結構中之習知時鐘信 號產生電路的電路圖。 圖9爲顯示可用於雙倍資料速率傳輸之習知時鐘信號 產生電路的電路圖。 圖10爲顯示依照本發明之時鐘信號產生電路的電路 圖。 圖11爲顯示包含於時鐘信號產生電路內之控制器、延 遲電路與脈衝產生電路之行爲的時序圖表。 圖12爲顯示時鐘信號產生電路之電路行爲的時序圖 表。 圖13爲顯示當發生相位差異時信號波形的時序圖表。 圖14爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙疚尺度適用中國因家標準（C.'NS ) Λ4規格（21ϋχ2Ν公i ) 經濟部中央標準局員工消费合作社印製 t βά32θ~ -_B7__ 五、發明説明（） 圖15爲顯示包含在時鐘信號產生電路內之延遲電路之 行爲的時序圖表。 圖16爲顯示時鐘信號產生電路之行爲的時序圖表。 圖17爲顯示包含在依照本發明之再一時鐘信號產生電 路內之延遲電路的電路圖。 圖18爲顯示依照本發明之再另一時鐘信號產生電路的 電路圖。 圖19爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖20爲顯示包含在圖19所顯示之時鐘信號產生電路內 之可變延遲電路與延遲調節器的電路圖。 圖21爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖22爲顯示包含在圖21所顯示之時鐘信號產生電路內 之可變延遲電路與延遲調節器的電路圖。 圖23爲顯示用同步動態隨機存取記憶體裝置之電子系 統的電路圖。 圖24爲顯示用於半導體記憶裝置之控制程序的時序圖 表。 圖25爲顯示依照本發明之時鐘信號產生電路的電路 圖。 圖26爲顯示包含在圖25所顯示之時鐘信號產生電路內 之延遲電路的電路圖。 圖27爲顯示包含在圖25所顯示之時鐘信號產生電路內 22 本紙乐尺度適用中B因家標準ί s ) Μ規格（公t ) (請先聞讀背面之注意事項再填寫本頁) Α7 經濟部中央標隼局員工消资合作社印製 Β7 五、發明説明（） 之另一延遲電路的電路圖。 圖28爲顯示時鐘信號產生電路之行爲的時序圖表。 圖29爲顯示依照本發明之另一個時鐘信號產生電路的 電路圖。 圖30爲顯示包含在脈衝產生器內之實際延遲電路的電 路圖。 圖31爲顯示時鐘信號產生電路之行爲的時序圖表。 圓32爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖33爲顯示包含在時鐘信號產生電路內之延遲電路的 電路圖。 圖34爲顯示時鐘信號產生電路之行爲的時序圖表。 圖35爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖36爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖37爲顯示當外部時鐘信號不穩定時，於圖10所顯示 之時鐘信號產生電路之行爲的時序圖表。 圖38爲顯示當外部時鐘信號不穩定時，於圖36所顯示 之時鐘信號產生電路之行爲的時序圖表。 '圖39爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖40爲顯示包含在時鐘信號產生電路內之正反電路的 電路圖。 23 本纸張尺度適用中KK家標準（CNS ) Λ4規_格（公；^ ) (請先閲讀背面之注意事項再填寫本頁) %------ir 經濟部中央標準局員工消资合作社印製 3 2 6 7 ο Α7 Β7 五、發明説明（） 圖41爲顯示依照本發明之另一時鐘信號產生電路的電 路圖。 圖42A與42B爲顯示包含在時鐘信號產生電路內之測 試電路之行爲的時序圖表。 符號說明 1〜半導體積體電路裝置 la，號管腳 lb〜信號緩衝器 lc〜信號線 Id〜放大器 le〜內部電路 2a〜延遲電路 2b〜相位比較器 2HS通濾波器 2d〜電壓控制震盪器 3a〜除頻器 3b〜延遲電路 4〜相位比較器 5-6〜延遲電路 7〜控制器 8〜移位暫存器 9〜控制電路 10〜可變延遲電路 24 (請先閱讀背面之注意事項再填寫本頁) ^—^1 —^^1— —1='二-- - 1 - - —^^1 K· nil· ϋ^ϋ I - I- ίT-J t^m K Ί 本纸張尺度適用中國囚家.標準（CNS ) Λ·4現格（2lrtx297公f ) 經滴部中夾標準局負工消費合作社印裝 'P4 32 6 7 ο 五、發明説明（） 11〜控制電路 12〜可變延遲電路 13-14〜延遲電路 15〜第1延遲線 16〜第2延遲線 純號傳送電路 18 -19〜延遲電路 20〜半導體晶片 20a-20b~f言號傳播路徑 20c〜第2延遲線 20d〜放大器 21〜內部電路 22〜接收電路 23〜信號管腳 24〜極性控制器 24a〜正反電路 24b_24c〜反相器 25a-25b〜控制器 25c〜正反電路 2 5 d〜延遲電路 25e〜AND閘極 26a-26b〜延遲電路 27a-27b〜脈衝產生器 27c〜延遲電路 (請先聞讀背面之注意事項再填寫本頁 裝- 線 本紙張尺度適用中國®家標华（CNS ) Λ4規格ί 2I〇a297公f ) r 驊4 32 6 7 ◦ 經濟部中央標準局員工消費合作衽印繁 A7 B7 五、發明説明（） 27d〜反相器 27e〜AND閘極 28〜放大器 28a〜OR閘極 30〜半導體晶片 31〜內部電路 35a-35b〜控制器 37a-37b〜脈衝產生器 39a-39d〜延遲電路 41〜延遲電路 42a-42b〜控制器 43a-43b〜可變延遲電路 44a〜可變延遲電路 45a-45b〜控制器 46a〜可變延遲電路 46b〜延遲調節器 46c-46d〜反相器 46e-46m〜n通道型場效應電晶體 46η〜節點 46ο-46ν〜電容器 46 w-46y~{呆險絲暫存器 46za4呆險絲部件 46zb~互補電晶體 46zc〜η通道型場效應電晶體 (讀先閱讀背面之注意事項再填寫本頁 % ,1-乂έ 本紙張尺度適州中®园家標卒（CNS ) Λ4规格（2!〇λ297公t ) 經濟部中央標準局員工消費合作社印11 Γ 酽4 3 2 6 7 0 a? ' Β7 五、發明说明（) 46zd〜輸出反相器 47a-47b〜控制器 48a〜延遲調節器 48b-48d〜正反電路 51〜電子系統 52〜記憶體模組 53〜記憶體控制器 54〜時鐘信號產生器 55a-55d〜同步動態隨機存取記憶體裝置 56〜時鐘信號產生電路 57a-57e〜信號線 61a-61d〜控制器 62&-62(1~延遲電路 63a-63d〜脈衝產生器 71〜極性控制器 71 a-71 b〜可重設正反電路 7ic-71e〜反相器 72a-72b〜控制器 73a-73b〜反相器 74a-74b〜延遲電路 75a-75b〜脈衝產生器 76a-76c 〜NAND 閘極 76d-76h〜反相器 81〜極性控制器 (請先閱讀背面之注意事項再填寫本頁)

T 本紙張尺度適〗丨1中囷國家標辛（t’NS ) Λ‘1規格（2丨公淹） 經"部中央標準局負工消費合作杜印" f ^4 326 7 0 五、發明説明（） 81 a〜正反電路 8ib-81c〜反相器 82a-82c〜控制器 83a-83c〜延遲電路 84a-84c〜脈衝產生器 91〜可變延遲電路 91a-91b〜中間節點 92〜延遲控制器 92a-92cM呆險絲暫存器 92e〜保險絲部件 92f〜互補電晶體 92g〜η通道型場效應電晶體 92h〜輸出反相器 93〜開關陣列 94~電容器陣列 100a-100b 〜AND 閘極 110a-11 Ob〜控制器 ll〇c〜延遲調節器 110d〜正反電路 ll〇e〜雙穩態電路 110f〜第1開關電路 110g〜第2開關電路 11 Oh〜第1電容器陣列 110j〜第2電容器陣列 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用t國S家標卑（（’ns ) 格（sfKjy7公釐） 經濟部中央標隼局員工消费合作社印11 r 酽4 326 7 ο_ Β7__ 五、發明説明（） 110k-l 10p~^險絲暫存器 130~測試電路 130a〜延遲電路 130b〜可變延遲電路 130c〜AND閘極 130d〜邊緣觸發正反電路 較佳實施例之詳細說明 第1實施例 茲參考圖式的圖10，使本發明具體化之一時鐘信號產 生電路與內部電路21集成於一半導體晶片20上。此時鐘信 號產生電路係包含：接收電路22，其連接至信號管腳23 ; 極性控制器24，其連接至接收電路22 ; —對控制器 25a/25b，其連接至接收電路22並直接與間接經由反相器 INV10連接至極性控制器24 ; —對延遲電路26a/26b，其連 接至該對控制器25a/25b ;—對脈衝產生器27a/27b其連接至 該對延遲電路26a/26b ;與放大器28其連接至該對脈衝產生 器27a/27b。將外部時鐘信號CLKex供應至信號管腳23，而 放大器28則將內部時鐘信號CLKin供應至內部電路21。 將外部時鐘信號CLKex傳送至接收電路22，而接收電 路22則從外部時鐘信號CLKex產生時鐘信號CLKex'。時鐘 信號CLKex'在電位範圍上與外部時鐘信號CLKex不同。 極性控制器24係包含：正反電路24a ;反相器24b，其 連接在輸出節點Q與資料輸入節點D之間；與反相器24c， 29 本紙度適用中國標4·- ( CNS ) Λ4ί)ίϋ ( 2丨0〆297公釐) — (請先Μ讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 ^ P4 32 6 7 0 at _________ B?______ 五、發明説明（） 其連接在接收電路22與時鐘節點C之間。將時鐘信號 CLKexf經由反相器24c供應至時鐘節點C，而正反電路24a 回應於時鐘信號CLKex而在輸出節點Q處使邏輯位準交替 變化。極性控制器24將極性控制信號CTL10供應至控制器 25a/25b。 控制器25a在電路結構上與另一控制器25b相同’而只 有將控制器25a加以描述。控制器25a係包含正反電路25c、 延遲電路25d與AND閘極25e。將延遲電路25d連接至輸出節 點Q，而AND閘極25e具有雨個輸入節點，將其中一個連接 至延遲電路25d的輸出節點而將另一個連接至正反電路25c 的輸出節點Q。將時鐘信號CLKex'供應至正反電路25c的時 鐘節點C ’而極性控制信號CTL10則連接至正反電路25c的 輸入節點D。極性控制信號CTL10被時鐘信號CLKex'的脈 衝上升所觸發，而正反電路25c則產生控制信號CTL11與互 補控制信號CTLB11。將控制信號CTL11供應至AND閘極 25e，而延遲電路25d則供應已延遲的信號至AND閘極25e 〇 因此，AND閘極25e在已延遲的信號之脈衝上升處產生控制 信號CTL12，而控制信號CTL12在控制信號CTL11的脈衝下 降處下降。在控制信號CTL11與控制信號CTL12之間引進 某時間間隔。將控制信號CTL11/CTL12與互補控制信號 CTLB11供應至結合的延遲電路26a/26b。雖然正反電路 24a/25c均回應於時鐘信號CLKex’，反相器24c將時鐘信號 CLKex'反相，且避免正反電路24a由於偏斜差異而發生故 障。 30 本紙張尺度適用中阈阀家標淬（（-.NS ) Λ4規格（210X2W公® ) (請先閱讀背面之注意事項再填寫本頁} •訂 經濟部中央標準局員工消費合作社印 r，4 326 7〇 377 五、發明説明（） 延遲電路26a在電路結構上也與另一延遲電路26b相 同，而只有將延遲電路26a加以描述。延遲電路26a係包含 複數個串聯連接的延遲階段2600、2601…260n-l、260η、 260η+1.··260Ν，而將延遲階段2600至260Ν相同地排列。每 一延遲階段具有第1串聯的ρ通道型場效應電晶體 QP1/QP2、第2串聯的ρ通道型場效應電晶體QP3/QP4、第1 串聯的η通道型場效應電晶體QN1/QN2與第2串聯的η通道 型場效應電晶體QN3/QN4 〇將第1串聯的ρ通道型場效應電 晶體QP1/QP2連接在正電壓線Vd與信號傳送線Bn-Ι之間， 而將第1串聯的η通道型場效應電晶體QN1/QN2連接在信號 傳送線Bn-Ι與接地線之間。另一方面，將第2串聯的ρ通道 型場效應電晶體QP3/QP4連接在正電壓線Vd與信號傳送線 An之間，而將第2串聯的η通道型場效應電晶體QN3/QN4連 接在信號傳送線An與接地線之間。信號傳送線Bn-Ι與An分 別連接至ρ通道型場效應電晶體QP4的閘極電極與P通道型 場效應電晶體QP2的閘極電極。將控制信號CTL11與互補控 制信號CTLB11分別供應至ρ通道型場效應電晶體QP1的閘 極電極與?通道型場效應電晶體QP3的閘極電極。將控制信 號CTL11與互補控制信號CTLB11分別再供應至η通道型場 效應電晶體QN2的閘極電極與η通道型場效應電晶體QN4 的閘極電極。其他的η通道型場效應電晶體QN1與QN3的閘 極分別接至信號傳送線An-Ι與Bn。將信號傳送線Bn-Ι與 An-Ι連接在延遲階段260η與先前的延遲階段26〇η-1之間， 而將信號傳送線An與Bn連接在延遲階段260η與下一延遲 31 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中囡阄家標準（CN'S Μ4規格（210X297公釐） IT，4 32 6。 A7 ______ B7 ____ 五、發明説明（）

Psfc段260n+l之間。於是，延遲階段2600至260N係經由信號 傳送線Ai與Bi而串聯連接’其中丨爲從〇到N的自然數。AND Pfl極25e{系經由信號傳送線A0連接至延遲階段2600 ’而信號 傳送線B0則連接在延遲階段2600與脈衝產生器27a之間。 延遲階段260η在信號傳送線An-i/Bnd及信號傳送線 An/Bn上改變電位的方式如下所述。其他的延遲階段2600 至260n-l與260n+l至260N的行爲則與延遲階段260η相同。 假定控制信號CTU1係位於高位準，而因此互補控制 信號CTLB11則位於低位準。當控制信號CTL11位於高位準 而互補控制信號CTLB11位於低位準時，則延遲電路26a位 於第1週期。當信號傳送線An-Ι改變至高位準時，則p通道 型場效應電晶體QP1/QP2導通，並將信號傳送線Bn-Ι改變 至低位準。信號傳送線Bn-1與互補控制信號CTLB11上的低 位準致使P通道型場效應電晶體QP3/QP4導通，且p通道型 場效應電晶體QP3/QP4將信號傳送線An改變至高位準。 經濟部中央標準局員工消费合作社印製 (請先鬩讀背面之注意亨項再填寫本頁) 另一方面，在下一週期中當控制信號CTL11位於低位 準時，則互補控制信號CTLB11位於高位準。下一個週期則 稱爲”第2週期M。當信號傳送線Bn改變至高位準時，貝ijn通 道型場效應電晶體QN3/QN4導通，且將信號傳送線An改變 至低位準。信號傳送線An上的低位準與控制信號CTL11的 低位準致使P通道型場效應電晶體QP1/QP2導通，且p通道 型場效應電晶體QP1/QP2將信號傳送線Bn-Ι改變至高位 準。 脈衝產生器27a在電路結構上與另一脈衝產生器27b相 32 1紙1 長尺度通用中sa家標卒（C:NS ) Λ4規格（210X297公费7 " 雇4 3 2 6 7 η Α7 __^_ Β7 五、發明説明（） 同’而只有將脈衝產生器27a加以描述。脈衝產生器273係 包含：延遲電路27c，其經由信號傳送線則連接至延遲階段 2600;反相器27d，其連接至延遲電路27c;與AND閘極27e， 其具有連接至信號傳送線B0與反相器27d的兩個輸入節 點。AND閘極27e產生時鐘脈衝psi，而另一脈衝產生器27b 的AND閘極27e產生時鐘脈衝PS2。將AND閘極27e連接至 放大器28。當信號傳送線B0下降至低位準時，則在某時間 間际之後反相器27d將AND闊極27e的輸入節點改變至局位 準，並保持在高位準。在這種情況下，若信號傳送線B0上 升至高位準’且AND閘極27e的兩個輸入節點在某時間間隔 之內保持在高位準，則AND閘極27e產生時鐘脈衝PS1。 放大器28係包含OR閘極28a，並將時鐘脈衝PS1與PS2 供應至OR閘極28a。OR閘極28a從時鐘脈衝PS1/PS2產生內 部時鐘信號CLKin。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 控制器25a、延遲電路26a與脈衝產生器27a之行爲顯示 於圖11。時鐘信號CLKex’在5 ns時上升。控制信號CTL11 改變至高位準，而互補控制信號CTLB11則改變至低位準。 接著，延遲電路26&進入第1週期。大約10 ns時控制器25a 供應高位準的控制信號CTL12至信號傳送線A0 ,且因此信 號傳送線A0改變至高位準。如在上文中所述，高位準的信 號傳送線A0致使信號傳送線B0放電而信號傳送線A1開始 充電。以同樣的方式，信號傳送線Ai連續地充電，其中i爲 1、2…，而信號傳送線Bi則連續地放電。因此，電位邊緣 信號EG1如圖所示從信號傳送線Α0/Β0開始起漣漪。 33 本紙浪尺度適出中K因家標準（CNS ) ΛΊ現格（UOX297公超） 經濟部中央標隼局舅工消费合作社印^ Γ P4 32 6 7 Ο ；； 五、發明説明（） 時鐘信號CLKex'在15 ns時又上升。控制信號CTL11下 降至低位準，而互補控制信號CTLB11則上升至高位準。延 遲電路26a進入第2週期，而電位邊緣信號EG1則到達信號 傳送線B8。電位邊緣信號EG1致使延遲階段2608去將信號 傳送線B8放電。 延遲階段2609的p通道型場效應電晶體QP3由於高位 準的互補控制信號CTLB11而關閉，而信號傳送線A9沒有 改變至高位準。低位準的控制信號CTL11致使延遲階段 2608的p通道型場效應電晶體QP1導通，而信號傳送線B8則 恢復到高位準。信號傳送線A8放電，並恢復到低位準。依 此方式，在第2週期中，信號傳送線Ai連續地放電，而信號 傳送線B測連續地充電。於是，在第2週期中，電位邊緣信 號EG2從信號傳送線A8/B8開始起漣漪到信號傳送線 Α0/Β0。電位邊緣信號EG2從延遲階段2600經由經由信號傳 送線B0傳播至脈衝產生器27a，而脈衝產生器27a在大約25 m時產生內部時鐘脈衝PS卜接著，脈衝產生器27a每兩個 時鐘週期產生一次內部時鐘脈衝PS1 〇 控制器25b、延遲電路26b與脈衝產生器27b行爲互補於 控制器25a、延遲電路26a與脈衝產生器27a，此乃由於極性 控制器24經由反相器INV10供應極性控制信號CTL10至控 制器25b。因此，控制信號CTL21爲控制信號CTL11的反相 信號。 圖12說明時鐘信號產生電路的行爲。外部時鐘信號 CLKex在時間tl、時間t4…時上升，且週期時間Tck由時間 34 (請先閱讀背面之注意Ϋ項再填寫本頁) .ΙΓ 本紙張尺度適用中國因家標準（CNS ) Λ4规格（2I0X297公釐） 經濟部中央標準局負工消费合作社印製 Γ ^4 3267 Ο ；； 五、發明说明（） tl與時間t4來定義。接收電路22從外部時鐘信號CLKex產生 時鐘信號CLKe/，並將時鐘信號CLKex'供應至控制器 25a/25b。極性控制器24將極性控制信號CTL10供應至控制 器25a，與將互補極性控制信號供應至控制器25b，而控制 器25a/25b將控制信號CTL11與CTL21互補地彼此交替。因 此，延遲電路26a/26b供應電位邊緣信號EG2與EG3各自爲 每兩個週期2 tCK—次，且電位邊緣信號EG3在相位上與電 位邊緣信號EG2差異180度。因此，脈衝產生器27a/27b產生 內部時鐘脈衝PSmPS2，其互爲反相信號。因此，內部時 鐘脈衝PS1在時間t7、時間t9···時上升而另一內部時鐘脈衝 PS2則在時間t8、時間tlO…時上升。 將內部時鐘脈衝PS1與內部時鐘脈衝PS2做OR，而放大 器28將內部時鐘信號CLKin供應至內部電路21。內部時鐘 信號CLKin與外部時鐘信號CLKex同步。 在下文中將描述信號之間的延遲時間。延遲電路 26a/26b在第1週期中將電位邊緣信號EG1從第1延遲階段 2600傳播至某延遲階段260i，而將電位邊緣信號EG2/EG3 則從某延遲階段260i傳播至第1延遲階段2600。與各自的信 號傳送線A0/B0/Ai/Bi結合的寄生電容相當於與其他信號傳 送線Ai/Bi/A0/B0結合者，而某延遲階段的p通道型場效應電 晶體QP1-QP4與η通道型場效應電晶體QN1-QN4在電晶體 特性上相當於其他延遲階段者。因此，電位邊緣信號EG1 之傳播期間的延遲時間相當於電位邊緣信號EG2/EG3之傳 播期間的延遲時間。 35 本紙張尺度適圯中國闲家標半（CNS ) Λ4規格（2丨Oxm公芨） {諳先閱讀背面之注意事項再填寫本頁) .丁 ，-· 經濟部中央標準局員J:消費合作社印製 Γ ^4 326 7 0 五、發明説明（） 供應外部時鐘信號CLKex (tl)到輸出控制信號 CTL11/CTL21 (t2)之間的時間間隔表示爲”U”，而時間間隔 tl消耗於經由接收電路22與控制器25a/25b的信號傳播。輸 入電位邊緣信號EG1至脈衝產生器27a/27b (t6)與輸出內部 時鐘信號CLKin (t7)之間的時間間隔表示爲"t2”，而時間間 隔t2消耗於經由脈衝產生器27a/27b與放大器28的信號傳 播。延遲電路26a/26b在第1延遲階段2600與某延遲階段260i 之間弓丨進延遲時間td到電位邊緣信號EG1或EG2/EG3的信 號傳播中。 延遲電路25d與AND閘極25e引進的延遲時間相當於時 間間隔tl與時間間隔t2之總合，即(tl+t2)，以此種方式來調 節延遲電路25d。在相當於週期時間tCK的時間間隔期間控 制信號CTL11保持於高位準，而時間間隔相當於時間間隔 (tl+t2)與時間間隔td的總合，即(tl+t2+td)。於是，週期時間 tCK相當於總時間間隔(tl+t2+id)。 外部時鐘信號CLKex於時間t4時再次上升，而在時間t5 時控制信號CTL11降至低位準。電位邊緣信號EG2/EG3從 某延遲階段260i向後傳播至第1延遲階段2600，並傳送至脈 衝產生器27a/27b。脈衝產生器27a/27b產生內部時鐘脈衝 PS1/PS2，而將內部時鐘信號CLKin從放大器28輸出。從外 部時鐘信號CLKex的脈衝上升至內部時鐘信號CLKin的輸 出之間的時間間隔表示爲(tl+td+t2)，且相當於週期時間 tCK。內部時鐘信號CLKin在時間t7時與外部時鐘信號 CLKex7同步上升。於是，時鐘信號產生電路使內部時鐘信 36 本紙张尺度適用中1¾¾家標準（(L NS ) A4規格（2丨0X297公铎） B7 {#先閏讀背面之ii意事項再填寫本頁) -A. 訂 ____B7 五、發明説明（） 號CLKin與外部時鐘信號CLKex同步。 現在假定外部時鐘信號CLKex稍微增加週期時間 tCK，則電位邊緣信號EG1致使延遲階段2608在較平常梢微 長的某時間間隔內使信號傳送線A8放電，並使信號傳送線 B8上的電位下降較深(比較圖13與圖11)。因此，延遲階段 2608需額外的時間以達到信號傳送線B8之恢復，而因此增 加從延遲階段2608至信號傳送線B0的信號傳播所須時間。 於是，拉長的週期時間tCK'減慢內部時鐘脈衝PS1/PS2的產 生，而延遲電路26a/26b則保持外部時鐘信號CLKex與內部 時鐘脈衝PS1間的相位差異爲固定。換句話說，不管週期時 間tCK的變動，延遲電路26a/26b均使內部時鐘信號CLKin 與外部時鐘信號CLKex同步。 信號傳播時間的調節係藉由每一延遲階段260i之串聯 的p通道型場效應電晶體QP1/QP2或QP3/QP4與串聯的η通 道型場效應電晶體QN1/QN2或QN3/QN4來達成，而解析度 則等於或小於信號邏輯階段。 經濟部中央標準局員工消費合作社印製 !-----^-- (ίΐ先閱讀背面之注項再填寫本頁) 串聯的Ρ通道型場效應電晶體QP1/QP2與串聯的ρ通道 型場效應電晶體QP3/QP4的電流驅動能力相等，而藉由ρ通 道型場效應電晶體QP1/QP2所驅動的寄生電容相當於藉由 ρ通道型場效應電晶體QP3/QP4所驅動的寄生電容。同樣 地’串聯的η通道型場效應電晶體QN1/QN2與串聯的η通道 型場效應電晶體QN3/QN4的電流驅動能力相等，而藉由η 通道型場效應電晶體QN1/QN2來驅動的寄生電容相當於藉 由η通道型場效應電晶體QN3/QN4來驅動的寄生電容。因 37 本纸张尺度適州中國阎家標準（（'N’S) μ規格（2丨^]97公超） 經濟部中央標準局員工消費合作杜印製 1 ^326 7 0 A7 _ B7_ 五、發明説明（） 此，在第1週期期間信號傳送線Ai上之充電操作的變動，藉 由在第2週期期間信號傳送線Bi上之充電操作的變動而抵 銷了；而第1週期期間信號傳送線Bi上之放電操作的變動， 藉由第2週期期間信號傳送線Ai上之放電操作的變動而抵 銷了。因此，在延遲電路26a/26b中不會累積第1週期與第2 週期之間任何的時間差異。 即使週期時間tCK會變動，此變化只影響某延遲階段 260i中之充電/放電操作，而外部時鐘信號CLKex與內部時 鐘信號CLKin間之最大相位差異等於或小於藉由單一閘極 所引進之延遲時間。 從前述的描述中可以了解，依照本發明之時鐘信號產 生電路可達到在兩個時鐘週期內，外部時鐘信號CLKex與 內部時鐘信號CLKin之間良好的同步性，且解析度等於或 小於藉由單一閘極所引進之延遲時間。 若內部電路21並不要求時鐘信號產生電路供應內部時 鐘信號CLKin，則將所有的元件電路22、24至28的電源關 閉，且將電流之消耗完全減少至零。 此外，脈衝產生器27a/27b並不依賴電位，且精確地產 生內部時鐘脈衝PS1/PS2於其頻率等於外部時鐘信號 CLKex的頻率。 ^最後，延遲階段260i係藉由充電/放電電晶體所提供， 而充電/放電電晶體則使電位邊緣信號EG1/EG2/EG3在上 升時間與下降時間之間爲對稱的。因此，電位邊緣信號 EG1/EG2/EG3未曾變形或喪失。 38 (請也聞讀背面之注意事項再填艿本頁) •訂 本纸張尺度適用中國阀家標卑（CNS ) Λ4規格（2丨OX297公釐） ^4 32 6 7 0 經濟部中央標準局員工消资合作.社印製 五、發明説明（） 第2竇施例 把注意力轉移至圖式中的圖Η，使本發明具體化之另 一時鐘信號產生電路及內部電路31在半導體晶片30上結合 在一起。時鐘信號產生電路尙包含接收電路22、極性控制 器24、一對控制器25a/25b、一對脈衝產生器27a/27b與放大 器28。這些電路22、24、25a/25b、27a/27b與28在電路結構 上與第1實施例者相同，且在下文中不再進一步描述。 時鐘信號產生電路另又包含一對控制器35a/35b、一對 脈衝產生器37a/37b與4個延遲電路39a/39b/39c/39d。控制器 35a/35b在電路結構上分別與控制器25a/25b相同，而脈衝產 生器37a/37b則在電路結構上與脈衝產生器27a/27b相同。因 此，一對控制器35a/35b與一對脈衝產生器37a/37b在下文中 不再詳述。 延遲電路39a至39d在電路結構上彼此相同，而只有延 遲電路39a會在下文中詳述。延遲電路39a係包含複數個延 遲階段39(Η··.390η-1、390n、390n+l·"與390N，且延遲階 段3901至390N在電路結構上彼此相同。因此，只有將延遲 階段390η加以詳述。 延遲階段390η係包含與延遲階段260η相同之串聯的Ρ 通道型場效應電晶體QP1/QP2、串聯的η通道型場效應電晶 體QN1/QN2、串聯的ρ通道型場效應電晶體QP3/QP4與串聯 的η通道型場效應電晶體QN3/QN4。將場效應電晶體 QP5/QP6、QP7/QP8、QN5/QN6與QN7/QN8加到延遲階段 260η中，而形成部分的延遲階段390η。ρ通道型場效應電晶 39 (請先閱讀背面之;i意事項再填寫本頁) 本紙張尺度適用中國囚家標辛（CNS ) Λ4規格UlOr· 公t ) 經濟部中央標準局員μ消費合作社印策 ^4 32 6 7 0 Α7 Β7 五、發明説明（） 體QP5/QP6在電源線Vd與信號傳送線Bn-Ι間串聯連結，且 因此串聯的p通道型場效應電晶體QP5/QP6並聯於串聯的p 通道型場效應電晶體QP1/QP2而排列。 將控制信號CTL11供應至ρ通道型場效應電晶體QP5的 閘極電極，而p通道型場效應電晶體QP6的閘極電極則連接 至信號傳送線An。另一方面，P通道型場效應電晶體 QP7/QP8分別與p通道型場效應電晶體QP3/QP4結合。將互 補控制信號CTLB11供應至p通道型場效應電晶體QP7的閘 極電極，且將P通道型場效應電晶體QP7的源極節點連接至 其汲極節點。將p通道型場效應電晶體QP8的閘極電極連接 至信號傳送線Bn-Ι，且p通道型場效應電晶體QP8具有源極 節點連接至其汲極節點。 η通道型場效應電晶體QN5/QN6分別與η通道型場效應 電晶體QN1/QN2結合。η通道型場效應電晶體QN5具有源極 節點與汲極節點彼此連接，而η通道型場效應電晶體QN5的 閘極電極連接至信號傳送線An-1。η通道型場效應電晶體 QN6具有源極節點與汲極節點彼此連接，而將控制信號 CTLlllJ應至η通道型場效應電晶體QN6的閘極電極。η通 道型場效應電晶體QN7/QN8在信號傳送線An與接地線間 串聯連結。將信號傳送線Bn連接至η通道型場效應電晶體 QN7的閘極電極，而將互補控制信號CTLB11供應至η通道 型場效應電晶體QN8的閘極電極。 在第1週期中控制信號CTL11改變至高位準。當信號傳 送線An-Ι改變至高位準時，則η通道型場效應電晶體 40 本紙悵尺度適用中因闯家標準（CNS ) Λ4現格（ΓΚΜ7公犮） (請先閱讀背面之注意事頊再填寫本頁) .訂 A7 B7 r，4 326 7 〇 五、發明説明（） QN1/QN2導通，而使信號傳送線Bn-i放電。雖然!!通道型場 效應電晶體QN5/QN6也被導通，但沒有任何電流流經n通道 型場效應電晶體QN5/QN6，此乃由於源極節點已分別連接 至汲極節點。當信號傳送線Bn-Ι改變至低位準時，則ρ_ 型場效應電晶體QP4/QP8導通。互補控制信號CTLB11已致 使Ρ通道型場效應電晶體QP3/QP7導通，而正電力線Vd則經 由串聯的p通道型場效應電晶體QP3/QP4使信號傳送線An 充電。沒有任何電流流經ρ通道型場效應電晶體QP7/QP8 ’ 此乃由於源極節點已分別連接至汲極節點。 另一方面，在第2週期中控制信號CTL11改變至低位 準，而互補控制信號CTLB11則位於高位準。當信號傳送線 Bn改變至高位準，信號傳送線Bn與互補控制信號CTLB11 致使η通道型場效應電晶體QN3/QN4/QN7/QN8導通，而二 串聯的η通道型場效應電晶體QN3/QN4與QN7/QN8使信號 傳送線An放電。串聯的η通道型場效應電晶體QN7/QN8增 加電流驅動能力兩倍於第1實施例者，而信號傳送線An則 快速地改變至低位準。低位準的信號傳送線An與低位準的 控制信號CTL11致使ρ通道型場效應電晶體QP1/QP2與 QP5/QP6導通，而二串聯的ρ通道型場效應電晶體QP1/QP2 與QP5/QP6快速地使信號傳送線Bn-Ι充電。於是，延遲階 段390η的信號傳播時間減少成爲延遲階段260η的信號傳播 時間的一半。 圖15說明延遲電路39a的行爲。時鐘信號CLKe/在5 ns、25 ns與35 ns時上升，而週期時間tCK爲20 ns ’其爲第1 本紙張尺度適用中國國家標準i CNS ) Λ4地格（；Π〇Χ297公沒） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消费合作社印製 經濟部中央標隼局只工消費合作社印製 .4326 7 〇 五、發明説明（） 實施例的週期時間tCK的兩倍長。在5 ns時脈衝上升致使控 制信號CTL11與互補控制信號CTLBU在約6 ns時分別改變 至高位準與低位準，而延遲電路39a則進入第1週期。控制 器25a產生控制信號CTL12。接著，控制信號CTL12將信號 傳送線A0改變至高位準，而延遲階段3901將信號傳送線B0 放電至低位準。將信號傳送線從A1至A10連續地充電，而 另一信號傳送線從B1至B10則連續地放電。於是，電位邊 緣信號EG1從延遲階段3901傳播至延遲階段3911。 時鐘信號CLKex1在25 ns時再次上升，而延遲電路39a 則進入第2週期。在第2週期中，控制信號CTL11與互補控 制信號CTLB11分別改變至低位準與高位準。當控制信號 CTL11與互補控制信號CTLB11由於在25 ns時的第2次脈衝 上升而改變時，則延遲階段3912開始使信號傳送線All充 電，而信號傳送線All變得較基位準稍微高些。延遲階段 3912停止充電操作，並將充電操作改變至放電操作。重複 充電/放電操作，而電位邊緣信號EG2則從延遲階段3911傳 播至延遲階段3901 〇如在前文中所述，在第2週期中，每一 延遲階段的電流驅動能力爲第1週期中者的兩倍大，而電位 邊緣信號EG2在電位邊緣信號EG1的信號傳播時間之一半 之內到達信號傳送線Α0/Β0。 胃信號傳送線B0將電位邊緣信號EG2傳播至脈衝產生器 27a，而脈衝產生器27a則在35 ns時產生內部時鐘脈衝PS卜 圖16說明時鐘信號產生電路的行爲。極性控制器24與 反相器INV10致使控制器35a、延遲電路39c與脈衝產生器 42 A7 (請先閱讀背面之注意事項再填寫本頁) 丁 ·-·* 本紙张尺度適爪中SK家標莩（CNS ) Λ4規袼（公« ) 經濟部中央榇準局員工消費合作杜印製 ’4 3 2 6 7 0 a? Β7 五、發明説明（） 37a行爲互補於控制器35b、延遲電路39d與脈衝產生器 37b，而內部時鐘脈衝PS4則爲內部時鐘脈衝PS3的反相信 號。極性控制器24與反相器INV11致使致使控制器25a '延 遲電路39a與脈衝產生器27a行爲互補於控制器25b、延遲電 路39b與脈衝產生器27b，而內部時鐘脈衝PS2則爲內部時鐘 脈衝PS1的反相信號。脈衝產生器37a/37b/27a/27b將內部時 鐘脈衝PS3/PS4/PS1/PS2供應至放大器28的OR閘極28a，而 將內部時鐘信號CLKin從放大器28供應至內部電路31。內 部時鐘信號CLKin與外部時鐘信號CLKex同步。 供應外部時鐘信號CLKex到輸出控制信號CTL11之間 的時間間隔表示爲”tl"，而時間間隔tl消耗於經由接收電路 22與控制器25a的信號傳播。輸入電位邊緣信號EG2至脈衝 產生器27a與輸出內部時鐘信號CLKin之間的時間間隔表 示爲”t2"，而時間間隔t2消耗於經由脈衝產生器27a與放大 器28的信號傳播。調節延遲電路25d的方式爲使其引進等於 2(tl+t2)的延遲時間^ 在第1週期中，延遲電路39a在第1延遲階段3901與某延 遲階段390i之間引進延遲時間td至電位邊緣信號EG1的信 號傳播中；而在第2週期中，在某延遲階段390i與第1延遲 階段3901之間，電位邊緣信號EG2消耗td/2的時間。控制器 25a在等於週期時間tCK的時間間隔內將控制信號CTL11保 持於高位準，而在某延遲階段390i中’此時間間隔等於從 控制信號CTL11之脈衝上升至電位邊緣信號EG1之到達的 時間間隔。所以’週期時間tCK等於2X(tl+t2)+td ° 43 — ------- 本纸乐尺度適用中國阀家樣苹（CNS ) Λ4規格（210X 297公t ) (請先閱讀背面之注意事項再填寫本頁) .訂 經濟部中央標準局員工消费合作社印製 Γ IT4 326 7 Q R7__ 五、發明説明（） 在第2週期中，從輸入外部時鐘信號CLKex到輸出內部 時鐘信號CLKin的時間間隔表示爲{tl+t2+(td/2)}，且等於 tCK/2。於是，脈衝產生器27a在第2外部時鐘脈衝與第3外 部時鐘脈衝間之中點處產生內部時鐘脈衝PS1 〇 使第2實施例具體化的時鐘信號產生電路達到第1實施 例的所有優點。時鐘週期tCK的解析度等於或小於單一邏輯 閘極的開關時間，而就電荷與充電/¾電時間之間維持線性 關係而論，則由於週期時間tCK而得的變動是可忽視的。第 1內部時鐘脈衝只從第1外部時鐘脈衝延遲了較週期時間 tCK長1.5倍的時間間隔。因此，外部時鐘信號CLKex與內 部時鐘信號CLKin間之相位差異等於或小於單一邏輯閘 極對於180度的開關時間。內部時鐘信號CLKin在頻率上較 外部時鐘信號CLKex高兩倍，而使第2實施例具體化的時鐘 信號產生電路可用於雙倍資料速率傳輸。 第3實施例 圖17說明包含於使本發明具體化之另一時鐘信號產生 電路中的延遲電路41。以延遲電路41取代各自的延遲電路 26a/26b。延遲電路41係包含複數個延遲階段4101 〜410n-卜410n、4K)n+l·*.與410N，而4101至410N在電路結構上 彼此相同。因此，只有對延遲階段41此加以詳述。延遲階 段41 On具有與延遲階段260η相同的p通道型場效應電晶體 QP1/QP2/(JP3/QP4與η通道型場效應電晶體 QNl/(3N2/qN3/(3N4，並將Ρ通道型場效應電晶體QP9與 QP10及η通道型場效應電晶體QN9/QN10加至延遲階段 44 本紙張尺度嶙用中囡园家標準（CNS ) Λ4現格（297公釐） ^^1 ^ϋ» I -» u ·11- n. ^ . I» - - {請"聞讀背面之注意事項再填寫本頁) Γ 爨4 326 7 0 A7 經濟部中央標準局員工消費合作社印聚 B7_ 五、發明説明（） 260η內。將p通道型場效應電晶體QP9/QP10分別與p通道型 場效應電晶體QP1/QP3並聯連接，而將η通道型場效應電晶 體QN9/QN10分別與η通道型場效應電晶體QN2/QN4並聯 連接。Ρ通道型場效應電晶體QP9/QP10的閘極分別接至信 號傳送線Bn與An-Ι，而將信號傳送線Βη-2與Αη+1分別連接 至η通道型場效應電晶體QN9的閘極電極與η通道型場效應 電晶體QN10的閘極電極。 爲了瞭解何以將ρ通道型場效應電晶體QP9/QP10與η 通道型場效應電晶體QN9/QN10加至延遲階段260η，將延遲 階段260η的行爲加以詳述。在第1週期中，控制信號CTL11 位於高位準，而控制信號CTL11與高位準的信號傳送線 An-Ι致使η通道型場效應電晶體QN1/QN2導通。接著，η通 道型場效應電晶體QN1 /QN2開始使信號傳送線Bn-1放電， 而信號傳送線Bn-1則從高位準下降。當η通道型場效應電晶 體QN1/QN2開始放電時，ρ通道型場效應電晶體QP2已經導 通’而ρ通道型場效應電晶體QP1與ρ通道型場效應電晶體 QP2之間的源/汲極節點也從高位準下降。當信號傳送線 Bn-Ι達到某電壓爲小於ρ通道型場效應電晶體QP3之汲極 節點的閾値時，貝[Jp通道型場效應電晶體QP4導通，而使信 號傳送線An與ρ通道型場效應電晶體QP2的閘極電極充 電。源極節點與ρ通道型場效應電晶體QP2的閘極電極之間 的電位差異變得越來越小。當電位差異變得小於ρ通道型場 效應電晶體QP2的閾値時，則關閉|>通道型場效應電晶體 QP2，而ρ通道型場效應電晶體QP1的汲極節點則在放電操 45 (請先閱讀背面之注意事項再填寫本頁) 訂 冬紙張尺度適用中1¾¾家標卒（CNS ) Λ4規格（210x297公釐） 經濟部中央標準局員工消费合作社印製 ?費4 32 6 7 Ο___Β7__ 五、發明説明（） 作完成前進入高阻抗狀態。這造成電荷被留在P通道型場效 '應電晶體QP1的汲極節點上。 當延遲電路26a進入第2週期時，控制信號CTL11改變 至低位準，並將p通道型場效應電晶體QP1導通以使電流經 由其路徑流通。另一方面，互補控制信號CTLB11在第2週 期改變至高位準，而信號傳送線An則進入高阻抗狀態。將 P通道型場效應電晶體QP2的電流容量結合至信號傳送線 An，而通過路徑的電流使信號傳送線An的電位上升。接 著，信號傳送線An上的電荷量增加，而預期η通道型場效 應電晶體QN3/QN4去使額外的電荷與平常的電荷一起放 電。這導致延遲階段260η增加引進於電位邊緣信號EG2之 傳播中的延遲時間。同樣地，η通道型場效應電晶體QN3與 η通道型場效應電晶體QN4之間的電荷也是延遲時間延長 的原因。 在場效應電晶體間之中間節點的電位與相關之信號的 波形有關，且其不安定。尤其是，中間節點於開機後電位 上升時暫時地進入高阻抗狀態，且中間節點處的電位與平 常信號傳播期間大不相同。第2週期內之信號傳送線An上 電位的增加與中間節點處的電位有關，且在開機後之第1 週期內其値爲高的。因此’信號傳播時間在第1週期中是多 變的，而在外部時鐘信號CLKex與內部時鐘信號CLKin間發 生小的相位差異。若圖1〇所顯示之時鐘信號產生電路係包 含於經嚴密規定輸入準備時間、輸入持有時間等而設計之 半導體積體電路裝置中，則相位差異使得操作幅度變小。 46 _______ ^1 . ί _ I·-: in _ _ _ _ •丁 ! 1 Ι Ι ί n -* (請先閱讀背面之注意事項再填筠本頁) 本纸张玫度適州中困因家標华（CNS )厶4規_格（210X 2W公釐） 經濟部中央標準局員工消费合作社印製 r i4 32 6 7 ο ΑΊ _ _Β7__ 五、發明说明（） 額外的場效應電晶體QP9/QP1 〇與QN9/QN10以解決由 於中間節點處的變動而造成之缺點爲目的。詳細地說，將Ρ 通道型場效應電晶體QP9連接在電源供應線Vd與ρ通道型 場效應電晶體QP1與QP2間之中間節點之間，且其閘極接至 信號傳送線Bn。ρ通道型場效應電晶體QPi與QP2間之中間 節點連同信號傳送線Bn-Ι —起放電，並達到某電壓。ρ通道 型場效應電晶體QP3/QP4使信號傳送線An充電，且信號傳 送線An致使下一延遲階段41 On+1的η通道型場效應電晶體 QN1導通，而下一延遲階段410η+1的η通道型場效應電晶體 QN1/QN2降低信號傳送線Bn上的電位。將信號傳送線Bn 上的電位下降分程傳遞至ρ通道型場效應電晶體QP9的閘 極電極，並致使ρ通道型場效應電晶體QP9導通。ρ通道型 場效應電晶體QP9供應電流至ρ通道型場效應電晶體QP1與 QP2間之中間節點，而將信號傳送線An經由ρ通道型場效應 電晶體QP3/QP4連接至電壓線Vd 〇因此，即使將信號傳送 線An電流容量結合至ρ通道型場效應電晶體QP2，信號傳送 線An上的電位也不會變化。於是，ρ通道型場效應電晶體 QP9保持第2週期中之電位邊緣信號EG2的信號傳播時間爲 固定。另一ρ通道型場效應電晶體QP10與η通道型場效應電 晶體QN9/QN10行爲相同於ρ通道型場效應電晶體QP9。 ‘將瞭解的是，使第3實施例具體化的時鐘信號產生電路 不只達到第1實施例中之所有優點，同時在開機後立即完全 除去外部時鐘信號CLKex與內部時鐘信號CLKin間之相位 差異。換句話說，時鐘信號產生電路可用於半導體積體電 47 (請先閱讀背面之注意事項再填寫本頁) .丁 本紙掁尺度適用中阖园家榫辛（CNS } Λ4現格（210Χ 297公楚） 經濟部中央標隼局員工消費合作社印製 ^4 326 7 0 A7 u B7 五、發明説明（） 路裝置，其要求時鐘信號產生電路在開機後立即產生與外 部時鐘信號CLKex完全同步的內部時鐘信號CLKin。 第4實施例 圖18說明包含於使本發明具體化之再另一半導體積體 電路裝置中的時鐘信號產生電路。時鐘信號產生電路係包 含接收電路22、極性控制器24、反相器INV10、控制器 42a/42b、延遲電路26a/26b、可變延遲電路43a/43b、脈衝產 生器27a/27b與放大器28。接收電路22、極性控制器24、反 相器INV10、延遲電路26a/26b、脈衝產生器27a/27b及放大 器28與第1實施例者相同，且與第1實施例相同的構成元件 以相同的參考符號標示，不再詳述。 控制器42a在電路結構上與另一控制器42b相同，而在 下文中只有將控制器42a加以描述。將可變延遲電路44a新 加到控制器25a中，且將其連接在正反電路25c的輸出節點Q 與延遲電路25d之間。可變延遲電路44a與可變延遲電路 43a/43b是相同的，且其回應於控制信號CTL似改變延遲時 間At。將可變延遲電路43a/43b分別連接在延遲電路 26a/26b與脈衝產生器27a/27b之間。 使第3實施例具體化的時鐘信號產生電路產生與外部 時鐘信號CLKex同步的內部時鐘信號CLKin。在下文中將描 述延遲時間Δί。 從外部時鐘信號CLKex的輸入到正反電路25c的輸出 間之時間間隔表币爲"tl”，而時鐘信號CLKex'在時間tl經由 接收電路22與正反電路25c傳播。從輸入電位邊緣信號EG2 48 (請先閲讀背面之注意事項再填{巧本頁)

1T 本紙張尺度適用中國因家標準（CNS ) Λ4規格（2j〇X：；97公淹） ‘ f 43267 Ο B7 經濟部中央標率局員工消費合作社印^ 五、發明説明（） 至脈衝產生器27a到輸出內部時鐘信號CLKin的時間間隔 表示爲，而電位邊緣信號EG2在時間t2經由脈衝產生器 27a與放大器28傳播。在第1週期的某延遲階段260冲，延 遲電路26a在控制信號CTL12之輸入與電位邊緣信號之到 達間引進延遲時間td ,且於第2週期中，又在輸入電位邊緣 信號EG2與輸出電位邊緣信號EG2之間引進延遲時間td。延 遲電路25d引進等於(tl+t2)的延遲時間。控制信號CTL11在 等於週期時間tCK的時間間隔內位於高位準，而時間間隔以 (△t+tl+t2+td)表示。於是，週期時間tCK等於（△ t+tl+t2+td)。 在第2週期中，從輸入外部時鐘信號CLKex到輸出內部 時鐘信號CLKin的時間間隔等於(Δΐ+ί1+ί2+ί(1)。於是，內 部時鐘信號CLKin與第3外部時鐘脈衝之脈衝上升同步上 升。 延遲電路26a引進等於(tCK-At-tl-t2)的延遲時間td。若 預測週期時間tCK會比平常長，則藉由改變控制信號CTLt 來縮短延遲時間Δί。另一方面，若預測週期時間tCK會比 平常短，則藉由改變控制信號CTLt來拉長延遲時間△〖。於 是，可變延遲電路44a與43a/43b使得設計者可以減少延遲階 段260N的數目。再者，時鐘信號產生電路使得在沒有增加 延遲階段2600至260N的情況下，外部時鐘信號CLKex的頻 率範圍仍可以很廣。 第5實施例 圖19說明使本發明具體化的另一個時鐘信號產生電 49 -----------\------IX (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中困國家標苹（CNS ) Λ4規格（2!〇χπ7公筇> 經濟部中央標準局員工消費合作社印製 Γ |T4 32 6 7 Ο ΑΊ __'_ Β7 _ 五、發明説明（） 路。使第5實施例具體化的時鐘信號產生電路係包含接收電 路22、極性控制器24、反相器INV10、控制器45a/45b、延 遲電路26a/26b、脈衝產生器27a/27b與放大器28。接收電路 22、極性控制器24、反相器INV10、延遲電路26a/26b、脈 衝產生器27a/27b及放大器28與在第1實施例者相同，且與 第1實施例相同的構成元件以相同的參考符號標示，不再詳 述。 控制器45a在電路結構上與另一控制器45b相同，而在 下文中只有將控制器45a加以描述。控制器45a係包含正反 電路25c、AND閘極25e、可變延遲電路46a與延遲調節器 46b。以可變延遲電路46affi代延遲電路25d，而延遲調節器 46b調節可變延遲電路46a至適當的延遲時間。 圖20說明可變延遲電路46a與延遲調節器46b。可變延 遲電路46a係包含：串聯的反相器46c/46d ; η通道型場效應 電晶體46e至46m，其串聯連接至反相器46c與46d間之節點 46η ;及電容器46〇至46v，其連接在τι通道型場效應電晶體 46e至46m與接地線之間。將n通道型場效應電晶體46e的閘 極電極連接至電源線Vd，而在任何時間均將η通道型場效 應電晶體46e導通以將電容器46〇連接至節點46η。 其他的η通道型場效應電晶體46f至46m的閘極接至延 遲調節器46b，而將結合的電容器46p至46v選擇性地連接至 節點46η。延遲調節器46b產生三個控制信號CTL4卜CTL42 與CTL43。將控制信號CTL41供應至η通道型場效應電晶體 46啲閘極電極，將控制信號CTL42供應至2個η通道型場效 50 本紙張尺度適Η中國ΒΙ家標準ί CNS ) Λ4現格（2]ΟΧ 297公釐） (讀先閲讀背兩之注意事項再填寫本頁) '?τ 經濟部中央標準局員工消費合作社印製 「,4 326 7 0 at B7 五、發明説明（） 應電晶體46g/46h的閘極電極，而將控制信號CTL43供應至4 個η通道型場效應電晶體46i至46m的閘極電極。於是，延遲 調節器46b藉由改變控制信號CTL41經CTL42至CTL43使結 合至節點46η的電容加倍，而將總電容逐步改變到8(即23) 種位準的其中之一。 延遲調節器46b係包含3個保險絲暫存器 46w/46x/46y，而3個保險絲暫存器46w至46y分別產生控制 信號CTL41至CTL43。各自的保險絲暫存器46w至46y係包 含：保險絲元件46za ;互補電晶體46zb，其連接在保險絲 元件46za與接地線之間；η通道型場效應電晶體46zc，其連 接在互補電晶體46zb的輸出節點與接地線之間；及輸出反 相器46zd，其連接至互補電晶體46zb的輸出節點以產生控 制信號CTL41/CTL42/CTL43。在製造半導體晶片上的時鐘 信號產生電路之後，不是將保險絲元件46za斷裂就是保持 原狀。若保險絲元件46za已斷裂，則互補電晶體46zb的輸 出節點固定在低位準，而輸出反相器46zd將控制信號 CTL41/CTL42/CTL43設定至高位準。另一方面，若保險絲 元件46za將電源線Vd連接至互補電晶體46zb，則互補電晶 體46zb回應於能力賦予信號EBL1以將其輸出節點改變至 低位準。 於是，保險絲暫存器46w至46y選擇性地將控制信號改 變至高位準，並致使η通道型場效應電晶體46e至46m選擇 性地將電容器46〇至46v加至節點46η。可變延遲電路46a依 照結合至節點46η的電流容量來改變延遲時間，且製造業者 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Ι0Χ297公釐） Γ 14 326 7 〇 經濟部中央標準局員工消费合作社印製 五、發明説明（） 可在包裝作業前將延遲電路46a調節至適當的延遲時間。於 是，圖19所顯示之時鐘信號產生電路使得內部時鐘信號 CLKin與外部時鐘信號CLKex完全同步。 第6實施例 圖21說明使本發明具體化之另一時鐘信號產生電路。 使第6實施例具體化之時鐘信號產生電路係包含接收電路 22、極性控制器24、反相器INV10、控制器47a/47b、延遲 電路26a/26b、脈衝產生器27a/27b與放大器28。接收電路 22、極性控制器24、反相器INV10、延遲電路26a/26b、脈 衝產生器27a/27b及放大器28與在第1實施例者相同，且與 第1實施例相同的構成元件以相同的參考符號標示，不再詳 述。 控制器47a在電路結構上與另一控制器47b相同，而在 下文中只有將控制器47a加以描述。控制器47a係包含正反 電路25c、AND閘極25e、可變延遲電路46a與延遲調節器 48a。延遲調節器48a將可變延遲電路46a調節至適當的延遲 時間，且相同於延遲調節器46b般致使內部時鐘信號CLKin 與外部時鐘信號CLKex完全同步。 圖22說明可變延遲電路46a與延遲調節器48a。可變延 遲電路463相同於第5實施例者回應於控制信號 CTL41/CTL42/CTL43而改變結合至節點46η的電容量，而延 遲調節器48a則選擇結合至節點46η之電容的8種位準的其 中之一。 延遲調節器48a具有與延遲調節器46b不同的電路結 52 本紙涑尺度適丨國國家標草（CNS ) 現格（2丨0X 297公f ) ----.-----|------訂 .(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員Η_消贽合作社印裝 —「繆4 326 7。__B7__ 五、發明説明（） 構。延遲調節器48a係包含三個正反電路、48c與48d。正 反電路48b/48c/48d被外部控制信號CTL44至CTL46、外部 設定信號CTL47與外部重設信號CTL48獨立地控制。將外 部控制信號CTL44至CTL46分別供應到正反電路48b至48d 的輸入節點D，而設定信號CTL47與重設信號CTL48則在正 反電路48b至48d間共用。將設定信號CTL47供應到正反電 路48b至48d的時鐘節點，而將重設信號CTL48供應到正反 電路48b至48d的重設節點。 即使半導體晶片爲密封在包裝中，使用者仍可藉由改 變控制信號CTL44至CTL48來將可變延遲電路46a調整至適 當的延遲時間，而且內部時鐘信號CLKin與外部時鐘信號 CLKex完全同步。 圖23說明電子系統51。電子系統51係包含：複數個記 憶體模組52 ;記憶體控制器53，其連接至記憶體模組52 ; 與時計信號產生器54 ,其連接至記憶體模組52及記憶體控 制器53。複數個同步動態隨機存取記憶體裝置55a、55b、 55c與55d包含在各個記憶體模組52中，且各個同步動態隨 機存取記憶體裝置55a/55b/55c/55d具有圖21及22所顯示之 時計信號產生電路56。時計信號產生器54將外部時鐘信號 CLKex經信號線57a供應至所有的同步動態隨機存取記憶 饈裝置55a/55b/55c/55d，而所有的時計信號產生電路56則 產生與外部時鐘信號CLKex同步的內部時鐘信號CLKin。內 部時鐘信號CLKin爲使用於雙倍資料速率傳輸，而讀出資 料信號則從同步動態隨機存取記憶體裝置55a/55b/55c/55d 53 木纸烺尺度適用中S國家橾率（C'NS ) Λ4現格（2]〇κ29"?公釐） (請先閲讀背面之注意事項再填寫本頁) -丁 經濟部中央標準局員工消費合作社印製 「i4 32 6 7 0 at ___B7_ _ 五、發明説明（） 經信號線57b、57c、57d與57e供應至記憶體控制器53。 同步動態隨機存取記憶體裝置55a至55d依照記憶體模 組52的位置而從記憶體控制器53隔開不同間隔，而不欲得 到的時間差異則發生在記憶體控制器53的讀出資料信號之 間。此時間差異在外部時鐘信號CLKex的最大頻率上設定 了限制。將外部控制信號CTL44至CTL48從記憶體控制器 53經由信號線57雌應至同步動態隨機存取記憶體裝置55a 至55d，而將延遲時間調節至不同的値。於是，時間差異減 小了，而最大頻率增加了。 第7實施例 圖24說明描寫於文獻("NEC Data Book: IC Memory Dynamic RAM' Oct，1996)之高速DRAM的輸出時序。輸入 時鐘信號TxCLK具有週期時間tC YC。資料/控制信號最小輸 出時間與資料/控制信號最大輸出時間分別定義爲(1-0.45) X tCYC/4與(1+0.45) X tCYC/4。系統控制器使用輸入時鐘信 號TxCLK作爲閃控信號，及閂鎖由半導體記憶裝置供應的 輸出資料與控制信號。因此，系統控制器在週期時間tCYC 的1/4與週期時間tCYC的3/4時控制半導體記憶裝置。 使第7實施例具體化的時鐘信號產生電路可用於控制 程序。時鐘信號產生電路係包含接收電路22、極性控制器 24、反相器INV10、四對控制器25a/25b、35a/35b及61a至 61d、八個延遲電路39a至39d及62a至62d、脈衝產生器 27a/27b、37a/37b及63a至63d與放大器28。於是，將控制器 61 a至61d、延遲電路62a至62d與脈衝產生器63a至63d加至 54 本紙張尺度遍用中@3國家標準\ CNS ) Λ4規格（210/2M公釐） (請先閱讀背面之注意事項再填寫本頁) 丁 --5 經濟部中央標隼局員工消费合作社印裝 r F4 326 7 Ο A7 ____B7 _ 五、發明説明（） 圖14所顯示的時鐘信號產生電路中。不只將內部時鐘脈衝 PS1至PS4而且將內部時鐘脈衝PS5、PS6、PS7與PS8供應至 OR閘極28a，而放大器28則從內部時鐘脈衝PS1至PS8產生 內部時鐘信號CLKin。 控制器61a及脈衝產生器63a除了控制器61a所引進的 延遲時間外，其餘均與控制器35a及脈衝產生器37a相同。 控制器61b、延遲電路62b與脈衝產生器63b行爲互補於控制 器61a、延遲電路62a與脈衝產生器63a。延遲電路62a的電 路結構在圖26中加以說明。延遲電路62a係包含複數個延遲 階段6201至620N，且延遲階段6201至620N在電路結構上彼 此相同。因此，在下文中只將延遲階段620η加以描述。 延遲階段620η具有ρ通道型場效應電晶體QP60至QP67 連接在電源線Vd與信號傳送線Bn-Ι之間，而Ρ通道型場效 應電晶體QP60至QP67則供應至信號傳送線Bn-Ι之4條電流 路徑。延遲階段620η尙具有η通道型場效應電晶體QN60至 QN67連接到信號傳送線Bn-1。然而，只有η通道型場效應 電晶體QN62連接到接地線，而η通道型場效應電晶體QN60 至QN67只從信號傳送線Bn-Ι至接地線供應1條電流路徑。 延遲階段620η尙具有η通道型場效應電晶體QN70至 QN77連接在信號傳送線An與接地線之間，而η通道型場效 應電晶體QN70至QN77則從信號傳送線An至接地線供應4 條電流路徑。延遲階段620η尙具有ρ通道型場效應電晶體 QP70至QP77連接到信號傳送線An。然而，只有將Ρ通道型 場效應電晶體QP70連接到電源線，而ρ通道型場效應電晶 55 請先閱讀背面之注意事項再填1Ϊ?本頁)

Γ -HO 本纸张尺度適用中囷iWi毕（CNS ) Λ4現格（2I0X 297公釐） 經濟部中央標準局員工消费合作社印製 r Γ4 326 7 0 A7 ____B7_ 五、發明説明（） 體QP70至QP77只從電源線至fg號傳送線An供應1條電流 路徑。 第1週期中控制信號CTL1Η立於高位準，且因此互補控 制信號CTLB11位於低位準。信號傳送線An經由ρ通道型場 ‘效應電晶體QP70而充電，信號傳送線Bn-Ι則經由η通道型 場效應電晶體QN62而放電。另一方面，第2週期中信號傳 送線An經由4個η通道型場效應電晶體QN72、QN73、QN76 與QN77而放電，信號傳送線Bn-Ι則經由ρ通道型場效應電 晶體QP60、QP61、QP64與QP65而充電。於是，信號傳播 速度在第2週期中是在第1週期中的4倍。 控制器61c與脈衝產生器63d除了控制器61c引進的延 遲時間外，其餘均與控制器35a及脈衝產生器37a相同。控 制器61c、延遲電路62d與脈衝產生器63d行爲互補於控制器 61c、延遲電路62c與脈衝產生器63c。延遲電路62c的電路 結構在圖27中加以說明。延遲電路62c係包含複數個延遲階 段6301至630N，且延遲階段6301至630N在電路結構上彼此 相同。因此，在下文中只將延遲階段630η加以描述。 延遲階段630η係包含η通道型場效應電晶體QN80至 QN87連接在信號傳送線An與接地線之間，而η通道型場效 應電晶體QN80至QN87則從信號傳送線An至接地線供應4 條電流路徑。延遲階段630η尙具有ρ通道型場效應電晶體 QP80至QP87連接到信號傳送線An。然而，只有將ρ通道型 場效應電晶體QP80、QP81與QP84連接到電源線，而ρ通道 型場效應電晶體QP80至QP87只從電源線Vd至信號傳送線 56 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國阄家標準（格（2⑴/297公漤） 經濟部中央標準局員工消費合作社印繁 Γ Ρ4 32 6 7 Q_^_____ 五、發明説明（） An供應3條電流路徑。 延遲階段630η尙具有p通道型場效應電晶體QP90至 QP97連接在電源線Vd與信號傳送線Bn-Ι之間，而ρ通道型 場效應電晶體QP90至QP97則從電源線Vd與信號傳送線 Bn-Ι供應4條電流路徑。延遲階段630η尙具有η通道型場效 應電晶體QN90至QN97連接到信號傳送線Bn-Ι。然而，只 有3個η通道型場效應電晶體QN92、QN93與QN96連接到接 地線，而η通道型場效應電晶體QN90至QN97只從信號傳送 線Bn-1至接地線供應3條電流路徑。 第1週期中控制信號CTL11位於高位準，且因此互補控 制信號CTLB11位於低位準。信號傳送線An經由3個p通道 型場效應電晶體QP80、QP81與QP84而充電，信號傳送線 Bn-Ι則經由3個η通道型場效應電晶體QN92、QN93與QN96 而放電。另一方面，第2週期中信號傳送線An經由4個η通 道型場效應電晶體QNS2、QN83、QN86與QN87而放電， 信號傳送線Bn-Ι則經由4個ρ通道型場效應電晶體QP90、 QP91、QP94與QP95而充電。於是，在第2週期中的信號傳 播速度是在第1週期中的4/3倍。 圖28說明圖25所顯示之時鐘信號產生電路的行爲。極 性控制器24與反相器INV10使得控制器35b、25b、61b與61d 行爲分別互補於控制器3Sa、、61a與61c，將內部時鐘 脈衝PS3、PS4、PS1、PS2與PS5至PS8供應至OR閘極28a。 放大器28從內部時鐘脈衝PS1至PS8產生內部時鐘信號 CLKin，而內部時鐘信號CLKin在等於外部時鐘信號CLKex 57 本紙張尺度適/ί]中1¾¾家標牟（C'NS >八私見格（210X297公釐） _ - I -----.--I It ί> ί If n It— (請先閱讀背面之注意事項再填1PT本页) 广 P4 3 2 6 7 Ο Α7 _____ Β7 五、發明説明（） 時鐘週期之1/4的時間間隔內上升。 提供第7實施例的時鐘信號產生電路與第1實施例同樣 可對相當於單一閘極的週期時間tCYC達到高解析度。即使 週期時間tCYC發生變動，就延遲階段使電荷量與充電/放電 時間之間維持線性關係而論，則時鐘信號產生電路產生與 外部時鐘信號CLKex同步的內部時鐘信號CLKin，且內部時 鐘信號CLKin的1/4週期與脈衝上升間之相位差異等於或小 於藉由單一閘極所引進之延遲時間。於是，時鐘信號產生 電路使得半導體記憶裝置在內部時鐘信號CLKin與外部時 鐘信號CLKex保持相位差異在90度的情況下，而在精確度 等於或小於單一邏輯閘極之延遲時間下達到圖28所顯示的 控制程序。 第8實施例 圖29說明使本發明具體化之另一個時鐘信號產生電 路。使第8實施例具體化之時鐘信號產生電路係包含接收電 路22、極性控制器71、控制器25a/25b及72a/72b、反相器 73a/73b、延遲電路26a/26b及74a/74b、脈衝產生器27a/27b 及75a/75b與放大器28。於是，以極性控制器Ή取代極性控 制器24，而將控制器72a/72b、反相器73a/73b、延遲電路 74a/74b與脈衝產生器75a/75b加至圖10所顯示之時鐘信號 產生電路，並將內部時鐘脈衝PS1至PS4供應到OR閘極 28a。 極性控制器71係包含：串聯連接之可重設正反電路 71a/71b ;反相器71c/71d，其連接到可重設正反電路71a/71b 58 (請先閱讀背面之注意事項再填寫本萸 .訂 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國因家標率（CNS ) Λ4規格（2IOX297公茇） 經濟部中央標準局負工消资合作社印卞 —r f4 32 6 7 3 五、發明説明（） 之輸入節點；與反相器71e，其連接在可重設正反電路7lb 的輸出節點Q與另一可重設正反電路71a的輸入節點D之 間。以重設信號RST1使可重設正反電路71a/71b重設，而之 後其回應於時鐘信號CLKex'以供應極性控制信號CTLIOa 與CTLIOb至控制器25a/25b及反相器73a/73b。反相器 73a/73b分別從控制信號CTL1 Oa/CTL 1 Ob產生互補控制信號 CTLIOc/CTLIOd。控制信號CTLIOa/CTLIOb與互補控制信 號CTLlOc/CTLlOd彼此之相位不同，而極性控制器71與反 相器73a/73b供應4相控制信號CTLIOa至CTLIOd到控制器 25a/25b及72a/72b 〇 把注意力轉回到圖12，外部時鐘信號CLKex的脈衝上 升致使控制信號CTL11在第2週期中下降，而電位邊緣信號 EG2致使放大器28經由內部時鐘脈衝PS1而提高內部時鐘 信號CLKin，而外部時鐘信號CLKex的脈衝上升與內部時鐘 信號CLKin的脈衝上升間的時間間隔等於(tl+td+t2”若週 期時間tCYC變得較短，則延遲電路26a減小延遲時間td，並 使內部時鐘信號CLKin與外部時鐘信號CLKex同步。然而， 若電位邊緣信號EG2位於低位準持續短於由延遲電路25d 與反相器27d所引進之總延遲時間，貝ij電位邊緣信號EG2的 下一次電位上升到達AND閘極27e的輸入節點會在反相器 27d之輸出節點的電位上升前。因此，內部時鐘脈衝PS1並 未在預先決定的時序產生。 在實際的設計作業上，將脈衝產生器27a設計爲具有圖 30所顯示之信號傳播路徑。信號傳播路徑被NAND閘極 59 本紙张尺度述用中I®囤家標準（) Μ現格（公釐) * (請先聞讀背面之注意事項再填寫本頁)

*1T Γ Ρ4 326 7 〇 五、發明説明（） 76a、76b與76c所劃分，而將電位邊緣信號EG2供應到NAND 閘極76a至76c的輸入節點。將電位邊緣信號EG2經由兩反 相器76d/76e供應到NAND閘極76a的另一他輸入節點，將 NAND閘極76a的輸出節點經由反相器76f連接到下一個 NAND閘極76b的另一輸入節點，將NAND聞極76b的輸出 節點經由反相器76g連接到下一個NAND閘極76c的另一輸 入節點。NAND閘極76c供應已延遲的電位邊緣信號EGZ 到反相器76h，而反相器76h則產生內部時鐘脈衝PS1。電位 邊緣信號EG2呈現在低位準持續時間間隔tw。延遲電路27c 可使時間間隔tw減小到藉由兩反相器所引進之延遲時間。 位於低位準的信號寬度可表示爲(2 Xtd)，且其等於或大於 tw，即（2 X td) 2 tw。最小週期時間tCKmin等於 (tl+tw/2+t2) ° 使第8實施例具體化的時鐘信號產生電路提供用於降 低最小週期時間tCKmin的方式。圖31說明使第8實施例具體 化的時鐘信號產生電路之行爲。極性控制器71每兩時鐘週 期在高位準與低位準之間交互地改變控制信號CTLIOa位 準。因此，控制器25每兩外部時鐘週期在高位準與低位準 之間交互地改變控制信號CTL11位準。亦即，控制信號 CTL1 la在第1外部時鐘週期中改變到高位準，而在第3外部 時鐘週期中改變到低位準。於是，控制信號CTL1 la保持在 高位準的時間是外部時鐘週期的兩倍長(2 XtCK)。在某延 遲階段中，第1週期等於信號傳播從控制信號CTL1 la的上 升經延遲電路25d與AND閘極25e至電位邊緣信號EG1之到 60 請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消费合作社印$1 本纸張尺度適用中國S家標率（rNS ) .'\4思格（210x2W公釐） 經濟部中央標準局員工消費合作社印裝 r F4 32 6 7 η β7 五、發明説明（） 達，即2xtCK=tl+t2+td。在第2週期中，接收電路22接收 下一個外部時鐘信號CLKex，而控制器25a使控制信號 CTL1 la下降至低位準，延遲電路26a與脈衝產生器27a則傳 播電位邊緣信號EG2，而放大器28改變內部時鐘信號CLKin 至高位準。前述程序消耗等於(tl+t2+td)的時間間隔，而此 時間間隔等於(2 XtCK)，而第1內部時鐘信號CLKin在第5 週期中改變到高位準。 當週期時間變得較短，延遲電路263»短延遲時間td， 且將延遲時間減少到tw/2。從第3週期內外部時鐘信號 CLKex的脈衝上升到第5週期內內部時鐘信號CLKin的脈衝 上升的最小時間間隔，其爲最小週期時間tCKmin的兩倍 長，等於(tl+tw/2+t2)。於是，第8實施例的最小週期時間 tCKmin減小到第1實施例的最小週期時間tCKmin的一半。 於是，使第8實施例具體化的時鐘信號產生電路以4相 控制信號CTL1 Oa/CTL 1 Ob/CTL 1 Oc/CTL 1 Od控制4個延遲電 路26a/26b及74a/74b，並達到其最小週期時間tCKmin減小至 第1實施例的一半。 第9實施例 圖32說明使本發明具體化的另一個時鐘信號產生電 路。將極性控制器81、控制器82a/82b/82c、延遲電路 83a/83b/83c與脈衝產生器84a/84b/84c加至使第1實施例具 體化的時鐘信號產生電路中。因此，與第1實施例相同的電 路以相同的參考符號標示。 將正反電路81a與反相器81b/81c加至極性控制器71 (請先閱讀背面之注意事項再填寫本頁) 本紙沾尺度適用中國囤家標辛（CNS ) Λ4規格（210X 297公釐） 經濟部中央標準局員工消费合作社印^ Γ |Τ4 326 7 Ο Α7 _Β7___ 五、發明説明（） 中，而反相器81c則從重設信號RST1產生設定信號ST1。將 設定信號ST1從反相器81c供應至正反電路81a的設定節點 S 〇 控制器82a與脈衝產生器84a在電路結構及行爲上分別 與控制器25a及脈衝產生器27a相同，而只有控制器82a的延 遲時間與控制器25a者不同。圖33中說明延遲電路83a，其 包含複數個延遲階段8301、830η-1、830η、830n+l*830N。 延遲階段8301至830N在電路結構上彼此相同，而在下文中 只將延遲階段830η加以描述。 延遲階段830η係包含第1充電電路，其連接在電源線 Vd及信號傳送線Bn-Ι之間；與第1放電電路，其連接在信 號傳送線Bn-Ι與接地線之間。第1充電電路具有6個ρ通道型 場效應電晶體QP100、QP101、QP102、QP103、QP104及 QP105，而第1放電電路具有6個η通道型場效應電晶體 QN100、QN1(H、QN102、QN103、QN104及QN103。η通 道型場效應電晶體QN100至QN105從信號傳送線Bn-Ι到接 地線形成3條電流路徑。然而，只有ρ通道型場效應電晶體 (^102/(^104連接到電源線¥(1。 延遲階段830η尙包含第2充電電路’其連接在電源線 Vd及信號傳送線An之間；與第2放電電路，其連接在信號 傳送線An與接地線之間。第.2充電電路具有6個ρ通道型場 效應電晶體QP110、QPlli ' QPU2、QP113、QP114及 QP115，而第2放電電路具有6個η通道型場效應電晶體 QN110、QN111、QN112、QN113、QN114 及QN115。ρ通 62 讀先閱讀背面之注意事項再填寫本頁) 訂 本紙帒尺度適用中國國家標争（CN’S ) Λ4規格（210Χ 297公釐） 經濟部中央榡隼局員Η消费合作社印製 Γ F4 32 6 7 Ο 五、發明説明（） 道型場效應電晶體QPl H)至QP115從電源線vd到信號傳送 線An形成3條電流路徑。然而，只有兩η通道型場效應電晶 體QN113/QN115連接到接地線。於是，每一延遲階段8301 至830Ν具有在第1週期與在第2週期不均衡的充電/放電能 力。 在第1週期中’第1控制信號CTL1 la位於高位準，而互 補控制信號CTLB11 a則位於低位準。信號傳送線An經由3 條電流路徑充電，而信號傳送線Bn-Ι則經由3條電流路徑放 電。另一方面，在第2週期中，信號傳送線An經由兩條電 流路徑放電，而信號傳送線Bn_l則經由兩條電流路徑放 電。因此，在第2週期的信號傳播時間爲第1週期的信號傳 播時間的3/2倍。 圖34說明時鐘信號產生電路的行爲。控制器82b/82c、 延遲電路83b/83c與脈衝產生器84b/84c在電路結構上與控 制器82a、延遲電路83a與脈衝產生器84a相同。然而，極性 控制信號CTLlOd/CTLlOe與極性控制信號CTLIOc不同，且 控制器82b/82c、延遲電路83b/83c與脈衝產生器84b/84c在相 位上與控制器82a、延遲電路83a與脈衝產生器84a不同。 脈衝產生器27a、27b、84a、84b及84c分別產生內部時 鐘脈衝PS卜PS2、PS3、PS4與PS5，並將它們供應到OR閘 極28a。放大器28從內部時鐘脈衝PS 1至PS5產生內部時鐘信 號CLKin。內部時鐘信號CLKin在頻率上爲外部時鐘信號 CLKex的兩倍，且其與外部時鐘信號CLKex同時上升及在 與外部時鐘信號CLKex差異180度時上升。 63 本紙悵尺度適用中國1¾家標绿-(CNS ) Λ4規格（210X297公漦） (請先閱讀背面之注意事項再填寫本頁) 訂

五、發明説明（） 使第2實施例具體化的時鐘信號產生電路在第2週期中 將電位邊緣信號EG2在等於0.5週期的時間間隔內傳播。另 一方面，使第9實施例具體化的時鐘信號產生電路則將電位 邊緣信號EG2在等於1.5週期的時間間隔內傳播。因此，使 第9實施例具體化的時鐘信號產生電路使最小週期時間縮 小，且達成與第2實施例相同的功能。 第10實施例 圖35說明包含在使本發明具體化之另一時鐘信號產生 電路的可變延遲電路91與延遲控制器92 〇延遲控制器92改 變藉由可變延遲電路91引進的延遲時間。雖然接收電路 22、極性控制器24、控制器25a/25b、脈衝產生器27a/27b與 放大器28也包含在時鐘信號產生電路中，但爲了簡化而將 它們從圖35中除去。 經濟部中央標準局一貝工消費合作社印¾ (請先閱讀背面之注意事項再填寫本頁) 丁 --β 可變延遲電路91係包含複數個延遲階段3901至 390N(見圖14)、開關陣列93與電容器陣列94。開關陣列93 的每6個η通道型場效應電晶體QN121、QN122 ' QN123、 QN124、QN125與QN126分爲一組，且與每一延遲階段結 合。η通道型場效應電晶體QNU1至QN126分別串聯連接到 電容器CP1，且將電容器CP1接地。將η通道型場效應電晶 體QN121至QN123連接到η通道型場效應電晶體QN1與 QN2間的中間結點91a，而將其餘的η通道型場效應電晶體 QN124、QN125與QN126連接到η通道型場效應電晶體 QN3/QN7與η通道型場效應電晶體QTWQN8間的中間結點 91b。 64 本紙張尺度通用中國围家標率（C'NS ) Λ4规格（2川κ；；97公t ) 經濟部中央標隼局員工消费合作社印取 Λ7 ^4 326 7 0_b7__ 五、發明説明（) 延遲控制器92具有4個保險絲暫存器92a、92b、92c與 92d，而保險絲暫存器92a至92d在電路結構上彼此相同。串 聯的保險絲元件92e與互補電晶體92f、η通道型場效應電晶 體92g與輸出反相器92h的結合形成各自的保險絲暫存器 92a至92d 〇保險絲暫存器92a至92d回應於控制信號CTL90 以產生控制信號CTL91、CTL92、CTL93與CTL94，且其行 爲與保險絲暫存器46w至46y相同。 將控制信號CTL91供應到連接於中間結點91 a之η通道 型場效應電晶體QN121的閘極電極，且將控制信號CTL92 供應到也連接於中間結點91a之η通道型場效應電晶體 QN122與QN123的閘極電極。同樣地，將控制信號CTL93 供應到連接於中間結點91b之η通道型場效應電晶體QN124 的閘極電極，且將控制信號CTL94供應到也連接於中間結 點91b之η通道型場效應電晶體QN125與QN126的閘極電 極。於是’延遲控制器92逐步增加結合到中間結點91a/91b 的電容量。當電容器CP1具有電容C，結合到各自的中間結 點91a/91b的電容量改變從0、C、2C到3C。假定將保險絲 暫存器92d的保險絲元件92e斷裂，而只有保險絲暫存器92d 將控制信號CTL94改變至高位準，且控制信號CTL94致使n 通道型場效應電晶體QN126導通。η通道型場效應電晶體 QNU6將組合的電容器CP1連接到中間結點遍。 在第1週期內’控制信號CTL113女變至高位準，則信號 傳送線An-1位於高位準。將信號傳送線Bn-1從高位準向低 位準放電。接著，將串聯的p通道型場效應電晶體QP3/QP4 _ 65 本紙張尺度適酬緖4M GNS ) A4祕（297公參) ———— (請先閱讀背面之注意事項再填寫本頁)

-1T Γ'^ 326 7 π λ, ____ _Β7 五、發明説明（） 導通以改變信號傳送線An。高位準的信號傳送線Bn致使η 通道型場效應電晶體QN3/QN7導通，且電流經由η通道型場 效應電晶體QN3/QN7與η通道型場效應電晶體QN126流到 電容器CP1。於是，電容器cpi延遲了信號傳送線An上的電 位上升，而將延遲時間拉長。 控制信號CTL11在第2週期內改變至低位準，且因此互 補控制信號CTLB11改變至高位準。將n通道型場效應電晶 體QN4/QN8導通，則中間結點91b放電。當信號傳送線Bn 改變至高位準，則將η通道型場效應電晶體QN3/QN7導通， 貝(1信號傳送線An放電。結合至中間結點91b的電容器CP1已 經放電了，則電容器CP1不會影響電位邊緣信號EG2的傳 播。 經濟部中央標準局員工消費合作社印掣 ------------.______Τ 、τ (請先閱讀背面之注意事項再填寫本頁) 選擇性地結合到中間結點91 a/91 b的電容器CP 1拉長在 第1週期內之電位邊緣信號EG1的信號傳播。然而，電容器 CP1對第2週期內之電位邊緣信號EG2的信號傳播並不具有 任何影響。另一方面，結合到中間結點91a的電容器CP1拉 長第2週期內之電位邊緣信號EG2的信號傳播，而其對第1 週期內之電位邊緣信號EG1的信號傳播並不具有影響。於 是，延遲控制器92、開關陣列93與電容器陣列94獨立地改 變第1週期內電位邊緣信號EG1的信號傳播時間與第2週期 內電位邊緣信號EG2的信號傳播時間。 雖然將結合至信號傳送線Ai的寄生電阻與寄生電容設 計成等於信號傳送線Bi的寄生電阻與寄生電容，但由於製 造過程的變動很難使結合至信號傳送線Ai的寄生電阻與寄 66 ^纸张尺度適;中國阁家拃準ΰΊ) Λ4規格（2Κ)χπ7公釐) 經濟部中央標準局員工消費合作社印紫 ' 9 Λ 326 7 η Α7 _^_Β7 五、發明説明（） 生電容，與結合至另一信號傳送線Bi的寄生電阻與寄生電 容相等。若信號傳送線Ai與信號傳送線Bi間之寄生電阻與 寄生電容爲不均衡，而每一階段在傳播電位邊緣信號EG1 或EG2其中一個比另一個電位邊緣信號EG2或EG1快時，則 在經由延遲階段3901至390i傳播信號的期間會累積時間差 異。在此情況下，信號傳播速率爲可調整的。製造業者可 在包裝前檢查延遲控制器92以查看電位邊緣信號EG1與電 位邊緣信號EG2間之信號傳播速率是否相等。若信號傳播 速率之差異爲無法避免，則製造業者選擇性地使保險絲暫 存器92a至92d的保險絲元件92e斷裂，並調整電位邊緣信號 EG1與電位邊緣信號EG2間之信號傳播速率。 第11實施例 將注意力轉向圖式的圖36，將AND閘極100a/100b加至 圖10所顯示之時鐘信號產生電路。因此，與第1實施例相同 的電路與部件以相同的參考符號標示。 當外部時鐘信號CLKex暫時變成不穩定時，圖10所顯 示之時鐘信號產生電路如圖37所顯示般不完全地傳播電位 邊緣信號EG1/EG2。爲了使第1實施例與第8實施例間之差 異淸楚明瞭，將在外部時鐘信號CLKex不穩定的情況下描 述第1實施例的行爲。 圖37說明在不穩定之外部時鐘信號CLKex下，第11實 施例的行爲。在10 ns與15 ns時失去時鐘信號CLKe/。在5 ns 時時鐘信號CLKex’上升。極性控制信號CTL10位於高位 準，而控制信號CTL11則上升。於是，延遲電路進入第1週 67 本紙掁尺A適用中國同家標萍（CNS ') Λ4規格（公趦） (诗先閱讀背面之注意事項再填转本頁 丁 --ρ 經濟部中央標準局員工消资合作社印t r43267〇 A7 五、發明説明（） 期。控制信號CTL12上升，並致使信號傳送線AO在約10 ns 時上升。延遲電路26a將電位邊緣信號EG1從延遲階段2600 傳播至某延遲階段260i。 當時鐘信號CLKex1下降時，極性控制信號CTL10被延 遲。在20 ns時時鐘信號CLKe/又上升。因爲極性控制信號 CTL10位於低位準，則控制信號CTL11改變至低位準，且 延遲電路26a進入第2週期。於是，電位邊緣信號EG2從某 延遲階段260i傳播至第1延遲階段2600。 在第1延遲階段2600中，若週期時間tCK2小於週期時間 tCKl，則時鐘信號CLKex’在電位邊緣信號EG2的到達前上 升，且在約28 ns時控制信號CTL11改變至高位準。接著， 延遲電路26a開始向右傳播電位邊緣信號EG1。於是，電位 邊緣信號EG2並未供應至脈衝產生器27a，且脈衝產生器 27a並未產生內部時鐘脈衝PS1。 即使外部時鐘信號CLKex變得穩定，則電位邊緣信號 EG1/EG2在信號傳送線A6/B6與信號傳送線A13/B13間移 動，且將從未電位邊緣信號EG2供應至脈衝產生器27a。此 不欲得到的現象在開機之後會立即發生，因爲時鐘信號 CLKex1爲不穩定。 AND閘極100a/100b避免延遲電路26a/26b發生此不欲 得到的現象，且將圖36所顯示之時鐘信號產生電路的電路 行爲說明於圖38。將極性控制信號CTL10與電位邊緣信號 EG2供應至AND閘極10〇a的輸入節點，而互補極性控制信 號與電位邊緣信號EG3則供應至另一 AND閘極100b的輸入 68 一本紙張尺度適用中國民「家標辛「CNS ) A4規格（〆297公趋) (請先閱讀背面之注意事項再填寫本頁) 訂 rrni^MlQ A7 — -. __ B7 _ 五、發明説明（） 節點。 假定時鐘信號CLKex’變得不穩定，且不在37 ns時上 升。時鐘信號CLKex’在27 ns時上升’而控制信號CTL11則 改變至高位準。將控制信號CTL12供應至第1延遲階段 2600 ,而延遲電路26a開始向右傳播電位邊緣信號EG卜在 37 ns時將時鐘信號CLKex赂過，而在47 ns時上升。接著， 延遲電路26a開始向左傳播電位邊緣信號EG2 〇然而，電位 邊緣信號EG2在57 ns時並不將信號傳送線B0改變至高位 準。因此，即使時鐘信號CLKex'在57 ns時上升’ AND閘極 100a並不傳送極性控制信號CTL10到正反電路25c的輸出 節點D。第2週期拉長到57 ns，並允許電位邊緣信號EG2去 使信號傳送線B0提高。於是，使第11實施例具體化的時鐘 信號產生電路是沒有前述現象的。 第12實施例 經濟部中央標準局員Η消費合作社印^ {讀先閱讀背面之注意事項再填寫本頁) 圖39說明使本發明具體化之另一時鐘信號產生電路。 以控制器110a/110b取代控制器25a/25b，而其他部件與第1 實施例者相同。因此，以相同的符號標示與之相同的部件。 控制器110a/110b包含延遲調節器110c、正反電路1HM、延 遲電路25d與AND閘極25e。延遲調節器110c選擇性地將控 制信號CTL100、CTL101、CTL102與CTL103改變至高位 準，而正反電路ll〇d則改變輸入時鐘信號CLKex'與輸出控 制信號CTL11/CTLB11間的延遲時間。將延遲調節器110c 與正反電路11 (Μ詳細地顯示於圖40 〇 正反電路ll〇d係具有：雙穩態電路ll〇e ;第1開關電 69 本紙&尺度適爪中國围家祚準（rNS ) Λ4^格（IMOX?97公釐) " 經濟部中央標孪局員工消費合作it印製 "f4 32 6 7 0 at B7____ 五、發明説明（） 路ll〇f，其連接至節點N100 ;第2開關電路110g，其連接 至節點N110 ;第1電容器陣列1應，其連接在第1開關電 路110換接地線之間；及第2電容器陣列ll〇j，其連接在 第2開關電路110g與接地線之間。並聯連接的4個η通道型 場效應電晶體形成第1開關電路ll〇f。最左邊的η通道型場 效應電晶體在所有時間均導通，第通道型場效應電晶 體的閘極供應控制信號CTL100，而其餘2個η通道型場效應 電晶體的閘極則供應控制信號CTL101。電容器的電容彼此 相等，並將之表示爲MC"。結合至節點Ν100的總電容從C經 由2Cf|3C至4C而改變。同樣地，並聯連接的4個η通道型場 效應電晶體形成第2開關電路ll〇g。最右邊的η通道型場效 應電晶體在所有時間均導通，第2個η通道型場效應電晶體 的閘極控制信號CTL103，而其餘2個η通道型場效應電晶體 的閘極則供應控制信號CTL102。結合至節點Ν110的總電容 也從C經由2C與3C至4C而改變。延遲調節器ll〇c藉由4個 保險絲暫存器、110m、110η與110p而提供，而4個保 險絲暫存器11 〇k至11 Op在電路結構上與保險絲暫存器92a 至92d相同，且與保險絲暫存器92a至92d相同的構成元件以 相同的參考符號標示，不再詳述。 圖40所顯示之時鐘信號產生電路達到高解析度，其等 於或小於邏輯閘極的信號傳播時間。即使週期時間變動， 就延遲階段2600至260N具有電荷量與充電/放電時間之間 的線性關係而論，時鐘信號產生電路保持外部時鐘信號 CLKex與內部時鐘信號CLKin間之相位差異固定。然而，p 70 {#先閱讀背面之注意事項再填寫本頁) '1Τ' 張尺度適用中國囤家標苹"(CNS ) Λ4規格（210/297公釐) A7 B7

酽4 32 F 五、發明説明（） 通道型場效應電晶體與η通道型場效應電晶體是經由不同 的離子注入步驟而完成的，而閾ί直及電流驅動能力在Ρ通道 型場效應電晶體與η通道型場效應電晶體間並無關聯。因 此，外部時鐘信號CLKex與內部時鐘信號CLKin間之相位差 異爲小於藉由單一閘極引進之延遲時間。 現在假定是η通道型場效應電晶體而非ρ通道型場效應 電晶體在充電/放電能力上變得較小，則第1週期內信號傳 送線Bi上之電位下降消耗的時間間隔長於信號傳送線Ai上 之電位上升消耗的時間間隔。當η通道型場效應電晶體 QN1/QN2正在使信號傳送線Βη-l放電時，控制信號CTL11 可將延遲電路26a從第1週期改變至第2週期。接著，ρ通道 型場效應電晶體QP1/QP2開始使信號傳送線Βη-l充電，且 電位邊緣信號EG縱延遲階段260η向延遲階段2600傳播。 ρ通道型場效應電晶體與η通道型場效應電晶體之間電 流驅動能力的差異使信號傳送線Βη-l上之電位下降拉長， 而信號傳送線Βη-l上之電位上升縮短。此導致延遲階段 2600至260Ν加速電位邊緣信號EG2向延遲階段2600的信號 傳播。內部時鐘脈衝PS1較早產生，而內部時鐘信號CLKin 則提前。 在此情況下，藉由選擇性地切斷保險絲元件92e來改變 結合至節點N100/N110的電容。若需要對於互補控制信號 CTLB11的電位上升來延遲控制信號CTL11的電位下降，則 選擇性地將控制信號CTL100/CTL110改變至高位準，而第 1開關電路ll〇f適當地增加結合至節點N100的電容。因 71 本紙伕尺度適用中家標準i CNS ) Λ4規格（2〗〇x29»f ) (請先閱讀背面之注意事項再填寫本頁} 訂 經濟部中央榡準局員工消費合作社印製 經濟部中央標隼局員工消費合作社印焚 Γ r 4 326 7 Ο 五、發明説明（） 此，延遲電路26a延遲了電位邊緣信號EG2的信號傳播，且 使內部時鐘信號CLKin與外部時鐘信號CLKex同步。 選擇性切斷保險絲元件92e是在製造完成到包裝之間 實施的，並調節外部時鐘信號CLKex與內部時鐘信號CLKin 間之相位差異。控制信號CTL11的輸出期間與互補控制信 號CTLB11的輸出期間可在測試模式下藉使用暫存器而加 以調節。 第13實施例 圖41說明使本發明具體化之另一個時鐘信號產生電 路。圖40所顯示之時鐘信號產生電路除了測試電路130外， 與第1實施例提供的時鐘信號產生電路相同。測試電路130 包含延遲電路130a、可變延遲電路130b、AND閘130c與邊 緣觸發正反電路130d。將內部時鐘信號CLKin供應至延遲 電路130a，而延遲電路130a引進延遲時間小於內部時鐘信 號CLKin與時鐘信號CLKex’間之時間差異。可變延遲電路 130b爲可從半導體晶片20外面調節的，且分析者可改變藉 由可變延遲電路130b所引進之延遲時間。將可變延遲電路 130b的輸出信號與測試信號TEST供應至AND閘130c的輸 入節點，而將AND閘130c的輸出節點連接至邊緣觸發正反 電路130d的輸入節點。將時鐘信號CLKex'供應至邊緣觸發 正反電路130d的時鐘節點C。在測試模式中測試信號TEST 改變至高位準。 將可變延遲電路130b設定於某延遲時間。若AND閘 130c將輸出信號早於將時鐘信號CLKex'供應至輸入節點 72 本紙乐尺度適;fl中國國家榡準（CNS ) Λ4規格（2丨0>：297公釐） (請先間讀背面之注意事項再填寫本頁) r-J 、-=-° 廖4 326 7 Ο Α7 _Β7 五、發明説明（） D，則邊緣觸發正反電路130d儲存高位準，並如圖42A所示 改變診斷信號DG至高位準。 分析者逐步地增加可變延遲電路130b的延遲時間。當 將AND閘130c的輸出信號從時鐘信號CLKex涎遲時，則邊 緣觸發正反電路130d儲存低位準，並如圖42B所示改變診斷 信號DG至低位準。於是，分析者以給予可變延遲電路130b 之延遲時間爲基礎，可測量內部時鐘信號CLKin與時鐘信 號CLKex’間之時間差異。 如在前文中所述，由於週期時間tCK的變動，外部時鐘 信號CLKex與內部時鐘信號CLKin間之相位差異在單一閘 極之傳播時間內變動。時鐘信號CLKex'與外部時鐘信號 CLKex同步，而分析者可調查外部時鐘信號CLKex與內部 時鐘信號CLKin間之相位差異的變動。在半導體積體電路 之製造完成後以探針調查其電的特性。然而，每一探針的 感應係數太大以至於不能精確測量半導體晶片上兩信號間 之偏差。測試電路130沒有探針之大的感應係數，且在包裝 前可精確測量相位差異。 經濟部中央標準局員工消費合作社印^ 錆先閱讀背面之注意事項再填寫本頁) 若測試電路130是包含在使第12實施例具體化之時鐘 信號產生電路內，則測試電路130在測試模式下測量調節期 間之相位差異，而在包裝前選擇性地將保險絲暫存器斷 裂。 測試電路130可以變成兩倍。將測試電路130分別連接 至脈衝產生器27a與27b，而分析者調查延遲電路26a與26b 所獨立引進的一段延遲時間。 73 本纸银尺度適用中固因家樣净（CNS ) Λ4%格（2丨Ox29*?公茇） 經濟部中央標準局員工消費合作社印製 Γ 32 6 7 Ο A7 B7____ 五、發明説明（） 如同從前面的描述可體會到者，依照本發明之時鐘信 號產生電路達到以下技術性效果。 首先，新的延遲電路26a/26b在第1週期內從第1延遲階 段至某延遲階段，與在第2週期內從某延遲階段至第1延遲 階段重複充電/放電過程，並觸發脈衝產生器。第1時鐘週 期與第2時鐘週期分別包含第1延遲時間與第2延遲時間，而 時鐘信號產生電路則在第1外部時鐘脈衝後只有兩週期時 輸出第1內部時鐘脈衝。於是，依照本發明之時鐘信號產生 電路爲迅速地回應於外部時鐘信號CLKex 〇 第二，依照本發明之時鐘信號產生電路如同上一段所 述般迅速地回應於外部時鐘信號CLKex是可能的。這表示 使用者可在內部電路不需內部時鐘信號CLKin的期間可將 時鐘信號產生電路關掉。若將時鐘信號產生電路使用在同 步半導體記憶裝置內，貝[]外部指示信號或同意義的內部信 號使時鐘信號產生電路活動起來。於是，電力消耗減小了。 第3，新的延遲電路以從第1延遲階段至某延遲階段之 信號傳播取代時鐘週期，且因此將時鐘週期劃分成分別由 延遲階段引進的延遲時間段。因此，時鐘信號產生電路達 到筒的解析度。 第4，時鐘信號產生電路是穩定的。不需要任何的電壓 控制震盪器。即使電壓偶然地減小了，貝[J延遲電路26a/26b 可以傳播電位邊緣信號EG1/EG2 ,而時鐘信號產生電路不 會改變內部時鐘信號CLKin的頻率。 第5，時鐘信號產生電路可簡單地設計。外部時鐘信號 74 -I -1 - [ : - L,-- ----- II I I. 1 I _ _ _ TJ (讀先閱讀背面之注意事項再填寫本頁) 本纸乐尺度適用中國Κ家標準（CNS ) Λ4規格（2ΙΟΧ 297公釐） 經濟部.中央標卑局Μ.-Π消费合作杜印紫 Γ，4326 7 〇 五、發明説明（） CLKex與內部時鐘信號CLKin間之相位差異只取決於延遲 階段之充電/放電能力的一致性。 第6，時鐘信號產生電路沒有由於波形歪曲而得之機能 失常。時鐘信號產生電路只有經由信號傳送線Ai/Bi傳送電 位邊緣信號EG1/EG2 ’而信號傳送線Ai/Bi是足夠短去維持 波形沒任何歪曲的。 第7，電路結構簡單，且其爲容易對故障反應。 第8，內部時鐘信號的頻率可容易地改變。外部時鐘信 號的差異爲取決於包含在延遲階段內之場效應電晶體的電 流驅動能力之比率，而延遲電路的結合可達到任意的頻 率。負載係數也是可改變的。 用於減少中間節點處之阻抗的工具限制了相位差異。 以寬的頻率範圍回應於外部時鐘信號是可能的。若時 鐘信號產生電路被預期去回應於低頻率外部時鐘信號，則 時鐘信號產生電路變成只以增加延遲階段來回應。即使外 部時鐘信號改變頻率，時鐘信號產生電路只需要將複數個 延遲電路選擇性地使用於產生電位邊緣信號。 保險絲暫存器允許製造業者在製造程序後去調節延遲 時間。 若時鐘信號產生電路具有超過兩個延遲電路在相位上 不同，則將最小週期時間大大地減少。 保險絲暫存器尙允許製造業者去調節時鐘信號產生時 序及時鐘信號的負載係數。 測試電路允許製造業者去測量實際相位差異，並使得 75 本紙張尺度適用中囡1¾家標準（CNS ) Mi見格（2丨0/297公楚） (諳先Μ讀背面之注意事項再填寫太頁) 訂 經濟部中央標準局員工消費合作社印^ r ί 4 326 7 〇 A7 _B7___ 五、發明説明（） 相位差異、時序與負載係數的調節變得容易。 雖然已顯示並說明本發明中具體的實施例，但對於熟 習此技術者而言將明顯知道，在不超出本發明之精神及範 圍之情況下，可作種種變化實施。 例如，可將p通道型場效應電晶體QP9/QP10與η通道型 場效應電晶體QN9/QN10加至圖14所顯示之時鐘信號產生 電路中。 可變延遲電路44a與43a/43b可包含於圖15與17所顯示 之時鐘信號產生電路。 控制器45a/45b可用於第2實施例至第4實施例。 控制器47a/47b可用於第2實施例至第4實施例。 開關陣列93可連接至p通道型場效應電晶體QP1/QP5 與P通道型場效應電晶體QP2/QP6間之中間節點，及可連接 至P通道型場效應電晶體QP3與p通道型場效應電晶體QP4 間之中間節點。 可以η通道型場效應電晶體，其具源結點及漏結點彼此 結合並可供應控制信號之有閘極電極，來取代電容器 CP1。中間結點91a/91b將電位從0改變至正電壓之一半。當 閘極電極改變至高位準時，則在源結點與漏結點間形成導 電路徑’並拉長延遲時間。另一方面，若控制信號改變至 低位準，則在漏結點與源結點間不會形成任何導電路徑， 且延遲時間沒有改變。於是，信號傳播時間是可藉改變聞 極電位而調節的。若將開關陣列93連接至p通道型場$||胃 晶體間之中間節點，電容器CP1是可以用連接成相同於11通 76 本紙張尺度通用中ϋ®家螵準（CNS ) ,\4規格（2丨0乂297公f ) ^ ^^—.1 »^—^1 1 nn# Ami n 14 1 1 •-'tv (請先M讀背面之注意事項再填寫本頁) *432 6 A7 B7 五、發明説明（ 道型場效應電晶體之P通道型場效應電晶體加以取代的。 可將AND閘100a/100b加至第2至第10實施例的任一 個。 可將控制器11 〇a/l 1 Ob用於第3實施例至第11實施例的 任一個。 (單數或多數)測試電路130可包含於第2至第12實施例 的任一個。 (讀先閱讀背ώ之注意事項再填寫本頁)

'1T 經濟部中央標隼局員工消費合作社印努 77 本紙張尺度適1丨1中國囡家標隼（〔'NS ) Λ4说格（ΉΟ〆 297公漦）

Claims (1)

1. "A8~l B8 Ti4 32 6 7 Ο 六、申請專利範圍 1.—種時鐘信號產生電路，係包含： 第1控制器，其回應於初步時鐘信號(CLKex)以產生第1 控制信號(CTL11 ; CTLlla);與 延遲電路(26a ; 39a ; 41 ; 62a ; 74a ; 83a ; 91)，其包 含複數個串聯連接的第1延遲階段(2600-26(^;3901-390N ； 4101-410N ； 6201-620N ； 6301-630N ； B301-830N) > 並回應於該第1控制信號以產生與該初步時鐘信號同步的 內部時鐘信號， 其特性爲 該第1控制器在等於該初步時鐘信號之脈衝週期的第1 週期內將該第1控制信號從第1位準(L)改變至第2位準(H)， 並在等於該脈衝週期且與第1週期交替的第2週期內從該第 2位準改變至該第1位準，第1互補控制信號(CTLB11)互補 地在該第1位準與該第2位準之間對於該第1控制信號而改 變，與第1輸入信號(CTL12)在該第1週期內從無效位準改變 至有效位準， 且其中 該複數個第1延遲階段爲其經由第1信號傳送線(αίαν) 及與該第 1 信號傳送線各自配 對的第 2 信號傳送線 (B1-ΒΝ)而串聯連接，其在該第1週期內回應於該第〗輸入信號 以產生第1電位邊緣信號(EG1)與將該第1電位邊緣信號從 第1延遲階段(2600等)，其經第1輸入信號線(Α0)連接至該第 1控制器，向該複數個第1延遲階段的某第1延遲階段(Ai)傳 播，並在該第2週期內從該某第1延遲階段經由該第1延遲階 78 (請先聞讀背面之注意事項再填寫本頁) 1T- 經濟部中央榡準局員工消費合作社印裂 本紙張尺度通用中國国家標隼（CNS ) Λ4規格（210X 297公釐） 經濟部中央榇準局貝工消费合作社印製 酽4 3 2 6 7 Ο Β8 C8 D8 六、申請專利範圍 段傳播到第1輸出信號線(BO)， 各自的該複數個第1延遲階段具有： 第1充電電路(QP1/QP2)，其連接至第1電壓線(Vd)且在 該第2週期由該第1控制信號賦予能力，以變成回應於第1 信號線到下一延遲階段上的電位，用以提供電流路徑爲從 該第1電壓線到該第1輸出信號線的其中之一與到從先前延 遲階段來的第2信號線； 第1放電電路(QN1/QN2)，其連接至電位不同於該第1 電壓線的第2電壓線(接地線)且在該第1週期由該第1控制信 號賦予能力，以變成回應於從該先前的延遲階段之該第1 輸入信號線的其中之一與該第1信號線上的電位，用以提供 電流路徑爲從該第1輸出信號線的其中之一與該第2信號線 到該第2電壓線； 第2充電電路(QP3/QP4)，其連接至第1電壓線且在該第 1週期由該第1互補控制信號賦予能力，以變成回應於該輸 出信號線的該其中之一與從該先前的延遲階段來的該第2 信號線上的電位，用以提供電流路徑爲從該第1電壓線到至 該下一延遲階段之該第1信號線；及 第2放電電路(QN3/QN4)，其連接至該第2電壓線且在 第2週期由第1互補控制信號賦予能力，以變成回應於該第2 信號線至下一個延遲階段上的電位， 該時鐘信號產生電路尙包含第1單擊脈衝產生器 (27a)，其連接至第1輸出信號線以在第2週期內產生第1內部 時鐘脈衝(PS1)，其保持與初步時鐘信號的初步時鐘脈衝有 79 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） Γ 飆4 32 6 7 ο δ σο β 0〇 abcd 經濟部中央標準局爲工消費合作社印製 六、申請專利範圍 固定的相位關係。 2. 如申請專利範圍第1項所述之時鐘信號產生電 路，其中： 該第1充電電路具有第1串聯的第1場效應電晶體 (QP1/QP2) ’其分別具有一導電型(Ρ)的第1通道與選擇性地 供應該第1控制信號及該電位的第1閘極電極， 該第1放電電路具有第2串聯的第2場效應電晶體 (QN1/QN2)，其分別具有與該一導電型相反的另一導電型 (Ν)的第2通道與選擇性地供應該第1控制信號及該電位的 第2閘極電極， 該第2充電電路具有第3串聯的第3場效應電晶體 (QP3/QP4)，其分別具有該一導電型的第3通道與選擇性地 供應該第1互補控制信號及該電位的第3閘極電極，與 該第2放電電路具有第4串聯的第4場效應電晶體 (QN3/QN4)，其分別具有該另一導電型的第4通道與選擇性 地供應該第1互補控制信號及該電位的第4閘極電極。 3. 如申請專利範圍第1項所述之時鐘信號產生電 路’尙包含： 第2控制器(25b)，其回應於該初步時鐘信號以產生：第 2控制信號(CTL12)，其在該第1週期內從該第2位準改變至 該第1位準，而在該第2週期內從該第1位準改變至該第2位 準；第2互補控制信號(CTLB21)，其對於該第2控制信號而 互補地在該第1位準與該第2位準間改變；與第2輸入信號， 其在該第2週期內從該無效位準改變至該有效位準； 80 本纸張尺度適用中國國家標準（CNS ) A4規格U10X 297公H (請先閲讀背面之注項再填寫本頁) 訂 "! 經濟部中央標準局貝工消費合作社印策 Μ 326 7 Ο 六、申請專利範圍 第2延遲電路(26b)，其包含複數個第2延遲階段爲經由 第3信號傳送線與分別與第3信號傳送線配對的第4信號傳 送線而串聯連接’且回應於該第2輸入信號以將第3電位邊 緣信號在該第2週期內從第2延遲階段，其經第2輸入信號線 連接至該第2控制器，傳播向該複數個第2延遲階段的某第2 延遲階段，及在該第1週期內從該某第2延遲階段經該第2 延遲階段傳播到第2輸出信號線，各自的該複數個第2延遲 階段在電路結構上與該各自的該複數個第1延遲階段相 同； 第2單擊脈衝產生器(27b)，其連接至該第2輸出信號線 以在該第1週期內產生第2內部時鐘脈衝(PS2)，其保持與該 初步時鐘信號的該初步時鐘脈衝有另一固定的相位關係； 及 輸出電路(28)，其連接至該第1單擊脈衝產生器與該第2 單擊脈衝產生器，以從該第1內部時鐘脈衝與該第2內部時 鐘脈衝產生該內部時鐘信號(CLKin)。 4.如申請專利範圍第3項所述之時鐘信號產生電 路，其中： 該複數個第1延遲階段與該複數個第2延遲階段的其中 之一的該第1充電電路具有第1串聯的第1場效應電晶體 (QP1/QP2)，其分別具有一導電型(P)的第1通道，與第ip遇極 電極供選擇性地供應該第1控制信號(CTL11)及該第2控制 信號(CTL21)及該電位的其中之一， 該複數個第1延遲階段與該複數個第2延遲階段的其中 (請先閱讀背面之注意事項再填寫本頁) -訂. 本紙張尺度適用中國國家標準（CNS ) A4規格（公釐） 經濟部中央標準局員工消费合作社印裝 r P4 32 6 7 η 髮 ________ DS 六、申請專利範園 之一的該第1放電電路具有第2串聯的第2場效應電晶體 (QN1/QN2) ’其分別具有與該—導電型相反的另一導電型 的第2通道，與第2閘極電極供選擇性地供應該第〖控制信號 及該第2控制信號及該電位的其中之—， 該複數個第1延遲階段與該複數個第2延遲階段的其中 之的該第2充電電路具有第3串聯的第3場效應電晶體 (QP3/QP4) ’其分別具有該—導電型的第3通道，與第3閘極 電極供選擇性地供應該第1互補控制信號及該第2互補控制 信號及該電位的其中之一，及 該複數個第1延遲階段與該複數個第2延遲階段的其中 之一的該第2放電電路具有第4串聯的第4場效應電晶體 (QN3/QN4) ’其分別具有該另一導電型的第4通道，與第4 閘極電極供選擇性地供應該第1互補控制信號及該第2互補 控制號及該電位的其中之一。 5. 如申請專利範圍第4項所述之時鐘信號產生電 路，其中該一導電型與該另一導電型分別爲p型與n型。 6. 如申請專利範圍第1項所述之時鐘信號產生電 路’其中該第1充電電路及該第1放電電路在電流驅動能力 上分別與該第2充電電路及該第2放電電路不同。 7. 如申請專利範圍第6項所述之時鐘信號產生電 路，其中： 該第1充電電路係包含第1串聯的第1場效應電晶體 (QP1/QP2) ’其分別具有一導電型(P)的通道，其爲選擇性地 供應該第1控制信號(CTL11)及該電位；及第2串聯的該第1 82 (請先閱讀背面之注項再填寫本頁) -訂· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公ΙΠ 經济部t央標準局tM工消費合作社印製 A8 ΓP432R 7 π I 六、申請專利範圍 場效應電晶體(QP5/QP6)，其並聯於該第1串聯體而連接並 選擇性地供應該第1控制信號(CTL11)及該電位， 該第1放電電路係包含第3串聯的該第2場效應電晶體 (QN1/QN2)，其分別具有與該一導電型相反的另一導電型 (N)的通道，其爲選擇性地供應該第1控制信號(CTL11)及該 電位；及第4串聯的第2場效應電晶體（QN5/QN6)，其並聯 於該第3串聯體而連接並作爲第1負載電容器， 該第2充電電路係包含第5串聯的該第1場效應電晶體 (QP3/QP4)其爲選擇性地供應該第1互補控制信號 (CTLB11)及該電位；及第6串聯的該第1場效應電晶體 (QP7/QP8) ’其並聯於該第5串聯體而連接並作爲第2負載電 容器，及 該第2放電電路包含第7串聯的該第2場效應電晶體 (QN3/QN4)，其爲選擇性地供應該第1互補控制信號及該電 位；及第8串聯的該第2場效應電晶體(QN7/QN8)，其並聯 於該第7串聯體而連接並選擇性地供應該第1互補控制信號 及該電位。 8.如申請專利範圍第1項所述之時鐘信號產生電 路’其中各自的該複數個第1麵階段尙具有： 第3充電電路(QP9),其連接在該第1電壓線與該第1充 電電路(QP1/QP2)的第1中間節點之間，用以在該第1充電電 路關掉後調節該第i中間節點處的電荷到第1量； 第3放電電路(QN9)，其連接在該第2電壓線與該第1放 電電路(QN1/QN2)的第2中間節點之間’用以在該第1放電 ____83 __ 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 Γ. Γ4 3?—6 7。_益 _ 六、申請專利範圍 電路關掉後調節該第2中間節點處的電荷到第2量； 第4充電電路(QP10)，其連接在該第1電壓線與該第2充 電電路(QP3/QP4)的第3中間節點之間’用以在該第2充電電 路關掉後調節該第3中間節點處的電荷到該第1量；及 第4放電電路(QN10)，其連接在該第2電壓線與該第2 放電電路(QN3/QN4)的第4中間節點之間，用以在該第2放 電電路關掉後調節該第仲間節點處的電荷到第2量。 9. 如申請專利範圍第1項所述之時鐘信號產生電 路，其中該第1週期與該第2週期的至少一個是可變的。 10. 如申請專利範圍第1項所述之時鐘信號產生電 路，其中該第1週期與該第2週期均是可變的。 11. 如申請專利範圍第10項所述之時鐘信號產生電 路，其中該第1控制器(42a ; 45a ; 47a)在該第1輸入信號與 該第1控制信號間引進延遲時間，且該延遲時間是可變的。 12. 如申請專利範圍第11項所述之時鐘信號產生電 路，其中該第1控制器(42a)包含： 經濟部中央標準局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 正反電路(25c)，其回應於該初步時鐘信號以在其輸出 節點處產生該第1控制信號與在其另一輸出節點處產生該 第1互補控制信號； 可變延遲電路(44a)，其連接至該正反電路的該輸出節 點並引進可變的延遲時間； 延遲電路(25d) ’其連接至該可變延遲電路的輸出節點 並引進固定的延遲時間；及 AND閘(25e)，其具有輸入節點，其連接至該正反電路 _____84 本紙張尺度適用中國ϋ標準（CNS ) Λ4規格 經濟部中央標率局員工消費合作社印製 Γ P4 326 7 o gs8 六、申請專利範圍 的該輸出節點與該延遲電路的輸出節點以產生該輸入信 口 efe· , m， 該時鐘信號產生電路尙包含第2可變延遲電路，其連接 在該第1延遲電路與該第1單擊脈衝產生器之間以引進該可 變的延遲時間至該第2電位邊緣信號的傳播中。 13. 如申請專利範圍第11項所述之時鐘信號產生電 路，其中該第1控制器(45a ; 47a)包含： 正反電路(25c)，其回應於該初步時鐘信號以在其輸出 節點處產生該第1控制信號與在其另一輸出節點處產生該 第1互補控制信號； 可變延遲電路(46a)，其連接至該正反電路的該輸出節 點並引進可變的延遲時間； 邏輯閘(25e)，其具有輸入節點，其連接至該正反電路 的該輸出節點與該延遲電路的輸出節點以產生該輸入信 0]^ . TX 谎，及 控制器(46b ; 48a)，用以命令該具有可變的延遲時間量 的該可變延遲電路。 14. 如申請專利範圍第13項所述之時鐘信號產生電 路，其中該可變延遲電路(46a)包含： 第1邏輯閘極(46c)，其具有輸入節點連接至該正反電路 (25c)的該輸出節點； 第2邏輯閘極(46d)，其具有輸入節點連接至該第1邏輯 閘極的該輸出節點； 複數個電容器(46o-46v)，其並聯連接到該第2電源線， _85 _ 衣紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印裝 A8 Γ 14 32 6 7 0_m___ 六、申請專利範圍 及 複數個開關元件(46e-46m)，其連接在該複數個電容器 與該第1邏輯閘極的該輸出節點之間，並回應於該控制器的 命令信號(CTL41至CTL43)以選擇性地將該複數個電容器 連接至該第1邏輯閘極的該輸出節點。 15. 如申請專利範圍第13項所述之時鐘信號產生電 路，其中該延遲調節器(46b)係包含複數個保險絲暫存器 (46w至46y)以分別產生該命令信號(CTL41至CTL43)的命 令子信號，且各自的該複數個保險絲暫存器係包含：可斷 裂的保險絲元件(46za)，其連接至該第1電源線；互補電晶 體(46zb)，其連接在該可斷裂的保險絲元件與該第2電源線 之間，並回應於負載調節信號(EBL1)以將其輸出節點連接 至該可斷裂的保險絲元件；輸出反相器(46ζ<1)，其連接至該 互補電晶體的該輸出節點以產生該命令子信號的其中之 一；及放電電晶體(46zc)，其連接在該互補電晶體的該輸出 節點與該第2電源線之間，並回應於該命令子信號的其中之 一以提供電流路徑至該第2電源線。 16. 如申請專利範圍第13項所述之時鐘信號產生電 路，其中該延遲調節器(48a)係包含複數個正反電路(48b ; 4此；48d)，其回應於外部控制信號以產生該命令信號的命 令子信號。 17. 如申請專利範圍第3項所述之時鐘信號產生電 路，其中該第1控制器(25a)、該第1延遲電路(26a)與該第1 單擊脈衝產生器(27a)加上該第2控制器(25b)、該第2延遲電 _____86____ 本紙張尺度逍用中國囷家梂率（CNS ) A4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁) 訂 32 6 7 〇 A8 B8 C8 D8 經濟部令央標準局員工消費合作社印裳 六、申請專利範圍 路(26b)與該第2單擊脈衝產生器(27b)—起形成第1時鐘信 號產生子電路， 在電路配置上與該第1時鐘信號產生子電路相同的第2 時鐘信號產生子電路（61a/61b/62a/62b/63a/63b ; 72a/72b/74a/74b/75a/75b)尙包含在該時鐘信號產生電路 中，以將第3內部時鐘脈衝(PS5)及第4內部時鐘脈衝(PS6)， 其在相位上與該第1內部時鐘脈衝及該第2內部時鐘脈衝不 同，供應到該輸出電路(28)。 18. 如申請專利範圍第17項所述之時鐘信號產生電 路，尙包含第3時鐘信號產生子電路 (61c/61d/62C/62d/63c/63d)，其在電路配置上與該第1時鐘信 號產生子電路相同，並將第5內部時鐘脈衝(PS7)及第6內部 時鐘脈衝(PS8)，其在相位上與該第1內部時鐘脈衝、第2內 部時鐘脈衝、第3內部時鐘脈衝及該第4內部時鐘脈衝不 同，供應到該輸出電路。 19. 如申請專利範圍第17項所述之時鐘信號產生電 路，尙包含極性控制器(71)，其回應於該初步時鐘信號以將 第1極性控制信號(CTLIOa)、該第1極性控制信號的第1互補 信號(CTLIOc)、第2極性控制信號(CTLIOb)與該第2極性控 制信號的第2互補信號(CTLIOd)改變至有效準，其時間超過 該初步時鐘信號、該第1極性控制信號、該第1互補信號、 該第2極性控制信號與該第2互補信號分別供應至該第1時 鐘信號產生子電路的該第1控制器(25a) '該第1時鐘信號產 生子電路的該第2控制器(25b)、該第2時鐘信號產生子電路 87 (請先閱讀背面之注意事項再填寫本萸) 言 本紙伕尺度適用中國國家橾率{ CNS > A4洗格（210X297公釐) 經濟部中央標隼局貝工消費合作社印策 L rvo 「4 326 7 0 cs D8 六、申請專利範圍 的該第1控制器(72a)及該第2時鐘信號產生子電路的該第2 控制器(72b)的2個時鐘週期。 20. 如申請專利範圍第3項所述之時鐘信號產生電 路’其中該第1控制器(25a)、該第1延遲電路(26a)與該第1 單擊脈衝產生器(27a)形成第I時鐘信號產生子電路，而該第 2控制器(25b)、該第2延遲電路(26b)與該第2單擊脈衝產生 器(27b)形成第2時鐘信號產生子電路，選擇性地複製該第1 時鐘信號產生子電路與該第2時鐘信號產生子電路，以使該 時鐘信號產生電路再包含複數個第3時鐘信號產生子電路 (82a至82c)，該第1充電電路與該第1放電電路在電流驅動能 力上等於在該第1時鐘信號產生子電路與該第2時鐘信號產 生子電路中之該第2充電電路與該第2放電電路，而該第1 充電電路與該第1放電電路在電流驅動能力上不同於在該 複數個第3時鐘信號產生子電路中之該第2充電電路與該第 2放電電路。 21. 如申請專利範圍第9項所述之時鐘信號產生電 路，其中該第1延遲電路(26a)尙有至少一個第1負載電容器 (94)選擇性地連接至該第1充電電路與該第1放電電路的其 中之一。 22. 如申請專利範圍第21項所述之時鐘信號產生電 路，其中該第1負載電容器(94)在電容上是可變的。 23. 如申請專利範圍第10項所述之時鐘信號產生電 路，其中該第1延遲電路尙有第1負載電容器(舛的半邊)與第 2負載電容器(94的另外半邊)，其選擇性地分別連接至該第1 88 本紙張纽適用中國0家標芈(CNS )从胁（210X297公" ---------f------IT------^ I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印繁 A8 B8 ^. C8 L f Λ ^ ·： ^_58 ____ 六、申請專利範圍 路與該第1放電電路的其中之一及該第2充電電路與該第2 放電電路的其中之一。 24. 如申請專利範圍第23項所述之時鐘信號產生電 路，其中該第1負載電容器與該第2負載電容器是可變的。 25. 如申請專利範圍第1項所述之時鐘信號產生電 路，尙有開關電路(l〇〇a/l〇〇b)連接在用於該初步時鐘信號 (CLKex1)的信號線及該第1控制器(25a)之間，並回應於該第 1輸出信號線上之第2位準，以將該初步時鐘信號傳送至該 第i控制器。 26. 如申請專利範圍第10項所述之時鐘信號產生電 路，其中該第1控制器(l〇〇a)係包含：正反電路(110d)，其 回應於該初步時鐘信號以在其第1輸出節點處產生該第1控 制信號及在其第2輸出節點處產生該第1互補控制信號；延 遲電路(25d)，其連接至該第1輸出節點；與AND閘(25e)， 其連接至該延遲電路的輸出節點及該第2輸出節點以產生 第1輸入信號；且 該正反電路(1 l〇d)在該初步時鐘信號與該第1控制信號 之間引進第1延遲時間，及在該初步時鐘信號與該第1互補 控制信號之間引進第2延遲時間，且該第1延遲時間與該第2 延遲時間是可變的。 27·如申請專利範圍第26項所述之時鐘信號產生電 路，其中該正反電路係包含： 第1時鐘信號產生子電路，其具有第1輸入節點，其供 應該初步時鐘信號；第1中間節點(N100);與第1輸出節點， 89 (請先Μ讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家揉隼（CNS > ΑΑ洗格（210Χ297公釐） 「蓼4 32 6 7 ◦ g88 「蓼4 32 6 7 ◦ g88 M濟部中央標準局貝工消費合作社印裝 六、申請專利範圍 其用於輸出該第1控制信號； 第2時鐘信號產生子電路，其具有第2輸入節點，其供 應該初步時鐘信號；第2中間節點(N110);與第2輸出節點， 其用於輸出該第1互補控制信號； 第1並聯的電容器(110h)，其連接至該第2電源線； 第1並聯的開關電晶體(liof)，其連接在該第1並聯的電 容器與該第1中間節點之間，並回應於第1命令信號，以將 該第1並聯的電容器選擇性地連接至該第1中間節點； 第2並聯的電容器(110j)，其連接至該第2電源線； 第2並聯的開關電晶體(ll〇g)，其連接在該第2並聯的 電容器與該第2中間節點之間，並回應於第2命令信號，以 將該第2並聯的電容器選擇性地連接至該第2中間節點；及 延遲調節器(ll〇c)，用以產生該第i命令信號與該第2 命令信號。 28.如申請專利範圍第27項所述之時鐘信號產生電 路，其中該延遲調節器係包含複數個保險絲暫存器(ll〇k至 110p)，用以分別產生該命令信號的命令子信號(CTL100至 CTL103)，而各自的複數個保險絲暫存器包含：可斷裂的 保險絲元件(92e)，其連接至該第1電源線；互補電晶體 (92〇，其連接在該可斷裂的保險絲元件與該第2電源線之間 並回應於負載調節信號以將其輸出節點連接至該可斷裂的 保險絲元件；輸出反相器(92h)，其連接至該互補電晶體的 該輸出節點以產生該命令子信號的其中之一；與放電電晶 體(92g)，其連接在該互補電晶體的該輸出節點與該第2電源 ---------t------IT-------% (請先«讀背面之注意事項再填寫本頁) 90 __ 本紙乐尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 經濟部令央標率局貝工消費合作社印装 A8 B8 _「置43267〇_ pa______ 六、申請專利範圍 線之間並回應於該命令子信號的其中之一以提供到該第2 電源線之電流路徑。 29. 如申請專利範圍第3項所述之時鐘信號產生電 路，尙包含測試電路(130)以測量該初步時鐘信號與該內部 時鐘信號間之相位差異。 30. 如申請專利範圍第29項所述之時鐘信號產生電 路，其中該測試電路係包含： 可變延遲電路(130a/130b)，其回應於外部命令信號以 引進延遲時間至該內部時鐘信號的傳播中； 正反電路(130d)，其具有供應該初步時鐘信號的時鐘節 點及供應該內部時鐘信號以製造診斷信號的輸入節點；與 邏輯閘(l3〇c) ’其由該外部命令信號賦予能力以傳送該 內部時鐘信號至該正反電路的該輸入節點。 I I I I I m I I I (請先間讀背面之注意事項再填寫本頁) 91 本紙張尺度逋用中國國家橾準（CNS ) A4规格（210X297公釐）