TW432531B - Method of etching a polysilicon pattern - Google Patents

Method of etching a polysilicon pattern Download PDF

Info

Publication number
TW432531B
TW432531B TW085103184A TW85103184A TW432531B TW 432531 B TW432531 B TW 432531B TW 085103184 A TW085103184 A TW 085103184A TW 85103184 A TW85103184 A TW 85103184A TW 432531 B TW432531 B TW 432531B
Authority
TW
Taiwan
Prior art keywords
dielectric
etchant
layer
coating film
film
Prior art date
Application number
TW085103184A
Other languages
English (en)
Inventor
Scott A Bell
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of TW432531B publication Critical patent/TW432531B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

A7 B7 經濟部中央標準局—工消費合作社印製 五、 發明説明（ 3 ) 1 技 術 領 域 i 1 本 發 明 係 關 於 製 造 半 導 體 裝 置 之 方 法 1 其 中 多 曰 as 層係 1 I 經 蝕 刻 形 成 画 形 〇 本 發 明 對 於 蝕 刻 多 晶 矽 層 r 以 形 成 次半 I 請 1 1 徹 米 圖 形 特 別 有 用 〇 先 閱 1 I W. 景 技 術 背 τέ 1 1 之 1 結 合 超 大 型 積 體 之 高 密 度 及 效 能 逐 漸 升 高 之 m 求 對導 注 意 1 1 電 圖 形 需 要 對 應 的 改 變 > 其 被 認 為 傜 超 大 型 積 體 技 術 之最 項 1 填 需 要 之 方 面 之 一 0 超 大 型 積 體 半 導 髏 佈 線 之 高 密 度 需 求必 寫 裝 頁 1 須 有 具 有 在 導 電 線 間 之 最 小 空 隙 之 更 加 密 集 的 陣 列 〇 此問 1 題 對 於 製 造 具 次 徹 米 (s u b -ία i C r 〇 η )技 術 之 半 導 體 設 備 並不 1 1 易 解 決 9 特 別 是 對 於 具 次 半 徹 米 設 計 特 微 之 半 導 體 設 備。 1 i 依 據 傳 統 之 實 行 次 黴 米 印 刷 包 括 使 用 抗 反 射 塗 膜（ 訂 | ARC ) 使 攝 影 刻 印 術 (p h 〇 to 1 i t h ο ε r a p h i c )過程中因反射 1 I 造 成 之 凹 P 為 最 小 0 次 半 徹 米 印 刷 (如約0 .3 5微米之設計 1 ί I 待 歡 )- -般係使用i -線刻印技術進行， 通常i 線 光 阻 劑 ( 1 ! k i - 1 i n e P h 〇 to re si S t )俗施用於欲蝕刻之聚矽層上币 i有機 \ A R C配置於其間。 此類型之排列在半導體設備之製造中例 1 1 行 地 使 用 ， 恃 別 是 對 於 閘 極 電 極 之 形 成 0 1 1 閘 極 電 極 形 成 圖 案 中 形 成 之 典 型 叠 層 示 '於 圖 1中， 其 1 1 中 閘 極 氣 化 物 層 11 在 矽 基 材 10 上 形 成 且 聚 矽 層 12沈 積於 J 1 I 其 上 〇 為 了 形 成 具 有 次 半 微 米 尺 寸 之 多 晶 閘 極 電 極 f ARC 1 1 13 塗 佈 於 聚 矽 層 12上 * 且 光 阻 光 罩 (p h 〇 to re si s t 1 as k)圖 1 案 1 4 在 之 ARC上形每 ί並具有開口 1 5 〇 — •般币 Ϊ言， 使用 !第一 1 1 種 蝕 刻 劑 刻 ARC , 且ί! ί用第二種蝕刻劑蝕刻聚矽層。 ! 1 本紙張尺度適用中國國家標準（CN’S ) A4規格（210X 297公釐） 3 酽4 3p 5 3 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（4 ) 1 Γ 妖 /VV1» 而 ， 姓 刻 後 « 半 導 體 基 材 之 活 化 m 中 沿 著 聚 矽 線 之 1 邊 緣 産 生 凹 痕 0 凹 痕 向 題 藉 由 降 低 可 得 半 導 體 設 備 之 可 靠 1 1 I 度 之 深 凹 點 (d e e P Ρ ί t S )顯現。 请 1 1 據 此 t 刻 複 合 物 之 方 法 所 需 者 包 括 基 材 上 聚 矽 及 先 閱 讀 1 ] I ARC之連绩層， 凹痕。 而沒有伴隨沿著蝕刻之聚矽圔形之基材的 背 之 注 意 意 ! 1 [ 明 掲 示 項 再 填 寫 本 頁 ''w· 1 本 發 明 之 巨 的 % 依 有 效 之 方 式 > 經 由 蝕 刻 包 括 聚 矽 層 f % ί 上 之 ARC之複合崔而製造半導體裝置之方法。 [ 1 I 本發明之 巨 的 傜 藉 由 蝕 刻 聚 矽 層 以 形 成 閛 極 電 極 而 1 ! 沒 有 伴 隨 之 相 鄰 聚 矽 閘 極 電 極 之 邊 緣 下 面 基 材 之 凹 痕 » 而 1 1 製 造 具 次 半 撤 米 技 術 之 半 導 體 裝 置 之 方 法 0 訂 1 本 發 明 之 額 外 百 的 9 優 點 及 其 他 特 點 部 份 將 於 下 列 之 I ! 敘 述 中 陳 述 » 且 部 份 對 於 熟 習 本 技 術 者 於 下 列 審 査 時 將 變 1 Ι 得 顯 而 易 見 r 或 可 習 白 本 發 明 之 實 行 〇 本 發 明 之 巨 的 及 梭 1 1 點 可 由 附 颶 之 申 請 專 利 範 圍 中 待 別 指 示 者 了 解 及 得 到 0 Ί I 依 據 本 發 明 ， 前 述 及 其 他 之 百 的 係 經 由 製 造 半 導 髏 設 1 ! 備 之 方 法 部 份 達 成 ， 此 方 法 包 括 : 蝕 刻 包 括 電 介 質 底 層 * 1 i 電 介 質 底 層 上 之 聚 矽 層 ί 及 聚 矽 層 上 之 電 介 質 塗 膜 之 複 合 1 物 y 此 方 法 包 括 以 第 一 種 蝕 刻 劑 移 除 部 份 之 電 介 質 塗 膜 i I ， 形 成 包 括 聚 矽 層 上 之 側 壁 之 電 介 質 圖 案 t 因 此 在 電 介 質 1 圖 形 之 至 少 一 側 壁 上 及 聚 矽 層 上 形 成 鈍 化 塗 膜 以 第 二 種 1 I 蝕 刻 劑 各 向 異 性 蝕 刻 鈍 化 塗 膜 使 一 部 份 聚 矽 層 曝 露 i 在 1 i 電 介 質 _ 形 之 至 少 部 份 側 壁 上 留 下 — 部 份 鈍 化 塗 膜 且 以 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） 432531 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（ 5 ) 1, 第 三 種 蝕 刻 劑 蝕 刻 聚 矽 層 > 形 成 聚 矽 圖 形 0 1 1 本 發 明 之 另 — 待 點 為 製 造 半 導 體 裝 置 之 方 法 t 此 方 法 1 包 括 : 沈 積 電 介 質 底 層 使 一 層 聚 矽 沈 積 於 電 介 質 底 層 上 I 請 I | 1 在 聚 矽 層 上 形 成 電 介 質 塗 膜 t 以 第 * 種 蝕 刻 劑 移 除 _* 部 先 閱 1 I 1 1 份 之 電 介 質 塗 膜 t 在 聚 矽 層 上 形 成 包 括 刨 壁 之 電 介 質 圖 形 背 1¾ 1 I 之 1 ， 因 此 在 電 介 質 圖 形 之 至 少 側 壁 上 及 聚 矽 層 上 形 成 含 鈍 意 1 孝 1 化 聚 合 物 之 塗 膜 9 以 第 二 種 蝕 刻 劑 各 向 異 性 蝕 刻 鈍 化 層 1 項 再 1 4 使 部 份 聚 矽 層 曝 露 f 在 電 介 質 圖 形 之 至 少 ™- 刨 壁 上 留 下 寫 jL %- 頁 ί 部 份 之 鈍 化 塗 膜 i 及 以 第 三 種 蝕 刻 劑 蝕 刻 聚 矽 層 t 形 成 •«W- V 1 圃 形 0 I 1 本 發 明 之 又 — 恃 點 刻' 包 括 電 介 質 底 暦 > 電 介 質 底 1 i 層 上 之 聚 矽 層 ， 及 聚 矽 層 上 之 電 介 質 塗 膜 之 複 合 物 之 方 法 訂 | » 此 方 法 包 括 ： 以 第 一 種 蝕 刻 劑 移 除 部 份 電 介 質 塗 膜 t 在 1 I 聚 矽 層 上 形 成 包 括 側 居 之 電 介 質 圖 形 » 因 此 在 電 介 質 圖 形 1 1 I 或 聚 矽 層 上 並 未 形 成 鈍 化 塗 膜 5 及 以 第 二 種 蝕 刻 劑 蝕 刻 聚 1 i 矽 層 t 形 成 聚 矽 _ 形 r 因 此 當 蝕 刻 聚 矽 層 時 > 在 蝕 刻 之 rTi 矣 1 介 質 圖 案 之 刨 壁 上 形 成 鈍 化 層 〇 1 i 本 發 明 之 額 外 巨 的 及 優 點 由 下 列 詳 細 敘 述 > 對 於 熟 習 1 i 本 技 術 者 將 變 得·顯 而 易 見 的 t 其 中 僅 簡 早 的 藉 由 欲 用 於 -=!=* 兀 1 1 成 本 發 明 之 最 佳 模 式 之 說 明 * 顯 示 及 敘 述 本 發 明 之 較 佳 1 1 ί 施 例 0 如 將 可 了 解 者 1 本 發 明 可 有 其 他 及 不 1〇! 之 實 施 例 1 且 其 許 多 細 節 可 以 依 各 種 明 顯 的 細 百 改 良 f 全 部 均 不 脱 離 1 1 本 發 明 之 範 圍 0 據 此 I 附 圖 及 説 明 均 視 同 閫 述 ) 並 非 當 作 1 1 限 制 0 1 ί 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 f ¢4 325 3 1 A? B7五、發明説明（6 ) 阔式之簡要説明 圖1概略地描述閘極電檯蝕刻前，複合物叠層之剖面 圖。 圖2A-2C概略的描述依本發明之實施例之依序蝕刻步 驟。 圖3A-3C概略地描述依本發明S —實施例之依序蝕刻 步驟。 發明夕説明 本發明提出且解決製造具有最小設計持徵，如次半撤 米設計特點之半導體設備時，在鄰近經蝕刻之聚矽閘極踅 ' 極基材之活化區中發生之凹痕（p i t U n s )問題。在陳述凹 痕問題之前，經歴密集地研究以决定問題之成因，此成因 自鄰近經蝕刻之聚矽閘極電極邊緣之基材中僅存之深凹點 (deep Pits)並無法顯明。起初，針對硬體或製程異常檢 査導致凹痕之蝕刻步驟；然而，並未發現此種異常。然而 ,經測定活化區之主體並没有凹痕，且因此，配置上出現 之凹痕現象更甚於可歸因於對氧化物選擇性之一般損耗。 導致此種凹痕使用之單一室蝕刻步驟針對氧基氮化矽（ S ί 0 N ) A R C列於下表1中。 I - I ^^^1 I Jn^i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（noxw?公釐） 6 P4325 3 1 五、發明説明（7 ) 表1 經濟部中央標準局員工消費合作杜印製 參 數 S i 0 N 蝕刻 主要蝕刻 過蝕刻 壓力 tmT) 20 75 80 功率 (W) 250 175 150 B場 (G) V 100 30 30 SFe 流(S C C HI ) 25 --- ――- HB r 流(seem) — 88 45 C 1 2 流(seem) 25 18 --- He -0 2 流（s c c in) 5 — 5 時間 (sec) 20 EP(〜45)+10% 50 ---------沪I — (請先鬩讀背面之注意事項再填寫本頁)
S^T 起初之實驗傜在單一室中進行，其中蝕刻包括SiOH A R C之複合物。改變S i 0 N蝕刻時間及主要蝕刻終點以下之 時間，同時固定如表1中可前列之其他參數。結果記錄於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7 3 5 2 3 4 f Λ 7 Β 8 /\明 説 。 明中 發2 、 表 五 表
主要蝕刻終點經 過之時間（sec) S i 0 N蝕刻時間（s e c ) 15 20 25 0 P N N 5 \·· N 10 P P P 15 20 P P P (請"閱讀背面之注意事項再填商本頁) ^ 、訂 經濟部中央標準局員工消費合作社印製 痕 凹 現 發 先 首 ο 察 觀 的 多 詳 行 進 可 果 結 痕之 凹錄 現記 發中 Η 於 基 次的 其外 〇 意 加偽 增為 的 認 顯被 明其 中 ， 間向 時傾 之之 加痕 增凹 後加 過增 點間 終 時 在刻 向蝕 傾ON 的S1 痕低 凹降 大 愈 性 bb Fefl 可 之 R A 物 信 化 相氣 初極 起閘 為襲 因侵 刻 蝕 面 界 物 化 氣 / 聚 近 接 愈 驟 步 刻 'T* 低 降 間 時 刻 蝕 C A 當 為 因 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 8 Γ»4 32 5 3 Ί Α7 Β7 五、發明説明（9 ) 時，主要蝕刻步驟之全部時間增加，第二種觀察轉移成增 加主要蝕刻步驟之曝露時間（與過終點後之時間無關），將 增加凹痕。 進行另一糸列之實驗测試，其中以單一及雙重室蝕刻 具有及不具有SiOH ARC之膠片。結果列於表3中。 表3 膠片種類 S i ON ? 製程 凹痕 積體 曰 疋 1室 大 積體 否 1室 輕 構形測試 是 1室 重 構形測試 否 1室 無 構形測試 是 2室 重 r. 構形測試 否 2室 輕 一室製程 25 SFei/25 CU/5 He-〇2mT/ 2 5 0 W/100 G / 1 5 ^ 2 0 sec" 88 HBr/18 C12/75 mT/175 W/30 G/EP+20 sec (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央榇準局負工消費合作社印裝 本紙張尺度適用中國國家標隼（CNS ) /U規格（210X 297公廣） 9 經濟部中央標準局員工消費合作杜印製 r P4 32 5 3 1 at B7 五、發明説明（10 ) 45 HBr/5 He-〇2/80 nT/150 W/30 G/50 sec +15 sec w/o SiOH, 20 sec w/SiOH 二室製程 61 CHF3/IO 0 2 / 3 0 jn T / 5 5 0 W/20 G/15 see 43 CF4/8 Ο2/25 raT/75 W/0 G/20 sec 88 HBr/18 C12/75 mT/175 '4/30 G/EP + 20 sec 45 HBr/5 He-〇2/80 mT/150 W/30 G/50 sec 表3中所列進行之實驗中，使用低於終點2 0秒以下之 最差情況”之條件使凹痕擴大。基於此結果，明顯的是無 關於使用之製程，Si ON ARC層之存在大大的提升凹痕之傾 向。顯然的是，二室製程無法消除或降低Si OH ARC薄膜之 作用。因為聚矽蝕刻對一及二室製程二者偽共有時，結論 為凹痕問題由主要聚矽蝕刻製程及ARC間之交互作用産生 。因為聚矽過蝕刻步驟駸重的鈍化，主要蝕刻步驟明顯的 與SiON ARC交互作用。 曽發現相信何者為凹痕問題之來源，卽，主要聚矽蝕 刻與ARC之交互作用，再進行實驗以顯現凹痕問題之解答， 卽，蝕刻包括聚矽層上之ARC之複合物，而不會伴隨基材 底部活化區中之凹痕之方法。實驗性測試傺使用表1中所 示之製程，改變主要蝕刻進行。HB「+ Cl2流動設定為10b s c c m。所有的晶圓接受主要蝕刻至終點加2 0秒，以使凹痕 擴大且協肋bb較。在J E 0L傾斜-S E Μ上進行檢視，凹痕之程 序自0至1 0評等，1 0為最差者。使用構形測試晶圓（
Topography tert wafers)。結果列於表4中。 本紙張尺度適用中國國家標準[CNS ) A4规格（210 X 297公釐) ί 裝 "訂 .·" (請先閱讀背面之注意事項再填寫本頁) r 14 32 5 3 1 A7 B7 五、發明説明（1 1 ) 表4 操作 壓力 (mT) 功率 (W) B場 (G) HBr/C 1 2 比 H e ~ 0 2 (seem) 凹痕 程度 1 75 175 15 9.6 5 0 2 100 150 15 9.6 0 5 3 100 150 30 V ' 3,2 5 0 4 75 150 15 3.2 0 2 5 75 150 30 9.6 0 6 6 100 175 30 3.2 0 10 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局負工消费合作社印製 基於表4中所列之結果，結論為He-〇2流動對凹痕具有 最大的影_饗，即，增加He-〇2流動使凹痕之傾向降低。增 加其他的參數將增加凹痕之傾向，功率為最明顯者。所觀 察到的增加He-〇2之正效應支持ARC與主要聚蝕刻製程交互 作用之敘述。藉由增加fie-〇2於製程中，ARC側壁上之鈍化 1稍撤增加，且交互作用之機會降低。 使用二室製程，利用用於得到表3中所列結果之參數， 本紙張度適用中國國家標準（CNS ) A4規格（210X297公釐) 7] F4 32 5 3 1 A 7 B7 經濟部中央標準局一一貝工消費合作社印製 五、 發明説明（ 1 ί ) 1 再 進 行 實 驗 性 測 試 9 即 1 1 S ί ON蝕 刻 (c h B)： 6 1 CHP 3/10 0 2 / 3 0 IH T/550 W/20 1 1 G/ 15 s e c ； ! 請 ( I 聚 合 物 清 除 (C h Β) ： 43 CF4/8 0 2 / 2 5 m T/75 U/0 先 間 1 I 讀 1 1 G/20 sec； 背 1¾ I | 之 1 主 要 聚 η 刻 (c h C) * 88 HBr / 1 8 C 1 2/75 II iT/ 175 30 意 i 奉 i G/至 E P +可變之時間; 項 再 1 填 聚 過 蝕 刻 (c h Ο ： 45 HBr /5 He - 〇2 /80 m T / 1 50 W/30 寫 太 裝 頁 1 G/50 s e c 〇 1 S 1 ON ARC蝕 刻 步 驟 後 使用 聚合物 消 除步 驟 0 鈍 化 聚 合 1 1 物 類 塗 膜 之 形 成 對 於 後 缠 之聚 矽蝕刻 步 驟産 生 負 面 之 m I 1 1 如 經 由 降 低 表 面 構 形 (t 0 P 0 g r a p h y ) 之 均勻 度 般 0 超 過 主 訂 1 要 刻 終 點 之 時 間 白 0改變至2 1秒。結果如下： 1 1 0秒 無 凹 痕 1 1 I 11 秒 ： 輕 度 凹 痕 f 1 21 秒 嚴 重 凹 痕 Ί 結 果 顙 示 經 由 一 室 製 程得 到明確 的 改善 其 中 终 點 超 1 1 過 0秒後發生凹痕。 然而， 製程之餘裕變成小得危險。 實 1 i 驗 性 的 研 究 進 —* 步 的 顯 不 當使 用以氣 化 煙為 主 之 蝕 刻 劑 形 I [ 成 之 鈍 化 塗 膜 形 成 之 期 望 結果 。據此 f 以二 室 製 程 為 主 進 1 1 1 行 額 外 之 實 驗 ， 但 刪 除 聚 合物 清除步 驟 。製 程 條 件 及 凹 痕 1 1 在 主 要 蝕 刻 點 以 上 之 時 間 函數 如下： 1 Si ON蝕 刻 (c h β) 6 1 CHF 3/10 0 2 / 3 0 m T/ 550 y/2〇 1 1 G/ 2 0 s e c I 1 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1 Ο 夢4 325 3 1 Λ7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（l3 ) 主要聚蝕刻（ch C): 88 ΗΒ「/1δ C12/75 mT/175 tf/30 G /至E P +可變之時間 聚過独刻（ch C): 45 HBr*/5 He-〇2/30 inT/150 W/30 G/5 0 sec 〇秒：無凹痕 10秒：無凹痕 20秒：輕度凹痕 上面之結果顯示雖然在超過終點20秒時發生輕度凹痕 ，但製程之餘裕可經由去除聚合物淸除步琛明顯的擴大。 然而，此製程之缺點為主要之聚矽鈾刻.受其表面上含聚合 物之鈍化塗'膜負面的影蜜。 因此，實驗研究建議在A R C及主要聚矽蝕刻間發生無 法預期之反應，此交互作用可藉由對ARC使用適當的蝕刻 劑，有目的地形成聚合物型鈍化塗膜防止。然而，此聚合 物型鈍化塗膜對主要的聚矽蝕刻産生不利的影響。 依據本發明，蝕刻劑偽針對蝕刻ARC及聚矽層策略性 的選擇，以防止活化區中之凹痕。本發明之第一實施例中 ,電介質塗膜係使用不會沈積聚合物塗料之蝕刻配方蝕刻 。此蝕刻配方除了気及氣以外，可以包含例如，S F 6及氛 。接著，使用不會在蝕刻之電介質圖形之至少之側壁上導 致形成鈍化塗膜之蝕刻配方蝕刻聚矽層，因此當蝕刻聚矽 層時，可避免聚矽蝕刻劑與電介質塗膜交互作用。此種第 二蝕刻劑可包括鹵化，如HB「、及額外包含之成份，如CL2 ,He及〇2。He及〇2流為己知可用的，其可經最佳化，以達 13 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（210X 297公釐） 裝-- (請先閱讀背面之注意事項再填寫本頁) ΓΡ4 32 5 3 1 經濟部中央標準局貝工消費合作社印製
五、 發明説明（ 1 4 \ ) Γ 到 所 需 厚 度 之 鈍 化 塗 膜 即 H e 及 0 2 流 增 加 1 則 鈍 化 塗 膜 之 厚 1 度 增 加 〇 1 1 ! 第 __. 實 施 例 於 圖 2A -2C中概略顯示， 其中與圖1 中 之 恃 [ 請 1 徵 相 似 之 待 m 帶 有 相 同 之 參 考 數 字 0 如 圖2 /> 中 所 示 ， 先 閱 1 1 f 1 | AR C 13 首 先 以 不 曰 導 致 聚 合 物 型 塗 膜 沈 積 之 蝕 刻 劑 (如 面 1 I 之 1 SF 6/ C 1 2 / H e -C 2 ) 蝕 刻 0 此 蝕 刻 劑 俗 經 選 擇 以 防 止 阻 礙 後 注 意 ! I 1 續 聚 矽 層 蝕 刻 之 聚 合 物 型 塗 膜 之 已 知 不 期 望 之 形 成 ΰ 不 希 項 再 ! 填 望 形 成 之 含 聚 合 物 塗 膜 為 使 用 複 雜 之 清 除 步 驟 所 需 之 待 定 寫 本 -ΧΓ 袈 | 含 烴 蝕 刻 剽 發 生 之 已 知 問 題 0 例 如 » Μ Ch e η g等人於1 995 貝 1 1 I 年 7月於國際半導體（S e mi C 0 n c U C t 0 Γ In t e r η at i 〇 n d )第 1 1 185 - 18 7頁中之μ 後 蝕 刻 殘 留 物 清 除 之 下 流 動 電 漿 製 程 »1 0 1 I 論 及 圖 2B t 聚 矽 層 1 2再 以 聚 矽 蝕 刻 m » 如 HB r / C I 2 / 訂 1 He -0 2独刻， 其導致蝕刻電介質圏形劑側壁上， 及當蝕刻 1 I 聚 矽 層 12時 聚 矽 層 1 2之 側 壁 上 鈍 化 塗 膜 之 沈 積 0 鈍 化 塗 膜 1 1 20 避 免 聚 矽 蝕 刻 劑 與 電 介 質 圖 案 之 交 互 作 用 〇 如 圖 2C中 所 1 1 么 示 蝕 刻 繼 m 至 終 點 〇 Ί 1 本 發 明 之 第 二 實 施 例 中 > 電 介 質 塗 膜 之 起 初 蝕 刻 偽 以 ί 1 經 選 擇 以 形 成 鈍 化 層 之 蝕 刻 配 方 進 行 0 妖 而 > AR C蝕刻後 1 1 % 使 用 各 向 異 性 清 除 步 驟 〇 各 向 異 性 聚 合 物 清 除 步 驟 偽 經 1 設 計 t 以 留 下 及 /或包封形尽 ί圖形之ARC 側 壁 上 之 聚 合 物 鈍 1 | 化 塗 膜 t 同 時 聚 矽 層 之 表 面 移 除 鈍 化 層 0 為 達 此 a 的 » I 使 用 SF 6 / C 1 2 / He -0 2 〇 依表5使 用 此 室 製 程 進 行 測 試 0 f Γ 1 I I 本紙張尺度適用中國國家標準（CN'S ) A4規格（210X 297公釐） 14 Γ *4325 3 1 at Β7五、發明説明（IS ) 表5 S i 0 N 蝕刻（c h B ) ·· 61 CHFa/lO 02/30 mT/550 W/20 G/20 sec 聚合物清除（c h C ): 25 SFe/25 C 1 2/5 He-〇2/20 aiT/ 250 W/100 G/10 sec 主要聚蝕刻（c h C ): V 88 HBr/18 CI2/75 mT/l7 5; W/30 G/至 EP 聚過蝕刻（c h C ): 45 HBr/5 He-〇2/80 hi T / 1 5 0 W/30 G/50 sec (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
表5中所列之二室製程之待徽為卽使超過终點20秒後 亦沒有凹痕。發現之額外優點為SF6 Μ 12在高速下蝕刻聚 矽，因此使主要蝕刻時間變短，因而改善全製程之效率。 再者，隨箸主蝕刻次數增加，降低凹點之傾向。 再進行進一步之實驗，以評定在蝕刻A R C圖形之至少 側壁上形成有機及/或無機鈍化塗膜，接箸，各向異性地 蝕刻所得之鈍化塗膜，使底層聚矽曝露，同時在蝕刻ARC 圖形之側壁上留下一部份鈍化塗膜，且較好偽包封此A R C 圖形。積體區分成8痼三晶圖（WAFER)區，其於五天内處理 。所有區域均經檢視，且發現並無凹痕。 本纸張尺度適用中國國家標率（CNS ) Λ4規格（210 X 297公釐） ]R 「置4 32 5 3 彳 A7 ^ B7 經濟部中央標隼局員工消費合作社印製 五、 發明説明（ 1 6 ) I 因 此 1 依 據 本 發 明 之 —· 實 施 例 ,沿 著 閘極 電 極 邊線 之 1 1, 活 化 區 中 的 凹 痕 偽 is 由 適 當 地 選 擇 A R C蝕刻劑克服， 以防 1 1 止 鈍 化 塗 膜 之 形 成 0 聚 矽 層 蝕 刻 時 ,使 用 在蝕 刻 之 電介 質 I 請 1 \ [St 圖 形 侧 壁 上 形 成 鈍 化 塗 膜 之 蝕 刻 劑 ,再 進 行蝕 刻 以 蝕刻 聚 先 閱 ] | 讀 I I 矽 層 0 本 發 明 之 另 _， 實 施 例 中 1 沿 箸閘 極 電極 邊 緣 之活 化 背 1 I 之 1 電 中 之 凹 痕 偽 藉 由 適 當 的 選 擇 ARC蝕刻劑， 有目的地形成 注 黄 ! 筆 1 鈍 化 塗 膜 1 接 箸 各 向 異 性 的 蝕 刻 Μ 化塗 膜 ，使 聚 矽 層曝 露 項 再 1 填 同 時 在 蝕 刻 ARC之至少側壁上留下- -部份鈍化塗膜， 以防 寫 本 裝 | 止 與 主 要 聚 矽 蝕 刻 交 互 作 用 * 較 好 包封 此 蝕刻 之 ARC圖案 i I ! 克 服 〇 第 二 實 施 例 中 9 選 擇 第 __- 種 ARC蝕刻劑有計劃地沈 1 1 積 鈍 化 塗 膜 * 如 以 Μ 化 之 烴 為 主 之 蝕刻 劑 ，柄 如 C F 3 / 0 2 0 1 ! 聚 合 物 型 鈍 化 塗 膜 在 蝕 刻 之 A R C圖形之至少一側邊上形成， 訂 1 因 此 防 止 ARC與後續之聚矽蝕刻交互作用。 然而， 因為聚 1 I 矽 上 之 鈍 化 塗 膜 對 聚 矽 層 上 之 蝕 刻 産生 負 面之 影 響 ,因 此 1 1 1 進 行 各 向 異 性 蝕 刻 t 自 聚 fi夕 層 之 表 面移 除 鈍化 塗 膜 ,在 蝕 1 1 刻 ARC圖形之至少- -側邊上留下- -部份鈍化塗膜 κ 1 各 向 異 性 蝕 刻 為 習 知 之 技 術 ， 且可 使 用任 一 適 合之 蝕 1 1 刻 配 方 及 適 當 的 條 件 0 然 而 j 較 好 像使 用 不會 産 生 鈍化 塗 i 1 膜 之 各 向 異 性 蝕 刻 配 方 » 因 此 解 明 白須 對 使聚 矽 層 曝露 之 1 I 巨 的 産 生 反 保 護 作 用 0 包 括 S F 6 / C 1 2/He -0 2之各向異性蝕 \ 1 | 刻 配 方 發 現 係 令 人 滿 意 的 〇 ! I 各 向 異 性 蝕 刻 後 » 使 用 主 要 之 聚矽 蝕 刻及 過 蝕 刻， U< 1 一 般 方 式 進 行 處 理 0 例 如 t 可 使 用 HBr/ C 1 2當作主要聚矽 1 1 蝕 刻 及 HB r / He -0 2當作過蝕刻。 1 1 本纸張尺度適用中國國家標準（CNS ) A4说格（2丨0'乂297公f ) 1 a Γ *4 32 5 3 7 A7 經濟部中央標準局工消費合作社印製 五、 發明説明（1 7 ) 1 本 發 明 進 行 之 過 程 中 在 傳 説 之 厚 度 下 依 傳 統 之 方 式 1 1 使 用 且 沈 積 傳 統 之 ARC材料c 例如， ARC層 一 般 包 括 氣 化 矽 1 ! ， 氮 化 矽 » 氧 基 氮 化 砂 » Μ 化 鈦 或 氣 基 気 化 钛 ARCs 施 加 1 請 } ] 至 適 的 功 能 性 厚 度 > 如 逹 到 約 1 1 00 A t 巨 以 如 化 學 Μ 氣 先 閱 1 I 讀 1 | 沈 積 或 物 理 蒸 氣 沈 積 之 此 種 技 術 沈 積 0 在 進 行 本 發 明 第 二 背 ΐέ 1 Ϊ 之 實 施 例 之 過 程 中 > 可 使 用 任 一 可 形 成 鈍 化 塗 膜 之 ARC蝕刻 ;主 意 1 事 1 劑 0 較 佳 地 9 AR C蝕刻劑包括氟化烴， 如CHF 3 / 0 2 0 項 再 I 4 效 率 及 A R C與聚矽蝕刻劑間作用消除之可見的改善使 寫 太 裝 I 本 發 明 霣 施 例 之 障 用 擴 大 到 除 了 使 閘 極 電 極 形 成 圖 形 以 頁 ·>_« 1 1 外 之 半 導 體 設 備 製 造 中 之 各 種 相 〇 因 此 9 本 發 明 通 常 可 月j ! 1 於 在 無 電 介 質 層 下 使 形 成 圖 形 (如於製造相中） 其 中 電 介 f 1 質 層 傜 用 作 硬 光 罩 t 以 蝕 刻 底 下 之 聚 矽 磨 0 此 情 形 中 相 訂 ! 較 於 ARC , 電介質物質傜在適當之厚度下形成， 功能如同 1 I 光 罩 著 0 1 I 依 據 本 發 明 4 光 阻 光 罩 圖 形 係 在 電 介 質 塗 膜 上 形 成 1 1 ! 乂 1 且 部 份 電 介 質 塗 膜 的 第 一 種 蝕 刻 劑 移 除 » 形 成 向 下 延 伸 至 底 下 聚 矽 層 ♦ 且 位 於 其 上 之 電 介 質 圖 形 0 於 實 施 例 中 t 第 1 1 一 種 蝕 刻 劑 經 m 擇 t 因 此 不 Θ 形 成 鈍 化 塗 膜 〇 電 介 質 圖 形 1 1 独 刻 後 ) 聚 矽 層 以 經 過 選 擇 於 蝕 刻 聚 矽 層 時 * 在 經 蝕 刻 之 1 ! 電 介 質 圖 形 側 壁 上 形 成 鈍 化 塗 膜 之 蝕 刻 劑 餽 刻 t 因 此 避 免 ί I 聚 矽 蝕 刻 劑 與 電 介 質 物 質 交 互 作 用 0 本 發 明 之 另 一 實 施 例 1 1 中 1 第 一 種 蝕 刻 劑 偽 經 選 擇 9 因 此 在 蝕 刻 之 電 介 質 ΙΞΙ 圖 形 1 少 一 側 壁 上 (且較好偽包封此独刻之電介質圖形） 及 聚 矽 層 1 1 上 形 成 聚 合 物 型 鈍 化 塗 膜 〇 以 第 二 種 蝕 刻 劑 進 行 各 向 異 性 1 1 本紙張尺度適用t國國家標隼（CNS ) Λ4規格（210X 297公釐） 17 F4325 3 1 a7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（ 1 8 ) 1 蝕 刻 * 移 除 —1 部 份 之 鈍 化 塗 膜 % 使 一 部 份 聚 矽 層 曝 露 * 留 1 I 下 以 鈍 化 塗 膜 保 護 之 電 介 質 圖 形 因 此 避 免 後 續 之 聚 矽 蝕 1 1 刻 配 方 與 電 介 質 物 質 交 互 作 用 〇 因 此 9 本 發 明 並 未 限 於 閘 ! 請 1 I 極 電 極 之 形 成 » 其 較 佳 偽 利 用 在 多 層 之 半 導 ami m 設 備 第 一 層 先 閱 1 I 以 上 之 層 上 使 多 晶 層 形 成 圖 案 〇 ή 背 ιέ 1 I 之 1 本 發 明 之 第 二 實 施 例 % 針 對 圖 3Λ -3C説明， 其中相似 意 1 事 1 之 元 件 帶 有 相 同 之 參 考 數 字 〇 起 初 之 電 介 質 層 1 1 (- -般當 項 1 填 作 閘 極 氧 化 物 )於半導體基材上形成， 且聚矽及ARC 層 13依 寫 本 裝 | 序 在 其 上 形 成 0 形 成 圖 案 之 光 罩 14在 ARC 13上 形 成 > 其 像 頁 1 1 以 適 當 之 蝕 刻 劑 蝕 刻 t 該 蝕 刻 劑 較 好 為 氣 化 烴 如 CH F 3 / i 1 〇2 » 因 此 在 聚 矽 層 上 形 成 聚 合 物 型 鈍 化 塗 膜 3 1 t 且 田 作 ϋ 1 1 刻 之 ARC圃形之倒壁。 如圖3B中所示， 進行各向異性蝕刻， 訂 i 在 32 處 白 聚 δ夕 層 12 之 表 面 移 除 聚 合 物 型 鈍 化 塗 膜 30 j 在 1 | ARC側壁上留下鈍化塗膜。 各向異性蝕刻可使用SFs /C 1 2 / ! ! He -0 2進行c· 可使用NF3 以 代 替 C 1 2 〇 1 ί 矣卜 如 面 3C 中 所 示 ) 使 用 — 般 之 聚 矽 蝕 刻 劑 (如Η B r / 1 Cl 2 ) 蝕 刻 聚 矽 層 12 0 ARC 13 之 至 少 一 倒 壁 上 聚 合 物 塗 膜 1 ί 30 之 形 成 可 避 免 ARC 1 3與 主 要 之 聚 矽 蝕 刻 之 交 互 作 用 y 因 1 1 此 防 止 蝕 刻 之 聚 矽 圓 形 侧 表 面 處 之 活 化 -區 中 之 凹 痕 0 I ί 本 發 明 於 半 導 體 裝 置 之 製 造 中 各 種 相 之 過 程 中 較 善 利 1 I 用 者 包 含 在 上 部 形 成 閘 極 電 極 以 及 蝕 刻 聚 矽 圔 形 0 進 行 本 1 1 1 1 發 明 之 遐 程 中 1 一 般 之 設 備 均 可 使 用 因 此 t 並 未 更 詳 紬 1 的 列 出 0 在 進 行 本 發 明 各 步 驟 之 過 程 中 > 持 殊 之 蝕 刻 條 件 1 1 以 及 成 份 之 比 率 可 以 由 一 般 熟 習 本 技 術 者 > 依 特 殊 之 條 件 1 1 本紙張尺度適用中國國家標準（CN'S ) Λ4規格（210X 297公釐） 18 f f4 325 3 1 at B7五、發明説明（I9 )，藉己知參數之反覆調整最佳化。例如，依本發明之第二 實施例蝕刻ARC之過程中，可改變氣之量以控制聚合物形 〇 摩 加之 增 膜 量塗 之物 膜 合 塗聚 化之 鈍成 物形 合 明 聚發 , 本 時依 加使 增的 量易 氣輕 當 可 , 者 即術 , 技 量本 之 習 成熟 至 ο 5 在 度 厚 之 膜 AR塗 之 層 -nj - Ί 亥 { 蝕鈍 護現 保發 到經 逹 。 以 的 ， 目 化之 佳 用 最作 度互 交 刻 蝕 矽 聚 ml/ 與 於 免 形 圖 之 ΠΑ 1(單 為在 約可AR 度例 ， 厚施中 其實程 佳一過 較第之 , 之例 的明施 當 發實 適本二 像 第 間 之 OA ο ο 3 約 至 明 發 本 行 進 〇 1 了 yli 進 中 室 進 中 室 1 在 好 較 亥 蝕 始 起 之 微及 次米 在徽 ί 5 3 發 ο 本如 o t 行術 進技 中米 室徹 二 半 第次 之 是 同別 不特 在 ， 驟性 步用 之適 。 餘具術 其中技 且術之 , 技下 行米以 瞜及及 可 # 變 其組改 及之中 例他轉 施其範 實種之 佳 各念 較依觀 之可明 明明發 發發本 本本之 述解示 敘了表 及需處 示 。此 顯例在 僅實可 中數且 示 少 ， 掲之用 本如使 自 境 用環 正 修 (請先閱讀背面之注意事項再填寫本頁) 裝- X---¾
i A 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

  1. 經濟部中央標準局員工消费合作社印製 本纸張尺度適用中國國家標準（CNS ) A4说格（210 X 297公釐） AS BS C8 「膠4 3 2 5 3 1_^_ 六、申請專利範園 1. 一種蝕刻包括電介質底層，在電介質底層上之聚矽層， 在聚矽層上之電介質塗膜之複合物之方法，此方法包 括： 以第一種蝕刻劑移除部份電介質塗膜，在聚矽層 上形成包括側壁之電介質圖形，由是在電介質之至少 一側壁上及聚矽層上形成鈍化塗膜； 以第二種蝕刻劑各向異性地蝕刻鈍化塗膜，使部 份聚矽層曝露，在電介質圖形之至少之側壁上留下一 部份鈍化塗膜；及 .. 以第三種蝕刻劑蝕刻聚矽層，形成聚矽圖肜。 2 .如申請v專利範圍第1項之方法.尚包括以第四種蝕刻劑 過蝕刻移除一部份之電介質底層。 3.如申請專利範圍第1項之方法，其中之電介質塗膜包括 選自包含氣化矽，氮化矽，氣基氮化矽，氮化鈦及氧 基氮化鈦之物質。 4 .如申請專利範圍第1項之方法，其中第一種蝕刻劑包括 類I 0 5. 如申請專利範圍第4項之方法，其中第一種蝕刻劑尚包 括氟化烴。 6. 如申請專利範圍第5項之方法，其中^氣化烴為CHF3。 7 .如申請專利範圍第1項之方法，其中第二種蝕刻劑包括 SF3、 CI2、 He及 〇2〇 8 .如申請專利範圍第1項之方法，其中第三種蝕刻劑包括 Η B r 及 C 1 2。 2 0 (請先閱讀背面之注意事項再填寫本頁) 訂 Γ Ρ4 325 3 1_m__六、申請專利範圍 9 .如申請專利範圍第2項之方法，其中第四種蝕刻劑包括 HBr、 He 及 0:2。 封 第包 圍膜 範塗 利化 專鈍 請以 申傜 如形 法 方 之 項 圖 質 介 電 之 刻 蝕 己 中 其 異 向 各 且 後 -NW 亥 蝕 圖 質 介 電 機 無 活 包 膜 塗 化 鈍 中 其 法 方 包 1 膜第 塗圍 化範 C 鈍利質 以專物 然請機 仍申有 形如或 有 括 包 膜 塗 化 鈍 中 其 法 方 之 項 1Α Τ1 第 圍 範 利 〇 專物 0 合 申聚 如機 法 方 之 項 (請先閱讀背面之注意事項再填寫本頁) 第 之 同 不 在 傜 驟 步 刻 蝕 之 缠 第後 圍且 範 ， Hu -nu 芣 亥 專蝕 請中 申室 如 一 第 在 偽 膜 塗 質 介 電 中 其 中 室 行 進 為 度 厚 之 膜 塗 化 鈍 中 其 法 方 之 項 H- 第 圍 範 利 專 請 申 如 A 度 厚 之 膜 塗 化 鈍 中 其 法 方 之 項 4 1—< 第 圍 00範 1 利 約專 至請 ο 5 申 約如 A ο ο 3 約 至 ο ο 1Χ 約 為 層 底 質 介 電 成 形 括 包 法 方 之 項 1 第 圍 範 MU 禾 專 請 申 如 經滴部中央標準局Κ工消費合作社印製 層膜 矽塗 聚質 積介 沈電 上積 層沈 底：上 質 層 介砂 電 聚 在在 矽 在 以 ; 膜 形塗 圖 質 罩 介 光電 阻份 光部 成除 形移 上劑 膜刻 塗蝕 質種 介 一 電第 在以 介 Μ 封 ·’ 包膜 成塗 形物 是 合 由聚 , 機 案有 圖化 質鈍 介之 電 上 之 層 壁 矽 側聚 括在 包 且 成 ， 形形 上 圖 層質 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2Ι0Χ297公釐） 1 2 AS B8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 以 第 二 種 蝕 刻 劑 各 向 異 性 蝕 刻 鈍 化 塗 膜 、 使 一 部 1 份 聚 矽 層 曝 露 r 留 下 以 鈍 化 塗 膜 包 封 之 電 介 質 圖 形 > 1 1 I 以 第 三 種 蝕 刻 劑 蝕 刻 聚 矽 層 t 形 成 圖 形 • 及 1 請 1 I 以 第 四 種 蝕 刻 劑 過 蝕 刻 (〇 v e r e t C hi n g )， 移除- -部 先 閱 1 I 讀 1 | 份 之 電 介 質 層 〇 背 1 之 1 1 1 7 ·如 Φ 請 專 利 範 圍 第 1 6項 之 方 法 1 尚 包 括 使 電 介 質 底 層 Ϊ 1 | 沈 積 在 半 導 體 基 材 上 » Ψ 項 再 1 填 1 在 聚 矽 層 上 沈 積 電 介 質 抗 反 射 物 質 5 及 寫 本 私 頁 1 蝕 刻 聚 矽 層 ， 形 成 電 晶 m 之 閘 極 電 極 0 1 1 8 .如 电 請 專 利 範 圍 第 16項 之 方 法 t 其 中 第 一 種 蝕 刻 劑 包 1 1 括 氧 及 氣 化 烴 0 \ 1 1 1 9 .如 申 請 專 利 Λι*- 到i 圍 第 1 8項 之 方 法 t 其 中 經 氟 化 烴 及 CHF3 訂 1 I 〇 20 .如 申 m 專 利 範 圍 第 16項之方法 * 其 中 第 二 種 蝕 刻 劑 包 1 I I 括 SF C 1 2 He及 0 2 0 1 1 / 2 1 . — 種 製 造 半 導 體 裝 置 之 方 法 此 方 法 包 括 ; ’丨 沈 積 電 介 質 底 層 1 ! [ 在 電 介 質 底 層 上 沈 積 一 層 聚 5夕 > 1 i 在 聚 矽 層 上 形 成 電 介 質 塗 膜 > 1 I 以 第 一 種 蝕 刻 劑 移 除 一 部 份 之 電 介 質 塗 膜 9 在 聚 1 I 矽 層 上 形 成 包 括 側 壁 之 電 介 質 Ijb} _ 形 t 因 此 在 電 介 質 圖 1 1 I 形 之 至 少 一 倒 壁 上 及 聚 矽 層 上 形 成 鈍 化 之 含 聚 合 物 塗 Γ 膜 1 1 以 第 二 種 η 刻 劑 各 向 異 性 独 刻 鈍 化 塗 膜 * 使 一 部 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 22 經濟部中央標準局負工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐> Γ 14 325 3 I «a D8 六、申請專利範圍 份聚矽層曝露，在電介質圔形之至少侧壁上留下一部 份之鈍化塗膜；及 以第三種蝕刻劑蝕刻聚矽層，形成圖形。 2 2 .如申請專利範圍第2 1項之方法，尚包括以第四種蝕刻 劑過蝕刻，移除一部份之電介質底層。 23.如申請專利範圍第21項之方法，尚包括： 在半導體基材上沈積電介質底層； 使包括選自包含氣化矽，氮化矽，氣基氪化矽， 氮化# ,及氣基氮化鈦之抗度射物質之電介質塗膜沈 積於聚矽層上； 在電介質抗反射塗膜上形成光阻光罩圖形；及 蝕刻聚矽層，形成電晶體之閘極電極。 2 4 .如申請專利範圍第2 1項之方法，其中第一種蝕刻劑包 括氟化煙及氧。 25. 如申請專利範圍第24項之方法，其中氟化烴為CHF3。 26. 如申請專利範圍第21項之方法，其中第二種蝕刻劑包 括 Sk, ci2, He 及 〇2。 27. 如申請專利範圍第21項之方法，其中鈍化塗膜包封電 介質圖形，且各向異性蝕刻後，電介質圖形仍以鈍化 塗膜包封。 28. 如申請專利範圍第21項之方法，其中之電介質塗膜在 第一室中蝕刻，且後續之蝕刻步驟係在不同之第二室 中進行。 2 9 .如申請專利範圍第2 1項之方法，其中鈍化塗膜之厚度 2 3 --------I ^-- (請先閱讀背面之注意事項再填寫本頁) 、1T ”,432531六、申請專利範圍 約50至約1000A。 度 厚 之 膜 塗 化 鈍 中 其 法 方 之 項 9 2 第 圍 範 專 請 申 如 A ο ο 3 至 ο ο T1 約 為 質 物 射 反 抗 之 中 其 法. 方 之 項 3 2 第 圍 範 利 專 主月 甲 如 質 介 -E 之 刻 蝕 用 使 括 包 法 方 之 項 11 第 圍 〇 範 矽利 化專 氮請 基申 氣如 介 電 之 刻 蝕 用 使 括 〇 包 層 ， 矽法 聚方 刻之 蝕項 以21 - 第 罩 圍 光範 硬利 作專 當請 膜申 塗如 , 包 層法 矽方 聚該 之 ， 上法 層 方 底之 。質物 層 介 合 矽電複 聚 ，之 刻層膜 蝕底塗 , 質 質 罩介介 光電電 硬括之 作包上 當刻層 膜蝕矽 塗 種聚 質一及 括 層 矽 聚 在 膜 塗 質 介 電 .份 B. 0 除 移 劑 刻 蝕 ΠΓ-1 種 - 第 以 或 形 圖 質 介 電 在 是 由 - 及 形 ； 圖膜 質塗 介 化 電鈍 之成 壁 形 御 未 括並 包 上 成 層 形矽 上聚 因時 , 同 形 ， 圖膜 矽塗 聚 化 成鈍 形成 , 形 層 上 矽壁 聚倒 刻之 蝕形 劑圖 刻質 蝕 介 種電 二 之 第刻 以鈾 在 此 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 刻 °~" tsc 種 三 第 以 括 。 包 層 尚底 , 質 法介 方電 之之 項份 34部 第 一 圍除 。 範 移 層.利 ， 矽專刻 聚請蝕 刻申過 独如劑 括氧 包及 膜鈦 塗化 質氮 介 -電矽 中化 其氮 , 基 法氣 方 ， 之砂 項化 3 氣 第 * 圍矽 範化 利氧 專含 請包 申 自 如選 質 物 之 鈦 LL· /aj0 基 包0 亥 蝕 cj1 種 1 第 中 其 法 方 之 項 4 3 第 圍 範 利 專 請 Φ 如 本紙蒗尺度適用中國國家標準（CNS) Λ4規格（210X297公釐） 3 5 2 3 4 曆 ABCD 六、申請專利範園 括 SFs。. 38. 如申請專利範圍第37項之方法，其中第一種蝕刻劑尚 包括C i 2 , He及〇2。 39. 如申請專利範圍第34項之方法，其中第二種蝕刻劑包 括H e及0 2。 40. 如申請專利範圍第39項之方法，其中第二種蝕刻劑尚 包括HBr及C i 2。 41. 如申請專利範圍第34項之方法，其中鈍化塗膜包含無 機或有機物質。 42. 如申請專利範圍第41項之方法，其中之鈍化塗膜包括 有機聚合物％ 43 .如申請專利範圍第42項之方法，其中鈍化塗膜之厚度 約5 0至約1 0 0 0 A。 4 4.如申諳專利範圍第43項之方法，其中鈍化塗膜之厚度 約100至約300A。 45. 如申請專利範圍第34項之方法，尚包括： 在半導體基材上沈積電介質底層； 經濟部中央標準局員工消費合作社印製 在聚矽層上沈稹電介質抗反射塗膜；及 - 蝕刻聚矽層，形成電晶體之閘極電極。 46. 如申請專利範圍第34項之方法，包括使用電介質塗膜 當作硬光罩，以蝕刻聚矽層。 47. 如申請專利範圍第34項之方法，包括於相同室中蝕刻 電介質塗膜及聚矽層。 2 5 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）
TW085103184A 1995-11-08 1996-03-18 Method of etching a polysilicon pattern TW432531B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/554,412 US5767018A (en) 1995-11-08 1995-11-08 Method of etching a polysilicon pattern

Publications (1)

Publication Number Publication Date
TW432531B true TW432531B (en) 2001-05-01

Family

ID=24213230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085103184A TW432531B (en) 1995-11-08 1996-03-18 Method of etching a polysilicon pattern

Country Status (5)

Country Link
US (1) US5767018A (zh)
EP (1) EP0804804B1 (zh)
DE (1) DE69616981T2 (zh)
TW (1) TW432531B (zh)
WO (1) WO1997017725A2 (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640038A (en) * 1995-11-22 1997-06-17 Vlsi Technology, Inc. Integrated circuit structure with self-planarized layers
US6361660B1 (en) 1997-07-31 2002-03-26 Avery N. Goldstein Photoelectrochemical device containing a quantum confined group IV semiconductor nanoparticle
US6060026A (en) * 1997-07-31 2000-05-09 Starfire Electronic Development & Mktg., Ltd. Photoelectrochemical device containing a quantum confined silicon particle
US6037276A (en) * 1997-10-27 2000-03-14 Vanguard International Semiconductor Corporation Method for improving patterning of a conductive layer in an integrated circuit
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
US6066567A (en) * 1997-12-18 2000-05-23 Advanced Micro Devices, Inc. Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JP3252780B2 (ja) * 1998-01-16 2002-02-04 日本電気株式会社 シリコン層のエッチング方法
DE19826382C2 (de) * 1998-06-12 2002-02-07 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6294459B1 (en) * 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US6187687B1 (en) 1998-11-05 2001-02-13 Advanced Micro Devices, Inc. Minimization of line width variation in photolithography
US6074905A (en) * 1998-12-28 2000-06-13 Taiwan Semiconductor Manufacturing Company Formation of a thin oxide protection layer at poly sidewall and area surface
TW387098B (en) * 1999-01-11 2000-04-11 Mosel Vitelic Inc A method that can determine the quality of
US6228760B1 (en) 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US6299788B1 (en) * 1999-03-29 2001-10-09 Mosel Vitelic Inc. Silicon etching process
US7045454B1 (en) * 1999-05-11 2006-05-16 Micron Technology, Inc. Chemical mechanical planarization of conductive material
DE19927284C2 (de) * 1999-06-15 2002-01-10 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur
US6174818B1 (en) * 1999-11-19 2001-01-16 Taiwan Semiconductor Manufacturing Company Method of patterning narrow gate electrode
US6605543B1 (en) * 1999-12-30 2003-08-12 Koninklijke Philips Electronics N.V. Process to control etch profiles in dual-implanted silicon films
US6300251B1 (en) * 2000-02-10 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Repeatable end point method for anisotropic etch of inorganic buried anti-reflective coating layer over silicon
US6774043B2 (en) * 2000-04-12 2004-08-10 Renesas Technology Corp. Method of manufacturing semiconductor device
US6509228B1 (en) * 2000-08-29 2003-01-21 United Microelectronics Corp. Etching procedure for floating gate formation of a flash memory device
US6283131B1 (en) 2000-09-25 2001-09-04 Taiwan Semiconductor Manufacturing Company In-situ strip process for polysilicon etching in deep sub-micron technology
TW501181B (en) * 2001-04-04 2002-09-01 Chartered Semiconductor Mfg Removal of organic anti-reflection coatings in integrated circuits
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6635573B2 (en) * 2001-10-29 2003-10-21 Applied Materials, Inc Method of detecting an endpoint during etching of a material within a recess
DE10226603A1 (de) * 2002-06-14 2004-01-08 Infineon Technologies Ag Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE10226604B4 (de) * 2002-06-14 2006-06-01 Infineon Technologies Ag Verfahren zum Strukturieren einer Schicht
US7473377B2 (en) 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US20040018739A1 (en) * 2002-07-26 2004-01-29 Applied Materials, Inc. Methods for etching using building blocks
KR100476931B1 (ko) * 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
DE102004034223B3 (de) * 2004-07-15 2006-04-27 Infineon Technologies Ag Verfahren zum Trockenätzen
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
KR100856325B1 (ko) * 2005-12-29 2008-09-03 동부일렉트로닉스 주식회사 반도체 소자의 절연막 및 그 형성 방법
US7851369B2 (en) * 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
US8187483B2 (en) 2006-08-11 2012-05-29 Jason Plumhoff Method to minimize CD etch bias
WO2008047715A1 (fr) * 2006-10-12 2008-04-24 Nissan Chemical Industries, Ltd. procédé de fabrication d'un dispositif semi-conducteur à l'aide d'un stratifié à quatre couches
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543158B2 (en) 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10497578B2 (en) * 2016-07-22 2019-12-03 Applied Materials, Inc. Methods for high temperature etching a material layer using protection coating
US9941142B1 (en) * 2017-01-12 2018-04-10 International Business Machines Corporation Tunable TiOxNy hardmask for multilayer patterning
US10504912B2 (en) 2017-07-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11121027B2 (en) * 2017-12-08 2021-09-14 Tokyo Electron Limited High aspect ratio via etch using atomic layer deposition protection layer
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
SG11202100018XA (en) * 2018-07-27 2021-02-25 Applied Materials Inc 3d nand etch

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US4314875A (en) * 1980-05-13 1982-02-09 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US4818334A (en) * 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
KR930011027B1 (ko) * 1989-01-18 1993-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
US5271799A (en) * 1989-07-20 1993-12-21 Micron Technology, Inc. Anisotropic etch method
US5188704A (en) * 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
JPH03261138A (ja) * 1990-03-09 1991-11-21 Mitsubishi Electric Corp 半導体装置のクリーニング方法およびクリーニング装置
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
KR0176715B1 (ko) * 1990-07-30 1999-04-15 오가 노리오 드라이에칭방법
JP2964605B2 (ja) * 1990-10-04 1999-10-18 ソニー株式会社 ドライエッチング方法
US5242536A (en) * 1990-12-20 1993-09-07 Lsi Logic Corporation Anisotropic polysilicon etching process
US5167762A (en) * 1991-01-02 1992-12-01 Micron Technology, Inc. Anisotropic etch method
JPH04312921A (ja) * 1991-03-25 1992-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
JPH05267568A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置の製造方法
KR100235937B1 (ko) * 1992-03-31 1999-12-15 김영환 반도체소자 제조공정의 비아 콘택형성방법
US5188980A (en) * 1992-07-06 1993-02-23 United Microelectronics Corporation Inert gas purge for the multilayer poly gate etching improvement
JP2903884B2 (ja) * 1992-07-10 1999-06-14 ヤマハ株式会社 半導体装置の製法
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US5369686A (en) * 1993-02-12 1994-11-29 Open Port Technology, Inc. Method and apparatus for secondary-option message delivery through enhanced service message handlers
JPH06295887A (ja) * 1993-04-08 1994-10-21 Sony Corp ドライエッチング方法
US5378059A (en) * 1993-11-12 1995-01-03 Astec Industries, Inc. Combined asphalt plant and soil remediation system
JP3074634B2 (ja) * 1994-03-28 2000-08-07 三菱瓦斯化学株式会社 フォトレジスト用剥離液及び配線パターンの形成方法
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
JP3385729B2 (ja) * 1994-07-13 2003-03-10 ソニー株式会社 プラズマエッチング方法
US5643407A (en) * 1994-09-30 1997-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Solving the poison via problem by adding N2 plasma treatment after via etching
US5698112A (en) * 1994-11-24 1997-12-16 Siemens Aktiengesellschaft Corrosion protection for micromechanical metal layers

Also Published As

Publication number Publication date
EP0804804B1 (en) 2001-11-14
US5767018A (en) 1998-06-16
WO1997017725A2 (en) 1997-05-15
DE69616981D1 (de) 2001-12-20
WO1997017725A3 (en) 1997-08-14
EP0804804A2 (en) 1997-11-05
DE69616981T2 (de) 2002-06-27

Similar Documents

Publication Publication Date Title
TW432531B (en) Method of etching a polysilicon pattern
CN100521090C (zh) 掩模材料转化
KR100232187B1 (ko) 반사방지막 식각방법
US20040000534A1 (en) Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
WO2005122226A1 (en) Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
WO2010065249A2 (en) Methods of fabricating substrates
KR20070050737A (ko) 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
KR102550498B1 (ko) 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법
US5700739A (en) Method of multi-step reactive ion etch for patterning adjoining semiconductor metallization layers
CN1959529B (zh) 形成蚀刻掩模的方法
US6376360B1 (en) Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
CN106449378B (zh) 一种改善高深宽比光刻胶形貌的结构和方法
US7709949B2 (en) Densely packed metal segments patterned in a semiconductor die
KR19990063182A (ko) 에칭방법
CN104124143B (zh) 栅极侧壁层的形成方法
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
TW571001B (en) Method for residue-free anisotropic etching of aluminum and its alloys
KR101175267B1 (ko) 반도체소자의 메탈라인 패터닝 방법
KR100333543B1 (ko) 반도체소자의게이트전극형성방법
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
KR100596900B1 (ko) 반도체소자의 비아콘택 형성방법
KR950009923A (ko) 반도체 장치의 저장전극 제조방법
CN104425221B (zh) 图形化方法
JPS6348330B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent