TW409274B - Semiconductor device with porous interlayer insulating film - Google Patents

Semiconductor device with porous interlayer insulating film Download PDF

Info

Publication number
TW409274B
TW409274B TW088104851A TW88104851A TW409274B TW 409274 B TW409274 B TW 409274B TW 088104851 A TW088104851 A TW 088104851A TW 88104851 A TW88104851 A TW 88104851A TW 409274 B TW409274 B TW 409274B
Authority
TW
Taiwan
Prior art keywords
oxide film
semiconductor
wiring pattern
patent application
circuit element
Prior art date
Application number
TW088104851A
Other languages
English (en)
Inventor
Hiroshi Morisaki
Shinji Nozaki
Original Assignee
Handotai Rikougaku Kenkyu Ct
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Handotai Rikougaku Kenkyu Ct filed Critical Handotai Rikougaku Kenkyu Ct
Application granted granted Critical
Publication of TW409274B publication Critical patent/TW409274B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/68—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving nucleic acids
    • C12Q1/6813—Hybridisation assays
    • C12Q1/6827—Hybridisation assays for detection of mutation or polymorphism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Zoology (AREA)
  • Wood Science & Technology (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Health & Medical Sciences (AREA)
  • Biotechnology (AREA)
  • Microbiology (AREA)
  • Molecular Biology (AREA)
  • Immunology (AREA)
  • Biophysics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Genetics & Genomics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

經-部智毡时產局員工消費合作社印製 409274 A7 _B7_ 五、發明說明（1 ) 發明背景 1 .發明領域 本發明係關於半導體裝置及其製造方法。特別的是， 本發明係關於使用多孔半導體氧化物膜作中間層絕緣膜之 半導體裝置及其製造方法。 2 .相關技藝之說明 近來，諸如微處理器等半導體裝置的設計規則已縮短 至0 . 2 5 /im。因此，在製造具有此種較精細設計規則 的半導體裝置之製程中會發生嚴重的問題。這些問題無法 以傳統的製造技術解決。舉例而言，這些問題之一係導因 於R X C之延遲，其中R係接線電阻，而C係接線電容。 此問題變成以高速操作的電晶體爲基礎之L S I性能改進 的阻礙=除非執行任何反制措施，否則無法維持莫爾定律 在具有0 . 2 5 /im設計規則的L S I之製造處理中 ，增加L S I的操作頻率之技術已經很淸楚。其足以使電 晶體微小，且接著縮短閘的長度。因此，可以增加電晶體 的切換速度。但是，近來無法再應用此方法。電晶體切換 速度的增加僅些微改進L S I的操作速度。這是因爲大部 份的處理器具有垂直通道，訊號係經由此垂直通道從 L .S I的一端傳送至其另一端。因此，導因於接線樣式中 的時間常數R C之延遲對於L S I的操作速度影響甚大。 典型上，設計規則的縮減使得操作速率更高。這是因爲訊 {請先M讀背面之注意事項再填寫本頁) I .^1 n^-OJ ϋ BE f i·· I I - |~
IM 本纸張尺度適用中因國家標準（CNS)A4規格（210 * 297公；g ) -4-
IM 二 經濟郁智慧时產局員工消費合作钍印製 409274 a7 ____B7_五、發明說明（2 ) 號傳送通道的最大長度變得較短。但是，當要以新製程製 造比傳統的L S I的尺寸更大的新L.S I時，將難以改進 新LS I的操作速度。 在此種L S I中的金屬接線樣式大略分類成非常精細 的接線樣式組、稍微厚的接線樣式組及匯流排線。非常精 細的接線樣式組稱爲區域接線樣式，功能塊內的資料係經 由此接線樣式傳送的。稍微厚的接線樣式組稱爲通用接線 樣式，時計訊號及電源係經由此接線樣式供應至功能塊。 匯流排線係用以在功能塊之間傳送資料。這些接線樣式通 常形成於稱爲中間層絕緣膜之絕緣層上。 現在，具有0 . 18vm設計規則之最進步的LSI 所使用的區域接線樣式的寬度及厚度約爲0 . 2 // m。這 些區域接線樣式係以0 . 2 /i m的相同間隔配置。另一方 面，通用接線樣式具有從5至1 OOjt/m的不同寬度。多 層金屬接線樣式會經由嵌入於稱爲穿透孔或穿過孔之精細 孔中且形成於中間層絕緣膜中的金屬，舉例而言，鎢（W )，形成電連接。 對於具有〇 . Ijc/m設計規則的LS I而言，這些金 屬接線樣式會製得更加精細。在製造多層接線樣式時的問 題係因通用接線樣式的增加而增加之R C延遲。接線電阻 會隨著L S I的晶片尺寸增加而增加，且中間樣式的電容 會因區域接線樣式之間的間隙減少而增加。 關於減少接線樣式電阻R之方法，選取具有較小電阻 係數之接線樣式材料即已足夠。舉例而言，已考慮使用 (請先閱讀背面之注咅？事項再填寫本頁) 一 l·
二：： II- I ί I ϋ · tf t— a— 1 I 二一 本紙張又度適用中國固家標準（CNS)A4規格（210 X 297公;g ) -5- I: 409271 B7 五、發明說明（3 ) c 1】或六u取代至今仍然使用且真正地用於部份領域中的 A 1 。雖然C u材料具有非常小的電阻以致於可有效地減 f請先閱讀背面之注意事項再填寫本頁) 少接線樣式的電阻，但是’其容易擴散至S丨中。因此， 在砂膜的表面上需要障蔽層。雖然A u具有小電阻，但是 ’其與C u同樣需要障蔽層。因此，Au並未比C u更具 優點= 以諸如摻雜氟的S i 〇2或有機絕緣膜等低介電材料取 代s i 〇 2膜’能夠減少接線樣式的電容c »摻雜氟的 s i 〇2膜之介電常數低於s i 〇2的介電常數。但是，接 雜氟的S i 〇2膜之介電常數對未來之應用仍屬偏高。而且 ’有機絕緣膜在高溫下缺乏穩定性且接線樣式材料會擴散 至有機絕緣膜中。雖然，最優良的介電物質是真空，但是 ’在實際應用上係大氣。其相對的介電常數實際上等於1 α 經濟郁智慧財產局員工消費合作社印製 已知有稱爲氣橋之技術，於其中所有的介電膜會被移 除以使接線樣式在空間中浮動。但是，其需要一些極，以 使接線樣式的共振頻率超過晶片中所使用的訊號頻率相當 多，以支撐及保護接線樣式並抵抗導因於振動之破壞。雖 然此方法已經是成功的，但是，其會造成高的製造成本。 因此，仍需很長的時間才能真正地使用此方法。 將於下說明R C乘積因設計規則的改變而增加的原因 =雖然真正的L S I具有五至六層接線樣式層’但是，爲 了簡化分析，於下述中將僅考慮二層的情形。 在接線樣式中的重要尺寸係接線樣式的間距’其係決 -6 - 本紙張尺度適用中S國家標準（CNS)A4規格（210x297公鬉） 經涪部智毪时產局員工消費合作社印奴 409274 Α： Β7 五、發明說明（4 ) 定接線樣式之間的最短距離及晶片的最小尺寸。一般接線 樣式間距約爲接線樣式的寬度的二倍，。從0 5 p m製程 改變至0 · 2 5 w m接線樣式的製程會將接線寬度W減少 —半。由於晶片面積正比於此時的W平方，所以，晶片面 積會減少至四分之一。 另一方面，金屬接線樣式的電阻與截面面積（T W ) 成反比。電阻的增加係造成延遲的主因。無可避免地，必 須藉由維持金屬樣式的厚度T或使其更厚以降低電阻。但 是，接線樣式的膜厚增加會增加水平方向的接線樣式之間 的電容。這是因爲不論金屬接線樣式之間的寬度的減少爲 何’彼此相對且平行的部份之面積仍會增加。 如上所述，電容的增加及阻抗的增加係互爲交換關係 。因此，從接線樣式設計中抑制R C乘積之方法已達到其 極限-- 現在，用於中間層絕緣膜的材料是s i 0 2，且其相對 的介電常數約爲4 . 0。此値仍然高。因此，s i02最多 仍可用於目前0 . 2 5 //m的世代。因此，硏究不同於慘 氟的S 1 0 2之其它材料以減少介電常數。 S 1 OF具有之優點爲實際上可直接用於傳統的製程 、及實用於部份領域中。其可類似於S i 〇 2，以p E ~· C \· D法（電漿加強化學汽相沈積法）製造。關於材料氣 體，使用CsF 6添加至諸如TEOS (四乙氧基砂（ s i (0C:H5) 1))之S i 〇2材料氣體.有報告指出 ，大量增加氟會減少ε至約2 . 7。但是，濕氣吸收會隨著 本纸張又度通用中园國家標準（C-\S)A4規格（210 X 297公釐） !l· - !r一 Μ- -I二-. _|| 一 . I一 ------------裝—-----訂---------t------------------- (請先閱讀背面之注意事項再填寫本頁) A7 409274 __B7 五、發明說明（5 ) F元素數量的增加而增加。這將造成介電常數增加。實際 値是在3 . 2至3 _ 4範圍’造成ε減少的效果不充份。此 外，由於自由氟，所以•需要保護接線樣式免被腐蝕。 近年來，快速有效地硏究使用SOG (玻璃上旋轉） 中間層絕緣膜之較小的介電常數。最常被硏究的材料係含 有SOG之無機氫系（氫矽倍半氧烷；HSQ)。其化學 式是（HSi 0^.5) (η等於3至8)。在塗著處理 之後，當執行熱處理時，會產生強的收縮應力•假使含有 S 0 G膜的氫塡充於接線樣式之間時，收縮應力無法釋放 。因此，其會變成多孔的。因此，水平方向上的介電常數 會被視爲特別減少。因此，在水平方向的介電常數爲 2 . 2 ，而在垂直方向的介電常數爲2 . 7。由於也有適 用於量產的實施例，所以，可靠度之顧忌也被視爲很小。 但是，①收縮應力造成產生斷裂，0熱保護溫度低於400 °c，及③由於含有氫*所以，熱處理必須在無氧的環境下 執行。因此，由於上述原因，所以必須嚴格地管理製程。 在上述的氣橋方法中，會移除介電材料以使接線樣式 在空間中浮動。大氣基本上存在於接線樣式之間《•相對的 介電常數實際上爲「1」。現在，其很少用於高速二極型 電路中。 事實上，長距離氣橋必須由柱支撐。接線樣式的重量 可以不由柱支撐。但是，假使接線樣式之間的距離短時， 電磁力的影響會變強，以致於未具有柱的接線樣式會彎曲 。此外，有共振頻率的問題》假使彼此相鄰的接線樣式上 本紙張尺度適用中囡囤家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) ----— — II 訂·- -------. 經濟部智慧財產局員工消費合作社印製 -8 - 經濟部智慧財產局員工消費合作社印#,Λ 409274 A7 _-__B7____五、發明說明（6 ) 所傳送的電訊號以共振頻率振盪時，接線樣式會斷裂。因 此’柱需要以適當的間隔設置，以致於共振頻率比晶片的 訊號頻率高出甚多。因此，雖然柱會使電容梢微增加，但 是’整個介電常數僅比大氣大1 〇至2 0%。 另一方面，氣橋方法中的問題係使製程複雜。其需要 蝕刻以移除介電層並同時留下柱的部份。另一問題係必須 密封氣橋。由於成本的增加，這將無法長期使用。但是， 在減少介電常數方面，這是最具吸引力的。 如上所述，用於中間層絕緣膜的新材料需要下述特性 小的介電常數； 接線樣式材料的適用性： 熱保護特性：及 製程的適用性。 在將Μ原元素摻雜於氧化矽膜上的方法中，無法期待 介電常數會大量減少。因此，期待藉由減少密度以減少介 電常數°而且，在有機材料中可有小的介電常數。關於接 線樣式材料的適用性，在有機材料的情形中，金屬離子容 易以電遷移方式摻雜，以致於損害絕緣膜。關於熱保護特 性，在相關製程中’中間層絕緣膜的玻璃轉換溫度必須等 於或高於4 0 0°C。藉由加.熱絕綠膜，可使中間層絕綠膜 軟化及可使絕緣膜材料的熱膨脹係數增加。此時的溫度係 玻璃轉換溫度。假使製程溫度超過玻璃轉換溫度時，接線 樣式會大幅地變形及受損。因此，中間層絕緣膜需要高溫 i請先閱讀背面之注意事項再填寫本頁) Μ II- ΙΞ ---1 1 I 訂- !!1 I .^ Η 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐> -9- 經濟部智慧財產局員工消費合作社印製 409274 A7 __..,_B7_____五、發明說明（7 ) 穩定度。關於此點，氧化矽膜優於其它材料膜。關於製程 的適用性，在考慮其它製程的適用性.時，除非成本效果優 良，否則難以實用化。 發明槪述 在慮及上述問題下，完成本發明。因此，本發明的目 的係提供包含具有小介電常數的中間層絕緣膜之半導體裝 置c 本發明的另一目的係提供包含具有熱保護特性的中間 層絕緣膜之半導體裝置。 本發明的又另一目的係提供包含適用於目前所使闬的 製程之中間層絕緣膜之半導體裝置。 本發明的又一目的係提供製造上述半導體裝置的方法 〇 爲了達成本發明的觀點，製造半導體裝置的方法包含 下述步驟： 在半導體基底上形成半導體電路元件或接線樣式； 在含有氧氣的混合氣體之室中將半導體物質氧化，以 在包含半導體電路元件或接線樣式之半導體基底上形成多 孔半導體氧化物膜作爲中間層絕緣膜。 多孔半導體氧化物膜係多孔氧化矽膜。 形成多孔半導體氧化物膜之步驟包含： 供應含有氧氣之混合氣體至室中；及 在室中將矽汽化以作爲半導體物質。 II- _二 {請先閱讀背面之沒意事項再填寫本頁)
二- I . I |1 •Ή * IM 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -10- A7 409274 B7_ 五、發明說明（8 ) 在此情形中，室中混合氣體的壓力較佳地在0 · 3 Torr至1 0 Torr範圍中，且較佳的是.在0 · 5 Torr至1 0 ί锖先閱讀背面之注意事項再填寫本頁)
Torr範圍中。 室中的混合氣體壓力可設定於預定値，或是當供應混 合氣體時可以改變。此時，混合氣體的壓力可設定於第一 預定値，然後設定於大於第一預定値之第二預定値。此外 ，在設定於第二預定値之後，混合氣體的壓力可設定於小 於第二預定値之第三預定値。 而且，將含有氧氣的混合氣體供應至室中，以致於在 塡充於半導體電路元件或接線樣式之間時，多孔氧化矽膜 會遮蓋半導體電路元件或接線樣式。取代地，將含有氧氣 的混合氣體供應至室中，以致於在半導體電路元件或接線 樣式的側壁部份上形成氣部時，多孔氧化矽膜會遮蓋半導 體41路元件或接線樣式。 在半導體電路元件或接線樣式之間的空間的寬高比較 佳地等於或小於1 . 6，更佳的是等於或小於〇 . 8。 混合氣體需要包含隋性氣體及氧氣，且含有之氧氣實 際上等於1 %。 經濟部智慧財產局員工消費合作社印製 而且，多孔半導體氧化物需要包含平均直徑等於或小 於20nm之孔，且包含等於或多於8 5%的S i 〇2。此 外，多孔氧化矽膜會形成爲具有等於或小於1 . 9 5的相 對介電常數。 爲取得本發明的另一觀點，製造半導體裝置的方法包 含下述步驟= 本紙張尺度择用中國國家標準（CNSM4規格（210 * 297公Ϊ) -11 - 經濟部智慧时產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 在半導體基底上形成半導體電路元件或接線樣式； 供應含有氧氣的混合氣體至室中； 將室中的矽汽化以產生氧化矽粒子；及 從室中的氧化矽粒子形成多孔氧化矽膜以作爲包含半 導體電路元件或接線樣式的半導體基底上之中間層絕緣膜 爲了取得本發明的又另一觀點，半導體裝置包含形成 於半導體基底上的半導體電路元件或接線樣式，及氧化矽 膜，氧化矽膜係作爲包含半導體電路元件或接線樣式的半 導體基底上的中間層絕緣膜。多孔氧化矽膜包含平均直徑 等於或小於2 0 n m之孔。 當塡充於半導體元件或接線樣式之間時，多孔氧化矽 膜會遮蓋半導體電路元件或接線樣式。取代地，在半導體 電路元件或接線樣式的側壁上形成間隙時，多孔氧化矽膜 會遮蓋半導體電路元件或接線樣式》 在此情形中，在該半導體電路元件或接線樣式之間的 空間之寬高比等於或小於1 . 6，且多孔氧化矽膜包含等 於或多於8 5%的5 i 〇2以具有等於或小於1 . 9 5的相 對介電常數。 圖式簡述 _ 圖1 A及1 B係剖面視圖 > 解釋製造本發明的半導體 裝置之方法： ^ 圖1 C及1 D係剖面視圖，解釋本發明之半導體裝置 ||二· . II 一 ΙΈ 二三 一一 - : Γ — — — — — —ί — — —— —— — — — — — — — ί — — — — — — I— «—In — — — — — 1 — llf — — — — · <靖先閱讀背面之江意事項再填寫本頁) 本紙張尺度適用中國國家標準<CNS)A4規格（210 * 297公釐） -12 ..二 409274 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10) 製造方法應用至取代圖1A之接線樣式的絕緣： 圖2係解釋用於本發明的半導髖裝置製造方法中的室 (樣品形成室） 圖3 A及3 B係顯示分別產生於1 Ton*及1 0 Torr之 多孔半導體氧化物膜之XP S波分離結果： 圖4係顯示形成於1 Torr之多孔半導體氧化物膜的相 對介電常數與頻率的相依性； 圖5係顯示形成於1 0 Torr之多孔半導體氧化物膜的 相對介電常數與頻率的相依性； 圖6係顯示多孔半導體氧化物膜的相對介電常數與含 有氧氣的混合氣體壓力之相依性： 圖7係顯示形成於不同壓力的多孔半導體氧化物膜的 相對介電常數與其留在大氣下時的相依性； 圖8係顯示壓力1 Torr下產生的多孔半導體氧化物膜 之坦場與漏電流密度之間的關係： 圖9fe顯不圖8中所不的結果之F_N圖； 圖1 0係顯示電子顯微鏡照片，其顯示沈積於1 /zm 間距線上的多孔半導體氧化物膜的沈積結果； 圖1 1係顯示電子顯微鏡照片，其顯示沈積於1 /zm 間距線上的多孔半導體氧化物膜的沈積結果； 圖1 2係顯示電子顯微鏡照片，其顯示沈積於〇 . 5 β m間距線上的多孔半導體氧化物膜的沈積結果： 圖1 3係顯示電子顯微鏡照片，其顯示沈積於 0 . 25pm間距線上的多孔半導體氧化物膜的沈積結果 (請先閱讀背面之注意事項再填寫本頁) 1-1 |一一 II 二 ----— II 11111111 - · 三 II 一 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -13- A7 經濟部智慧时產局員工消費合作社印製 409274 ____B7__ 五、發明說明（11 ) 參 圖1 4係顯示電子顯微鏡照片，其顯示1 Torr下形成 的多孔半導體氧化物膜；及 圖1 5係顯示電子顯微鏡照片，其顯示1 〇 Torr下形 成的多孔半導體氧化物膜： 主要元件對照表 1 矽 基 底 2 源 極 汲 極 區 3 閘 氧 化 物 膜 4 閘 電 極 5 多 孔 半 導 體 氧 化物 膜 6 多 孔 半 導 體 氧 化物 膜 2 1 室 2 2 氮 化 硼 埠 2 2a 坩 堝 2 3 蒸 汽 源 較佳實施例說明 將參考附圖，於下說明本發明的半導體裝置。 氣體汽化法係將物質加熱及汽化成微細粒子，並將其 蒸汽冷卻，然後凝結成超微粒子。此方法通常在隋性氣體 中執行。由汽化法產生的蒸汽會於氣體中擴散及逐漸地冷 卻並變成超飽合狀態以致於執行核化。蒸汽擴展區會形成 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公« > 二一 . ΙΞ Ξ- ΙΈ 二Μ- ‘ 二一 -------------------：-裝--------訂---------t------------------ t請先閱讀背面之注意ί項再填寫本頁) -14- A7 4092*74 B7___ 五、發明說明（12) (請先閱續背面之注意事項再填寫本頁) 於汽化表面作爲蒸汽區。核化係在蒸汽擴展區之外執行。 大部份的蒸汽實際上同時凝結成超微粒子（汽相生長）。 這些粒子係由對流載送及升高。蒸汽會隨著上升而冷卻， 然後，停止汽相生長。但是，粒子會彼此相撞及熔融（熔 融生長）。在此之後，它們會沈積於基底上。 由氣體汽化法所形成的超微粒子氧化矽（S i Ο χ )膜 具有下述的構造及特徵。亦即，膜係由超微粒子及週圍氣 構成的薄膜。因此，可預期其介電常數很小。金屬離子難 以通過氧化矽膜。因此，沒有絕緣劣化之顧慮。氧化矽膜 在高溫下係穩定的。由於氧化矽膜係由氣體汽化法所形成 ，所以，製程的數目實際上等於傳統製程的數目。因此， 在成本功效上是較佳的。但是，由於多孔性，所以其具有 濕氣吸收之顧慮》由於當膜形成時方向性低，所以，其會 有嵌\性能之顧慮。因此，假使能夠解決濕氣吸收及嵌入 性能的問題，則特別需要氣體汽化法作爲製造中間層絕緣 膜的方法。 <微粒收集系統中的導電性> 經-部智慧財產局員工消费合作社印製 由於本發明討論整個微粒膜中的導電性，所以，導電 性被視爲與微粒組合的模式有關。很多粒子會經由接點而 對齊。表面吸收層（在很多情形下，爲大氣中的水）存在 於其整體中。流經粒子系統之電流係由流經粒子本身和接 點之電流以及流經平行於上述路徑之表面吸收層之電流所 嚙玫。亦即，粒子的特定電阻R s及接點電阻R c係串聯 本纸張尺度適用中因國家標準（CNS)A·!規格（210*297公釐） -15- 烴-部智慧財產局員工消費合作社印製 409274 at ___B7__ 五、發明說明（13 ) 的，且表面吸收層的電阻R 1係與它們並連。在此電路中 的整個電阻R係以下述式子計算： l/R=l/(Rs+Rc) +1/R1 ( 1 ) (1 )係R s小的情形（電阻係數p s < 1 Ω c m ) R 1 >R c >R s之關係典型上係建立於導電粒子的 情形下。因此，式（1)變成近似R与Rc。因此，整個 電阻R幾乎由接點電阻決定。 C 2 )在R s幾乎在中間的情形下（1 Ω c m< p s 參 <108Qcm) 假使半導體粒子在濃密的塡充狀態之情形下，R c相 當。因此，可建立R 1 > R s > R c的關係。然後，式 (1 )變成近似R与R c 。但是，當R s幾乎在中間時， R s 、R c及R 1之間的大小關係會根據情形而改變。因 此，在很多情形下，難以執行近似計算。 (3 )在Rs大的情形下（1 〇8〇cm<p s ) 在絕緣粒子的情形下，典型上建立R s ，R c > 1的 關係。因此，式1變成近似R与R 1。亦即，在絕緣粒子 的情形下，整個電阻R係由表面吸收層上的電阻R 1所決 定- . <粒子系統的介電常數> 考慮相對介電常數ε r的介電質塡充於彼此相平行的二 (請先閱讀背面之注意事項再填寫本頁) _||- II 一一 ·! ! 111 訂• — — — Ά * - 三
II 本紙張尺度適用中國因家標準（CNS>A4規格（210 X 297公藿） -16- A7 409274 ________B7 五、發明說明（14 ) 平板電極之間的電容。假設二平板電極係Sm2且電極之間 的距離係dm。電容c爲： C=SrXs〇xS/d 其中 ’ε。（ = 8 . 855xlO_12F/m)係真空 介電常數s .在微粒的情形下，物質不會完全地塡充於電極之間的 空間。總是有間隙存在。因此，ε ^意指視在相對介電常數 ，於其中粒子及空氣係混在一起。假設粒子及空氣的介電 常數爲ε ,及ε 2且其體積百分比爲V !及V 2 ( V i十V 2 = 1 )，考慮如何表示此系統中的視在介電常數ε。 在典型的粒子散佈系統中，粒子及空氣係以適當的隨 機方式混合。但是，考慮粒子僅分佈於一側上的情形。在 此情形中，當二電容器串聯時，ε可以.以下述式子計算·· ε* = \ / ( \·ι/ζι + ν 2/^2) ( 2 ) 另一方面，二電容器係並聯的，ε *係以下述式子計算 ε = ν 1 ε 1 + ν 2 ε 2 ( 3 ) 在式（2)中，ε*是最小的。在式（3)中，ε*是最 大的。這些式子分別稱爲維恩（Wiener )下限方程式及維 恩上限方程式。因此，雖然裝置的介電常數ε *具有位於式 本纸張尺度適用中國國家標準（CNS>A4規格（210*297公釐） — III—— — — — — — I ·1111111 I (請先閱讀背面之沒意事項再填寫本頁) 經濟郭智慧財產局員工消費合作社印製 -17- A7 -mwu-：- 五、發明說明（15 > (2 )與（3 )之間的値，但仍無法真正地決定分佈情形 。提出如下所述的經驗混合定律： 維恩通式： \ / (e*+u) = Vi/(£i+U) + V 2 / (ε 1 + u ): 李奇坦克爾（Lichtencker )對數式： l〇gS* = V i l〇g/s + V 2l〇gS2 ;及 李奇坦克爾一羅德級數式： e*=vi8ik + V2E2k 將參考圖式，於下說明用於本發明中的多孔氧化矽膜 。多孔氧化矽膜係如下述般製造。 如圖2所示，矽基底1設置於室（生產室）2 1內。 之後，形成多孔半導體氧化物膜5。 在室2 1中，矽用於蒸汽源，ΒΝ (氮化硼）船用於 坩堝22a »由於電源供應至ΒΝ埠22 ，所以’ ΒΝ船 中的矽會被加熱及汽化。〇2與A r的混合氣體係用於週遭 氣體以產生氧化的微粒。汽化的矽會與週遭氣體碰撞並生 長成超微粒。同時，超微粒會由〇2氧化。氧化的超微粒會 沈積於離BN船2 2 a 5 cm之基底1上以形成多孔超微 粒氧化矽膜。週遭氣體的壓力會在〇 . 3 Torr與1 0 Torr 之間改變。生長時間一致爲1 0分鐘。 將於下詳述產生粒子的程序： ①使室內部成爲真空直至壓力小於ΐ·〇χ10_2 τ〇ΓΓ (請先M讀背面之>i意事項再填寫本頁) I - I I I I I I I ^ ·11111111 I . 經濟部智慧时產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公S ) • 18 - 409274 A7 B7___ 五、發明說明（16) (請先W讀背面之注意事項再填寫本頁) 0 當室內部成爲壓力小於5.〇xl〇_6 T〇rr之真空時 ，真空閥關閉。然後，施加週圍氣體（1%〇2及9 9 %A r )直至預疋壓力， ③ 將電壓施加至BN船《以高溫計量測溫度’當溫度變 成穩定時，打開快門。然後，將氧化的超微粒沈積於基 底上。同時，室的週圍以冷水冷卻：及 ④ 在結束沈積製程之後，將樣品充份冷卻及拿出。然後 ，完成此程式。 此時，根據氧氣及A r氣的混合氣體之壓力，所形成 的多孔氧化矽膜具有下述的平均孔徑。 粒子的生長製程包含三階段：（1)汽化矽的超飽合 階段，（2)汽相生長及（3)熔融生長。與真空汽化法 大的不同之處在於：因爲有週遭氣體中的分子，所以汽化 的矽之平均自由路徑是短的。因此，粒子會由汽化法產生 〇 從實驗可知，影響粒子直徑的因數包含（a )汽化源 的溫度，（2)汽化源至基底之距離，（c)週遭氣體的 型式和分子重量及（d )週遭氣體的壓力。 經濟部智慧財產局員工消費合作社印製 當汽化源的溫度增加時，及當週圍氣體的分子量較大 時，粒子的直徑變得較大。而且，當氣體壓力增加時，及 當汽化源至基底的距離較長，時，粒子的直徑變得較大。但 是，粒子直徑會在適當壓力及距離下飽合。 使用氣體汽化法生產超微粒時，會有不同的條件。藉 由僅改變週圍氣體的壓力，硏究所生產的超微粒之特徵。 本纸張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） -19- A7 B7 409274 五、發明說明（17 ) {請先Μ讀背面之注意事項再填寫本頁) 硏究係首先估計粒子的尺寸及形狀。然後，藉由完全地檢 查介電常數、疏水特性、漏電流及對線和空間的遮蔽特性 ，而考慮形成多孔超微粒氧化矽膜的條件。 首先，需要確認取得低介電常數的低密度。圖1 4及 1 5係顯示在1 Torr及1 0 Torr下剛好形成的超微粒膜之 T E Μ影像。典型上，球形的微粒或超微粒係由氣體汽化 法所形成^但是，從這些影像中可知，所形成的多孔氧化 矽膜未具有球形的超微粒。 可確認1 Torr壓力下形成的超微粒多孔氧化矽膜中， 具有十幾n m直徑的超微粒會以鏈或網路形式彼此耦合。 此時，所形成的孔之平均直徑等於或小於2 0 n m。而且 ，確認1 0 Torr壓力下形成的超微粒多孔氧化矽膜中一部 份膜具有粒子形狀》但是，整體上，相較於1 Torr壓力的 情形，粒子會進一步熔融。結果，粒子的形狀會崩潰。因 此，雖然無法計算粒子的平均直徑，但是，其確定超過 2 0 n m。 經濟部智慧时產局員工消費合作社印製 由於在未耦合的粒子之間有間隙，所以，可將週圍氣 體視爲大氣。在1 0 Torr壓下所產生的粒子之尺寸明顯地 大於1 Torr下所產生的粒子之尺寸。此外，；L 〇 Torr壓力 下所產生的粒子之間的間隙似乎比1 Torr壓力下所產生的 粒子之間的間隙還寬。 接著，將說明在類似於上述製程之製程中所形成的多 孔氧化矽膜之不同特徵》 圖3 A及3 B係顯示一完成汽化後的XP S量測之結 本紙張尺度適用中因國家標準（CNS)A4規格（210 * 297公爱） -20- 經濟部智慧財產局負工消費合作社印製 A7 B7____ 五、發明說明（18 ) 果。執行A r +蝕刻，接著對粒子膜執行化學鍵結分析。 S i及S i ◦ 2係以峰値分別爲9 9 .. .3 E v及1 〇 3 . 3 E Y的高斯分佈表示。首先，量測資料會以波分離成這 二個分佈，且其剩餘資料代表S 1 Ο x。在任何情形中， S I ◦ 2佔8 5 %以上。S 1 Ο x成份的集成強度相對於整 個強度係其餘百分比。 使用氧化矽膜夾於彼此平行的平板電極之間的裝置以 決定介電常數。以L C Z儀量測裝置的電容，接著從電極 的面積及膜的厚度計算相對介電常數。 圖4及5係顯示置測電容及接著從平行平板的近似化 決定相對的介電常數之結果。頻率繪於水平軸上。相對介 電常數繪於左方垂直軸上，而t a η ό繪於右方垂直軸上 =圖6係顯示樣品作爲參數時，相對於週圍氣體的壓力’ 在1 Μ Η ζ下的相對介電常數。在任何條件下，相較於典 型的S 1 0_，之3 . 9，相對介電常數減少甚多。關於氣壓 的枏關性·當壓力愈高時，形成介電常數愈小的樣品°假 使氧化程度被視爲相同，則可認爲當樣品在愈高壓力下形 成時，由於空氣的介電常數實際上爲，所以’在整 個膜中由週遭氣體佔據的部份之比例愈高。1 Μ Η Ζ時’ 1 0 Torr下的相對介電常數爲1 . 68 ’ 5 Torr下的相對 介電常數爲1 . 7 0，1 To.rr下的相對介電常數爲 1 8 3，0 . 5 T〇rr下的相對介電常數爲1 . 9 5。 藉由檢査所形成的樣品留在大氣下之後的介電常胃@ 改變及漏電流’以估計疏水性° 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公蜚） -21 - ||i 一 二| 二 -—IP~m „ 一. 一 |||一 * 二η Γ.------------- Μ-----------------------------------I — (請先閲讀背面之ii意事項再填寫本頁) 409274 a? ________B7___ 五、發明說明（19 ) (請先《讀背面之注意事項再填寫本頁) 樣品會留在大氣下以量測介電常數的劣化變化，以根 據電特性的改變而確認濕氣吸收。圖7係顯示量測結果， 在—形成膜之後，當樣品係在愈高的壓力下形成時，樣品 具有愈小的介電常數。但是，隨著時間前進，確認1 0 Torr及5 Torr下的介電常數會增加。另一方面*即使在一 個月之後，仍無法確認0 . 5 Torr及1 Torr下有任何改變 〇 經濟部智慧时產局員工消費合作钍印製 造成介電常數增加的原因係濕氣吸收。在室溫下，水 的相對介電常數約爲π 8 0 ^ 。典型上，具有諸如超微粒 膜之間隙的結構容易在大氣下吸收濕氣。因此，認爲濕氣 會由1 0 Ton·及5 Torr下形成的樣品所吸收，是很合理的 。在0 . 5 T 〇 r r或1 T 〇 r r下形成的樣品中尙無法確認濕氣 吸收=原因如下。亦即，在0 . 5 Torr及1 Torr下形成的 樣品，一形成時具有大的介電常數。由於孔所佔據的部份 之比例起先是小的且孔的尺寸較小，所以，難以吸收濕氣 :如同上述TEM影像中所示，在◦· 5 Torr或1 Torr下 P攻的樣品具有不同於1 0 Torr和5 Torr下形成的樣品之 結構，且水可進入其中。雖然相較於1 0 Torr下形成的樣 品之介電常數，1 · 83的相對介電常數是高的介電常數 '但是，其仍是氣橋結構中的相對介電常數之外最小的介 電常數。 以I - V量測，評估絕緣特性。使用與電容量測相同 的裝置。必須注意類似於電容量測之量測方法。首先，主 電極及保護電極的電位係製成彼此相等。接著，將電壓施 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公a ) -22- 經濟部智慧財產局員工消費合作社印製 409274 A7 _B7 ___ 五、發明說明（20) 加至主電極與相對電極之間。此時，可能僅讀取主電極側 上的漏電流以便量測而不受表面電流的影響。對0.5 Torr及1 Torr下形成的樣品中具有較小介電常數之1 Torr 下形成的樣品，檢查漏電流，此樣品具有小介電常數膜及 不吸收濕氣。 .圖8係顯示在電場的實際範圍下量測的超微粒膜的電 流及電壓結果，此超微粒膜的膜厚爲5 0 0 nm，其係於 1 Torr下產生的。在圖8中，電場係水平軸代表，而電流 係以垂直軸代表》由於從4 X 1 0 5V/c m下的漏電流計 算之電阻係數爲2 . 6 X 1 0 1 3 Ω c m。 圖9係顯示由圖8的結果轉換而成的福勒-諾德罕（ Fowler-Nordheim (此後稱爲 F-N))圖。1/E 係標示 於水平軸上，J / V 2係標示於垂直軸上。類似於F - N形 式的導電係標示於強電場之下》此導電與整塊中的S i Ο: 膜之導電性相同，且係強大電場下的穿隧導電。同時，可 瞭解禁止帶中未含有任何陷阱，或者即使含有陷阱，亦是 小數目的陷阱。 關於樣品留在大氣中時漏電流的改變，與氧化矽膜一 形成時的漏電流相比較，可確認漏電流稍微增加。但是， 在幾天及三十天之後並無實際的變化。此外，如上所述， 無法確認介電常數增加。因此，可以認爲未吸收濕氣。 使用電子束照相蝕刻法以形成保護層的線樣式，以評 估多孔氧化矽膜的塗層特性。可將線視爲半導體積體電路 的電路元件或接線樣式《將超微粒氧化矽膜沈積於保護層 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公爱） :111-二 IM- -I 二-二三 > : 三一一 二三一 . ----------------------/裝--------訂---------咮----Γ-------- -- i {請先Μ讀背面之注意事項再填寫本頁) -23- 409274 A7 經濟部智慧时產局員工消費合作社印製 B7五、發明說明（21 ) 樣式上。在1 Torr的條件下’沈積超微粒’從上述的結果 中可知，在此1 Torr條件下可實現作爲中間層絕緣膜之最 優良電特性。 圖1 0及1 1係顯示1 Torr週圍氣體的條件下超微粒 膜沈積於1 V m線及空間上之後的S E Μ影像。於0 · 4 的保護層膜厚上沈積0.7的超微粒氧化矽膜。 寬高比（保護層膜厚/空間寬度）爲〇 . 4。在本實施例 中，線之間的空間係由氧化矽膜完美地塡充而無任何間隙 〇 從電特性的結果可確知，假使膜是平坦的，則在1 Ton·時形成的樣品中無濕氣吸收。此外’膜會沈積於線及 空間上而無間隙。因此’可以認爲即使超微粒氧化矽膜真 正地安裝於L S I上時，不會產生任何濕氣吸收的問題。 圖1 2係顯示在1 Torr週圍氣體的條件下超微粒氧化 矽膜沈積於0 . 5 # m線及空間上之後的剖面S E Μ影像 。寬高比係0 . 8。類似於1 V in線及空間的情形，空間 會由膜塡充達到其底部。但是，確認在中心具有非常小的 間隙。 圖1 3係顯示1 Torr週圍氣體的條件下超微粒氧化矽 膜沈積於0 . 2 5 μ m線及空間上之後的剖面S E Μ影像 。寬高比係1 6。雖然超微粒膜遮蓋保護層樣式，但是 1粒子膜未塡充線之間的空間。確認粒子膜會於與膜生長 有關的水平方向上於保護層上擴展•以致於粒子會與保護 罾上相鄰的粒子接觸並進一步在上方向生長。結果•在空 (請先閲讀背面之注意事項再填寫本頁) II:_·'Ξ ‘裝 1.1:ΙΞΙΙ 本纸張尺度適用中园國家標準（CNS)A·!規格（210 X 297公釐） -24- 409274 A7 經濟部智慧財產局員工消費合作钍印製 ___B7___ 五、發明說明（22 ) 間中仍維持有間隙。 在氣體汽化法甲，當蒸氣粒子會與週圍氣體的分子相 撞’粒子會生長。因此，在沈積粒子時的方向性是低的= 因此，粒子膜會以自較接近汽化源的保護層處開始之次序 ，沈積於保護層上。因此，認爲在0 . 2 5 # m的情形中 ，粒子膜不會塡充。 由1 %的0 2及9 9 %的A r混合之混合氣體汽化法所 形成的超微粒會充份地氧化。雖然，這係以S i 0 2 ( 1 < X<2)表示，但是，在膜中S1〇2是主要的。粒子在任 何壓力下未具有球形。粒子會彼此耦合，且以鏈或網路的 形式分佈=此外，以T E Μ確認確實存在有由粒子微繞的 間隙。在類似於使用稀有氣體執行的氣體汽化法中，在較 高壓下生產的情形中，粒子會大幅地生長。 從電容的量測結果可知，確認超微粒S 1 Ο _χ膜的介電 常數在任何形成條件下是非常小的。關於形成條件對介電 常數的影響，傾向於介電常數隨著氣體壓力增加得愈高， 介電常.數變得愈小。原因可能如下所述。亦即，假使構成 元素的比例在任何壓力下是固定的，亦即，假使氧化程度 是固定的，則粒子之間由週圍氣體所佔據的部份相對於整 個膜之比例，在愈高的壓力下形成的超微粒膜中可能愈高 -在1 0 Torr下形成的情辱中，所記錄的相對介電常數係 1.68。 但是，確認在高壓下形成的粒子膜中有濕氣吸收。在 多個未吸收濕氣的樣品中具有最小介電常數之樣品係形成 ~二一 -|>1 1J I · ·1 ^1 {請先閲讀背面之d意事項再填寫本頁)
III •SJ. I二~二 II- 本紙張尺度適用中國S家標準（CNS)A4規格（210 X 297公t ) -25- 409274 A/ ___B7_ 五、發明說明（23) <請先閱讀背面之注意事項再填寫本頁) 於1 Torr下的樣品。其相對介電常數係，1 , 8 3 * 。在 絕緣特性上，這是較優的。當2 0 V.的電壓施加裝置時， 漏電流係1 πΑ或更少，在該裝置中，會於5〇0nm厚 膜的超微粒膜中產生面積爲〇 . 〇 3 cm2的平行平板電極 。此値充份地滿足作爲中間層絕緣膜的需求。 即使在樣品留在大氣中之後，亦未發現導因於濕氣之 絕緣劣化及介電常數增加。不論多孔膜爲何，未發生濕氣 吸收的原因如下所述： 由於孔相當窄，所以，濕氣無法進入孔中：及 孔並非連續的且零星地散佈•因此濕氣僅在表面極近 處神吸收且無法進入最內部。 經濟部智慧財產局員工消費合作社印裂 在評估遮蔽特性時，於1 0 Torr下形成的樣品無法塡 充寬高比0 . 4的線與線之間1 4 m的空間=但是，在1 Ton·下形成的樣品可以完美地塡充。此點可由氣體汽化法 的特點解釋。亦即，隨著氣體壓力變得愈高，則所形成的 粒子之方向性變得愈低。這會造成較接近汽化源之保護層 線上的粒子補捉率增加。即使形成於1 Torr下的的樣品仍 無;'去塡充線與線之間0 . 2 5 μ m之空間（寬高比1 . 6 ):因此，留下大間隙。但是，由於在氧化矽膜的上部處 無間隙，所以成功地執行遮蔽ώ 接著，根據上述結果，製造本發明的半導體裝置。將 於下說明其製造方法。 首先，如圖1 Α所示，於半導體基底1上形成半導體 電路元件。每一半導體電路元件具有形成於半導體基底1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26- A7 409274 ______B7___ 五、發明說明（24 ) 的表面區上的源極汲極區2、及形成於基底1的表面上的 閘氧化物膜3上的閘電極4。 ，_ 接著，類似上述方法，形成如圖1 B所示之多孔氧化 矽膜= 形成有電路元件之半導體基底1置於室2 1內的上部 份上。在室2 1中，矽係用於蒸汽源23 ，而BN (氮化 硼）船係作爲坩堝22 a 。將電力供應至BN埠22，將 矽加熱及汽化。以1 %的0 2及9 9 %的A r混合氣體作爲 週圍氣體以便形成氧化的超微粒。週圍氣體的壓力係在 0 . 3 Torr至1 0 Torr之範圍。更佳的是，週圍氣體的壓 力是在〇.5 Torr至1 0 Torr範圍中。汽化的矽粒子會與 週圍氣體碰撞以生長。同時，矽粒子會由〇2氧化及沈積於 置於離開汽化源5 c m處的基底上作爲多孔超微粒氧化矽 膜：週圍氣體的壓力係從0 · 5 Torr至1 0 Torr之預定値 。生長時間係1 0分鐘。 在上述說明中，多孔氧化矽（半導體）膜5係形成於 半導體電路元件上。但是，如圖1 C所示’其可形成於接 線tS式上，接線樣式係形成於另一中間層絕緣膜上。其它 的中間層絕緣膜可爲多孔半導體氧化物膜5 °而且’如- 1 D所示，當樣式之間的間隔等於或小於0 · 2 5 Zi m時 ，可考慮下述之方法。亦即，在形成多孔半導體氧化物膜 5之後，以C Μ P將其平坦化。然後，沈積另一多孔半導 體氧化物膜6。在此情形中，空氣用於接線樣式的水平方 向中的絕緣，且多孔半導體氧化物膜6用於垂直方向的絕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁)
III 二三 '裝 L_jl 訂---------緣ί 經濟部智毡財產局具工消費合作杜印製 一一 -27- 409274 a? __B7 _ 五、發明說明（25) 緣。假使此方法是可能的，則有效的介電常數可視爲進一 步減少。較低的中間層絕緣膜可爲一般的中間層絕緣膜。 在上述實施例中，在形成多孔氧化矽膜的期間，混合 氣體的壓力是固定的。但是，在形成多孔氧化矽膜的期間 ，混合氣體的壓力可能是變化的。亦即，混合氣體的壓力 首先設定爲0 _ 5 Torr，接著設定爲1 0 Torr。此外， 混合氣體的壓力可設定爲1 〇 Torr，最後設定爲〇 . 5
Torr 。在此情形中，會減少介電常數，同時改進遮蔽特性 〇 混合氣體的壓力也可首先設定於1 〇 Torr ，接著設定 於0 _ 5 Torr。在此情形中，使用空氣部份的介電常數會 減少，同時可防止濕氣吸收》 如上所述’本發明提供具有中間層絕緣膜之半導體裝 置及製造半導體裝置的方法，此中間層絕緣膜具有小介電 常數、適用於接線樣式材料、熱保護持性及製程適用性。 Η 一 <讀先閱讀背面之注意事項再填寫本頁) ·1111111 ^ 111!1111 ^ Η_二三 經濟部智慧財產局員Η消費合作社印製 II二 Lull 本纸張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -28-

Claims (1)

  1. 409274 H CS D8 六'申請專利範圍 1 . 一種製造半導體裝置的方法，包括下述步驟： 在半導體基底上形成半導體電路元件或接線樣式； 在含有氧氣的混合氣體之室中將半導體物質氧化，以 在包含該半導體電路元件或接線樣式之該半導體基底上形 成多孔半導體氧化物膜作爲中間層絕綠膜。 .2 _如申請專利範圍第1項之方法，其中該多孔半導 體氧化物膜係多孔氧化矽膜。 3 .如申請專利範圍第2項之方法，其中該形成多孔 半導體氧化物膜之步驟包含： 將含有該氧氣之該混合氣體供應至室中；及 在室中將矽汽化作爲該半導體物質。 4 .如申請專利範圍第3項之方法，其中室中該混合 氣體的壓力在0 . 3 Torr至1 0. Torr之範圍。 5 .如申請專利範圍第4項之方法，其中該混合氣體 的.1‘丨力在0 · 5 Torr至1 〇 Torr之範圍。 6 .如申請專利範圍第4項之方法，其中室中的該混 合氣體壓力可設定於預定値。 7 .如申請專利範圍第3項之方法，其中當供應混台 氣體時，室中的該混合氣體壓力可以改變。 8 .如申請專利範圍第7項之方法，其中該混合氣體 的壓力可設定於第一預定値，然後設定於大於第一預定値 之第二預定値。 9.如申請專利範圍第8項之方法|其中該混合氣體 的壓力在設定於第二預定値之後可設定於小於第二預疋値 本紙張尺度通用中繭國家揉準（CNS ) Α4規洛（210X297公羡） (請先閲讀背面之注意事項再填寫本I) 裝· ，νβ 經濟部智慧財產局員工消費合作社印製 -29- 經濟部智慧財產局員工消費合作社印製 A8 B8 409274 « 夂、申請專利範圍 之第二預定値。 1 0 ·如申請專利範圍第3項之方法，其中該供應混 之步驟包含將含有該氧氣的該混合氣體供應至室中 ’ &致於在塡充於該半導體電路元件或接線樣式之間時， 亥多？L氧化矽膜會遮蓋該半導體電路元件或接線樣式。 1 1 .如申請專利範圍第3項之方法，其中該供應混 € Μ體之步驟包含將含有該氧氣的該混合氣體供應至室中 ’以致於在該半導體電路元件或接線樣式的側壁上形成間 隙時’該多孔氧化矽膜會遮蓋該半導體電路元件或接線樣 式： 1 2 _如申請專利範圍第1 〇項之方法，其中該半導 體電路元件或接線樣式之間的空間的寬高比等於或小於 1-6 = 1 3 .如申請專利範圍第1 2項之方法，其中該半導 體電路元件或接線樣式之間的空間的寬高比等於或小於 0.8。 1 4 .如申請專利範圍第3項之方法，其中該混合氣 體包含實際上等於1 %之該氧氣。 1 5 .如申請專利範圍第3項之方法，其中該混合氣 體包含隋性氣體及該氧氣。 1 6 .如申請專利範圍第2至1 5項中任一項之方法 *其中該多孔半導體氧化物膜包含平均直徑等於或小於 2 0 n m的孔。 1 7 .如申請專利範圍第2至1 5項中任一項的之法 本紙張尺度適用中國國家搞準（CNS ) Α4洗格（210X297公釐） :!ιτ 二二 二 II· |二- -三一 三一一 -----------^------ΐτ-------ί---------------- (請先Κ讀背面之注意事項再填寫本頁) -30- A8 B8 409274 cs_ 六、申請專利範圍 ，其中該多孔半導體氧化物膜包含等於或多於8 5 %之 S i 0 2。 (請先閲讀背面之注意事項再填寫本頁) 1 8 _如申請專利範圍第2至1 5項中任一項之方法 ’其中該形成多孔半導體氧化物膜之步驟包含形成該多孔 氧化矽膜以具有等於或小於1.95相對介電常數。 1 9 . 一種半導體裝置製造方法，包括下述步驟： 在半導體基底上形成半導體電路元件或接線樣式： 供應含有氧氣的混合氣體至室中： 將室中的矽汽化以產生氧化矽粒子：及 從室中的氧化矽粒子形成多孔氧化矽膜以作爲包含該 半導體電路元件或接線樣式的該半導體基底上之中間層絕 緣膜I 2 0 .如申請專利範圍第1 9項之方法，其中該多孔 氧化矽膜具有等於或小於1 . 9 5之相對介電常數。 2 1 ·如申請專利範圍第1 9或2 0項之方法，其中 室中該混合氣體的壓力係在〇 . 3至10 Torr之範圍。 經濟部智慧財產局員工消費合作钍印製 2 2 ·如申請專利範圍第1 9或2 0項之方法，其中 當塡充於該半導體電路元件或接線樣式之間時，該多孔氧 化矽膜會遮蓋該半導體電路元件或接線樣式。 2 3 .如申請專利範圍第1 9或2 0項之方法，其中 於該半導體電路元件或接線樣式的側壁上形成間隙時，該 多孔氧化矽膜會遮蓋該半導體電路元件或接線樣式。 2 4 .如申請專利範圍第1 9或2 0項之方法，其中 該混合氣體含有實際上等於1 %的該氧氣。 本紙浪尺度逍用中國國家螵準（CNS ) A4規格（2丨0ΧΜ7公釐） -31 - A8 B8 409214 經濟部智慧財產局員工消脅合作社印製 六 、申請專利範圍 2 5 .如申請專利範圍第1 9或2 0項 之 方 法 其 中 該 多 孔 氧化矽膜包含平均直徑等於或小於2 0 r 1 m之孔。 2 6 一種半導體裝置，包括： 半 導體電路元件或接線樣式，形成於半導體基底上： - 多 孔氧化矽膜，作爲包含該半導體電路 元 件 或 接 線 樣 式 的 該 半導體基底上的中間層絕緣膜，其中 該 多 孔 氧 化 矽 膜 包 含 平均直徑等於或小於2 0 nm之孔。 2 7 •如申請專利範圍第2 6項之半導 體 裝 置 其 中 1/. C 1 〇-J 頌 於該半導體電路元件或接線樣式之間 時 該 多 孔 氧 化 膜 會遮蓋該半導體電路元件或接線樣式。 9 8 .如申請專利範圍第2 6項之半導 體 裝 置 其 中 當 該 半導體電路元件或接線樣式的側壁上 形 成 間 隙 時 1 % 孔 氧化矽膜會遮蓋該半導體電路元件或接線樣式 _ 〇 2 9 .如申請專利範圍第2 6至2 8項 中 任 一 項 之 半 導 fg 裝 置 ，其中該半導體電路元件或接線樣 式 之 間 的 空 間 之 見 (¾ 比係等於或小於1 . 6。 3 0 .如申請專利範圍第2 6至2 8項 中 任 — 項 之 半 rnjm 裝 置 *其中該多孔氧化矽膜包含等於或 多 於 8 5 % 之 S 1 〇 ·> 〇 3 1 .如申請專利範圍第2 6至2 8項 中 任 一 項 之 半 導 Qiffi 裝 置 ，其中該形成多孔半導體氧化物膜 之 步 驟 包 含 形 成 該 多 孔氧化矽膜爲具有等於或小於1 . 9 5 之 相 對 介 電 常 數 3 2 如申請專利範圍第2 9項之半導 體 裝 置 > 其 中 本紙張尺度逋用中國國家揲準（CNS ) A4说格（210X297公釐） •32- A8 409274 ?! 六、申請專利範圍 或 於 等 比 高 寬 之 間 空 的. 間 之 式 樣 線 接 或 件 元 路。 電 8 體 導 ο 半於 該小 (請先閲讀背面之注意事項再填寫本頁) 装. 訂 二一 二二 三 三一 經濟部智慧財產局員工消費合作杜印製 I 一一 本紙乐尺度適用中國國家標率（CNS ) Α4^格（210X297公釐） -33-
TW088104851A 1998-03-31 1999-03-26 Semiconductor device with porous interlayer insulating film TW409274B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10103967A JP2921759B1 (ja) 1998-03-31 1998-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW409274B true TW409274B (en) 2000-10-21

Family

ID=14368140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104851A TW409274B (en) 1998-03-31 1999-03-26 Semiconductor device with porous interlayer insulating film

Country Status (4)

Country Link
US (4) US6566756B1 (zh)
JP (1) JP2921759B1 (zh)
KR (2) KR100352727B1 (zh)
TW (1) TW409274B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921759B1 (ja) * 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
JP2001044202A (ja) * 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
KR100701656B1 (ko) * 1999-12-23 2007-03-30 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 디스플레이 제조 방법
WO2001086707A1 (fr) * 2000-05-08 2001-11-15 Denki Kagaku Kogyo Kabushiki Kaisha Film siox de faible permittivite relative, procede de production, dispositif semi-conducteur contenant ledit film
US7649987B1 (en) * 2001-06-19 2010-01-19 At&T Intellectual Property I, L.P. System and method for forwarding selective calls
JP3509781B2 (ja) 2001-06-25 2004-03-22 株式会社半導体理工学研究センター 半導体装置の製造方法
KR20030016867A (ko) * 2001-08-22 2003-03-03 대우전자주식회사 적외선 흡수 볼로메터의 산화막 형성 방법
JP4526216B2 (ja) * 2001-08-30 2010-08-18 東京エレクトロン株式会社 多孔質膜の形成方法及び形成装置
FR2851373B1 (fr) * 2003-02-18 2006-01-13 St Microelectronics Sa Procede de fabrication d'un circuit electronique integre incorporant des cavites
JP2007019508A (ja) * 2005-07-08 2007-01-25 Stmicroelectronics (Crolles 2) Sas 相互接続配線内における複数のエアギャップの横方向分布の制御
US7838389B2 (en) * 2008-05-30 2010-11-23 Freescale Semiconductor, Inc. Enclosed void cavity for low dielectric constant insulator
US7919388B2 (en) * 2008-05-30 2011-04-05 Freescale Semiconductor, Inc. Methods for fabricating semiconductor devices having reduced gate-drain capacitance
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US9012912B2 (en) * 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987002026A1 (en) 1984-05-28 1987-04-09 Shuhara Akira Process for producing silicon dioxide film
CH664163A5 (de) 1985-03-01 1988-02-15 Balzers Hochvakuum Verfahren zum reaktiven aufdampfen von schichten aus oxiden, nitriden, oxynitriden und karbiden.
US5202105A (en) * 1986-08-22 1993-04-13 Stemcor Corporation Method for making hexagonal silicon carbide platelets with the addition of a growth additive
JPH01235254A (ja) 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
JPH04116155A (ja) 1990-09-06 1992-04-16 Seiko Instr Inc 薄膜の形成方法
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
JPH05283542A (ja) 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP3221129B2 (ja) 1993-02-04 2001-10-22 ソニー株式会社 半導体装置の製法
US5571571A (en) 1993-06-16 1996-11-05 Applied Materials, Inc. Method of forming a thin film for a semiconductor device
US5470801A (en) 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
KR960009050B1 (ko) 1994-02-16 1996-07-10 민병욱 폐기물의 발효건조방법 및 장치
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JP3336747B2 (ja) 1994-06-09 2002-10-21 ソニー株式会社 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
US5599759A (en) * 1994-06-22 1997-02-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Process for producing porous silicon oxide material
US5472913A (en) 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5580655A (en) 1995-03-03 1996-12-03 Dow Corning Corporation Silica nanoparticles
EP0792688A1 (en) 1996-03-01 1997-09-03 Dow Corning Corporation Nanoparticles of silicon oxide alloys
US5965202A (en) * 1996-05-02 1999-10-12 Lucent Technologies, Inc. Hybrid inorganic-organic composite for use as an interlayer dielectric
US5830532A (en) * 1996-05-18 1998-11-03 Texas Instruments Corporated Method to produce ultrathin porous silicon-oxide layer
DE69840276D1 (de) * 1997-01-21 2009-01-08 Georgia Tech Res Inst Herstellung eines Halbleiterbauelements mit Luftspalten für niedrigstkapazitive Leiterbahnen
US6255156B1 (en) 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
US6503850B1 (en) 1997-04-17 2003-01-07 Alliedsignal Inc. Process for producing nanoporous dielectric films at high pH
JP3431454B2 (ja) * 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2921759B1 (ja) * 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
TW429576B (en) * 1998-10-14 2001-04-11 United Microelectronics Corp Manufacturing method for metal interconnect
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6503580B1 (en) * 2001-07-30 2003-01-07 The United States Of America As Represented By The Secretary Of The Navy Acoustically enhanced paint application

Also Published As

Publication number Publication date
US6812163B2 (en) 2004-11-02
JPH11289013A (ja) 1999-10-19
US20020089060A1 (en) 2002-07-11
US20050032256A1 (en) 2005-02-10
KR100352727B1 (ko) 2002-09-16
US20020115308A1 (en) 2002-08-22
US6794754B2 (en) 2004-09-21
KR20020026513A (ko) 2002-04-10
KR19990078445A (ko) 1999-10-25
KR100382872B1 (ko) 2003-05-09
US7265064B2 (en) 2007-09-04
JP2921759B1 (ja) 1999-07-19
US6566756B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
TW409274B (en) Semiconductor device with porous interlayer insulating film
TWI464840B (zh) 在後段製程形成懸吊式傳輸線結構之方法
TWI258801B (en) New fuse structure
JP4733261B2 (ja) ボロン濃度上昇に起因する不要な絶縁体エッチングを低減する方法
US7037851B2 (en) Methods for selective integration of airgaps and devices made by such methods
WO2004107434A1 (ja) 配線構造およびその製造方法
US20020000556A1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
TW417231B (en) Semiconductor device with conductor plug and fabrication method thereof
JPH1117005A (ja) 半導体装置及びその製造方法
CN104377189A (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
Surganov et al. Planar aluminum interconnection formed by electrochemical anodizing technique
TW386262B (en) Method for reducing the pattern sensitivity of ozone assisted chemical vapor deposited (CVD) silicon oxide insulator layers
Warashina et al. Advanced air gap formation scheme using volatile material
JP2000183158A (ja) 半導体集積回路装置及びその製造方法
TWI223393B (en) Method of filling bit line contact via
JP3439189B2 (ja) 半導体装置及びその製造方法
Gabric et al. Air gap technology by selective ozone/TEOS deposition
TW413917B (en) Semiconductor device and method of manufacturing the same
WO2004105123A1 (ja) 半導体装置
Kumar et al. Metal diffusion barriers for porous SiO2
JP4250209B2 (ja) 半導体装置の製造方法
TW308730B (en) Manufacturing method of porous dielectric in integrated circuit and integrated circuit thereof
KR19990017092A (ko) 반도체 소자의 초미세 콘택 형성 방법
Daamen et al. Production of 150nm wide Air Gap Interconnects with a" Sacrificial
JP2003060034A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees