JPH11289013A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11289013A
JPH11289013A JP10103967A JP10396798A JPH11289013A JP H11289013 A JPH11289013 A JP H11289013A JP 10103967 A JP10103967 A JP 10103967A JP 10396798 A JP10396798 A JP 10396798A JP H11289013 A JPH11289013 A JP H11289013A
Authority
JP
Japan
Prior art keywords
semiconductor
oxide film
gas
dielectric constant
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10103967A
Other languages
English (en)
Other versions
JP2921759B1 (ja
Inventor
Hiroshi Morizaki
弘 森崎
Shinji Nozaki
眞次 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Technology Academic Research Center
Original Assignee
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10103967A priority Critical patent/JP2921759B1/ja
Application filed by Semiconductor Technology Academic Research Center filed Critical Semiconductor Technology Academic Research Center
Priority to TW088104851A priority patent/TW409274B/zh
Priority to US09/280,868 priority patent/US6566756B1/en
Priority to KR1019990011295A priority patent/KR100352727B1/ko
Publication of JP2921759B1 publication Critical patent/JP2921759B1/ja
Application granted granted Critical
Publication of JPH11289013A publication Critical patent/JPH11289013A/ja
Priority to US10/052,978 priority patent/US6794754B2/en
Priority to KR10-2002-0016132A priority patent/KR100382872B1/ko
Priority to US10/131,949 priority patent/US6812163B2/en
Priority to US10/938,107 priority patent/US7265064B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/68—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving nucleic acids
    • C12Q1/6813—Hybridisation assays
    • C12Q1/6827—Hybridisation assays for detection of mutation or polymorphism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Zoology (AREA)
  • Health & Medical Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Immunology (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Genetics & Genomics (AREA)
  • Molecular Biology (AREA)
  • Microbiology (AREA)
  • Analytical Chemistry (AREA)
  • Biotechnology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Biochemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 低誘電率を有し、配線材料との適合性、耐熱
性、プロセス適合性を有する層間絶縁膜を有する半導体
装置とその製造方法を提供すること。 【解決手段】 半導体基板上に形成された半導体回路素
子あるいはその配線パターンと、前記半導体基板上に形
成された前記半導体回路素子あるいはその配線パターン
上に形成された２０ｎｍ以下の平均孔径を有する多孔質
半導体酸化膜とを具備する。前記半導体基板の面方向の
前記半導体回路素子間あるいは前記配線パターン間は、
空気あるいは不活性ガスを主成分とするガスにより絶縁
され、前記半導体基板の面方向と垂直な方向の前記半導
体回路素子間、前記配線パターン間、あるいは前記半導
体回路素子と前記配線パターンとの間は前記多孔質半導
体酸化膜により絶縁されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特に多孔質半導体酸化膜を使用する半
導体装置とその製造方法に関する。
【０００２】
【従来の技術】現在、マイクロプロセサ等の半導体装置
では、設計寸法が０．２５μｍあるいはそれ以下へと移
行しつつある。このような細微な設計寸法を有する半導
体装置の製造プロセスでは、従来の製造技術では克服で
きない大きな問題が生じてくる。Ｒ（配線抵抗）×Ｃ
（配線容量）による配線の遅延である。トランジスタの
高速化によるＬＳＩ性能向上にとって障害となるもので
あり、何らかの解決策を講じなければムーアの法則を維
持することはできない。
【０００３】０．２５μｍ以前の製造プロセスの時代に
は、ＬＳＩの動作周波数を上げる方法は明確だった。ト
ランジスタを微細化し、ゲート長を短することによって
スイッチング速度をより速くすればよかった。しかしな
がら最近は、もはやこのやり方は適用しない。トランジ
スタのスイッチング時間を短くしても、チップの速度向
上にはわずかしか寄与しない。というのはプロセッサの
多くは、チップの端から端へと信号を伝搬するようなク
リチカル・パスを持っており、配線でのＲＣによる遅延
のほうが大きくなってしまうからである。一般に設計ル
ールを縮小すると動作周波数は上がる。信号伝搬路の最
大長が短くなるからである。しかし新しい製造プロセス
で、従来よりも大きな規模のチップを実現すると、動作
周波数の向上は難しくなる。
【０００４】このようなＬＳＩの中の金属配線の役割を
大別すると、機能ブロック内の情報伝達を行うローカル
配線と呼ばれる非常に微細な配線群と、機能ブロック間
の情報伝達を行うバスラインおよび機能ブロックにクロ
ック信号と電源を供給するグローバル配線と呼ばれるや
や太目の配線群に分かれる。これらの配線は層間絶縁膜
と呼ばれる絶縁層を介して積層されて形成される。
【０００５】現在、０．１８μｍ世代の最先端ＬＳＩに
用いられているローカル配線の幅・厚さは約０．２μｍ
であり、この微細な金属配線が同じ０．２μｍの間隔で
敷き詰められている。
【０００６】一方、グローバル配線は５〜１００μｍと
いう様々な幅を持つ。多層化された金属配線はビア（Ｖ
ｉａ）あるいはスルーホールと呼ばれる層間絶縁膜に開
けられた微細な穴埋め込まれたタングステン（Ｗ）等の
金属により電気的に接続される。
【０００７】０．１μｍ世代に向けてこれら金属配線は
ますます微細化され、多層化されていく。微細化されて
いく多層配線の問題点は、ローカル配線間のスペースの
縮小による配線間容量の増大、及びチップサイズの増大
によるグローバル配線の配線抵抗増大によるＲＣ遅延の
増大である。
【０００８】配線抵抗Ｒを低減する方法は配線材料をよ
り低抵抗なものを選んでやればよい。これまで使われて
きたＡｌに代えてＣｕあるいはＡｕを使うことが検討さ
れ、一部で実用化されている。Ｃｕは非常に低抵抗な材
料であるが、Ｓｉに拡散されやすく、表面にバリヤ層が
必要となるが、配線抵抗の低減には有効である。Ａｕも
低抵抗ではあるが、Ｃｕと同様にバリア層が必要なこと
からＣｕに打ち勝つだけの優位性はない。
【０００９】また、配線容量Ｃを低減する方法には、通
常使われているＳｉＯ2膜層をフッ素をドープしたＳｉ
Ｏ2や有機絶縁膜といった低誘電材料で置き換えること
によって可能である。フッ素ドープＳｉＯ2はＳｉＯ2よ
りは低誘電率ではあるが、将来的にはまだ誘電率が高
く、有機絶縁膜では高温安定性に欠けることや配線材料
の絶縁膜中への拡散が心配される。入手可能で最も良い
誘電体は真空であるが、実用的には大気である。比誘電
率はほぼ１である。エア・ブリッジと呼ばれる技術は誘
電体材料をすべて取り除き、残された配線は中空に浮
く。ただし配線を支えるためと、振動による破壊を防ぐ
ために、配線の共振周波数がチップの信号周波数をはる
かに上回るように、数多くの支柱が必要となる。この方
法は既に成功しているが、製造コストが高くなり実用は
相当先になりそうである。
【００１０】設計ルールの縮小によりＲＣが増大する理
由を説明する。実際のＬＳＩでは５〜６層の配線層を有
するが解析を簡素化するため２層で考えることにする。
【００１１】配線で重要な寸法は配線ピッチである。配
線同士をどのくらい近づけられるかを決定すると共にど
のくらい小さなチップができるかを決める。通常の配線
ピッチは配線幅の約２倍である。０．５μｍの製造プロ
セスから０．２５μｍの製造プロセスへ移行すると、配
線幅Ｗも半分に縮小される。このときチップの面積はＷ
の２乗に比例するので、チップ面積は１／４になる。
【００１２】一方、金属配線の抵抗値は断面積（ＴＷ）
に反比例する。抵抗が増えてしまえば、遅延の大きな原
因となってしまう。そこで金属の厚さＴは変化させない
か、あるいは拡大することによって抵抗を減らせざるを
得なくなる。ところが抵抗を減らすための配線膜厚増加
は今度は横方向での配線間の容量を増加させてしまう。
金属配線間幅を縮小したにも関わらず、平行に向かい合
う部分の面積が増加してしまうためである。
【００１３】このように、容量増加と抵抗増加がトレー
ドオフの状態にあり、配線設計からのＲＣ積の抑制は行
き詰まりにきている。
【００１４】
【発明が解決しようとする課題】現在、層間絶縁膜に使
用されている材料はＳｉＯ2で比誘電率はおよそ４．０
である。これでは比誘電率が高く、利用されるのはせい
ぜい現在の０．２５μｍ世代までだといわれている。低
誘電率化にはフッ素ドープＳｉＯ2の他、種々の材料が
検討されている。
【００１５】ＳｉＯＦは、従来プロセスをほぼそのまま
使用できることが利点であり、一部で実用化されてい
る。ＳｉＯ2と同様にＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）等によって形成されるが、材料ガス
にはＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ；
Ｓｉ（ＯＣ2Ｈ5）4）等のＳｉＯ2用材料ガスの他、Ｃ2
Ｆ6等を使用することにより得られる。
【００１６】多量のフッ素添加によりε値を２．７付近
まで低減したとの報告もあるが、Ｆの増大と共に吸湿性
が激しくなり、誘電率は増大してしまう。実用的なもの
は３．２〜３．４であり、ε低減効果が十分でないこと
が課題である。また、遊離フッ素による配線腐食の防止
を行う必要がある。
【００１７】ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）に
よる層間絶縁膜の低誘電率は近年になって急速に検討が
活発化された。最も広く検討されているのは無機系の水
素含有ＳＯＧ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉ
ｏｘａｎｅ；ＨＳＱ）である。化学式は（ＨＳｉ
Ｏ1.5）2n（ｎ＝３〜８）である。
【００１８】塗布後、熱処理時に強い収縮応力が発生す
るが、配線間に埋め込まれた場合には収縮応力が解放で
きず、多孔質となるために横方向の誘電率は特に減少す
ると考えられ、誘電率は横方向で２．２、縦方向で２．
７を実現している。量産に適用されている例もあるの
で、信頼性面の不安が少ないと考えられているが、収
縮応力はクラックを生じる原因となる、耐熱性は４０
０℃弱、水素含有のため熱処理は無酸素雰囲気で行わ
れなければならないなど、プロセス管理を厳重に行う必
要がある。
【００１９】エア・ブリッジは、本来誘電材料が埋めら
れている部分を取り除き、残された配線を中空に浮かせ
る技術である。配線間は基本的に大気となり、比誘電率
はほぼ１である。現在、高速のバイポーラでわずかに利
用されている。
【００２０】実際には長い距離を渡すエア・ブリッジは
柱で支えなければならない。柱が無くても配線の重量を
支えることはできるが、配線間の距離が短いと電磁力が
大きく働き、支持の無い配線は曲がる可能性があるから
である。また、共振周波数の問題も存在する。隣接する
配線間を伝わる電気信号が共振周波数で振動したら配線
は破壊されてしまう。このため共振周波数がチップの信
号周波数をはるかに上回るように、支柱を適度な間隔で
挿入する必要がある。従って支柱のために容量はいくら
か増加するが、全体の誘電率は大気よりも１０％〜２０
％大きくなるだけである。
【００２１】一方欠点はプロセスの複雑さである。犠牲
となる誘電体層をエッチングによって支柱部分を残しな
がら取り除く必要がある。もう一つの欠点はエア・ブリ
ッジを気密封止しなければならないことである。これら
コストが上昇することからしばらくの間は使われない
が、低誘電率化において最も魅力的である。
【００２２】以上、層間絶縁膜用新材料は、１、誘電率
が低いこと、２、配線材料との適合性、３、耐熱性、
４、プロセス適合性が要求される。
【００２３】誘電率の低下のために、Ｓｉ酸化膜にフッ
素などをドープする方法では大幅な低誘電率化は期待で
きない。そこで、低密度化による低誘電率化が期待され
る。また、有機材料では低誘電率が期待されている。配
線材料との適合性では、有機材料であるとエレクトロマ
イグレーションによってイオン化した金属がドープされ
やすく、絶縁膜が失われてしまう。耐熱性では、層間絶
縁膜のガラス転移温度はプロセスの関係上、４００℃以
上でなければならない。材料を加熱したとき、ある温度
を超えると軟化や熱膨張係数の増大が起こるが、このと
きの温度がガラス転移温度である。ガラス転移温度がプ
ロセス温度を超えてしまうと、配線層は大きく変形さ
れ、破壊されてしまう。従って層間絶縁膜には高温安定
性が要求され、この点おいてＳｉ酸化膜は他の材料より
も優位である。プロセス適合性では、他の製造プロセス
との適合性を考え、コストパフォーマンスに優れていな
ければ実用化は難しい。
【００２４】本発明は、上記事情に鑑みてなされたもの
であり、本発明の目的は、低誘電率を有し、配線材料と
の適合性、耐熱性、プロセス適合性を有する層間絶縁膜
を有する半導体装置とその製造方法を提供することにあ
る。
【００２５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に半導体回路素子あるいはその
配線パターンを形成するステップと、前記半導体基板上
に形成された前記半導体回路素子あるいはその配線パタ
ーン上に酸素ガスを含む雰囲気中で多孔質半導体酸化膜
を形成するステップとを具備する。
【００２６】前記多孔質半導体酸化膜は酸化シリコンか
らなり、前記多孔質半導体酸化膜を形成するステップ
は、酸素ガスと不活性ガスの混合ガスを作成室内に供給
するステップと、前記作成室内でシリコンを蒸発させる
ステップとを具備することが望ましい。前記作成室内の
前記混合ガスによる圧力が１０Ｔｏｒｒ以下となるよう
に前記混合ガスを供給することが望ましい。
【００２７】また、本発明の半導体装置は、半導体基板
上に形成された半導体回路素子あるいはその配線パター
ンと、前記半導体基板上に形成された前記半導体回路素
子あるいはその配線パターン上に形成された２０ｎｍ以
下の平均孔径を有する多孔質半導体酸化膜とを具備す
る。
【００２８】前記多孔質半導体酸化膜はシリコン酸化物
からなり、１．９５以下の比誘電率を有することが望ま
しい。
【００２９】前記半導体基板の面方向の前記半導体回路
素子間あるいは前記配線パターン間は、空気あるいは不
活性ガスを主成分とするガスにより絶縁され、前記半導
体基板の面方向と垂直な方向の前記半導体回路素子間、
前記配線パターン間、あるいは前記半導体回路素子と前
記配線パターンとの間は前記多孔質半導体酸化膜により
絶縁されていてもよいし、前記半導体回路素子間、前記
配線パターン間、あるいは前記半導体回路素子と前記配
線パターンとの間とその上部が前記多孔質半導体酸化膜
により埋め込まれていてもよい。
【００３０】
【発明の実施の形態】以下に添付図面を参照して、本発
明の半導体装置を説明する。
【００３１】ガス中蒸発法では、微粒子化しようとする
物質を加熱して蒸発させ、その蒸気を冷却して、超微粒
子に凝結させる方法である。通常は不活性ガス中で行
う。蒸発で生じた蒸気は、ガス中に拡散しつつ次第に冷
え、過飽和状態になって、核生成を起こす。蒸発面上に
蒸気の拡がる領域（蒸気領域）ができ、その外側で核生
成が起こり、ほとんど同時に蒸気の大部分が凝結する
（蒸気成長）。この粒子は対流に運ばれ、上昇する。上
昇とともに冷えて蒸気成長は止まるが、粒子同士が衝突
して融合する（融合成長）。その後、基板上に堆積す
る。
【００３２】ガス中蒸発法で作製された酸化シリコン
（ＳｉＯx）超微粒子膜は次のような構造、性質を有す
る。膜の構成は超微粒子とその周りの空気からなる薄膜
であることから、低誘電率であることが予想される。シ
リコン酸化膜なので、イオン化した金属を通しにくく、
絶縁性劣化の心配がない。シリコン酸化膜なので、高温
安定性がある。ガス中蒸発法により作製されるので、工
程数は現在のものと変わらず、コストパフォーマンスに
優れている。多孔質であるため吸湿性が心配される。ガ
ス中蒸発法は製膜時の指向性が低いため埋込性が心配さ
れる。従って、吸湿性と埋込性の問題を克服すれば、層
間絶縁膜材料として特に望ましい。
【００３３】＜微粒子集合系における電気伝導＞本発明
では微粒子膜全体での電気伝導を取り扱っているので、
微粒子集合系のモデルで考えてみる。多くの粒子が接触
点を介して並んでいて、その全体に表面吸着層（大気中
では多くの場合水分）が存在する。この微粒子系を流れ
る電流は、微粒子自身及び接触点を通って流れるもの
と、それに並列に表面吸着層を通って流れるものとから
なると考えられる。すなわち、微粒子の固有抵抗Ｒｓと
接触抵抗Ｒｃが直列に接続されていて、それらと並列に
表面吸着層の抵抗Ｒ１が接続されている。この回路の全
抵抗Ｒは １／Ｒ＝１／（Ｒｓ＋Ｒｃ）＋１／Ｒ１ （１） で求められる。
【００３４】（１）Ｒｓが小さいとき（抵抗率ρｓ＜１
Ωｃｍ）は、導体粒子の場合には、通常、Ｒ１＞Ｒｃ＞
Ｒｓの関係が成立するので、式（１）は近似的にＲはＲ
ｃとほぼ等しくなる。すなわち全抵抗は近似的に接触抵
抗で決まることになる。
【００３５】（２）Ｒｓが中程度のとき（１Ωｃｍ＜ρ
ｓ＜１０8Ωｃｍ）には、半導体粒子の場合には、密充
填の状態にあればＲｃが比較的小さく、Ｒ１＞Ｒｓ＞Ｒ
ｃの関係が成立するので、式（１）は近似的にＲは、Ｒ
Sとほぼ等しくなる。ただし、Ｒｓが中程度の場合、Ｒ
ｓとＲｃ、Ｒ１との大小関係は状況より変化するため、
近似的扱いが困難なことが多い。
【００３６】（３）Ｒｓが大きい（１０8Ωｃｍ＜ρ
ｓ）ときには、絶縁体粒子の場合は、一般にＲｓ、Ｒｃ
＞Ｒ１の関係が成立するので、式（１）は近似的にＲ
は、Ｒ１とほぼ等しくなる。すなわち、絶縁体粒子の場
合には、表面吸着層の抵抗Ｒ１で、全抵抗Ｒが規定され
ることになる。
【００３７】＜微粒子系の誘電率＞２枚の平行な平板電
極間に比誘電率εrの誘電体で満たされたキャパシタを
考えると、２枚の平板電極をＳ（ｍ2）、電極間の距離
をｄ（ｍ）とすれば、静電容量Ｃは、 Ｃ＝εrεoＳ／ｄ と表される。ε0（＝８．８５５×１０-12Ｆ／ｍ）は真
空の誘電率である。
【００３８】微粒子の場合では、電極間の空間を物質が
完全に埋めることはなく、必ず空隙が生じる。従ってε
rは微粒子と空気の混合した見かけの比誘電率となる。
微粒子と空気の誘電率、体積分率をそれぞれ、ε1、ε
2、ν1、ν2（ν1＋ν2＝１）とするとき、この系の見
かけの誘電率εはどのように表されるか考えてみる。
【００３９】通常の微粒子の分散系では、微粒子と空気
が適当にランダムに入り交じった状態である。しかし、
最も極端な場合として、微粒子が偏って分布する場合も
考えることができる。2つのキャパシタを直列に接続し
た場合では、εは ε*＝１／（ｖ１／ε１＋ｖ２／ε２） （２） と計算される。一方、2つのキャパシタが並列接続され
る場合には、εは ε*＝ｖ１ε１＋ｖ２ε２ （３） となる。式（２）はε*が一番小さく、式（３）はε*が
一番大きいが、これらの式はそれぞれＷｉｅｎｅｒの下
限式、上限式と呼ばれる。従って、見かけの誘電率ε*
は式（２）と式（３）間をとるが、実際には分布状態を
把握することはできない。そこで以下の式で表されるよ
うな経験的な混合法則が提案されている。Ｗｉｅｎｅｒ
の一般式 １／（ε*＋ｕ）＝ｖ１／（ε１＋ｕ）＋ｖ２／（ε２
＋ｕ） Ｌｉｃｈｔｅｎｃｋｅｒの対数式 ｌｏｇε*＝ｖ１ｌｏｇ／ε＋ｖ２ｌｏｇε２ Ｌｉｃｈｔｅｎｃｋｅｒ−Ｒｏｔｈｅｒのべき式 ε*k＝ｖ１ε１k＋ｖ２ε２k
【００４０】次に、図を参照して、本発明で使用される
多孔質シリコン酸化膜について説明する。多孔質シリコ
ン酸化膜は以下のようにして製造した。
【００４１】図２に示されるように、シリコン基板１が
チャンバー（作成室）２１内にセットされる。その後、
多孔質半導体酸化膜５が形成される。
【００４２】チャンバー２１では、蒸発源２３はシリコ
ンで、るつぼ２２ａにはＢＮ（窒化硼素）ボートを使用
した。ＢＮボート２２に電気を供給することにより、シ
リコンは加熱され蒸発する。酸化した超微粒子を得るた
め、雰囲気ガスはＯ2とＡｒの混合ガスを用いた。蒸発
したシリコンは雰囲気ガスに衝突しながら微粒子として
成長する。同時に、Ｏ2によって酸化されながら、５ｃ
ｍ離れた基板へ、多孔質の酸化シリコン超微粒子膜とし
て堆積する。雰囲気ガスの圧力は０．５Ｔｏｒｒ〜１０
Ｔｏｒｒの間で変化させた。成長時間は１０分で統一し
た。
【００４３】以下に微粒子作製の手順の詳細を示す。 チャンバー内を＜１．０×１０-2Ｔｏｒｒまで真空に
引く。 ＜５．０×１０-6Ｔｏｒｒまで引けたら、真空バルブ
を閉め、雰囲気ガス（Ｏ2１％，Ａｒ９９％）を所定の
圧力まで導入する。 ＢＮボートに電圧を印可し、パイロメーターで温度を
測定しながら、安定したところでシャッターを開け、基
板に微粒子を堆積させる。この間、チャンバーの周囲は
冷却水で冷却する。 堆積終了後、十分に冷却させたら試料を取り出し、終
了する。
【００４４】このとき、形成された多孔質シリコン酸化
膜は、酸素ガスとＡｒガスの混合ガスの圧力に依存して
次のような平均孔径を有している。
【００４５】微粒子の成長過程は、（１）蒸発から過飽
和、（２）蒸気成長、（３）融合成長の3段階になる。
なお真空蒸着法との大きな相違点は、雰囲気ガス分子の
ために蒸発した分子の平均自由行程が短いということで
ある。したがってガス中蒸発法では微粒子が生成され
る。
【００４６】実験的には、粒径を決める量として、
（ａ）蒸発源の温度、（ｂ）蒸発源からの距離、（ｃ）
雰囲気ガスの種類（分子量）、（ｄ）雰囲気ガスの圧力
が挙げられる。
【００４７】蒸発源の温度が高いほど、雰囲気ガスの分
子量の大きいものほど粒径が大きくなる。また、ガスの
圧力を変化させたとき圧力の大きいものほど粒径は大き
くなり、蒸発源からの距離も長いほど粒径は大きくなる
が、適当な圧力、距離で飽和する。
【００４８】ガス中蒸発法での超微粒子の作製条件は様
々であるが、雰囲気ガス圧力のみを変化させてその特性
を調べた。微粒子の大きさや形状の評価から始まり、誘
電率、疎水性、リーク電流、ライン＆スペース上への被
膜性をまとめたで超微粒子多孔質半導体酸化膜の作製条
件を考察する。まず低誘電率になるための条件である低
密度性を確認する必要がある。図１４と図１５はそれぞ
れ1Ｔｏｒｒ、１０Ｔｏｒｒで作製した直後の超微粒子
膜のＴＥＭ像である。ガス中蒸発法では球状の微粒子あ
るいは超微粒子が生成されると通常いわれているが、こ
れらの像は作製された多孔質半導体酸化膜が球状の超微
粒子でないことがわかる。
【００４９】1Ｔｏｒｒの圧力で形成された超微粒子多
孔質シリコン酸化膜では、直径十数ｎｍの超微粒子が互
いに結合し鎖状もしくは網状になっていることが確認さ
れる。このとき形成される孔の平均径は２０ｎｍ以下で
ある。さらに１０Ｔｏｒｒの圧力で形成された超微粒子
多孔質シリコン酸化膜では、一部微粒子状であるものも
確認されるが、全体として1Ｔｏｒｒよりさらに微粒子
が融合されており、微粒子の形状が崩れてしまってい
る。従って平均粒径を算出することはできなかった。し
かし２０ｎｍを越えていることは確かである。
【００５０】また、結合していない微粒子間には隙間が
あり、大気中においては空気が存在すると考えられる。
微粒子の大きさは１０Ｔｏｒｒの方が明らかに大きい
が、それと同時に微粒子間の隙間も１０Ｔｏｒｒで作製
された方が大きいようである。
【００５１】次に、上記と同様のプロセスにより形成し
た多孔質シリコン酸化膜の種々の特性を調べた。
【００５２】図３（ａ）と（ｂ）は、蒸着直後のＸＰＳ
測定結果を示す。なお、Ａｒ+でエッチングし微粒子膜
内部の化学結合分析を行った。Ｓｉ及びＳｉＯ2はそれ
ぞれピークを９９．３ｅＶ、１０３．３ｅＶにもつガウ
ス分布で表される。測定データをまずこの２分布に波形
分離し余剰分をＳｉＯｘとして表した。いずれもＳｉＯ
2が大半を占めており全体に対するＳｉＯｘ成分の積分
強度はそれぞれ数％である。
【００５３】誘電率の導出には、平行平板電極に微粒子
膜が挟まれた形の素子を用いて、容量をＬＣＺメーター
で測定し、電極面積及び膜厚から比誘電率を計算によっ
て求めた。
【００５４】図４と図５は、容量を測定し平行平板近似
により、比誘電率を求めた結果である。横軸に周波数、
縦軸に比誘電率でプロットした。さらに図６は、１ＭＨ
ｚにおける比誘電率を、試料作成時の雰囲気ガス圧力を
パラメータとして示す。いずれの条件においても、比誘
電率は通常のＳｉＯ2の３．９に比べ、大幅な低減が達
成されている。ガス圧依存性では、圧力が高いほど低誘
電率に試料は形成されている。酸化の度合いがほぼ同一
であると考えれば、空気の誘電率はほぼ１であることか
ら、高圧力で作製した試料ほど全膜中の空気の占める割
合が高いと考えられる。１ＭＨｚにおける比誘電率は１
０Ｔｏｒｒの時１．６８、５Ｔｏｒｒの時１．７０、１
Ｔｏｒｒの時１．８３、０．５Ｔｏｒｒの時１．９５で
ある。
【００５５】疎水性評価は作製された試料を大気中に放
置した後の、誘電率の変化やリーク電流の変化を調べる
ことによって行った。
【００５６】図７は、吸湿性を電気特性の変化から確認
するために、試料を大気中に放置し誘電率の経時変化を
調べた結果である。作製直後では、高圧力下で作製され
た試料ほど低誘電率であったが、時間経過につれ１０Ｔ
ｏｒｒ、５Ｔｏｒｒでは誘電率の上昇が確認された。一
方で０．５Ｔｏｒｒ，１Ｔｏｒｒのものは１ヶ月経過後
も変化は確認されなかった。
【００５７】誘電率上昇の原因は水分の吸着である、水
の比誘電率は室温において約８０である。一般に超微粒
子膜のような隙間のある構造では、大気中では吸湿しや
すい。従って、今回作製した１０Ｔｏｒｒや５Ｔｏｒｒ
の試料では吸湿したと考えるのが妥当であろう。
【００５８】０．５Ｔｏｒｒや１Ｔｏｒｒでは吸湿は確
認されなかった。これらは作製直後の誘電率が高く、元
来孔の占める割合が小さいために吸湿されにくい事や、
ＴＥＭ像で示したように、膜の構造が異なり水分の侵入
ができない構造になっている等が考えられる。
【００５９】１０Ｔｏｒｒで作成された試料に比べ高誘
電率ではあるが、比誘電率１．８３という数字はエア・
ブリッジを除いて最も低誘電率であるものの１つであ
る。
【００６０】絶縁性は〓−〓測定によって評価した。容
量測定と同じ素子を用いた。容量測定時にも当てはまる
が、測定方法に注意しなければならない。まず、主電極
とガード電極を等電位にし、主電極−対向電極間に電圧
を印可する。このときの主電極側のリーク電流だけを読
み取れば、表面電流の影響が無い状態で測定できる。誘
電率測定から１０Ｔｏｒｒ、５Ｔｏｒｒで作製したもの
は絶縁膜として不良であることが確認された。吸湿性の
ない低誘電率膜である０．５Ｔｏｒｒ、１Ｔｏｒｒのう
ち、より低誘電率である１Ｔｏｒｒの試料について、リ
ーク電流を調べた。
【００６１】図８は、１Ｔｏｒｒで作製した膜厚５００
ｎｍの超微粒子膜の電流−電圧を実用的な電界の範囲で
測定したものを、横軸電界、縦軸電流密度で表したもの
である。４×１０5Ｖ／ｃｍにおけるリーク電流から求
めた抵抗率が２．６×１０13Ωｃｍであることから良質
な絶縁体である。
【００６２】図９は、図８の結果をＦｏｗｌｅｒ−Ｎｏ
ｒｄｈｅｉｍ（以下Ｆ−Ｎと表す）プロットに直したも
のである。横軸に１／Ｅ、縦軸にＪ／Ｖ2で表してい
る。強電界の下でＦ−Ｎ形の伝導に近い伝導を示してい
ると考えられる。この伝導はバルクのＳｉＯ2膜の電気
伝導と同一であり、強電界におけるトンネル伝導であ
る。同時に、禁制帯中にトラップを含まないか、あるい
はあるとしても極少量であることがわかる。
【００６３】試料を大気中に放置したときのリーク電流
の変化では、作製直後に比べ多少のリーク電流増加が確
認されたが、７日後と３０日後ではほぼ変化がないこと
や、前節で述べたように誘電率の増加も確認されないこ
とから吸湿されていないと考えられる。
【００６４】ＳｉＯ2超微粒子膜（多孔質シリコン酸化
膜）の被覆性評価にレジストによるライン／スペースを
電子ビーム露光によって作製した。ラインは半導体集積
回路は回路素子あるいは配線パターンと考えることがで
きる。作製されたレジストパターン上に超微粒子膜を堆
積させるが、これまでの結果から層間絶縁膜としての電
気特性が最もよいと思われる１Ｔｏｒｒの条件で超微粒
子を堆積させた。
【００６５】図１１（ａ）と（ｂ）は、１μｍライン＆
スペース上へ雰囲気ガス１Ｔｏｒｒの条件で超微粒子を
堆積した後の断面ＳＥＭ像である。０．４μｍのレジス
ト膜厚上に約０．７μｍのＳｉＯｘ超微粒子膜が堆積し
ている。アスぺクト比（レジスト膜厚／スペース幅）は
０．４であるが空隙が無く完全に埋め込まれている。
【００６６】電気特性の結果から、１Ｔｏｒｒで作製し
た試料は平坦な膜である場合は、吸湿性のないことが確
認されていることと、ライン＆スペース上へ隙間無く埋
め込まれたことから、実際にＬＳＩ中に実装する場合で
も、吸湿の問題は起こらないと考えられる。
【００６７】図１２は、０．５μｍライン＆スペース上
へ雰囲気ガス１Ｔｏｒｒの条件で超微粒子を堆積した後
の断面ＳＥＭ像である。アスペクト比は０．８である。
１μｍと同様にスペースの底まで埋め込まれている。但
し、中央にわずかながら空隙が確認された。
【００６８】図１３は、０．２５μｍライン＆スペース
上へ雰囲気ガス１Ｔoｒｒの条件で超微粒子を堆積した
後の断面ＳＥＭ像である。アスペクト比は１．６であ
る。超微粒子はレジスト上には堆積されたが、スペース
には堆積されなかった。またレジスト上の微粒子膜は膜
成長と共に横方向に広がり、隣接するレジスト上の微粒
子と接触し、さらに上方向へ成長していることが確かめ
られる。結果としてスペース上に空間が残ってしまっ
た。
【００６９】ガス中蒸発法では蒸気が雰囲気ガスと衝突
しながら微粒子が成長するため微粒子堆積の指向性が低
い。そのため、蒸発源がらの距離の短いレジスト上へ先
に堆積されてしまうために、０．２５μｍでは埋め込ま
せることができなかったと考えられる。
【００７０】０2 １％／Ａｒ ９９％の混合ガス中蒸
発法により作製した超微粒子膜はよく酸化されており、
ＳｉＯｘ（１＜ｘ＜２）と表されるがＳｉＯ2が支配的
である膜といえる。また微粒子の形状は、いずれの圧力
においても球状ではなく、微粒子が結合し鎖状や網状に
広がっている。さらに微粒子に囲まれた空間も存在する
ことがＴＥＭにより確認された。希ガス中で行うガス中
蒸発法と同様に高圧力下で作製したもののほうが微粒子
が大きく成長している。
【００７１】容量測定の結果より、ＳｉＯｘ超微粒子膜
はいずれの作製条件においても非常に低誘電率であるこ
とが確認された。誘電率に対する作製条件の影響はガス
圧力が高いほど誘電率が低下する傾向が得られた。どの
圧力で作製されようと構成元素の割合が一定と考えれ
ば、つまり酸化の度合いが一定であるとすれば、高圧下
で作製された超微粒子膜ほど、膜全体に対する微粒子間
の空気の占める割合が多い為であると思われる。１０Ｔ
ｏｒｒで作製したものでは比誘電率１．６８を記録し
た。
【００７２】しかしながら、高圧力で作製された微粒子
膜では吸湿性が確認された。空間の占める割合が大きす
ぎる為であると考えられる。その影響が誘電率の増加と
なって現れた。吸湿性が無い資料の中で最も低誘電率な
ものは１Ｔｏｒｒで作製したものであり、比誘電率は
１．８３である。絶縁性にも優れており、膜厚５００ｎ
ｍの超微粒子膜に面積０．０３ｃｍ2の平行平板電極を
形成した素子で２０Ｖの電圧を印加したときの漏れ電流
は１ｎＡ以下を実現した。この値は層間絶縁膜としての
要求を十分に満たしているといえる。
【００７３】また、大気中に放置した後でも吸湿による
絶縁性劣化や誘電率の増加は確認されなかった。多孔質
膜でありながら吸湿性が無い理由として、（ａ）孔が非
常に小さく水分の侵入ができない。（b）孔は連続では
なく所々で分割されており、極めて表面近くのみ吸湿さ
れ奥までは水分が侵入できない。等が考えられる。被覆
性の評価では１０Ｔｏｒｒで作製したものはアスペクト
比０．４で１μｍのＬｉｎｅ＆Ｓｐａｃｅでも埋め込ま
れることができなかったが、１Ｔｏｒｒで作製したもの
では完全に埋め込ませることに成功した。
【００７４】このことはガス中蒸発法の性質から説明す
ることができる。ガス圧力が高いほど蒸気や生成された
微粒子の指向性が低くなるため、蒸発源からの距離が短
いライン（レジスト）上へ捕獲される割合が高くなるか
らである。１Ｔｏｒｒで作製したものでも０．２５μｍ
のＬｉｎｅ＆Ｓｐａｃｅ（アスペクト比１．６）上へは
埋め込ませることはできず、大きな空間が残った。しか
し、ＳｉＯｘ膜上部では空間が無くなり被覆はされてい
ると考えられる。
【００７５】次に、以上の結果に基づいて本発明の半導
体装置を製作した。以下に、その製造方法を説明する。
【００７６】最初に、図１（ａ）に示されるように、半
導体基板１上に半導体回路素子が形成される。半導体回
路素子は、半導体基板１の表面領域に形成されたソース
・ドレイン領域２と、ゲート酸化膜３を介して基板表面
上に形成されたゲート電極４を有している。
【００７７】次に、図１（ｂ）に示されるように、上記
と同様な方法で多孔質半導体（シリコン）酸化膜が成膜
される。
【００７８】回路素子が形成された半導体基板１がチャ
ンバー２１内の上部にセットされる。チャンバー２１で
は、蒸発源２３はシリコンで、るつぼ２２ａにはＢＮ
（窒化硼素）ボートを使用した。ＢＮボート２２に電気
を供給することにより、シリコンは加熱され蒸発する。
酸化した超微粒子を得るため、雰囲気ガスはＯ2とＡｒ
の混合ガスを用いた。蒸発したシリコンは雰囲気ガスに
衝突しながら微粒子として成長する。同時に、Ｏ2によ
って酸化されながら、５ｃｍ離れた基板へ、多孔質の酸
化シリコン超微粒子膜として堆積する。雰囲気ガスの圧
力は０．５Ｔｏｒｒ〜１０Ｔｏｒｒの間の所定の値とな
っている。成長時間は１０分である。
【００７９】以上の説明では、多孔質半導体酸化膜５
は、半導体回路素子上に形成されたが、図１（ｃ）に示
すように、他の層間絶縁膜上に形成される配線パターン
上に形成されてもよい。この場合、パターン間隔が０．
２５μｍ以下のときには、図１（ｄ）に示すように、多
孔質半導体酸化膜５が形成された後、ＣＭＰ等により平
坦化を行い、配線の横方向での絶縁には空気を使用し、
縦方向の絶縁には多孔質半導体酸化膜５を使用するとい
う方法を考えることができる。この方法が可能であれ
ば、実効的な誘電率は更に低減されると考えられる。ま
た、雰囲気ガス圧以外の条件を変化させれば埋込性向上
の余地はあるだろう。
【００８０】
【発明の効果】上記のように、本発明によれば、低誘電
率を有し、配線材料との適合性、耐熱性、プロセス適合
性を有する層間絶縁膜を有する半導体装置とその製造方
法を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）、（ｂ）は、本発明の半導体装置の
製造方法を説明する図であり、（ｃ）、（ｄ）は、
（ａ）に代えて、配線パターンの絶縁にも本発明の半導
体装置の製造方法が適用できることを説明する図であ
る。
【図２】図２は、本発明の半導体装置の製造方法で使用
されるチャンバー（試料作成室）を説明する図である。
【図３】図３（ａ）、（ｂ）は、１ｔｏｒｒと１０ｔｏ
ｒｒで作製された多孔質半導体酸化膜のＸＰＳ波形分離
により得られた結果を示す図である。
【図４】図４は、１ｔｏｒｒで作製された多孔質半導体
酸化膜の比誘電率の周波数依存性を示す図である。
【図５】図５は、１０ｔｏｒｒで作製された多孔質半導
体酸化膜の比誘電率の周波数依存性を示す図である。
【図６】図６は、作製された多孔質半導体酸化膜の比誘
電率の作製時の酸素ガスを含む混合ガスの圧力依存性を
示す図である。
【図７】図７は、作製された多孔質半導体酸化膜の比誘
電率の大気中に放置したときの変化を示す図である。
【図８】図８は、１ｔｏｒｒの圧力で作製された多孔質
半導体酸化膜のリーク電流密度と電界の関係を示す図で
ある。
【図９】図９は、図８に示される結果のＦ−Ｎプロット
を示す図である。
【図１０】図１０は、１μｍピッチのライン上への多孔
質半導体酸化膜の堆積結果を示す電子顕微鏡写真であ
る。
【図１１】図１１は、１μｍピッチのライン上への多孔
質半導体酸化膜の堆積結果を示す電子顕微鏡写真であ
る。
【図１２】図１０は、０．５μｍピッチのライン上への
多孔質半導体酸化膜の堆積結果を示す電子顕微鏡写真で
ある。
【図１３】図１３は、０．２５μｍピッチのライン上へ
の多孔質半導体酸化膜の堆積結果を示す電子顕微鏡写真
である。
【図１４】図１４は、１ｔｏｒｒで作製された多孔質半
導体酸化膜の投下電子顕微鏡写真である。
【図１５】図１５は、１０ｔｏｒｒで作製された多孔質
半導体酸化膜の投下電子顕微鏡写真である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】図１０と図１１は、１μｍライン＆スペー
ス上へ雰囲気ガス１Ｔｏｒｒの条件で超微粒子を堆積し
た後の断面ＳＥＭ像である。０．４μｍのレジスト膜厚
上に約０．７μｍのＳｉＯｘ超微粒子膜が堆積してい
る。アスぺクト比（レジスト膜厚／スペース幅）は０．
４であるが空隙が無く完全に埋め込まれている。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に半導体回路素子あるいはそ
    の配線パターンを形成するステップと、 前記半導体基板上に形成された前記半導体回路素子ある
    いはその配線パターン上に酸素ガスを含む雰囲気中で半
    導体を酸化することにより多孔質半導体酸化膜を形成す
    るステップとを具備する半導体装置の製造方法。
  2. 【請求項２】前記多孔質半導体酸化膜は酸化シリコンか
    らなり、 前記多孔質半導体酸化膜を形成するステップは、 酸素ガスと不活性ガスの混合ガスを作成室内に供給する
    ステップと、 前記作成室内でシリコンを蒸発させるステップとを具備
    する請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】前記供給するステップは、前記作成室内の
    前記混合ガスによる圧力が１０Ｔｏｒｒ以下となるよう
    に前記混合ガスを供給するステップを具備する請求項２
    に記載の半導体装置の製造方法。
  4. 【請求項４】半導体基板上に形成された半導体回路素子
    あるいはその配線パターンと、 前記半導体基板上に形成された前記半導体回路素子ある
    いはその配線パターン上に形成された２０ｎｍ以下の平
    均孔径を有し、半導体を酸化することにより得られる多
    孔質半導体酸化膜とを具備する半導体装置。
  5. 【請求項５】前記多孔質半導体酸化膜はシリコン酸化物
    からなり、１．９５以下の比誘電率を有する請求項４に
    記載の半導体装置。
  6. 【請求項６】前記半導体基板の面方向の前記半導体回路
    素子間あるいは前記配線パターン間は、空気あるいは不
    活性ガスを主成分とするガスにより絶縁され、前記半導
    体基板の面方向と垂直な方向の前記半導体回路素子間、
    前記配線パターン間、あるいは前記半導体回路素子と前
    記配線パターンとの間は前記多孔質半導体酸化膜により
    絶縁されている請求項４に記載の半導体装置。
JP10103967A 1998-03-31 1998-03-31 半導体装置の製造方法 Expired - Fee Related JP2921759B1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP10103967A JP2921759B1 (ja) 1998-03-31 1998-03-31 半導体装置の製造方法
TW088104851A TW409274B (en) 1998-03-31 1999-03-26 Semiconductor device with porous interlayer insulating film
US09/280,868 US6566756B1 (en) 1998-03-31 1999-03-29 Semiconductor device with porous interlayer film of a range of average diameter having partially closed holes
KR1019990011295A KR100352727B1 (ko) 1998-03-31 1999-03-31 다공질 층간절연막을 가지는 반도체 장치
US10/052,978 US6794754B2 (en) 1998-03-31 2002-01-17 Semiconductor device with porous interlayer insulating film
KR10-2002-0016132A KR100382872B1 (ko) 1998-03-31 2002-03-25 다공질 층간절연막을 가지는 반도체 장치의 제조방법
US10/131,949 US6812163B2 (en) 1998-03-31 2002-04-24 Semiconductor device with porous interlayer insulating film
US10/938,107 US7265064B2 (en) 1998-03-31 2004-09-10 Semiconductor device with porous interlayer insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10103967A JP2921759B1 (ja) 1998-03-31 1998-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2921759B1 JP2921759B1 (ja) 1999-07-19
JPH11289013A true JPH11289013A (ja) 1999-10-19

Family

ID=14368140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10103967A Expired - Fee Related JP2921759B1 (ja) 1998-03-31 1998-03-31 半導体装置の製造方法

Country Status (4)

Country Link
US (4) US6566756B1 (ja)
JP (1) JP2921759B1 (ja)
KR (2) KR100352727B1 (ja)
TW (1) TW409274B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086707A1 (fr) * 2000-05-08 2001-11-15 Denki Kagaku Kogyo Kabushiki Kaisha Film siox de faible permittivite relative, procede de production, dispositif semi-conducteur contenant ledit film
KR20030016867A (ko) * 2001-08-22 2003-03-03 대우전자주식회사 적외선 흡수 볼로메터의 산화막 형성 방법
JP2003068733A (ja) * 2001-08-30 2003-03-07 Tokyo Electron Ltd 多孔質膜の形成方法及び形成装置
US6962882B2 (en) 2001-06-25 2005-11-08 Semiconductor Technology Academic Research Center Method of fabricating a semiconductor device having a nanoparticle porous oxide film
KR100701656B1 (ko) * 1999-12-23 2007-03-30 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 디스플레이 제조 방법
CN104045243A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 晶圆、面板、半导体器件以及玻璃处理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921759B1 (ja) * 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
JP2001044202A (ja) * 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
US7649987B1 (en) * 2001-06-19 2010-01-19 At&T Intellectual Property I, L.P. System and method for forwarding selective calls
FR2851373B1 (fr) * 2003-02-18 2006-01-13 St Microelectronics Sa Procede de fabrication d'un circuit electronique integre incorporant des cavites
TW200721379A (en) 2005-07-08 2007-06-01 St Microelectronics Crolles 2 Controlling lateral distribution of air gaps in interconnects
US7838389B2 (en) * 2008-05-30 2010-11-23 Freescale Semiconductor, Inc. Enclosed void cavity for low dielectric constant insulator
US7919388B2 (en) * 2008-05-30 2011-04-05 Freescale Semiconductor, Inc. Methods for fabricating semiconductor devices having reduced gate-drain capacitance
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987002026A1 (en) 1984-05-28 1987-04-09 Shuhara Akira Process for producing silicon dioxide film
CH664163A5 (de) 1985-03-01 1988-02-15 Balzers Hochvakuum Verfahren zum reaktiven aufdampfen von schichten aus oxiden, nitriden, oxynitriden und karbiden.
US5202105A (en) * 1986-08-22 1993-04-13 Stemcor Corporation Method for making hexagonal silicon carbide platelets with the addition of a growth additive
JPH01235254A (ja) 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
JPH04116155A (ja) 1990-09-06 1992-04-16 Seiko Instr Inc 薄膜の形成方法
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
JPH05283542A (ja) 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP3221129B2 (ja) 1993-02-04 2001-10-22 ソニー株式会社 半導体装置の製法
US5571571A (en) 1993-06-16 1996-11-05 Applied Materials, Inc. Method of forming a thin film for a semiconductor device
US5470801A (en) 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
KR960009050B1 (ko) 1994-02-16 1996-07-10 민병욱 폐기물의 발효건조방법 및 장치
US5470802A (en) 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JP3336747B2 (ja) 1994-06-09 2002-10-21 ソニー株式会社 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
US5599759A (en) * 1994-06-22 1997-02-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Process for producing porous silicon oxide material
US5472913A (en) 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5580655A (en) 1995-03-03 1996-12-03 Dow Corning Corporation Silica nanoparticles
EP0792688A1 (en) 1996-03-01 1997-09-03 Dow Corning Corporation Nanoparticles of silicon oxide alloys
US5965202A (en) * 1996-05-02 1999-10-12 Lucent Technologies, Inc. Hybrid inorganic-organic composite for use as an interlayer dielectric
US5830532A (en) * 1996-05-18 1998-11-03 Texas Instruments Corporated Method to produce ultrathin porous silicon-oxide layer
RU2204181C2 (ru) * 1997-01-21 2003-05-10 Джорджиэ Тек Рисеч Копэрейшн Полупроводниковое устройство (варианты) и способ формирования воздушных зазоров внутри структуры (варианты)
US6255156B1 (en) 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
US6503850B1 (en) 1997-04-17 2003-01-07 Alliedsignal Inc. Process for producing nanoporous dielectric films at high pH
JP3431454B2 (ja) * 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2921759B1 (ja) * 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
TW429576B (en) * 1998-10-14 2001-04-11 United Microelectronics Corp Manufacturing method for metal interconnect
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6503580B1 (en) * 2001-07-30 2003-01-07 The United States Of America As Represented By The Secretary Of The Navy Acoustically enhanced paint application

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701656B1 (ko) * 1999-12-23 2007-03-30 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 디스플레이 제조 방법
WO2001086707A1 (fr) * 2000-05-08 2001-11-15 Denki Kagaku Kogyo Kabushiki Kaisha Film siox de faible permittivite relative, procede de production, dispositif semi-conducteur contenant ledit film
US7164191B2 (en) 2000-05-08 2007-01-16 Denki Kagaku Kogyo Kabushiki Kaisha Low relative permittivity SiOx film including a porous material for use with a semiconductor device
JP2012054586A (ja) * 2000-05-08 2012-03-15 Denki Kagaku Kogyo Kk 低比誘電率ＳｉＯｘ膜の製造方法
US6962882B2 (en) 2001-06-25 2005-11-08 Semiconductor Technology Academic Research Center Method of fabricating a semiconductor device having a nanoparticle porous oxide film
KR20030016867A (ko) * 2001-08-22 2003-03-03 대우전자주식회사 적외선 흡수 볼로메터의 산화막 형성 방법
JP2003068733A (ja) * 2001-08-30 2003-03-07 Tokyo Electron Ltd 多孔質膜の形成方法及び形成装置
JP4526216B2 (ja) * 2001-08-30 2010-08-18 東京エレクトロン株式会社 多孔質膜の形成方法及び形成装置
CN104045243A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 晶圆、面板、半导体器件以及玻璃处理方法

Also Published As

Publication number Publication date
US6812163B2 (en) 2004-11-02
TW409274B (en) 2000-10-21
JP2921759B1 (ja) 1999-07-19
US7265064B2 (en) 2007-09-04
KR100352727B1 (ko) 2002-09-16
KR100382872B1 (ko) 2003-05-09
US20050032256A1 (en) 2005-02-10
US20020115308A1 (en) 2002-08-22
US6794754B2 (en) 2004-09-21
KR19990078445A (ko) 1999-10-25
US20020089060A1 (en) 2002-07-11
US6566756B1 (en) 2003-05-20
KR20020026513A (ko) 2002-04-10

Similar Documents

Publication Publication Date Title
JP2921759B1 (ja) 半導体装置の製造方法
JP4776618B2 (ja) 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法）
US8017522B2 (en) Mechanically robust metal/low-κ interconnects
CN101138085B (zh) 电介质叠层及其形成方法
US5858869A (en) Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
JP2557898B2 (ja) 半導体装置
KR100900231B1 (ko) 반도체 소자의 제조방법
US20090256243A1 (en) Low k interconnect dielectric using surface transformation
EP1308476B1 (en) Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
US5946601A (en) Unique α-C:N:H/α-C:Nx film liner/barrier to prevent fluorine outdiffusion from α-FC chemical vapor deposition dielectric layers
KR100383204B1 (ko) 반도체 장치 및 그 제조 방법
US6239019B1 (en) Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
US20090152732A1 (en) Semiconductor device and method of manufacturing the same
US7119442B2 (en) Semiconductor device
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
TW413917B (en) Semiconductor device and method of manufacturing the same
JP2003031652A (ja) 半導体装置およびその製造方法
KR20050006469A (ko) 반도체 소자의 구리 배선 형성 방법
JP2002093798A (ja) 多層配線形成方法
Shamiryan et al. Low-k

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees