TW395033B - Process for manufacturing a semiconductor package and circuit board aggregation - Google Patents

Process for manufacturing a semiconductor package and circuit board aggregation Download PDF

Info

Publication number
TW395033B
TW395033B TW087106959A TW87106959A TW395033B TW 395033 B TW395033 B TW 395033B TW 087106959 A TW087106959 A TW 087106959A TW 87106959 A TW87106959 A TW 87106959A TW 395033 B TW395033 B TW 395033B
Authority
TW
Taiwan
Prior art keywords
manufacturing
semiconductor package
patent application
item
bonding
Prior art date
Application number
TW087106959A
Other languages
English (en)
Inventor
Yoshihiro Ishida
Kiyoshi Shimizu
Tetsuo Sato
Shinichi Nishikata
Shuichi Ishiwata
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11922097A external-priority patent/JP4115553B2/ja
Priority claimed from JP15868997A external-priority patent/JP4115557B2/ja
Priority claimed from JP15868897A external-priority patent/JP4115556B2/ja
Priority claimed from JP25650397A external-priority patent/JP4115560B2/ja
Priority claimed from JP29531797A external-priority patent/JP3964515B2/ja
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Application granted granted Critical
Publication of TW395033B publication Critical patent/TW395033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

A7 B7 五、發明説明（1 ^公司所製造的金屬掩模” T - 3 1 ”作為網板印染。該樹脂係在
化 固 度 溫 的 OC 驟 步 , 例 接 CO 範 件五 元第 面 平 該 將 再 驟 步 rfu 侈 Λ-Β 章 三 第 同 如 準 基 至 合 黏 件基 元 〇 準池 基槽 在 一 置成 設構 係同 2a共 11 3 件12 元件 架元 框架 , 框 中與 驟8a 步面 例平 範 〇 五上 第8a 於面 正 的 置 裝 帖 耳 帕 於 置 係 8 件 元 準 上 後 然 及 3 注 中 池 槽 的 成 構 所 a 層 料 材 入 或 態 固 成 換 轉 逆 可 度 1;溫 件其 元照 架依 框可 係 層 面料 平材 此該 於 ， 中 例 本 於第 〇 如 態 液 圖 3 (銷先閱讀背面之注意事項#%贫？本頁) 層 料 材 為 作 水 用 使 係 係 rtp 立口 頂 的 9 極 電 球 接 焊 的 分 部 少 至 示 所 材 將 再 後 入 浸 咅 頂 的 9 極 電 球 接 焊 〇 的 中分 5 β. 1 έ 層當 料 ， 材著 該接 在 浸 低冰 降由 置藉 裝 ， 的果 t 結 Π Θ 0 em冰 el成 Γ '溥 ie結 It水 pe將 用下 使M 可點 〇 固 態 凝 固 至 為度 變溫 轉的 15層 層料 料材 驟 步 的 化 面 平 使 80可 件法 元方 準的 基供 至提 合所 結驟 oa步 10例 片範 基五 裝第 封之 將述 用上 作 的 用 使 再 後 成 完 驟 步 rtj 宝口 0 切 成的 完明 時說 同將 驟下 步M 的於 合 當 黏 與 此 因 1 〇 裝 化封 溶體 冰導 使半 度各 溫的 的成 上完 M作 固的 凝出 至割 層 料 材10 熱 Η 加基 14裝 t 封 θα 由 e 切 a 上 8 卸 層 料 材 為 作 水 用 係 例 範 件五 元第 準此 基 然 自雖 可 即 層 科 材 該 而 然 （rNS ) 規格（2丨0X 297公漦〉 1 5 (修正頁） 經濟部中央標準局貞-T-消费合作社印裝 A7 , __ B7 五、發明説明（1 ) 抟術夕節圃 本發明係有關一種適用於小尺寸及薄型半導體封裝的 製造方法，尤其是一種不會浪費電路基板，並可自基板取 得多數個封裝而具備高產出率的半導體封裝製造方法，以 及一種用於製造此種封裝的集成電路基板。 習知抟術夕說明 由於半導體的封裝製造愈趨小型化且集成度愈高，因 而發展出倒裝片接合法（flip-chip bonding),即將裸晶片 的正面直接朝下置於基板上。最近，許多可随身镛帶的產 品出現在市場上，例如設有攝影機的VTR K及個人行動電 話等，此種可隨身擁帶式的產品皆植入相當於裸晶Η的尺 寸大小的封裝，即晶片尺寸/等級封裝（chip size/scale package, CSP)。故而CSP在市場上的需求量極大，是Μ CSP近來正迅速發展中。 於工廠中製造集成電路基板100時，係先將一捲lm寬 、浸漬樹脂的玻璃基片裁成lmxlm或lmxi.211!的標準尺寸 。接著，叠覆一層銅薄膜至該標準基片的雙面上，然後壓 製成原始基板。該原始基板再進一步切割成實際需要的尺 寸，而成為材料基板。 • 第20圖係圖示材料基板110的平面_。該材料基板係 切割一標準尺寸的原始基板為九片而得到。材料基板110 的寬度（W)為330mm,長度（L)為330n nr。例如，切割材料基 板110M得到1,0片集成電路基板110。例如，各集成電路基 板的寬度（W1)為56mm,長度.（L1)為115mm 。如第20圖所示 (讀先閱讀背面之注意事項再填寫本頁)
本紙张尺度谪川中國國家標準（CNS ) Λ4規格（210X 297公釐） 1 3 9 7 6 9
部 4i 標 準 义h 消 i\· 合 11 社 印 /插‘本年， 五、發明説明（1? 裝俾清除殘餘的黏合劑。例如，可使用K A 0公司製造的” Clean Through”洗濯劑。在Μ洗濯劑清洗過後，接著用純 水清洗，然後將該等封裝置於烤箱內烘乾。 切割的步驟將參照第4圖予Κ說明，第4圔係一集成電 路基板的平面圖。於集成電路基板1 0 0上，藉由電鍍法生 成用於CSP的多數個電路基板之電路佈置圖。該電路佈置 包括共同電極16與16a,分支導線16b, Μ及用於CSP的電 路佈置板1 6 c。二條共同電極1 6係沿X方向延伸；再者共 同電極16a藉由聯接該二共同電極16而沿Υ方向延伸。電路 佈置板1 6 c係沿各共同電極i 6 a的二側設置。共同電極1 6 a 與電路佈置板16c係經由分支導線16b予Μ聯结。 經由使用集成電路基板100製作完成封裝基片100a之 後，再沿著虛線△至KK及①至⑤所表示的切割線切割該基 片。. 由於沿Y方向延伸的切割線之間的距離，其中包括共 同電極16a的區域之距離（即B與C、E與F、 I與J之間的距離 )小於其他區域的距雛（即A與B、C與D、F與G、Η與I、J .與 Κ之間的距離）。當切割線之間的距離較小或切割區間較窄 時，其黏合至基準元件的黏度較弱，因為黏接區域較小之 故。因此，假如切割過程係沿Υ方向從Α到Κ依序進行，貝U 包含共同電極16a的基板部分可能會變形，或者切割時可 能會偏離原先設定的切割線。 故而，於本實施例中，若沿Y方向的切割線進行切割 時，其順序依次為A、B、D、E、G、H、 I、K、C、F及J 。 本紙張尺度珅用中國阄家標净（CNS )八4規格（210X 297公漦） (讀先閲請背面之注意事項再填寫本頁)
1 7 (修正頁） 經滴部中央標淨局员工消费合作社印製 A 7 , B7五、發明説明（2 ) ，各集成電路基板110係分佈成二縱行X五横列。 第21圖係例示一集成電路基板100,該集成電路基板具 有空白韹域（邊緣區）俾沿該基板的周邊製造封裝。如圖所 示，該基板沿其垂直邊具有bl寬（例如5mm)的空白製造區 (manyfacturing blank area)，沿其水平邊則具有 b2寬（ 例如7mm)的空白製造區。 在集成電路基板100上由空白製造區所圍繞的區域中 ，各切割線2係K彼此垂直的X及Y方向配置，俾切割該 基板取得多數個電路基板1 。第21圖例示切割集成電路基 板100可得到5X 11個9mmX 9mm的電路基板。 習知的CSP型半導體封裝的製造方法將參照第22與23 圖如下說明之。第22圖的（A)-(C)及第23圖的（A)-(C),各 圖中的右側係俯視圖，而左側係沿俯視圖的A-A線所示的 截面圖。第22及23圖係例示切割基板Μ取得4片電路基板 〇 習知的半導體封裝的製程包括Μ下的步驟，首先製作 電路基板（第22圖之（Α)),然後安置1C晶片至基板上（第22 圖之（Β)),將該等晶片封入樹脂中（第22圖之（C)),黏接該 等封裝晶片至基準元件（standard member)上（第23圖之（ ,Α)),切割該等晶片（第23圖之（B)),在晶片上形成電極（ 第23圖之（C))。 於製造半導體封裝時，在集成電路基板100的叠覆銅 膜的雙面上設有多數個通孔（未圖示）。 接著，在此集成電路基板100之雙面上藉由電鍍飼或 本紙張尺度適用中國國家標率（CNS ) Λ4規格（2丨Ο X 297公犛）一 2 39769 (請先閲讀背面之注意事項再填寫本頁) §-SL· Α7 Β7 五、發明説明 並澱積後再予Κ加熱使其固化。 第二節例步驟 第二範例步驟中，如第14圖（Α)所示，設有黏合劑 1 7 a的底板1 7 b係作為隔片之用。該底板1 7 b的材料可為樹 脂或金屬。然後，將黏合劑17a黏著至底板17b的二面或其 中一面的至少一部分區域上。底板17b即藉由該黏合劑17a 黏合至集成電路基板100的正面上。 m三節例步驟 於第三範例步驟中，如第1 4圖)所示，虛擬I C晶片 fn A, 閱 之 注 意 事 項 寫 本 頁 片 晶 C I—I 擬 虛 各 的 〇 用 用之 之片 7 17隔 片為 隔作 為果 作如 係 夠 不 度 合 黏 的 間 之 板 基 路 〇 電間 成其 集於 與7 71脂 L樹 裝 封 入 注 宜 則 -m 趨 步 的 合 黏 驟有施 步設實 之而本 示法於 所方 0 8 例 之上件 施供件元 實提元準 一 所準基 第 驟基至 同 步 至 合 如例合黏 , 範黏 1 驟三K片 步第予隔 的至03由 合一10藉 黏第片係 行 的基區 進述裝隔 , 上封分 次據的各 其根17, 將片中 , 隔 例 驟 步 的 il tjl 線 -决標卑局B-.T.消於合仑社〈 驟 步 的 割 切 行 進 法 方 的 供 提 所 例 施 實 1 第 同 如 著 接 黏段 係片 區該 隔 ， 分時 等區 該隔 於分 由 割 , 切 中 當 程兔 過避 的可 割此 切因 於 ， , 上 中 8 例件 施 元 實準 本基 於在 〇 合 片 刀 害 切 壞例 損倫 而 奮 動7Γ 跳第 步 的 合 黏 於 法 方 造 製 裝 封 澧 導 半 之 例 施 實 五 第 據 根 2 5 (修正頁） 本紙張尺度適川中國闽家標啤（（’NS ) Λ4規格（210X 297公漦） A7 B7 經滴部中央#準局负-T消费合作社印f 五、發明説明（ 3 ) 1 1 •far Jffi 電 式 鍍 飼 法 鍍 上 一 層 銅 〇 然 後 於 該 鍍 飼 層 上 叠 覆 一 防 蝕 1 | 層 t 並 連 續 接 受 光 的 照 射 而 生 成 一 圖 案 掩 模 (P a t t e r η J m a s k ) !，0 之 後 使 用 蝕 溶 劑 經 由 該 圖 案 掩 模 蝕 刻 該 鍍 飼 層 1 1 讀 1 生 成 所 需 的 圖 案 〇 藉 由 此 種 圖 案 蝕 刻 法 « 分 別 在 集 成 電 路 閱 讀 基 板 100 的 上 表 面 生 成 對 於 複 數 個 晶 片 之 數 組 1C聯結電 極 背 面 1 之 ·> ' 注 (接合圖案） 3 , 在其下表面則生成外部聯結電極4 $ 即 >λ 矩 意 I 事 η 1 項 乂 陣 配 置 的 墊 片 電 極 0 再 填 1 其 次 t 進 行 抗 焊 的 製 程 在 集 成 電 路 基 板 100 的 底 部 本 頁 A 1 生 成 抗 焊 層 〇 該 抗 焊 層 設 有 多 數 個 開 P * 即 可 焊 的 區 域 $ 1 I 俾 露 出 該 等 外 部 聯 結 電 極 4 〇 經 由 該 形 成 抗 焊 層 的 步 驟 > I 1 I 該 電 路 基 板 的 下 表 面 將 可 平 面 化 (p 1 a n a r i z e d) 0 如 此 製 作 1 1 訂 成 該 集 成 電 路 基 板 9 其 中 多 數 個 具 相 同 形 狀 的 可 鍍 區 域 係 1 以 矩 陣 排 列 的 方 式 配 置 在 其 下 表 面 上 ， 如 第22圖 之 (Α) 所 1 1 示 0 ί 1 下 個 步 驟 係 安 置 1C晶 片 至 基 板 上 0 焊 接 頭 5 係 設 置 Λ 在 1C晶 圓 (未圖示）的 墊 片 電 極 上 ， 設 置 焊 接 頭 5 的 方 法 包 1 I 括 螺 栓 接 頭 法 球 接 頭 法 與 平 面 接 頭 法 9 其 中 Μ 平 面 接 頭 1 1 1 法 較 適 用 在 小 型 I C晶 片 t 因 為 該 方 法 可 在 墊 片 電 極 之 間 的 i 1 狹 小 空 間 中 設 置 焊 接 頭 0 1 1 * 接 著 9 設 有 焊 接 頭 的 I C晶 圓 於 黏 接 至 膠 帶 時 被 切 割 成 1 1 多 數 個 特 定 尺 寸 的 晶 片 t 即 1C晶 片 6 0 在 此 切 割 過 程 中 9 1 1 係 使 用 一 裝 置 * 例 如 切 晶 鍍 > 全 切 的 方 式 沿 X 和 Υ 方 向 1 I 切 割 晶 圓 〇 切 割 晶 圓 Μ 後 置 於 膠 帶 上 的 該 等 晶 Η 6 即 被 1 1 I 分 割 或 多 數 個 個 別 的 單 元 〇 1 1 本紙張尺度適川中國國家標埤（rNS ) Λ4規格（2丨OX 297公釐） 3 976 9 經满部中央標準局|工消费合作社印裂 A7 , _____B7五、發明説明（4 ) 然後，供應熔接劑（未圖示）至各1C晶片的熔接頭，或 者位於集成電路基板100的上表面之1C聯結電極3的預定位 置上。堯成之後，該等1C晶片6係Μ —個晶片安置在一片 電路基板上的方式置於集成電路基板100的正面上。設有 焊接頭5的各1C晶片6的表面係頂接在集成電路基板的上 側，同時焊接頭5係位接至1C聯結電極3 。如此，1C聯結 電極3即藉由煬接回流處理（solder reflow processing) K電氣聯結的方式聯結至IC晶片6 。如上所述，該等I C晶 片6係Μ倒裝片法置於集成電路基板100上（第22圖之（B)) 0 接著進行封裝的步驟，使用熱凝性樹脂7Μ側封side-potting)的方式注入各1C晶片6的周邊，將一個K上之1C 整個密封。經由此種方法，各1C晶片6的正面朝下固定在 集成電路基板100的各電路基板1上，如第22圖之（C)所示 〇 然後進行黏合基準元件的步驟，使用黏合劑或者PSA (pressure-sensitive adhesive壓力感應式）膝帶，將集 成電路基板之安置1C晶片的平坦底面黏合至基準元件8上 。由於黏合集成電路基板100與基準元件8的黏合面皆為平 <坦的表面，故可緊密黏合，如第23圖之<U)所示。 其次進行切割的步驟，如第23圖之（B)所示，使用一 切割裝置，例如切晶鋸，沿集成電路基板上設定的切割線 ，沿X和Y方向切割集成電路基板100,分割成多數個個別 的電路基板1。可使用由Disco Corporation製造的配備切 本紙張尺度洎用中國國家標埤(('NS ) Λ4規格（2丨0X297公釐）~ 4 39769 (請先閲讀背面之注意事項再填寫本頁) ---------1----Ίi,l—------訂----.---1}^.— A7 B7 五、發明説明（5 ) 割刀片HBC-ZB1090S3的DFD-640切割機。 切割之後，再使用溶劑溶解該黏合劑，俾自基準元件 8上分餹電路基板1。 然後進行形成電極的步驟，各焊接球附著到形成在各 電路基板之底面的外部聯結電極4之位置上。然後，該等 焊接球受到回流處理並形成球狀電極。 經由上述各項步驟，可製成各個倒裝片球柵陣列 (BGA's, ball grid arrays)200° 然而，上述的半導體封裝製造方法具有K下的缺點。 於習知的製程中，該等焊接球電極（solder ball electrodes)係個別設置在已自集成電路基板分割出的各 單一電路基板上。因此，在一片小的封裝CSP上，介於電 路基板的邊緣帶與最靠近邊緣帶的焊接球電極的中心之間 之距離非常小，使得在形成焊接球時，用來裝設一裝置， 此裝置焊接到焊接球的空白面積很小而難Μ進行。再者， 由於該等焊接球係焊接到各單一電路基板上，導致該製程 的生產率較低，因而增加製造成本。 > 經滴部中央標準局！3：-Χ消费合作社印製 ^^1 ^^^1 - - - J0.- -- I-11· - — (讀先閱讀背面之注意事項再填寫本頁) 此外，由於可隨身攜帶型的產品需小型化，因此封裝
I 的規格亦需随之小型化而且更薄，俾儘量降低封裝的製造 .成本。由於習知技藝的製程需要，而須保留空白區域，使 得可切割出的單一電路基板的數量較小。例如，如第2 1圖 所示，若沿水平方向F1的空白區域b2的寬度為7mm,則因 製程所需之二側的空白區域之總寬度為14mm,超過一列9mra X9m!n的電路基板1的寬度。如果不必保留任何集成電路基 本紙張尺度適用中國國家標埤（（'NS ) Λ4規格（210X297公釐〉 Λ „ 經^-部中央標準局月Jr-消費合作打印褽 A7 . B7 五、發明説明（6 ) 板100上的空白區域，則可取得9mmX9mm的電路基板60片 ;而設有空白區域的集成電路基板100卻僅可取得55 Η電 路基板i。即，習知技術將損失約9 %的電路基板。 故而，本發明之目的即在提供一種製造方法俾提高集 成電路基板的產出率並降低製造半導體基板的製造成本。 發明之槪沭 本發明之製造設有1C晶片之半導體封裝之製程，其特 徵在於包括： 製作電路基板步驟，該步驟係在可分割成多數個電路 基板的集成電路基板的正面上設置多數個接合圖案（ bonding patterns)，俾用於安置IX晶片，Μ及在該集成 電路基板的背面上設置多數個電極圖案（electrode patterns)，俾用於外部聯結（external connection); 安置1C晶片步驟·該步驟係在集成電路基板的各電路 基板的正面上安置1C晶Η *並K電氣聯结的方式聯結該等 接合圖案與I C晶片； 封裝步驟，該步驟係使用封裝樹脂封裝該等1C晶片； 形成電極步驟，該步驟係在電極圖案上設置突出接頭 俾提供外部聯结之用； * 黏合步驟，該步驟係將經由電路基板製作步驟、1C晶 片安置步驟、封裝步驟、與電極形成步驟所完成的封裝集 成單元黏合至基準元件上；Μ及 切割步驟，該步驟係將黏合在基準元件上的封裝集成 單元切割成多數個電路基板，而得到多數個半導體封裝， (谇先閲讀背面之注意事項再填寫本頁) 、νβ 本紙張尺度適用中國國家標埤（（-NS ) Λ4規格（2Ι0Χ 297公漦） 6 397 6 9 烀确部中央枒準扃男工消費合作.社印製 A7 ， B7五、發明説明（7 ) 各封裝包含一電路基板。 於本發明之製程中，由於形成電極的步驟係在切割步 ' ,'· 驟之前，所从具有突出接頭的各電極可同時設置在集成電 路基板的所有電路基板上。如此將可提高生產率並降低生 產成本。 此外，由於具有突出接頭的各電極係同時設置在集成 電路基板的各電路基板上，因此用於製作集成電路基板的 邊緣帶亦可同時在設置具有突出電極的步驟中作為設置球 狀桿接頭的錨架之邊緣帶。 故而，本發明可提供一種可靠的、高生產率且較經濟 的製造方法，俾用於製造適用於可随身機帶之小型產品上 的半導體封裝。 於本發明之半導體封裝的製造方法中·可在與電路基 板封裝分離的區域，例如用於製作的邊緣帶上設置隔片。 如果分離的區域係藉由該隔片固定至基準元件，則可防止 該等分離區域所形成的各片段在切割過程時於切割機内上 下跳動，結果將可防止切割刀片及1C晶片受損。 再者，本發明之集成電路基板中用於製作的邊緣帶， 係僅沿該四邊形集成電路基板的其中相對二邊設置，如此 i將可增加自該集成電路基板製作出的電路基板的數量。 因此，本發明所提供之製造方法適用於Μ較經濟Μ及 提高產出率的方式製造半導體封裝。 此外，可將製程予Μ自動化，經由Μ下方式進一步增 進集成電路基板的產出率，即，提供一基板使其寬度（W) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公f ) " 7 39769 (請先閲讀背面之注意事項再填寫本頁) ,-° A7 , B7 五、發明説明U ) 等於滿足下列條件的共同長度（A) •即，將一特定尺寸的 基板之其中一邊的原長（L)除MK1而得到長度M1(M1 = L/ K1) ，以及原長（L)除WK2而得到長度M2(M2 = L/ K2)，使得Ml和 M2分別為共同長度（A)乘Μ某一整數的乘積。如此將可降 低製造本發明所需之集成電路基板的成本•因而得Μ降低 整個半導體封裝製程的成本。 附_夕篛聖說明 第1圖之（Α)-(0)係圖示根據本發明之第一實施例，說 明製造半導體封裝的製程之各步驟圖。其中（Α)係圖示設 置電極的步驟，（Β )係圖示黏合的步驟，（C )係圖示切割的 步驟，（D)係圖示一完成的半導體封裝。於各（Α)至（D)圖 中，右側係平面圖，左側儀沿各平面圖之Α-Α切線的截面 圖。 第2圖之（Α)及（Β)係圖示根據本發明之第一實施例之 平面化的步驟，其中（Α)係圖示第一範例步驟的截面圖， (Β)係圖示第二範例步驟的截面圖。 經滴部中次標準扃員工消费合作社印$! --J— — ΊΙ^Ί— Js —Λ 11 (讀先閱讀背而之注意事項再慎寫本頁) 第3圖之（Α)及（Β)係圖示根據本發明之第一實胞例之 形成平表面的步驟，其中（Α)係圖示第三範例步驟的截面 圖，（Β)係圖示第五範例步驟的截面圖。 . 第4圖係圖示根據本發明之第一實施例之集成電路基 板的平面圖，說明切割的步驟。 第5圖之（A)-(D)係圖示根據本發明之第二實施例，其 中（A)係圖示設置電極的步驟，（B)係圖示設置隔片的第一 範例步驟，（C)係圖示黏合的步驟，（D)係圖示切割的步驟 本紙張尺度適川中國國家標碑.（（’呢）六4規格（210'/ 297公釐） 8 3 9 76 9 經泊部中央標準局男^消费合作私印繁 A7 , B7五、發明説明（9 ) 〇 第6圖之（A)及（B)係圖示根據本發明之第二實施例， 其中（A)係圖示於第二範例步驟中設置隔片之集成電路基 板的背面圖，（B)係圖示沿（A)圖之A-A切線的截面圖。 第7圖之（/0及（B)係圖示根據本發明之第二實施例， 其中（A)係圖示於第三範例步驟中設置隔片之集成電路基 板的背面圖* (B)係圖示沿（A)圖之A-A切線的截面圖。 第8圖之（A)及（B)係圖示根據本發明之第三實施例， 其中（A )係圖示黏合的步驟，（B )係圖示切割的步驟。於各 (A)及（B)圖中，右側係平面圖，左側係沿各平面圖之A-A 切線的截面圖。 第9圖之（A)及（B)係圖示根據本發明之第三實施例之 平面化的步驟，其中（A)係圖示第一範例步驟的截面圖， (B>係圖示第二範例步驟的截面圖。 第10圖之（A)及（B)係圖示根據本發明之第三實施例之 形成平面的步驟，其中（A)係圖示第三範例步驟的截面圖 ，（B)係圖示第四範例步驟的截面圖。 第11圖係圖示根據本發明之第三實施例之平面化的步 驟，其中第五範例步驟的截面圖。 . 第12圖之（A) - (D)係圖示根據本發明之第四實施例之 各步驟圖，其中（A)係圖示形成電極的步驟，（B)係圖示設 置隔片的第一範例步驟，（C)係圖示黏合的步驟Μ及（D)及 圖示切割的步驟。 第13圖之（Α)及（Β)係圖示根據本發明之第四實施例， (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標.1* (「NS ) Λ4規格（210X297公f ) 9 3 9769 ΑΊ B7 經漪部中央桴準局萸-x消资合竹社印來 五、發明説明（ 10 ) 1 | 其 中 設 置隔 片 之集成封裝 的 截面 圖 〇 1 第 14圖 之 (A )及（B )係 圖 示根 據 本 發 明 之 第 四 實 施 例 t 丨 1 1 其 中 (A)係 圖 示於集成封 裝 上設 置 隔 片 之 第 二 範 例 步 驟 的 /-— 1 I 讀 先 1 截 面 圖 ，(B) 係圖示於集 成 封裝 上 設 置 隔 片 之 第 三 範 例 步 閲 請 驟 的 截 面圖 〇 背 \ij 之 注 意 事 1 !：; 第 1 5圖 之 (A )及（B )係 圖 示根 據 本 發 明 之 第 五 實 施 例 • 1 其 中 (A)係圖示黏合的步驟 (Β)係 圖 示 切 割 的 步 驟 0 項 再 填 1- Λ 第 16圖 之 (A )及（B )係 圖 示根 據 本 發 明 之 第 實 施 例 t 本 頁 1 其 中 (A)係圖示黏合的步驟 (Β)係 圖 示 切 割 的 步 驟 〇 t 1 I 第 17圖 係 圖示根據本 發 明之 第 七 實 腌 例 之 集 成 電 路 基 1 1 1 板 的 平 面圖 〇 1 1 訂 第 1 8圖 之 (A ) - ( C )係 圖 示根 據 本 發 明 之 第 八 實 胞 例 之 1 製 造 半 導體 封 裝之方法， 其 中（Α) 係 圖 示 提 供 電 路 基 板 的 1 1 步 驟 (B)係圖示安置1C晶片的步驟 (C)係 圖 示 使 用 樹 脂 1 封 裝 的 步驟 0 於各（A )至（C )圖中 右 側 係 平 面 圖 左 側 係 1 沿 各 平 面圖 之 A-A切線的截面圖 >於（Β)及 (C) 圖 中 1C聯 1 I 結 電 極 3與外部聯結電極4未 圖示 0 1 1 第 19圖 之 (A) - (D)係繼繽第18圖（C)之 步 驟 圖 其 中 ( 1 1 A)係 圖 示設 置 電極的步驟 (Β )係圖示黏合的步驟 ，（C)係 1 1 欐 示 設 置隔 片 的步驟，Μ 及 (D) 係 脑 圆 示 切 割 的 步 驟 0 於 各 1 1 (A)至（D)圖 中 ，右側係平 面 圖， 左 側 係沿 各 平 面 圖 之 A- A 1 I 切 線 的 截面 圖 。於U )至（D ) 圖中 1C聯結電極3及 外 部 聯 1 I 結 電 極 4未圖示。 1 1 I 第 20圖 係 圖示材料基 板 之平 面 圖 〇 1 1 本紙張尺度適州中國國家標哼（（’NS ) Λ4現格（2i〇X297公釐） 10 3 97 6 9 A7 B7 經濟部中央標準局貞工消费合作私印f 五、發明説明（ 11 ) 1 I 第 2 1圖 係 圖 示 習 知 技藝 之集成電路 基 板 的 平 面 圖 〇 - 1 I 第22圖 之 (A)至（C)係圖 示習知技藝 之 半 導 Mgt 體 封 裝 的 製 - I 程 晶 片 其 的 中 步 (A)係圖示製作電路基板的步驟（B)係 驟，（C )係圖示使用樹脂封裝的步驟c 圖示安置1C 於各（A )至 請 先 閱 ik 1 1 1 (C)圖中 右側係平面圖，左側係沿各平面圖之A -A切 線 的 背 面 之 注 意 事 項 再 填 1 -1 ) 截 面 圖 〇 於 (B)及（ C ) 圖中 1C聯結電極3與 外 部 聯 結 電 極 I nl 4未圖示c 1 ’Λ 第23圖 之 (A)- (C)係繼績第22圖（C)之步驟 圖 其 中 ( 本 頁 '衣 ! A) 係 回 圖 示 設 置 電 極 的 步 驟， (B )係圖示黏合的步驟 (C)係 V✓ 1 I 圖 示 切 割 的 步 驟 〇 於 各 (A)至（C)圖中， 右 側 係 平 面 圖 左 1 1 1 側 係 沿 各 平 面 圖 之 A- A切線的截面圖。於（A)至 (C) 圖 中 • 1 1 1C聯 结 電 極3與外部聯結電極4未圖示。 訂 1 伴 宵 施 例 說 明 1 I 本 發 明 之 各 實 施 例 將參 照附圖如下 詳 细 說 明 之 〇 惟 各 1 1 1 附 圖 僅 K 圖 面 的 方 式 顯 示各 組件的尺寸 與 形 狀 Μ 及 彼 此 ! 1 I 間 的 幾 何 配 置 關 係 因 此本 發明之範圍 並 不 為 該 等 附 圖 所 侷 限 0 1 於 各 實 施 例 之 製 造 半導 體封裝的製 程 中 皆 包 括 製 作 1 1 電 路 基 板 的 步 驟 安 置 1C晶 片的步驟， 及 使 用 樹 脂 封 裝 1 1 ^的 步 驟 基 本 上 與 參 照 第 22_ ( A) - (C) 所 示 之 習 知 技 藝 的 1 1 製 程 相 同 故 此 等 步 驟 將不 再予K說明 0 1 | Μ_ 宵 施 例 1 IS_ W 雷 樺 的 步 驟 1 1 於 第 一 實 施 例 之 製 造半 導體封裝之 製 程 中 設 置 電 極 1 1 本紙張尺度適用中國國家標埤（CNS ) Λ4規格（210X 297公釐） 11 3 9 7 69 A7 ' B7 五.、發明説明（12) 的步驟係繼樹脂封裝的步驟之後。於設置電極的步驟中， 在切割集成電路基板100而得到電路基板1之前，先設置突 出的球狀焊接頭電極9，各焊接球（球狀焊接頭）係位於設 置在各電路基板1的背面上之外部聯結電極4的位置上，經 過回流處理，最後形成電極，如第1圖（A)所示。 該等焊接球的成份Μ重量百分比來表示，係包括40 % 的鉛（Pb)及60% 的錫（Sn)，其熔點為18010。用於安置 1C晶片的焊接頭的成份則為90%的鉛及10%的錫，熔點為 250¾ ，與焊接球的組成成份不同。 黏合的步驟 接著進行黏合的步驟，即，將經由製作電路基板，安 置1C晶片Μ及樹脂封裝的步驟所完成的封裝基片l〇〇a黏合 至一基準元件（Standard member)。於第一實施例中，如 第1圖（B)所示，封裝基片100a的設有焊接球電極9的表面 係直接黏合在基準元件（例如•切割帶dicing tape)8上。 經濟部中央標準局負消贽合作社印51 ---^----Ί IV.--^"-- (讀先閱讀背面之注意事項再填寫本頁) λ , 於黏合的步驟中，宜使用結合裝置，例如黏合劑（包 括 PSA tape (歷力感應式膠帶 pressure-sensitive adhesive tape))俾结合封裝基片100a與基準元件8。於本 實施例中，可使用熱剝落式黏合劑，例如Nitto Denko公 | 司所製造之”Elepholder pressure sensitive type d i c i i n g t a p e s p u - 2 2 4 ”（壓力感應式切割帶）。 另外，亦可使用紫外線感應式樹脂黏合劑，例如 Nitto Denko公司所製造之”UE-2091J”UV膠帶，此種UV膠 帶可為雙面膠帶。一旦經由紫外線照射，該膠帶之黏度即 本紙張尺度適用中國國家標卑（（'NS ) Λ4規格（210X 297公# ) 12 39769 A7 , B7 五、發明説明（13 ) 迅速下降，而可立即剝開。此外，可使用熱感應式樹脂或 者溶濟感應式樹脂。 除此之外，並可使用真空附著的方式结合封裝基片 100a與基準元件8。 設有焊接球電極9的封裝基片100a的表面或集成電路 基板100的背面，因為設有焊接球電極9而為非平坦的表面 。因此，為了要穩固地黏合封裝基片100a至基準元件8上 ，宜在黏合基準元件8之前•先平面化（planarize)集成電 路基板100的背面。 下列五項步驟係例示於本實施例之黏合步驟中平面化 集成電路基板100的背面之方法。 第一齡例步賊 經滴部中央標準局货-T消费合作社印褽 ---Ί--------訂 (請先閱讀背面之注意事項再填寫本頁) 於第一範例步驟中，於平面化處理之各焊接球電極9 的頂部係被削平成相同的高度。於本平面化的步驟中，如 第2画（A)所示，各焊接球電極9的頂部係被切削至一設定 的平面高度。當頂端部分被削平後，再使用磨光裝置，例 如砂輪來拋光該頂部達預定數量|因而在各焊接球電極9 的頂部形成平面9a。 接著，即可將平面9a藉由黏合劑（包括黏膠帶）或者真 ^空附著法黏合至基準元件8。 、 第二齡例击嫌 於第二範例步驟中*各焊接球電極9的頂部係被熨平 或相同的髙度。於本平面化的步驟中*如第2圖（B)所示* 各焊接球電極9的頂部係被熱熨至一設定的平面高度。將 本紙張尺度適用中國國家標彳（C:NS ) Λ4規格（210X297公漤） 13 39769 A7 經濟部中央標準局兵工消费合作社印擘 B7五、發明説明（14 ) 該設有焊接球電極9之封裝基片100a的表面接合至一加熱 面板11，然後加熱該等焊接球的頂部。當保持加熱面板在 一設定的溫度予Μ加熱後*該等焊接球電極9的頂部即局 部熔化而形成平面9a。 接著，如同第一範例步驟，再將平面9a黏合至基準元 件8。 第三鮪例朱嫌 於第三範例步驟中，各焊接球電極9係整個浸入樹脂 13中，使得樹脂的上表面形成一所需的平面，如第3圖U) »·*»«* —· 所不。 於本平面化的步驟中*係在集成電路基板100的背面 的周邊設置一框架元件12;該框架元件12係由鐵或塑膠所 構成。 然後將樹脂13注人基板背面被框架元件12所圍繞的區 域内，使各焊接球電極9整個浸入樹脂中。於本例中，樹 脂13係使用熱感應式樹脂。當注入之樹脂13固化後，固化 的樹脂13的上表面即形成平面13a。 接著，再將該平面13a藉由黏合劑或真空附著的方式 黏合至基準元件上。 .第四筋例步豳 於第四範例步驟中，各焊接球電極9係整個浸入樹脂 中，而在樹脂的上表面形成所需的平面。於本平面化的步 驟中，係使用網板印染法（screen printing method)將焊 接球電極9浸人樹脂中。於本例中，可使用由Asahi Kaken 本紙張尺度適用中國國家標肀（〔:NS ) Λ4規格（210X297公# ) 14 39769 (锖先閱讀背面之注意事項再填寫本頁) J.
、1T A7 B7 五、發明説明（1 ^公司所製造的金屬掩模” T - 3 1 ”作為網板印染。該樹脂係在
化 固 度 溫 的 OC 驟 步 , 例 接 CO 範 件五 元第 面 平 該 將 再 驟 步 rfu 侈 Λ-Β 章 三 第 同 如 準 基 至 合 黏 件基 元 〇 準池 基槽 在 一 置成 設構 係同 2a共 11 3 件12 元件 架元 框架 , 框 中與 驟8a 步面 例平 範 〇 五上 第8a 於面 正 的 置 裝 帖 耳 帕 於 置 係 8 件 元 準 上 後 然 及 3 注 中 池 槽 的 成 構 所 a 層 料 材 入 或 態 固 成 換 轉 逆 可 度 1;溫 件其 元照 架依 框可 係 層 面料 平材 此該 於 ， 中 例 本 於第 〇 如 態 液 圖 3 (銷先閱讀背面之注意事項#%贫？本頁) 層 料 材 為 作 水 用 使 係 係 rtp 立口 頂 的 9 極 電 球 接 焊 的 分 部 少 至 示 所 材 將 再 後 入 浸 咅 頂 的 9 極 電 球 接 焊 〇 的 中分 5 β. 1 έ 層當 料 ， 材著 該接 在 浸 低冰 降由 置藉 裝 ， 的果 t 結 Π Θ 0 em冰 el成 Γ '溥 ie結 It水 pe將 用下 使M 可點 〇 固 態 凝 固 至 為度 變溫 轉的 15層 層料 料材 驟 步 的 化 面 平 使 80可 件法 元方 準的 基供 至提 合所 結驟 oa步 10例 片範 基五 裝第 封之 將述 用上 作 的 用 使 再 後 成 完 驟 步 rtj 宝口 0 切 成的 完明 時說 同將 驟下 步M 的於 合 當 黏 與 此 因 1 〇 裝 化封 溶體 冰導 使半 度各 溫的 的成 上完 M作 固的 凝出 至割 層 料 材10 熱 Η 加基 14裝 t 封 θα 由 e 切 a 上 8 卸 層 料 材 為 作 水 用 係 例 範 件五 元第 準此 基 然 自雖 可 即 層 科 材 該 而 然 （rNS ) 規格（2丨0X 297公漦〉 1 5 (修正頁） A7 B7 經满部中央摞準局貞工消費合作社印則衣 五、發明説明（ 16 ) 1 I 的 材 料 並 不 僅 限 於 水 〇 例 如 ， 亦 可 使 用 蠘 如 市 售 之 »» - 1 I a p • ί e S 0 η ” 0 m 在 室 溫 時 為 固 態 當 加 熱 至 某 一 較 高 的 溫 度 - I 即 可 轉 變 為 液 態 0 請 先 閱 1 1 m. 割 的 步 驟 1 讀 背 之 注 意 重 1 I 藉 由 上 述 第 一 至 第 五 範 例 中 之 任 —» 範 例 完 成 封 裝 基 1 1 片 與 基 準 元 件 的 黏 合 步 驟 之 後 即 可 進 行 切 割 的 步 驟 〇 於 1 切 割 的 步 驟 中 如 第 1圖（C)所示 封 裝 基 片 1 0 0 a係切割成 学 項 再 填 人 單 一 的 電 路 基 板 1 3 % 本 頁 1 當 切 割 步 驟 開 始 時 係 將 黏 有 封 裝 基 片 100a 的 基 準 元 '—/ 1 I 件 8 置 入 切 割 裝 置 ( 未 圖 示 ) 中 0 於 本 實 施 例 中 可 使 用 1 1 | D ί S C 0公司所製造之” 0F0 - 6 40 " 切 割 裝 置 ♦ » 並 且 使 用 "NBC - 1 1 ΖΒ109053 ”切割刀片 •其寬度為0 .1 m m 直 徑 為 5 2mm 〇 該 切 訂 1 割 刀 片 每 分 鐘 旋轉3000次 每 秒 鐘 在 基 準 元 件 上 移 動5 0 m瓜 1 1 〇 同 時 以 每 秒 鐘 1 . 5 公 升 的 純 水 注 入 切 割 界 面 俾 冷 却 該 1 界 面 ， 並 清 除 微 粒 0 1 ..1 1 I 當 焊 接 球 電 極 9 於 黏 合 的 步 驟 中 浸 入 樹 脂 中 該 樹 脂 也 同 時 和 該 封 裝 基 Η 被 切 割 0 切 割 完 成 後 再 從 基 準 元 件 1 1 上 拆 卸 製 作 完 成 的 半 導 體 封 裝 ， 即 〇 封 裝 基 片 100a 被 分 割 1 1 成 各 個 電 路 基 板 1 1 1 i 之 後 藉 由 溶 液 溶 解 黏 合 劑 9 使 電 路 基 板 1 白 基 準 元 件 1 1 8分離 而得到如第1圖 (D) 所 示 之 製 作 完 成 的 半 導 體 封 裝 1 I 10 0 1 I 由 於 焊 接 球 電 極 9係藉由黏合劑黏合至基準元件8 故 1 1 I 在 卸 下 製 作 完 成 的 半 導 體 封 裝 後 再 >λ 洗 濯 劑 洗 灌 該 等 封 1 1 本紙張尺度洎用中國國家標埤（rNS ) Λ4規格（210X 297公釐） 16 3 9 7 6 9
部 4i 標 準 义h 消 i\· 合 11 社 印 /插‘本年， 五、發明説明（1? 裝俾清除殘餘的黏合劑。例如，可使用K A 0公司製造的” Clean Through”洗濯劑。在Μ洗濯劑清洗過後，接著用純 水清洗，然後將該等封裝置於烤箱內烘乾。 切割的步驟將參照第4圖予Κ說明，第4圔係一集成電 路基板的平面圖。於集成電路基板1 0 0上，藉由電鍍法生 成用於CSP的多數個電路基板之電路佈置圖。該電路佈置 包括共同電極16與16a,分支導線16b, Μ及用於CSP的電 路佈置板1 6 c。二條共同電極1 6係沿X方向延伸；再者共 同電極16a藉由聯接該二共同電極16而沿Υ方向延伸。電路 佈置板1 6 c係沿各共同電極i 6 a的二側設置。共同電極1 6 a 與電路佈置板16c係經由分支導線16b予Μ聯结。 經由使用集成電路基板100製作完成封裝基片100a之 後，再沿著虛線△至KK及①至⑤所表示的切割線切割該基 片。. 由於沿Y方向延伸的切割線之間的距離，其中包括共 同電極16a的區域之距離（即B與C、E與F、 I與J之間的距離 )小於其他區域的距雛（即A與B、C與D、F與G、Η與I、J .與 Κ之間的距離）。當切割線之間的距離較小或切割區間較窄 時，其黏合至基準元件的黏度較弱，因為黏接區域較小之 故。因此，假如切割過程係沿Υ方向從Α到Κ依序進行，貝U 包含共同電極16a的基板部分可能會變形，或者切割時可 能會偏離原先設定的切割線。 故而，於本實施例中，若沿Y方向的切割線進行切割 時，其順序依次為A、B、D、E、G、H、 I、K、C、F及J 。 本紙張尺度珅用中國阄家標净（CNS )八4規格（210X 297公漦） (讀先閲請背面之注意事項再填寫本頁)
1 7 (修正頁） Μ Β7 經濟部中决標準局萸工消贽合竹私印*'木 五、發明説明（ 18 ) 1 I 如 果 依 此 順 序 進 行 切 割 9 由 於 切 割 線 之 間 的 距 離 較 小 的 切 1 | 割 線 不 會 被 連 壤 1·^ 切 割 因 此 將 不 會 導 致 基 板 嫌 愛 形 或 產 生 偏 1 離 切 割 線 的 情 況 〇 !-·~·V 1 1 沿 X方向的切割過程 則依照從①至⑤的順序進行c 先 闊 讀 背 1¾ 二 實 朐 例 1 [ 本 發 明 之 第 二 實 施 例 說 明 如 下 0 於 切 割 的 步 驟 中 * 集 之 注 意 事 J f 1 成 電 路 基 板 100上除各電路基板1外 並 設 有 分 隔 區 ( 項 再 填 1 Λ s e pa r a t i on a re a ) 例 如 空 白 製 造 區 (用於製作的邊緣帶） 本 頁 1 t 皆 被 切 割 成 多 數 個 片 段 0 但 是 該 等 分 隔 區 並 未 設 置 焊 接 1 I 球 9 因 此 該 等 分 隔 區 在 某 些 情 況 下 法 黏 合 至 基 準 元 件 1 1 I 8 〇 於 此 種 情 況 中 該 等 分 隔 區 被 切 割 成 的 各 片 段 將 在 切 1 1 割 機 中 跳 動 而 可 能 損 壞 切 割 刀 片 或 者 1C晶 片 0 因 此 於 訂 1 第 二 實 施 例 之 半 導 體 封 裝 製 造 方 法 中 係 在 集 成 電 路 基 板 1 1 100的背面上之各分隔區設置隔片Up a c e r S ) 該 等 分 隔 區 1 即 可 藉 由 此 等 隔 片 黏 合 至 基 準 元 件 8 1 1 I 於 第 二 實 施 例 之 半 導 體 封 裝 製 造 方 法 中 設 置 電 極 的 步 驟 係 繼 樹 脂 封 裝 的 步 驟 之 後 進 行 〇 該 設 置 電 極 的 步 驟 係 1 1 | 如 同 第 一 實 胞 例 之 設 置 突 出 的 球 狀 焊 接 頭 的 電 極 9 之 步 驟 1 1 f 如 第 5圖（A)所 示 0 1 1 i 接 著 於 本 實 施 例 中 在 黏 合 的 步 餓 進 行 之 月y 偽 先 完 1 1 成 設 置 隔 片 的 步 驟 0 於 設 置 隔 片 的 步 驟 中 如 第 5圖（B )所 1 1 示 隔 片 17係 設 置 在 集 成 電 路 基 板 100 的 背 面 之 分 隔 區 中 1 1 « 由 此 切 割 出 電 路 基 板 1 0 於 此 情 況 中 9 該 等 隔 片 17可 藉 1 1 I 由 Μ 下 之 第 一 至 第 三 範 例 步 驟 設 置 在 空 白 製 造 區 1 a的 各 片 1 1 本紙張尺度適用中國國家標埤（（’NS ) Λ4規格（2!0X 297公釐） 18 3 9 7 6 9 五、發明説明（19) A7 B7 經消部中次標準局萸-T消贽洽作社印製 段上。 隔 片 17的 高 度 係 設 定 為 與 焊 接 球 電 極 9 的 髙 度 相 同 這 是 因 為 如 果 隔 片 的 高 度 太 低 9 則 <fnp 撒 法 將 該 等 分 隔 區 黏 合 至 基 準 元 件 上 0 假 如 出 現 有 缺 陷 的 電 路 基 板 ， 即 未 形 成 突 出 的 電 極 之 電 路 基 板 1 則 可 設 置 隔 Η 17於 該 等 有 缺 陷 的 電 路 基 板 區 中 第 一 範 例 步 驟 於 第 — 範 例 步 驟 中 9 如 第 5 圖（B) 所 示 參 設 置 隔 片 1 7的 材 料 與 焊 接 球 電 極 9 的 材 料 相 同 〇 同 時 設 置 隔 片 的 方 法 與 設 置 焊 接 球 電 極 9的方法相同 |即先將焊接球（未 顯 示 ) 設 置 在 空 白 區 上 » 經 過 回 流 處 理 t 然 後 形 成 隔 片 〇 設 置 隔 片 17的 步 驟 宜 在 設 置 電 極 的 步 驟 中 同 時 與 焊 接 球 電 極 一 起 設 置 〇 第 二 範 例 步 驟 於 第 二 範 例 步 驟 中 f 如 第 6 圖 所 示 9 係 藉 由 固 化 樹 脂 的 方 式 而 形 成 隔 片 0 如 第 6 圖（B) 所 示 * 該 等 隔 片 17係 Μ 二 維 線 性 配 置 的 方 式 設 置 在 集 成 電 路 基 板 100 的 背 面 上 之 圍 繞 設 有 電 路 基 板 1的區域的空白製造區1 a上< > 第 三 範 例 步 驟 於 第 二 範 例 步 驟 中 9 如 第 7 圖（A) 所 示 9 該 等 隔 片 元 件 17的 截 面 積 係 呈 矩 形 0 如 第 7 圖（B) 所 示 9 該 等 隔 片 17係 Μ 二 維 線 性 配 置 的 方 式 設 置 在 集 成 電 路 基 板 100 的 背 面 上 之 圍繞設有電路基板1之區域的空白製造區la上。 (讀先閲讀背面之注意事項再填寫本頁)
，1T 本紙張尺度適;fl中國國家標碑（（'NS ) Λ4規格（210X 297公f ) 19 39 7 6 9 五、發明説明（20 ) A7 B7 經滴部中央標準局员工消費合作社印絮 黏合的步驟_ 其 次 進 行 黏 合 的 步 驟 * 如 同 第 實 施 例 的 方 法 $ 將 使 用 上 述 第 一 至 第 三 範 例 步 驟 之 —* 的 方 法 而 設 有 隔 片 17 的 封 裝 基 片 100a 予 黏 合 0 根 據 本 實 施 例 9 於 該 黏 合 步 驟 中 各 分 隔 區 係 藉 由 隔 Η 17黏 合 至 基 準 元 件 8 < > 切 割 的 i 驟 接 著 進 行 切 割 的 步 驟 f 係 如 同 第 一 實 施 例 的 步 驟 進 行 0 於 本 實 m 例 中 9 在 切 割 的 過 程 中 » 各 分 隔 區 係 黏 合 在 基 準 元 件 8 上 〇 因 此 > 可 避 兔 當 切 割 該 分 隔 區 時 ， 分 隔 rIVJ 區 片 段 會 跳 向 切 割 刀 片 而 造 成 損 壞 〇 第 三 實 朐 例 於 根 據 第 三 實 施 例 之 半 導 體 封 裝 製 造 方 法 中 其 中 直 到 設 置 電 極 的 步 驟 皆 與 第 一 實 施 例 相 同 f 因 此 於 本 實 施 例 中 不 再 說 明 設 置 電 極 的 步 驟 〇 黏 重 步 驟 於 第 三 實 施 例 中 9 如 同 第 一 實 施 例 的 步 驟 » 黏 合 的 步 驟 係 繼 設 置 電 極 的 步 驟 之 後 進 行 〇 在 黏 合 的 步 驟 中 9 係 將 經 由 設 置 基 板 9 安 置 1C 晶 片 ♦ 使 用 樹 脂 封 裝 和 設 置 電 極 的 各 步 驟 所 製 作 完 成 的 封 裝 基 片 100a 黏 合 至 基 準 元 件 上 〇 於 第 二 實 施 例 中 t 如 第 8 圖（Β) 所 示 > 設 有 1C晶 片 6 的 封 裝 基 片 100a 的 表 面 係 黏 合 至 基 準 元 件 上 0 於 該 黏 合 步 驟 中 » 封 裝 基 片 100a 係 使 用 一 結 合 裝 置 f 例 如 黏 合 劑 (包括黏膠帶） 黏 合 至 基 準 元 件 上 9 如 同 第 一 實 施 例 之 方 法 0 (請先閱讀背面之注意事項再填离本頁) 本紙張尺度適Λ]中國國家標卑（CNS ) Λ4規格（210X 297公釐） 20 39769
、1T 經滴部中央標準局貝工消费合作社印裝 A7 , B7 五、發明説明（21 ) 當1C晶片6從基準元件8拆卸後，即使其上側殘留任何 黏合劑，也不會影響I C晶片的功能。 封裝基片100a之設有1C晶片的表面或集成電路基板 100的正面並非平坦的表面。即*包覆在各1C晶片之上側 的封裝樹脂的厚度並不相同。因此，為了使封裝基片100a 能固著在基準元件8上，宜平面化該集成電路基板100的正 面，俾更穩固地附著在基準元件8上。 因此，於本實腌例中，在黏合的步驟中，可使用以下 列舉之第一至第五範例步驟的方法，俾平面化該集成電路 基板1 00的背面。 m —齡例步賊 於第一範例步驟中，各1C晶片6的上表面係於平面化 步驟期間被平面化至相同的高度。於平面化的步驟中，各 1C晶片6的上表面係與封裝樹脂7—起被磨平，使得該等上 表面被平面化，如第9圖（A)所示。然而，自集成電路基板 100的正面至該平面化的上表面6a的高度須髙於自該正面 至1C晶片6的1C電路表面之高度。 接著，於黏合的步驟中，該平面化的上表面係藉由黏 合劑（包括黏膠帶）或類似的結合裝置，例如真空吸附裝置 ^(Vacuum attraction device)附著至基準元件 8。 第二節例步賊 於第二範例步驟中，各1C晶片6的上表面係被平面化 至相同的高度。於平面化的步驟中，該上表面所澱積的封 裝樹脂7係被磨平，而平面化該上表面。然而，若1C晶片 本紙張尺廋適用中國國家標導（（'奶）/\4規格（210/297公梦） 21 39769 (讀先閱讀背面之注意事項再填寫本頁)
•1T 經滴部中央標準扃負工消費合作社印製 A7 B7 五、發明説明（22 ) 係藉由引線接合法（w ί r e b ο n d i n g )予Μ安置到基板上，則 自集成電路基板100的正面至該平面化的上表面7a的高度 hi須髙於自該正面至引線接合的最高點之高度。 接著，於黏合的步驟中，該平面化的上表面被黏合至 基準元件8上，如同第一範例步驟。 第三齡例步嫌 於第三範例步驟中，如第10圖（A)所示，平面13a的形 成係藉由將1C晶片6整個浸入樹脂13中，該樹脂13的上表 面即形成平面13a 。形成平面13a時，需在集成電路基板 100的正面的外圍周邊設置框架元件12。該框架元件12的 材料係由娥或塑膠所組成。 然後，將樹脂13注入基板的正面上由框架元件12所圍 繞的區域，俾浸入該等1C晶片。於本範例中，可使用熱感 應式樹脂。經由固化樹脂1 3後，固化的樹脂1 3之上表面即 形成平面1 3a。 接著，進行黏合該平面的步驟，本面13a係藉由黏合 劑或者類似的结合裝置，例如真空吸附裝置，黏合至基準 元件上。 第四節例舟賊 . 於第四範例步驟中，平面13a的形成係藉由將1C晶片 6整個浸入樹脂13中，該樹脂的上表面即形成平面13a。於 形成該平面時，如第10圖（B)所示，1C晶片6係藉由鑲模法 (transmold method)浸人樹脂中。 或者，在將1C晶Η浸入樹脂過程中，可使用網板印染 本紙張尺度诮州中國國家摞埤（CNS ) Λ4規格（210X 297公梦）. 22 39769 (讀先閱讀背面之注意事項再填寫本頁) 、1Τ A7 137 經滴部中央標準局貝-T消费合作社印？木 五、發明説明（ 23 ) 1 1 法 0 - 1 I 接 著 如 同 第 三 範 例 步 驟 中 所 述 的 方 法 將 該 平 面 黏 ~ 1 1 合 至 基 元 件 8 ^' 1 1 Μ. 範 例 步 驟 先 閱 於 第 五 範 例 步 驟 中 係 將 平 面 基 板 的 第 正 面 黏 合 讀 背 之 注 意 事 \ 1 至 I C晶 片 上 所 m 積 的 封 裝 樹 脂 的 上 表 面 0 於 本 範 例 中 該 h 平 面 基 板 係 為 一 具 有 良 好 導 熱 係 數 的 金 屬 板 例 如 鋁 板 * 項 再 填 ί， 飼 板 或 包 含 飼 及 鎢 的 合 金 板 等 〇 該 平 面 基 板 係 作 為 散 熱 器 寫 本 I 1 之 用 0 1 I 接 著 進 行 切 割 的 步 驟 如 同 第 一 實 施 例 所 提 供 的 方 1 1 I 法 0 1 1 四 實 脶 例 訂 I 於 切 割 的 步 驟 中 不 同 於 集 成 電 路 基 板 100 的 電 路 基 1 1 1 板 1 之 分 隔 區 例 如 空 白 製 造 區 亦 被 切 割 成 個 別 的 片 段 1 〇 然 而 由 於 各 分 隔 區 未 設 置 焊 接 球 電 極 9 因 此 各 分 隔 1 |ot 於 切 割 過 程 中 4nr m 法 黏 合 在 基 準 元 件 8 上 〇 於 此 種 情 況 下 ί 1 該 等 於 切 割 步 驟 所 切 割 出 的 片 段 IMS 將 在 切 割 裝 置 内 跳 動 > 1 1 I 结 果 可 能 損 壞 切 割 刀 片 與 I C晶 片 〇 1 1 於 是 根 據 第 四 實 施例 之 半 導 體 fiXi 封 裝 的 製 造 方 法 在 1 1 *集 成 電 路 基 板 100 之 正 面 上 的 分 隔 區 設 置 該 等 隔 片 該 等 1 1 分 隔 區 即 可 藉 由 此 等 隔 片 黏 合 至 基 準 元 件 8 > 1 l 冒 窜 樺 的 步 驟 1 根 據 本 第 四 實 施 例 之 半 導 體 封 裝 的 製 造 方 法 中 設 置 1 1 I 電 極 的 步 驟 係 繼 樹 脂 封 裝 的 步 驟 之 後 進 行 0 於 設 置 電 極 的 1 1 本紙張尺度適用中國國家標卒（rNS ) Λ4規格（210X 297公漦） 23 3 9 7 6 9 經满部中央摞準局負工消费合作社印製 A7 . B7 五、發明説明（24 ) 步驟中，如同第一實施例中的步驟，如第12圖（A)所示， 係由各球狀焊接電極形成突出的電極。 設晉隔h的步规 接著，於本實施例中，設置隔片的步驟係在黏合的步 驟之前進行。於設置隔片的步驟中，如第12圖（B)所示， 各隔片17係設置在集成電路基板100的正面上，將於切割 步驟中和電路基板1割開的分隔區上。該等隔片17可經由 下述第一至第三範例步驟設置在所有空白製造區la的片段 上，K及未設置突出電極的各缺陷電路基板區lb上。 該等隔片17的髙度須等於當封裝基片100a黏合至基準 元件8時，介於集成電路基板100與基準元件8之間的距離 。疸是因為假如隔片的高度不夠，則無法將分隔區黏合至 基準元件上。 第一鮪例步既 於第一範例步驟中，如第13圖（A)所示，隔片17係藉 由固化樹脂而形成。於本範例中，係將特定數量的樹脂注 入空白製造區la及缺陷電路基板區lb。該樹脂的注入量須 使得固化後的樹脂的高度至少等於集成電路基板100和基 準元件8之間的距離。 . 如果固化樹脂的高度高於該距離|如第13圖（B)所示 ，則可使用一裝置，例如一面板壓平該樹脂的上表面至隔 Η 1 7所需的高度。 樹脂的種類可使用熱固化式樹脂，紫外線固化式樹脂 或熱變形式樹脂等。若使用熱固化樹脂，係將該樹脂注入 本紙張尺廋適州中國國家標枣（CNS ) Λ4規格（210Χ 297公釐） 24 39769 (請先閱讀背面之注意事項再填寫本頁) 訂 §-SL· Α7 Β7 五、發明説明 並澱積後再予Κ加熱使其固化。 第二節例步驟 第二範例步驟中，如第14圖（Α)所示，設有黏合劑 1 7 a的底板1 7 b係作為隔片之用。該底板1 7 b的材料可為樹 脂或金屬。然後，將黏合劑17a黏著至底板17b的二面或其 中一面的至少一部分區域上。底板17b即藉由該黏合劑17a 黏合至集成電路基板100的正面上。 m三節例步驟 於第三範例步驟中，如第1 4圖)所示，虛擬I C晶片 fn A, 閱 之 注 意 事 項 寫 本 頁 片 晶 C I—I 擬 虛 各 的 〇 用 用之 之片 7 17隔 片為 隔作 為果 作如 係 夠 不 度 合 黏 的 間 之 板 基 路 〇 電間 成其 集於 與7 71脂 L樹 裝 封 入 注 宜 則 -m 趨 步 的 合 黏 驟有施 步設實 之而本 示法於 所方 0 8 例 之上件 施供件元 實提元準 一 所準基 第 驟基至 同 步 至 合 如例合黏 , 範黏 1 驟三K片 步第予隔 的至03由 合一10藉 黏第片係 行 的基區 進述裝隔 , 上封分 次據的各 其根17, 將片中 , 隔 例 驟 步 的 il tjl 線 -决標卑局B-.T.消於合仑社〈 驟 步 的 割 切 行 進 法 方 的 供 提 所 例 施 實 1 第 同 如 著 接 黏段 係片 區該 隔 ， 分時 等區 該隔 於分 由 割 , 切 中 當 程兔 過避 的可 割此 切因 於 ， , 上 中 8 例件 施 元 實準 本基 於在 〇 合 片 刀 害 切 壞例 損倫 而 奮 動7Γ 跳第 步 的 合 黏 於 法 方 造 製 裝 封 澧 導 半 之 例 施 實 五 第 據 根 2 5 (修正頁） 本紙張尺度適川中國闽家標啤（（’NS ) Λ4規格（210X 297公漦） 經消部中央標準扃负-τ-消费合作社印來 A7 . B7五、發明説明（26 ) 驟中，設有如第一實施例之焊接球電極9的封裝基片100a 的表面係以真空附著的方式黏接至基準元件8 ，如下說明 之° 1 於黏合的步驟中，各隔片17係設置在集成電路基板 100的背面上之空白製造區laM及缺陷電路基板區lb。於 此情況中，各隔片17需使用在其內部具有吸附管的吸附元 件（attraction member)。此外，切割帶20係黏合至各焊 接球電極9的上緣。 隔片17的高度須等於焊接球電極9的高度加上切割帶 20的厚度之和。例如，若焊接球電極9約0.6mm高，切割帶 2 0約0 . 1 m m厚·則隔片1 7的高度約需0 . 7 m m。 然後，切割帶20與隔片17 Μ真空吸附的方式附著至基 準元件8。如第15圖（Α)所示，基準元件8設有吸附管18, 該吸附管的正面設有多數個吸附口 18a 。吸附管的一端係 連接至一真空泵（未圖示）。 接著，於切割的步驟中，如第15圖（B)所示，當封裝 100a真空接合在基準元件8時，即由切割過程切割該集成 電路基板100。 笛六g life例 . 根據第六實施例之半導體封裝製造方法*於黏合的步 驟中，設有1C晶片6的封裝基片100a的表面係Μ真空吸附 的方式接合至基準元件8 ，該封裝基片100a係如第一實施 例之方式形成，如下之說明。 於黏合的步中*各隔片17係設置在集成電路基板100 本紙張尺度適中闽國家標準（rNS ) Λ4規格（2丨0X 297公漦） 26 39769 n^ifl m^i (1^1 ·1—-- Am— flnv\·-I n (請先閱讀背面之注意事項再填寫本頁) 訂 經滴部中次標準局貝工消费合作社印製 A7 . B7 五、發明説明（27) 的正面上之空白製造區laM及缺陷電路基板區lb。於此情 況中*各隔片17需使用一具有吸附管的吸附元件。此外， 切割帶έ 0係黏合至各焊接頭電極9的上緣，如第1 6圖（A )所 示0 各隔片17的高度需等於1C晶片6的高度與1C聯結電極 3的厚度Μ及切割帶20的厚度之和。例如，若1C晶片6約 0.625mm髙，1C聯结電極3約0.1mm厚，切割帶20約0.1mm厚 ，則隔Η 17的高度約需0.825mm。 然後，切割帶20與隔片17M真空吸附的方式附著至基 準元件8。如第16圖（A)所示，基準元件8設有吸附管18, 該吸附管的正面設有多數個吸附口 18a 。吸附管的一端係 連接至一真空泵（未圖示）。 接著，於切割的步驟中，如第1 6圖（B >所示，當封裝 基片100a真空接合在基準元件8時，即使用切割裝置切割 該集成電路基板100。 第十奮倫例 於第七實施例中，將例示用於製造半導體封裝的集成 電路基板100。 於第七實施例中，集成電路基板100係切割成多數個 <電路基板1。如第17圖所示，此集成電踨基板100具有在四 邊形集成電路基板的相對二側邊F2和F4設有空白製造區la 。該集成電路基板的其餘二側邊F1和F3則未設空白製造區 。換言之，即該其餘的二側邊構成電路基板1的側邊。 集成電路基板1 0 0通常係從材料基板經由螺模割削法 (請先閱讀背面之注意事項再填寫本頁) 、-=a 本紙張尺度適用中國國家標率（（’NS ) Λ4規格（210X 297公釐） 27 397 6 9 經满部中央桴準局兵工消費合作衫印聚 A7 B7 五、發明説明（28 ) (die-cut molding)切割而得。因此，習知的集成電路基 板的側邊係經由螺模割削而形成的切面，由於該等切面係 粗糙的峩面，故而不適合用作電路基板的側邊。 因此，於本實施例中，為了獲得適用於電路基板的二 側邊F1和F3，褥使用和切割集成電路基板100成多數個電 路基板1之相同的切割法。例如，最好是使用晶粒切割法 (dicing method)。若使用該切割時，將可得到適用的電 路基板1之二側邊F 1和F3。 此外，若使用該切割法，將可得到表面平滑Μ及正確 定位的側邊。同時，切割過程所需的空白區域較其他切割 法更為窄小。 如前所述，集成電路基板係經由切割材料基板而得到 。材料基板則經由切割特定尺寸的原基板而得到。原基板 的寬度通常為lm，各材料基板即經由均等的切割該lm寬的 原基板而得到。若lm的寬度均等分割成2、3、4及5部份， 各部份的寬度將分別約為500、330、250及200mm。若該等 寬度減去二側的空白製造區的寬度，則刺餘的有效寬度約 為 490' 320 ' 240及 190mm° 該等分割基板的有效寬度再予Μ均等分割並扣除切割 <空白區，最後得到集成電路基板的寬度^ 材料基板的寬度係依照自原基板切割出的特定尺寸的 基板數量而定。因此，在某些情況下，由於未用到的區域 的寬度相當大，而此未用到的左域、寬度係Κ於集成電路 基板的寬度，故習知技藝會浪費大量的材料基板。 丨本紙張尺廋珀川中國國家標(’NS ) Λ4規格（210X 297公# ) 28 39769 (請先閱讀背面之注意事項再填寫本頁)
經滴部中央標準局員工消费合作社印裝 A7 , B7 五、發明説明（29) 於本實施例中，為了減少材料基板的浪費、集成電路 基板100的所有四邊之其中二邊F1和F2的共同長度（A)係藉 由不同的分割數（例如ΚΙ，K 2 )而得到共用的相同長度。即 ，共同長度（A)須滿足下列條件，即，假設一特定尺寸的 基板之一邊的長度為L，將L除Μ某一特定值K1而得到長度 M1(M1=L/K1)，將L除W另一特定數值Κ2而得到長度Μ2(Μ2 = L/K2) ·使得Ml和M2分別等於共同長度U)乘Μ其一整數的 乘積。 依據自材料基板切割出的集成電路基板100的數量以 及集成電路基板的寬度之間關係而定，上述規則尤其適用 於76mm至81mm的寬度範圍。 因此，若使用共用共同長度的方法，該製程即可予K 自動化，而提髙集成電路基板的產出率。由於產出率增加 可降低集成電路基板的製造成本，故可進一步降低整個半 導體封裝的製造成本。 此外，使用共用共同長度的方法所得到的集成電路基 板的寬度較習知技藝的一般寬度（56mm)為大。因此*使用 該共用共同長度的方法，其材料基板的分割數•即分割材 料基板而獲得的集成電路基板的數量，將比習知技藝的分 ^割數為小。若分割數較小，則所需的分割空白區亦較少。 故而使用共用共同電路的方法將可較有效地利用材料基板 0 表1係列出進行切割步驟時，集成電路基板的寬度。 本例之切割空白區係0.2mm。 (讀先閲讀背面之注意事項再填寫本¾) ,ιτ 本紙張尺度適用中國國家標埤（CNS ) Λ4規格（210X 297公釐） 29 3 9 7 6 9
B 五、發明説明（30 ) . 表1 經消部中央標準局兵Η消f合竹社印製 b丨 η 200 250 330 500 1 190.0 2 40.0 3 20.0 49 0.0 2 94.9 119.9 159.9 2 44.9 3 63.2 79.9 106.5 163.2 4 47.4 59.9 79.9 122.4 5 37.8 47.8 63.8 97.8 6 31.5 39.8 53.2 8 1.5 7 27.0 34.1 45.5 69.8 8 23.6 29.8 39.8 < 6 1.1 9 20.9 26.5 35.4 54.3 10 18.8 23.8 31.8 48.8 (請先閱讀背面之注意事項再填艿本頁) 、-° 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X 297公釐） 30 3 97 6 9 經墒部中次枒率局貝Τ,消费合作社印製 A7 B7 五、發明説明（31 ) 於表1中，b代表被分割的材料基板之長度，η代表該 長度所分割的數量。於表1中，當原基板之特定（標準化） 尺寸（lm寬）被分割成二部份時，即分割長度b為500mni;當 n = 6時，I集成電路基板的寬度W2為81.5mm 。同樣地當原基 板被分割成三部份時，即分割長度b為330mm;當n = 4，W2 為79.9mm。當原基板被分割成四部份時，其分割長度b為 2 5 0 n m ；當 n = 3時 * W2為 79.9mm° 表2偽列出進行切割步驟時，使用該常式化的方法（ routing method)，集成電路基板的寬度。本例之切割空 白區係2 m m。 表2 (請先閱請背而之注意事項再填寫本頁)
、1T b η 200 250 330 500 1 190.0 2 40.0 3 20.0 49 0.0 2 94.0 119.0 159.0 244.0 3 62.0 78.7 105.3 162.0 4 46.0 58.5 78.5 12 1.0 5 36.4 46.4 62.4 96.4 6 30.0 38.3 51.7 80.0 7 25.4 32.6 44.0 \ 68.3 8 22.0 28.3 38.3 59.5 9 19.3 24.9 33.8 52.7 10 17.2 22.2 30.2 47.2 3 1 本紙張尺度適用中國國家標率（（'NS ) Λ4規格（210X 297公釐） 3 9 7 6 9 經濟部中次標準局負二消費合竹社印胷 A7 ， B7 五、發明説明（3 2 ) 於表2中，b代表被分割的材料基板之長度，η代表該 長度所分割的數量。於表2中，當原基板之特定（標準化） 尺寸（lm)寬被分割成二部份時，即分割長度b為500mm; 當n = 6時，集成電路基板的寬度W2為80.0mm。當原基板被 分割成三部份時，即分割長度b為330mm;當n = 4時，W2為 78.5mm 。當原基板被分割成四部份時，其分割長度b為 2 5 0 mm ；當 n = 3時，W2為 78 . 7mm ° 表3係列出進行切割步驟時，使用該常式化的方法， 集成電路基板的寬度，其中切割空白區係5mm寬並保留一 繫桿（tie bar)。本例之切割空白區係0.2ram。 表3 b η 200 250 330 500 1 190.0 2 40.0 3 20.0 49 0.0 2 92.5 117.5 157.5 2 42.5 3 60.0 76.7 103.3 160.0 4 43.8 56.3 76.3 118.8 5 34.0 44.0 60.0 94.0 6 27.5 35.8 49 . 2 77.5 7 2 2.9 30.0 41.4 65.7 8 19.4 25.6 35.6 56.9 9 16.7 22.2 31.1 50.0 10 14.5 19.5 27.5 44.5 本紙張尺細中關繼（rNS ) μ規格（2丨ox靖） 3 9 7 69 (請先閱讀背而之注意事項再填寫本頁) ,τ 經濟部中央標準局負工消費合作社印？木 A7 - B7 五、發明説明（33) 於表3中，b代表被分割的材料基板之長度，η代表該 長度所分割的數量。於表3中，當原基板之特定（標準化） 尺寸（lin寬）被分割成二部份時，即分割長度b為500mm;當 n=6時，集成電路基板的寬度W2為77.5mm 。當原基板被分 割成三部份時，即分割長度b為330mm;當n = 4時，W2為 76.3mm。當原基板被分割成四部份時，其分割長度b為250 mm;當 n=3時，W2為 76.7mm。 故而，從上列之表1至表3中，若集成電路基板的寬度 W2為76mm至81mm，則集成電路基板100可予Μ分割，並且 依原基板所分割出的數量而具有共同的寬度。 第八g胞例 於第八實施例中，本例之半導體封裝之製程將藉由第 七實施例之集成電路基板予K說明。 於第18圖中，舉例而言，集成電路基板100係分割成 四片電路基板1。該集成電路基板100僅在其四邊形周邊的 其中二邊設有空白製造區，各區的寬度為5mm。 靱作雷路某板的步驄 於製作電路基板的步驟中，如第18圖（A)所示，1C聯 结電極3係設置在集成電路基板100的正面上，再將其切割 ^成多數個電路基板1;外部聯結電極4則設置在集成電路基 板100的背面上。於此二種情況，該等電極皆配置在不只 一片電路基板上。 g置I C晶片的步驟 於安置1C晶片步驟中，如第18圖（B)所示，1C晶片6係 本紙張尺度適用中國國家標準（（:NS ) Λ4規格（210X 297公f ) 33 39769 (請先閱讀背面之注意事項再填寫本頁)
*1T 經漪部中央標準局貝工消費合作.社印？4 A7 , B7 五、發明説明（34 ) 安置在集成電路基板100的各電路基板1的正面上。此外， 該等1C晶片6係經由電氣聯结的方式聯结1C聯結電極3與1C 晶片6^並Μ此方式安置在集成電路基板100上。 樹脂封奘的步规 接著，於樹脂封裝的步驟中，如第18圖（C)所示，該 等晶片係使用樹脂予Κ封裝。 設晉雷稼的步嫌 接著，於設置電極的步驟中，如第19圖（Α)所示，焊 接球電極9係設置在外部聯結電極上。 設置膈片的步賊 於本實施例之設置隔片的步驟中，如第19圖（Β)所示 ，隔片17係設置在集成電路基板100的正面之各空白製造 區1 a上。 於此情況中，如第19圖（B)所示，該等隔片17係圼線 性延伸在該二空白製造區la。該等隔件17的截面為矩形。 於習知的集成電路基板上，框架元件係設置在環繞空 白製造區的周邊之四邊上。因此，當隔片設置於習知技藝 的空白製造區上，該等二維形式的隔片亦將形成框架的形 式。為了要形成二維形式框架圖案的隔Η *首先須横跨該 <集成電路基板形成一隔Η層，然後移除相當於電路基板1 的中間部分。 與上述製程相反，於本實施例中，由於隔片17係圼簡 單的線性構造，故而無需上述的移除程序。因此，於本實 _例中，隔Η17較習知技藝更容易設置。由於無需上述的 (請先閲讀背面之注意事項再填寫本頁) *-° 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 34 39769 A7 B7 經濟部中央標準局貝Η消費合作社印繁 五、發明説明（ 35 ) 1 1 移 除 程 序 因 此 不 需 浪 費 隔 片 17的 材 料 « 故 可 降 低 製 造 成 | 本 〇 此 外 由 於 無 需 移 除 的 程 序 因 此 本 方 法 適 於 製 程 的 ^ I ~ I 白 動 化 1 而 可 提 髙 生 產 率 〇 1 1 請 I 先 1 黏合的步驟 閱 ik 1 1 接 著 進 行 黏 合 的 步 驟 9 將 經 由 製 作 電 路 基 板 f 安 置 背 1 I 之 1 製 作 完 成 注 I 1C晶 片 使 用 樹 脂 封 裝 Μ 及 設 置 電 極 等 各 步 驟 所 意 事 1 的 封 裝 基 片 100a黏合 至 基 準 元 件 8 0 於 本 實 施 例 中 t 如 第 項 再 1 I 填 y 19圖 (C )所示 將封裝基片100 a之設有1C晶片6的 一 面 黏 合 本 頁 1 至 基 準 元 件 8 ; 集成電路基板100之 空 白 製 造 區 則 經 由 隔 片 1 I 17黏 合 至 基 準 元 件 8 1 1 I 切割的步驟 1 1 訂 接 著 進 行 切 割 的 步 驟 如 第 19圖 (D) 所 示 封 裝 基 片 1 100a 被 切 割 成 各 電 路 基 板 1 而 形 成 多 數 個 製 作 完 成 的 半 1 導 體 封 裝 各 封 裝 包 含 一 電 路 基 板 〇 1 1 於 上 述 的 各 實 施 例 中 雖 然 於 特 定 的 製 程 中 使 用 特 定 1 兵 的 材 料 製 作 各 組 件 惟 仍 可 作 各 種 不 同 的 修 正 及 改 變 0 例 1 I 如 於 上 述 的 實 施 例 中 設 置 電 極 的 步 驟 係 繼 樹 脂 封 裝 的 1 1 I 步 驟 之 後 進 行 然 而 只 要 在 製 作 基 板 的 步 驟 完 成 之 後 K 及 1 1 黏 合 的 步 驟 進 行 之 月U 9 設 置 電 極 的 步 驟 可 在 任 何 時 刻 進 行 1 1 0 例 如 設 置 電 極 的 步 驟 可 在 安 置 1C晶 Η 的 步 驟 之 月U 進 行 1 1 1 χ_ 業 h 的 應 用 1 1 如 上 所 述 根 據 本 發 明 所 提 供 之 半 導 體 封 裝 的 製 造 方 1 1 1 法 具 備 高 可 靠 度 Μ 及 生 產 率 9 適 合 安 裝 在 設 有 攝 影 機 的 錄 1 1 本紙張尺度通州中國國家標呤（（’NS ) Λ4規格（2丨OX 297公釐） 35 39 7 6 9 五、發明説明（36) 機 影 A7 B7 置 裝 的 型 帶 攜 身 隨 可 型 小 或 可之 於置 用裝 適的 ’型 板帶 基擄 路身 電隨。 成可裝 集型封 之小體 供或導 提機半 所影的 明錄率 發的產 本機生 據影及 根攝度 ,有靠 者設可 再在高 裝備 安具 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局見工消资合作.社印聚 本紙張尺度適汛中國囤家標啤（（’呢）/\4規格（2!0乂 297公釐） 36 3 976 9

Claims (1)

  1. 871 03 353 % C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 . 一 種 用 於 製 造 半 導 體 封 裝 的 方 法 包 括 下 列 步 驟 ： 1 | 製 作 電 路 基 板 步 驟 ， 該 步 驟 係 在 一 可 分 割 成 多 數 I 個 電 路 基 板 的 集 成 電 路 基 板 的 正 面 上 設 置 多 數 個 結 合 諸 1 先 1 圖 案 t 俾 用 於 安 置 I C晶 片 Μ 及 在 該 等 集 成 電 路 基 板 閱 讀 1 I 的 背 面 上 設 置 多 數 個 電 槿 圖 案 俾 用 於 外 部 聯 結 • 背 1¾ 之 注 1 1 I 安 置 1C晶 片 步 驟 t 該 步 驟 係 在 集 成 電 路 基 板 的 各 意 事 1 電 路 基 板 的 正 面 上 安 置 1C晶 片 並 Μ 電 氣 聯 結 的 方 式 項 再 1 ▲ 1； 聯 結 該 等 結 合 圖 案 與 1C晶 片 • » 寫 本 裝 頁 1 封 裝 步 驟 該 步 驟 係 使 用 封 裝 樹 脂 封 裝 該 等 晶 片； 1 I 設 置 電 極 步 驟 該 步 驟 係 在 電 極 圖 案 上 設 置 突 出 1 1 I 接 頭 俾 提 供 外 部 聯 结 之 用 1 1 訂 黏 合 步 驟 該 步 驟 係 將 經 由 製 作 電 路 基 板 步 驟 9 1 安 置 1C晶 片 步 驟 封 裝 步 驟 與 設 置 電 極 步 驟 所 完 成 的 1 1 封 裝 集 成 單 元 黏 合 至 基 準 元 件 上 Μ 及 1 1 切 割 步 驟 該 步 驟 係 將 黏 合 在 基 準 元 件 上 的 封 裝 y- 集 成 單 元 切 割 成 各 個 電 路 基 板 而 得 到 多 數 個 半 導 體 1 I 封 裝 各 封 裝 包 含 一 電 路 基 板 〇 1 1 I 2 .如 請 專 利 範 圍 第 1 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 中 該 封 裝 集 成 單 元 之 設 有 突 出 電 極 的 表 面 係 於 黏 合 步 1 1 ，驟 中 黏 合 至 該 基 準 元 件 〇 1 1 3 .如 申 請 專 利 範 圍 第 2 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 中 該 黏 合 步 驟 包 括 平 面 化 的 步 驟 俾 平 面 化 該 等 突 出 1 I 電 極 的 頂 端 成 為 相 同 的 高 度 » Μ 及 黏 合 的 步 驟 9 俾 黏 1 1 I 合 該 等 平 面 化 的 電 極 至 基 準 元 件 上 p 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） 37 3 9 7 6 9 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 4 .如 申 請 專 利 m 圍 第 3 項 之 半 導 體 封 裝 的 製 造 方 法 9 其 1 I 中 該 平 面 化 的 步 驟 包 括 研 磨 該 等 突 出 電 極 的 頂 端 f 俾 Ί | 磨 平 該 等 頂 端 部 分 0 ^—S 請 1 I 5 .如 申 請 專 利 範 圍 第 3 項 之 半 導 體 封 裝 的 製 造 方 法 9 其 間 讀 1 1 中 該 平 面 化 的 步 驟 包 括 熱 熨 該 等 突 出 電 極 的 頂 端 俾 背 1& 之 1 1 | 熨 平 該 等 頂 端 部 分 0 >王 意 事 1 1 1 6 .如 申 請 專 利 範 圍 第 2 項 之 半 導 體 封 裝 的 製 造 方 法 其 項 再 填 1 1 i- 1 中 該 黏 合 的 步 驟 包 括 形 成 平 面 的 步 驟 » 係 將 該 等 突 出 寫 本 頁 電 極 浸 入 樹 脂 中 俾 形 成 一 平 坦 的 表 面 kk 及 黏 合 平 面 1 1 I 的 步 驟 俾 黏 合 該 平 面 至 基 準 元 件 上 0 1 1 f 7 .如 申 請 專 利 範 圍 第 6 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 訂 1 中 該 形 成 平 面 的 步 驟 包 括 提 供 框 架 之 步 驟 將 該 框 架 設 置 在 該 集 成 電 路 基 板 之 背 面 的 周 邊 1 及 將 樹 脂 注 1 1 入 該 集 成 電 路 基 板 之 背 面 被 該 框 架 所 圍 繞 的 區 域 内 之 1 1 步 驟 使 得 該 等 具 有 突 出 接 頭 的 電 極 m 沒 在 樹 脂 中 0 叙 8 .如 申 請 專 利 範 圍 第 6 項 之 半 導 ΜΑ 體 封 裝 的 製 造 方 法 其 1 1 中 該 形 成 平 面 的 步 驟 中 係 使 用 網 板 印 染 法 俾 將 該 等 1 1 1 具 有 突 出 接 頭 的 電 極 浸 入 樹 脂 中 0 1 1 9 .如 串 請 專 利 範 圍 第 2 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 '中 該 黏 合 的 步 驟 包 括 提 供 框 架 至 基 準 元 件 的 正 面 上 之 1 1 步 驟 9 注 入 一 層 材 料 至 被 框 架 元 件 所 圍 繞 的 區 域 内 之 1 1 步 驟 該 層 材 料 係 可 依 昭 溫 度 可 逆 轉 變 成 液 態 或 固 態 1 I • » 接 著 將 包 括 至 少 部 分 該 等 突 出 電 極 的 頂 端 浸 入 該 層 1 1 1 圼 液 態 的 材 料 中 之 步 驟 然 後 固 化 該 層 材 料 之 步 驟 〇 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 38 3 9 7 6 9 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 0 .如 申 請 專 利 範 圍 第 2 項 之 半 導 體 封 裝 的 製 造 方 法 尚 1 | 包 括 一 先 於 黏 合 步 驟 的 設 置 隔 片 的 步 驟 其 中 該 設 置 I 隔 片 的 步 驟 包 括 在 集 成 電 路 基 板 的 背 面 之 與 電 路 基 板 /--Ν 請 1 由 切 割 而 分 隔 的 區 域 上 設 置 隔 片 之 步 驟 ； Μ 及 該 黏 合 先 閱 讀 1 1 的 步 驟 包 括 使 用 該 等 隔 片 將 分 隔 的 區 域 黏 合 至 基 準 元 背 面 之 注 意 事 項 再 ▲ 1 1 I 件 上 之 步 驟 0 1 1 I 1 1 .如 申 請 專 利 範 圍 第 10項 之 半 導 體 封 裝 的 製 造 方 法 其 1 裝 1 中 該 分 隔 的 區 域 係 位 於 未 設 置 突 出 電 極 的 缺 陷 電 路 基 馬 本 頁 板 的 區 域 上 0 1 I 1 2 .如 串 請 專 利 範 圍 第 10項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 I 中 該 等 隔 片 的 材 料 係 幾 乎 和 突 出 電 極 的 材 料 相 同 〇 1 1 1 3 .如 申 請 專 利 範 圍 第 10項 之 半 導 體 封 裝 的 製 造 方 法 其 訂 1 中 該 等 隔 片 係 與 該 等 具 有 突 出 電 極 於 設 置 電 極 的 步 驟 1 1 中 同 時 設 置 〇 1 1 1 4 .如 串 請 專 利 範 圍 第 10項 之 半 導 體 封 裝 的 製 造 方 法 其 線 中 該 等 隔 片 的 高 度 係 幾 乎 和 突 出 電 極 的 高 度 相 等 〇 1 I 1 5 .如 申 請 專 利 範 圍 第 2 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 1 中 於 黏 合 的 步 驟 中 該 封 裝 集 成 單 元 之 安 置 1C晶 片 的 1 1 表 面 係 黏 合 在 基 準 元 件 上 〇 1 1 16 ,如 甲 請 專 利 範 圍 第 15項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 中 該 黏 合 步 驟 包 括 平 面 化 的 步 驟 俾 平 面 化 該 等 1C晶 1 I 片 的 上 側 表 面 成 相 同 的 高 度 > Μ 及 黏 合 的 步 驟 俾 黏 1 I 合 該 平 面 化 的 上 表 面 至 該 基 準 元 件 上 0 1 1 I 1 7 .如 申 請 專 利 範 圍 第 16項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 39 39769 六、申請專利範圍 中該平面化的步驟包括切削該等1C晶片的上側表面。 18. 如申請專利範圍第17項之半導體封裝的製造方法，其 中自集成電路基板的正面至該平面化的上側表面之距 雛係大於自集成電路基板的正面至I C晶片內的I C電路 表面之距離。 19. 如申請專利範圍第16項之半導體封裝的製造方法，其 中該平面化的步驟包括磨平包覆在該等1C晶片的封裝 樹脂層之上表面之步驟。 20. 如申請專利範圍第19項之半導體封裝的製造方法，其 中當該等1C晶片係藉由引線接合法予Μ安置時，自集 成電路基板的正面至該平面化的上側表面之距雛係大 於自集成電路基板的正面至該引線的最大距離。 21. 如申請專利範圍第15項之半導體封裝的製造方法，其 中該黏合的步驟包括在包覆該等1C晶片的樹脂上形成 平坦表面之平坦表面形成步驟，Μ及將該平坦表面黏 合至基準元件上之平坦表面黏合步驟。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 22. 如申請專利範圍第21項之半導體封裝的製造方法，其 中該形成平坦表面的步驟包括設置框架至集成電路基 板之背面的周邊上之步驟，Μ及將樹脂注入由該框架 '所圍繞的正面區域内，使得該等1C晶片浸沒在樹脂中 之步驟。 23. 如申請專利範圍第21項之半導體封裝的製造方法，其 中該形成平坦表面的步驟係使用網板印染法將該等1C 晶片浸入樹脂中。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 40 3 97 6 9 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 24 .如 申 請 專 利 範 圍 第 21項 之 半 導 體 封 裝 的 製 造 方 法 其 1 | 中 該 形 成 平 坦 表 面 的 步 驟 係 使 用 轉 換 鋪 模 法 將 該 等 1C I 晶 片 浸 入 樹 脂 中 0 請 先 閱 讀 1 25 .如 申 請 專 利 範 圍 第 16項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 中 該 形 成 平 坦 表 面 的 步 驟 包 括 將 該 平 坦 表 面 之 第 一 正 背 1¾ 之 注 意 事 項 填 1 1 1 表 面 黏 合 至 包 覆 該 等 1C晶 片 之 封 裝 樹 脂 層 的 上 表 面 之 1 1 I 步 驟 和 該 黏 合 平 坦 表 面 的 步 驟 包 括 將 該 平 坦 表 面 之 1 裝 1 第 二 正 表 面 固 定 至 基 準 元 件 上 之 步 驟 〇 本 頁 26 .如 申 請 專 利 範 圍 第 25項 之 半 導 體 封 裝 的 製 造 方 法 其 1 I 中 該 平 坦 表 面 係 由 金 鼷 所 製 成 0 1 1 I 2 7 .如 申 請 専 利 範 圍 第 1 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 1 中 該 封 裝 樹 脂 係 與 封 裝 集 成 單 元 於 切 割 步 驟 中 一 起 被 訂 1 切 割 0 1 1 28 ·如 申 請 專 利 範 圍 第 15項 之 半 導 體 封 裝 的 製 造 方 法 尚 1 1 包 括 —* 先 於 黏 合 步 驟 的 設 置 隔 片 的 步 驟 其 中 該 設 置 線 隔 Η 的 步 驟 包 括 在 集 成 電 路 基 板 之 正 面 上 經 由 切 割 而 1 | 與 電 路 基 板 分 離 的 區 域 上 設 置 隔 片 之 步 驟 及 該 黏 1 1 | 合 的 步 驟 包 括 藉 由 該 隔 片 將 該 分 雛 的 區 域 黏 合 至 其 基 1 1 準 元 件 上 之 步 驟 〇 1 1 1 29 .如 申 請 專 利 範 圍 第 1 0項或第 28項 之 半 導 體 封 裝 的 製 造 1 1 方 法 其 中 該 等 分 隔 係 作 為 製 造 邊 緣 帶 之 用 〇 1 I 30 .如 申 請 專 利 範 圍 第 28項 之 半 導 體 封 裝 的 製 造 方 法 其 1 I 中 該 等 分 隔 區 係 位 於 未 設 置 突 出 電 極 的 缺 陷 電 路 基 板 1 1 I 區 0 1 1 本紙張尺度適用中國國家操準（CNS ) A4規格（210X 297公釐） 41 3 97 6 9 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範園 1 3 1 .如 申 請 專 利 範 圍 第 10項 或 第 28項 之 半 導 體 封 裝 的 製 造 1 | 方 法 其 中 該 等 隔 片 係 藉 由 固 化 樹 脂 而 形 成 〇 I 32 .如 甲 請 專 利 範 圍 第 28項 之 半 導 體 Μ 封 裝 的 製 造 方 法 其 ^—> 請 先 閱 讀 1 中 該 隔 片 上 設 有 黏 合 劑 0 1 1 33 .如 申 請 專 利 範 圍 第 10項 或 第 28項 之 半 導 體 封 裝 的 製 造 背 ιέ 之 注 意 事 項 再 填 1 1 I 方 法 9 其 中 該 等 隔 片 係 於 平 面 上 Μ 線 性 圖 案 的 方 式 配 1 | 置 0 1 | - 裝 1 34 .如 申 請 專 利 範 圍 第 30項 之 半 導 體 封 裝 的 製 造 方 法 其 馬 本 頁 中 該 等 設 置 在 分 隔 區 上 的 隔 片 係 當 作 虛 擬 1C晶 片 之 用 1 1 I 35 .如 Φ 請 專 利 範 圃 第 10項 或 第 28項 之 半 導 體 封 裝 的 製 造 1 1 1 方 法 其 中 於 封 裝 集 成 單 元 黏 合 至 基 準 元 件 時 該 隔 訂 1 片 的 高 度 幾 乎 等 於 集 成 電 路 基 板 和 基 準 元 件 之 間 的 距 1 1 離 〇 1 1 36 .如 申 請 專 利 範 圍 第 1 項 之 半 導 體 封 裝 的 製 造 方 法 其 1 線 中 該 封 裝 集 成 單 元 係 藉 由 真 空 附 著 法 於 黏 合 的 步 驟 中 1 I 結 合 至 基 準 元 件 上 0 1 1 I 37 .如 申 請 專 利 範 圍 第 1 0項或第3 6項 之 半 導 體 封 裝 的 製 造 1 1 方 法 其 中 該 隔 片 包 含 於 内 部 設 有 真 空 管 件 的 吸 附 元 1 1 ，件 U 及 黏 合 至 突 出 電 極 的 頂 端 的 切 割 帶 於 黏 合 的 1 1 步 驟 中 該 吸 附 元 件 與 該 切 割 帶 分 別 藉 由 真 空 附 著 法 1 | 接 合 在 基 準 元 件 上 0 1 I 38 .如 甲 請 專 利 範 圍 第 28項 或 第 36項 之 半 導 體 封 裝 的 製 造 1 1 I 方 法 其 中 該 隔 片 包 含 於 內 部 設 有 真 空 管 件 的 吸 附 元 1 1 本紙張尺度適用中國國家標準（CNS)M規格（21〇X赠） 3 9 7 6 9 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 件，以及黏合至IC晶片的上表面的切割帶，於黏合的 步驟中，該吸附元件與該切割帶分別藉由真空附著法 接合在基準元件上。 39. 如申請專利範圍第36至38項中任何一項之半導體封裝 的製造方法，其中該基準元件内設有真空管件*該管 件在基準元件的正面上設有開口。 40. 如申請專利範圍第1項之半導體封裝的製造方法，其 中該集成電路基板沿其四邊形構造的周邊之其中相對 二遴設有邊緣帶。 41. 如申請專利範圍第40項之半導體封裝的製造方法，其 中係使用與該切割步驟中所使用的切割法相同的方法 Μ形成該四邊形基板的另外相對二逢。 42. 如申請專利範圍第40項之半導體封裝的製造方法，其 中係使用一切割方法俾形成該四邊形基板的另外相對 二邊。 43. 如申請專利範圍第40項之半導體封裝的製造方法，其 中該四邊形基板的另外相對二邊的寬度（W)係等於一 共同長度（Α)，其中該共同長度（Α)係滿足下列條件， 即，假設一特定尺寸的基板之其中一邊的長度（L)， 1 將L除ΜΚ1得到長度M1(M1 = L/ K1)，Μ及將L除ΜΚ2得 到長度Μ 2 ( Μ 2 = L / Κ 2 )，使得Μ 1和Μ 2分別等於共同長度 (Α)乘Μ某一整數的乘積，其中Κ1和Κ2係不同的整數 之分割數。 / 44. 如申請專利範圍第43項之半導體封裝的製造方法，其 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 43 39769 I— I I I i 訂 ' ί'^ (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 中該共同長度的範圍係從76mm至81mm。 其 法 方 造 製 的 裝 封 。 體劑 導合 半黏 之用 項 使 1 係 第中 圍驟 範·步 利的 專 合 請黏 申於 如中 申可申 如中如 第(1] 圍線 @ l·, 齡 夕 利紫 專用 請使 第 圍 範 利 專 請 法 法 方。方 造劑造 製合製 的黏的 裝為裝 封作封 體脂體 導樹導 半式半 之應之 項反項 其 其 其 法 方 造 ίιν 的 。 裝 劑封 合 體 黏導 為半 作之 脂項 Ϊ 5 樹 4 式第 應圍 反範 熱利 用專 使請 可申 中 如 其 法 方 造 製 。 的 劑裝 合封 黏體 為導 作半 脂之 樹項 式 1 應第 反圍 劑範 溶利 用專 使請 可申 中如 極 電 的 頭 接 出 突 有 具 的 置 設 所 中 驟 。 步極 SB 極頭 電接 置焊 設狀 於球 中係 其 法 方 造 製 的 裝 封 攢 ο 導鋸 半 割 之切 項 用 1 使 第係 圍中 範驟 利步 專割 請切 申於 如中 其 法 方 造 製 tr? 的 裝 封 擅 導 半 之 ο 項帶 11 第切 圍係 範件 利元 專準 請基 申該 如中 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 中相 其中 , 其 板之 基邊 路.周 電的 成造 集構 之形 板邊 基四 路其。 電沿帶 個僅緣 數係邊 多板作 成基製 割路有 切電設 可成邊 種集二 一 該對 分與。 於係同 用法相 中方法 其割方 , 切 割 板的切 基板的 路基邊 電路二 成電對 集個相 之數外 項多另 5 成之 第板板 圍基基 範路形 利電邊 專成四 請集該 申該成 如割形 用 使 。 係邊 中 二 其·對 , 相 板外 基另 路的 電板 成基 集形 之邊 項四 3 I 5 該 第成 圍形 範俾 利法 專方 請割 申切 如 一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 44 3 9 7 6 9 ABCD 六、申請專利範圍 55. 如申請專利範圍第51項之集成電路基板，其中該四邊 形基板的另外相對二邊的寬度（W)係等於共同長度（A) ，其中該共同長度（A)係滿足下列條件，即，假設特 定尺寸的基板之其中一邊的長度為L，將1除以K1得到 長度M1(M1 = L/ K1)，W及將L除MK2得到長度M2(M2 = L /M2)，使得Ml和M2分別等於共同長度（A)乘Μ某一整 數的乘積，其中Κ1和Κ2係不同的整數之分割數。 56. 如申請專利範圍第55項之集成電路基板，其中該共同 長度的範圍係從76mm至81mm。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X297公釐） 45 39 76 9
TW087106959A 1997-05-09 1998-05-06 Process for manufacturing a semiconductor package and circuit board aggregation TW395033B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11922097A JP4115553B2 (ja) 1997-05-09 1997-05-09 半導体パッケージの製造方法
JP15868997A JP4115557B2 (ja) 1997-06-16 1997-06-16 半導体パッケージの製造方法
JP15868897A JP4115556B2 (ja) 1997-06-16 1997-06-16 半導体パッケージの製造方法
JP25650397A JP4115560B2 (ja) 1997-09-22 1997-09-22 半導体パッケージの製造方法
JP29531797A JP3964515B2 (ja) 1997-10-28 1997-10-28 半導体装置の切断分離方法

Publications (1)

Publication Number Publication Date
TW395033B true TW395033B (en) 2000-06-21

Family

ID=27526829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087106959A TW395033B (en) 1997-05-09 1998-05-06 Process for manufacturing a semiconductor package and circuit board aggregation

Country Status (7)

Country Link
US (1) US6365438B1 (zh)
EP (2) EP2015359B1 (zh)
KR (1) KR100568571B1 (zh)
CN (1) CN1185702C (zh)
MY (1) MY123937A (zh)
TW (1) TW395033B (zh)
WO (1) WO1998052220A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481461B (zh) * 2011-10-07 2015-04-21 Akim Corp Welding device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19804068C2 (de) * 1998-02-04 2000-09-14 Bosch Gmbh Robert Verfahren zur Aktivierung von Funktionen eines elektrischen Geräts
JP4073098B2 (ja) * 1998-11-18 2008-04-09 三洋電機株式会社 半導体装置の製造方法
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
JP4958363B2 (ja) * 2000-03-10 2012-06-20 スタッツ・チップパック・インコーポレイテッド パッケージング構造及び方法
US6465338B1 (en) * 2000-07-10 2002-10-15 Lsi Logic Corporation Method of planarizing die solder balls by employing a die's weight
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
KR20020031716A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지의 싱귤레이션 방법
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US6669805B2 (en) * 2001-02-16 2003-12-30 International Business Machines Corporation Drill stack formation
US6551863B2 (en) * 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4082097B2 (ja) * 2002-06-12 2008-04-30 日本電気株式会社 半導体装置用ソケット及び半導体装置接続方法
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
KR100994768B1 (ko) * 2003-12-08 2010-11-16 삼성전자주식회사 동영상 부호화를 위한 움직임 추정 방법 및 이를 구현하기위한 프로그램이 기록된 기록 매체
EP1699000A4 (en) * 2003-12-26 2009-08-26 Toray Eng Co Ltd INTERMEDIATE MEMBER OF ELECTRONIC CIRCUIT BOARD; MANUFACTURING PROCESS; MANUFACTURING EQUIPMENT; METHOD FOR MANUFACTURING CONTACTLESS ID CARD AND EQUIPMENT
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
US8045333B2 (en) 2008-01-14 2011-10-25 Rosemount Inc. Intrinsically safe compliant circuit element spacing
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ
JP2011119535A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体製造装置及び半導体装置の製造方法
CN102314538B (zh) * 2011-09-20 2013-04-17 中国科学院微电子研究所 一种对容错存储单元的晶体管进行布局的方法
RU2507679C2 (ru) * 2012-04-16 2014-02-20 Виталий Яковлевич Подвигалкин Объемный микроблок вакуумных интегральных схем логических свч-систем обратной волны
CN111048529B (zh) * 2019-12-25 2022-03-29 上海天马微电子有限公司 电路基板及其制作方法、显示基板
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
TW202425239A (zh) * 2022-09-05 2024-06-16 南韓商Ｎｅｐｅｓ Ｌａｗｅｈ股份有限公司 半導體封裝及其製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1003122A (en) * 1973-04-30 1977-01-04 Lewis H. Trevail Method of making multiple isolated semiconductor chip units
FR2596607A1 (fr) * 1986-03-28 1987-10-02 Bull Sa Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5341980A (en) * 1990-02-19 1994-08-30 Hitachi, Ltd. Method of fabricating electronic circuit device and apparatus for performing the same method
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH0864718A (ja) * 1994-08-24 1996-03-08 Hitachi Cable Ltd Ｂｇａ型半導体装置用基板およびｂｇａ型半導体装置の製造方法
JPH08153819A (ja) * 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JP3079994B2 (ja) * 1996-03-27 2000-08-21 日本電気株式会社 真空マイクロデバイス
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JPH10153819A (ja) 1996-11-26 1998-06-09 Olympus Optical Co Ltd カメラ
JP3877454B2 (ja) * 1998-11-27 2007-02-07 三洋電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481461B (zh) * 2011-10-07 2015-04-21 Akim Corp Welding device

Also Published As

Publication number Publication date
EP2015359A3 (en) 2010-10-06
EP2015359A2 (en) 2009-01-14
WO1998052220A1 (fr) 1998-11-19
MY123937A (en) 2006-06-30
EP0932198A4 (en) 2005-01-12
KR20000023622A (ko) 2000-04-25
EP0932198B1 (en) 2015-12-09
CN1225750A (zh) 1999-08-11
US6365438B1 (en) 2002-04-02
KR100568571B1 (ko) 2006-04-07
EP2015359B1 (en) 2015-12-23
EP0932198A1 (en) 1999-07-28
CN1185702C (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
TW395033B (en) Process for manufacturing a semiconductor package and circuit board aggregation
CN101765911B (zh) 具有重新分布层的半导体芯片
CN101553923B (zh) 边缘连接晶片级叠置微电子封装及其制造方法
US8373268B2 (en) Semiconductor package including flip chip controller at bottom of die stack
US7723832B2 (en) Semiconductor device including semiconductor elements mounted on base plate
TW526598B (en) Manufacturing method of semiconductor device and semiconductor device
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
TW476145B (en) Chip scale stack package and method of fabricating the same
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
CN108463886A (zh) 具有改进接触引线的扁平无引线封装
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
TW200805590A (en) Semiconductor package and fabrication method thereof
TW200824090A (en) Integrated circuit package system employing bump technology
TWI283056B (en) Circuit board and package structure thereof
TW504778B (en) Semiconductor device and the manufacturing method thereof
TWI287876B (en) Semiconductor package
JP2507564B2 (ja) マルチチップ半導体装置とその製造方法
JP2000124168A (ja) 半導体装置の製造方法
CN101494210A (zh) 导线架以及封装结构
JP5234703B2 (ja) 半導体装置の製造方法
JP4115553B2 (ja) 半導体パッケージの製造方法
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask
JP4656766B2 (ja) 半導体装置の製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent