TW389911B - A semiconductor integrated circuit - Google Patents

Description

五 '發明說明（1) 本發明係有關於半導體積體電路（後文稱1(:)，其具有 琪J試内建s己憶體的功能’尤其是能夠減少内建記憶體之 試時間。 相關領域的技術說明 第1圖為傳統I C之内建記憶體測試方法的簡略方塊 於該圖中，51表示内建記憶體；52表示輸入端；53 不中央處理器（CPU，central process unit) ; 54 表示 =址解碼器，其將CPU所指定的位址資料予以解碼，並為 内建記憶體5 1指定位址；以及55為輸出端。 接下來說明記憶體51之測試動作。首先將資料寫入記 ·;ΐ51中的每一位址。寫入記憶體51中的每-位址的任意 f料都要從外部測試裝置（測試器）輸入輸入端52，同時輪 :至輸入端52的資料係經由CPU 53 一個接著一個位址而被 寫入位址解碼器54所指定的記憶體51中的每一位址。 此，任意資料設定入記憶體51方始完成。 之後讀取記憶體51中每一位址儲存的每一筆 隐體5 1中資料係一個接著一個位址由位址 。己 的記憶體51中資料讀取，再經由 4所扣定 且這歧資料皆與寫入的二53在輸出端55輸出； #里:Γ 的資料（期待的資料）在上述外部測詁 正常完成與否，記憶體51中“ 5傳’無論動作 測試。 τ貧枓之讀、寫、存，都會經過 〜據前面所提之記憶體51測試方式，萬一記 合量6己憶體，就需要很長一段測試時間了。心."、大

>、發明說明（2) 如前述之傳統1C 設定成一個位址 個，因此大容量 禮，並花費許多 備的性能限制等 本發明的目 容量而簡化測試 更甚於此，本發 摘測出由鄰近資 元間干擾等錯誤 成。 根據本發明 讀取資料的記憶 設定裝置、用來 意資料設定裝置 憶體，呈現出記 形。 根據本發明 讀取資料的記憶 設定裝置、可設 記憶體中的任意 寫入資料於記憶 了特定長度任意 接:m内建記憶艘時’其應用法 ::-個位址，且確定資料為 ^枓 時間；另外亦出現二現題許㈣ 等...。 二問題諸如測試裝 的在於提供一Ic，其不考慮 方式’進而能夠減少測試時間建。隐體之 能作精確測試工作的K，包括. 接線間之轉合缺陷所導致的記；：位 訊息；使是簡化的測試方式都：完 的第一個形態，此1C台把 體、用以設定記憶體測9 ^以寫入與 π > & 膊體測甙狀態的測試狀雔 設2入記憶體之特定長度任意資料= 被批寫入裝置，以大批寫入資料於呓 憶體區域充滿了特定長度任意資料= :第：個形態，此1c包括-可以寫入與 !:用以設定記憶體測試狀態的測試狀態 ί至少兩種特定長度之任意資料’以寫i :料=置、與大批寫入裝置，以；批 :料=記憶體每個分隔開的區域充滿 貢料的情形。 根據本發明的第三個形態’ A任意資料係記憶體中

五、發明說明（3) 一個位址的長 寫入每一個位 根據本發 一個位址的長 中，係將偶數 及奇數位址之 根據本發明的 制記憶體的測 程中，依序讀 料，任意資料 根據本發明的 定長度之任意 資料儲存庫中 度，且大批 址中。 明的第四個 度’且大批 位址之任意 任意資料寫 第五個形態 試’控制大 取寫入資料 儲存係儲存 第六個形態 資料，係由 寫入裝 形態， 寫入裝 資料寫 入記憶 ’此1C 抵寫入 之動作 特定長 ，使用 控制裝 置將特定長度之任意資料 此任意資料係記憶體中 置於大批資料寫入過程 入記憶體中的偶數位址， 艘中的奇數位址。 包括了控制裝置，用以 資料，並在此大批寫入^ ’ 且為了大批寫入資 ° 度之任意資料。 於大批寫入任意資料之特 置所輪出，並儲存於任意 根據本發明的第七個形態，先前複數任意資料是 任意資料儲存庫中；且依據控制裝置的指定，決定大批、 寫入特定長度之任意資料。 根據本發明的第八個形態，重複（〇 〇 )、（ 〇丨）、（丨〇 )、 (11)的任意資料已事先存好，當作參照任意資料儲存庫中 典型之任意資料。 根據本發明的第九個形態，此I c提供一輸入端，以 自半導體積體電路之外部輸入任意資料，且任意資料設定 裝置係有設定任意資料由輸入端輸入的功能，且用於大批 寫入之資料須具特定長度。 根據本發明的第十個形態，此1C提供一比較器，以

C:\ProgramFiles\Patent\2145-2130-p. ptd第 6 頁 五、發明說明（4) 輸出大批寫入記憶雜中之你咅签企丨Λ 緒果。 〜、 與依序讀取資料的比較 配合圖示，。 更詳細的說明；但該圖僅供與了本解發U新，'點，將得到 之限制。 、 並非疋義出本發明 圖式之簡單說明： 第1圖顯不於傳統之1C中測試内建記憶體方法之略 第2囷顯示於本發明中，實 第3圖顯示於竇竑盔方塊圖， 的時庠顆實施例1中做記憶體測試程序 圖； 狀態的時序圖； 下， 第4圓顯示^ 1 之大略動Λ實施例1中’將任意資料-次全 各部 份 憶體之大略動作圖； 部窝 第5圖顯示實施例2之方塊圖； 第6圖顯不於實施例2中做記憶體測試程 狀態的時序圖； 外下，各部 第7圖顯示於實施例3中，將任意資料一 憶體之大略動作圖； 主部寫入 第8圖顯示於本發明中實施例4之方塊圖。 符號說明 1内建記憶體 記 份 記 2控制器 3位址解碼器 5輸出端 11比較器 21輸入端 4任意資料辟存 庫 C:\Program Files\Patent\2145-213〇D.ptd第 7 頁 五、發明說明（5) 52輪入端 5 4位址解碼器 51内建記憶體 53中央處理器 5 5輸出端 較佳實施例 $照圖式來詳細說明本發明的較佳實施例。 料批去Λ圖為方塊圖’顯示了本發明之實施例1及單晶片之 it二的應用.。在此-方塊圖中，1表示1c中的内建記憶 #，w &从··等，2表示控制器，用以控制記憶體1之測 署斑黎批/ n μ 111 '任意f料設定裝 一认 .，、，入裝置，3為位址解碼器，用以將控制器2指 資料予以解碼’並指定記憶體（之位址；4為任 ^枓儲存庫’用以儲存寫進記憶體1内每-位址之任意 U及5表示1(;之輸出端。且未圖示的内建㈣（中央 ，理器，central process unit )用來控制整個κ的動 °以上所提控制器2，《可以設定與cpu分 CPU裡面的。 音杳Ϊ ΐ Γ輸出一測試模式信號，用以設定記憶體1與任 广4之記憶體測試狀態，並輸出寫入信號⑽ > 1 $ έ 7(RD)。在讀取資料時，從控制器2輸出一位址 3指疋定 解碼器3，於是記憶艘1之位址即由位址解碼器 與傳統第！圖比較’第2圖中本發明之實施例i，並沒 有輪入端用以輸入寫入資料至每一位址。且如上所述，倘 若控制器2與CPU分離，在記憶體丄與輸出端5間並沒有

C:\ProgramFiles\Patent\2145-2130-p.ptd第 8 頁 五、發明說明（6) — 7控控制制’在轉換測試模式後’測試動作將由控制脈波 大略Π來在工作Γ。首先說明測試之 彳户脒在 4 s己憶體1之初，由控制器2輪出_測Μ抬 &到測試端，以設定測試模式及 ·代 ::::171之種類，藉由-種甚或更複數的模^ 2的既定信號被輸入至模式決定端。场“控制器 -位！ί ΐ測試模式信號後’完成寫入資料至記憶體1内每 的工作。此時存於任意資料儲存庫4之 憶體1申之每-位址。此存於任意資料儲二之 二寫入之任意資料為八位數的二進之 ==皆為八位元記憶單元如⑴1⑴⑴、 =成記憶體1中每-位址之資料讀取與傳統方 由位：解碼器3輸出，由位址。依序讀出 每一位址之資料，並從輸出端5輸 2 ==完:存、讀取—正常二上 的各:=時序Λ:二 首先將寫入s己憶體1中每一位址的任意資料如 (oioiom)設定在任意資料儲存庫4。此任意資料儲存庫4 C:\Program Files\Patent\2145-2130-p.ptd第 9 頁 五、發明說明（7) 對於任意資料之設定可以由例如控制器2來設定，或由控 制器2從儲存在任意資料儲存庫（像先前R〇M)之複數資料儲 存所發出的信號來選擇’如複數位元組（byte)之典型儲存 資料群，像（00000000)、（〇1〇1〇1〇1)、（1〇1〇1〇1〇)和 (11111 111)(意即00H、5 5H、AAH 與 FFH)(步驟S1 )。接下來 說明使用此任意資料FFH之情形。 接下來，由控制器2輸出一測試模式信號，以轉變至 測試模式（步驟S2 )。 然後控制器2輸出一寫入信號（wr ’writing signal)，將存入任意資料儲存庫4之任意資料一次全部寫 進記憶體1之所有位址（步驟S3)。必然地，記憶體1中之位 址從"0"到最後位址"n"的内容會變$FFH(步驟S4)。且若 在位址S上為缺陷位址（defect address)，則寫入位址s 結果就會變成F7H(步驟S5)。 在將存於任意資料儲存庫4之任意資料FFH寫進記憶體 1之每一位址（從〇到n)之後，將完成記憶體1中每一位址 資料讀取。從控制器2，將依序輸出讀取信號（Rd， 、 reading signal)(步驟S6)。其位址由位址解碼器3依序 定（步驟S7)。經由這些動作，由位址解碼器3依序指定其 位址’而由讀取信號將依序完成記憶體1中的資料讀取、 且從每一位址讀取之資料FFH將依序由輸出端5輸出"（驟 S8)。從輸出端5輸出的每一筆資料，會與期待資料 外部測試裝置作比較’以完成記憶體之測試。 、 如上述步驟S5，若位址S為一缺陷位址，此時位址解

五、發明說明（8) 碼器3會指定其位址（步驟S9)，其儲存資料F7H便由輸出端 5輸出（步驟S10)。因此在外部測試裝置中，此缺陷資料便 因為與期待資料FFH之比較不同而被偵錯出來，而完成 憶體之測試。 ° 在記憶體1中’任意資料一次全部寫入之動作 (writing all at once operation)於第 4 圖有具體的描 述。在第4圖之記憶體1中，在水平與垂直方向，從"〇，，到 ” η"每一位址的記憶體單元，都是8位元。其位址線皆從位 址解碼器3，經由"或"閘（〇R gate)與記憶體之每一位址相 連；而資料線係從儲存任意資料之任意資料儲存庫4之每 一"位70與記憶體單元每一位址位元之資料輸入端相聯。” 或"閘的其它輸入端，則輸入"及"閘（AND gate)所輪 測試模式信號與寫入信號WR。 與每一記憶體單元相聯之資料線，係有對應於任意資 料儲存庫4的一位元的儲存值(^或丨）；而在每一個記俾 =元’當與位址解碼器3相連之位址線輸入高位準（Hifh) 時’資料線所持有的資料則被寫入。 ο ί :次全部將任意資料寫入記憶體1肖，輸入測試模 1信號與寫入信號進入"及”閘，所以"及"閘的輸出為 意1ί料每個”或'閘之輸*亦為"High"。且對應於任 二„ :子之以位70儲存的資料已寫入記憶體1中之每 ::兀’此任意資料-次全部寫入於記憶體j之動作自此 元成*。 · 如上所述，依據本發明之實施例1，於1C之内建記憶

五、發明說明（9) 體測試時，一次全部寫入任意資料於記憶體1之每一位址 是可行的，因此即使記憶體1為大容量記憶體，—次全部 寫入動作仍可完成，亦可減少測試時間；更甚於此，在 傳統I C中必要的之測試圖案在本發明中將再也不需要。 寫入記憶體1中每一位址之資料並沒有特別限制如 OOH(OOOOOOOO)及FFH(llllllll) ’且可任意設定資料，例 如：輪流寫入不同資料至記憶單元的每—位址，諸如 55H(01010101)及AAHUOIOIOIO) ’並能偵測出兩鄰近資料 線間耦合容量缺陷，甚至以簡化的方式，測試記憶體1。 且在記憶體1中，可做精細的測試包括：偵測出^位元間 之干擾所產生的錯誤。 一在上述内容敘述中，以每個位址長度為八位元（一位 π組）的任意資料為任意資料，且使用一次全部寫入之方 法將任意資料寫入每一位址中；對應於據記憶體丨中實際 記憶體單元位址的排列與配線，如使用一此 意資料為任意資料，是不需要採取掖右蛀長度的任 意資料方式。 疋不需要抓取擁有特定位址長度之任 現在接著說明實施例-。坌e 方诚m μ炎“= 帛圖疋本發明之實施例2的 使用相同的代號，並省略重覆=的=例1中相同部份 音*姐針二： 覆說明。比較器11係以存於任 意資枓儲存庫4中的任意資料與直接由位址任 定記憶體1中每一位址的資料作比其 指 接下來說明實施例-之動# *出其結果。 杯音眘粗動作。在實施例2中，此存抓 任葸貢料儲存庫4中的任音音粗 於 τ叼仕葸貢枓，於測試模式一次全部寫 C:\Program Files\Patent\2145-2130-p. ptd^ ij 頁 五、發明說明（10) 艘1中的每一位址，且記憶體i中自位址〇到位址η之 例1的Λ將一由位址解碼器3之輸出依序讀取，就如同實施 乍一般’因此省略重復的說明部份。 輪*fc在古畜°1隐體1中之每一位址的資料由位址解碼器3之 鲂 之並與存於任意資料儲存庫4中的任意資料比 料:ί ^交結果是由比較器11之輸出端5輸出。此輸出資 取疋健裝置所監控，並進一步證實資料是否有正常讀 試就此完成。 心 A由以上動作，記憶體1之測 時，ΓΛ為立時序圖’顯示本發明之實施例2作記憶體測試 動竹甘 °卩伤之狀態。接著詳細說明記憶體測試之 2資與實施例1 一樣，步驟S1到S7為存於 ίΐίΓ 的任意資料’一次全部寫入於記憶艘1 ，並由位址解碼器3之輸出，依序讀取記憶想1 中位址〇_之儲存資料’因此省略重覆的說明部份。 办位址解碼器3所指定位址的記憶體1，由讀取信號， 輸入端（步驟S18)。 Ρ輸入比較器11的—端 户於ίΐΪ11 U的另一端輸入端，則將儲存資料FFH做為 :於任意資料儲存庫4中的標準資料輸入；㈣之比做為 果則由比較器U輸出’從輸出端5輪出此資料(例如、。 H=步㈣9)。從輸出端5輸出的資料，由外部 置監控’即完成了記憶體的測試。 装 如步驟S5所述，若位址S為缺陷位址，且儲存了資料

時解碼器3會指定該位址s(步驟s2〇)，位址s =ί=會輸入比較器11(步驟21)，比較結果則 二1出端5輸出（步驟S22)，為輸出資料（例如 ρ〜了坆些動作，外部測試裝置便可針對該缺陷做監 控’即元成了記憶體的測試。 依據實施例2，除了實施例1的效果外，藉由提供比較 器1/，外部測，裝置便可直接輸出其比較結果；由外部 測試裝置之簡單監控，即可鑑定其記憶體丨之記憶體測試 結果。更甚於此，比較器丨丨並不只限於上述之功能，它並 有輸出的功用。例如像偵測位址之缺陷及資料等…。 接著說明實施例3。第7圖為本發明之簡略方塊圖，其 顯示本發明之實施例3的一次全部寫入任意資料於記憶體j 的動作。實施例3提供了另一種與實施例1、實施例2不同 的一次全部寫入任意資料於記憶體1之方法，所以構成此 方法的重覆說明與一般動作便省略之。 在第7圖中’其位址線皆從位址解碼器3，經由"或"閘 (OR gate)與記憶體的每一位址相連；如同第4圖中的實 施例1與實施例2 —般，但實施例3的"或”閘具有兩個部 份：一個是偶數位址，另一個是奇數位址，因此每個"或 "閘的輪入端有一端是"及"閘輸出的偶數位址，另一端或" 閘的輸入端有一端是"及"閘輸出的奇數位址，這便是與第 4圖不同之處。每個"及"閘之偶數與奇數位址皆輸入測試 模式與寫入模式信號，就如同第4圊的情形一般。 接下來說明實施例3中一次全部寫入任意資料於記憶

C:\Program Files\Patent\2145-213〇-p.ptd第 14 頁 五、發明說明（12) 體1的動作。 與每個記憶體單元相連之資料線，係有一位元 (〇或Π ’對應於任意資料储存庫4，在每個記憶體單^值 中，當和位址解碼器3相連的位址線輸出High時， 資料的值已被寫入，就和實施例丨與實施例2 一樣。、

在實施例3中’要一次全部寫入任意資料於記憶體卜 首先要將偶數位址之任意資料一次全部寫入偶數位址， 將奇數位址之任意資料一次全部寫入奇數位址。其 J 入偶數位址並沒有什麼意義，亦可先從奇數位址開始。寫 首先，將寫入記憶體1中的偶數位址的例如 (01010101)的偶數位址之任意資料先設定於任意資料儲存 庫4中》將設定偶數位址的任意資料設定在任意資料儲存 庫4係如實施例丨中所說明，例如可由控制器2來實行；在 任意資料儲存庫4中，魏任意資料像唯讀記憶趙⑽m， read only memory)，例如典型的數位元資料群组諸如 ( 00000 000 ) ^(01010101)、（10101010)、⑴！⑴⑴（亦 即：〇oh、55H、aah、ffh )都事先存好，且可由控制器2 的信號選擇為群組中的偶數位址的任意資料。 且在控制器2輸出測試模式的信號之後，要轉換測試 模式，要將偶數位址之任意資料一次全部寫入記憶體j中 之偶數位址。此時偶數位址之寫入訊號WR1將由控制器2輸 出，且偶數位址之測試模式信號與寫入訊號都要輸入"及" 閘，"偶數位it之•，及"閉輸出為High，因此所有偶數位址之 或閘其輸出亦變成High。結果對於記憶體1中，所有偶

五、發明說明（13) 數位址之記憶單元而言，存 〜 庫4之偶數位址之資料被寫入、乂對應位元之任意資料儲存 址資料之寫入對應於記憶扪中：：：全部完成了偶數位 接下來，於任意資料儲存中廑)：數位址。 意資料如：（10101010)，宜^ ，设疋奇數位址之任 之後立刻將奇數位址之任入記:體1中之奇數位址。 址。此時奇數位址之寫入意p資枓一次全部寫入奇數位 數位址之測試模式信號與^ ^ 將由控制器2輸出，且奇 位址之"及"㈣出變H;fh寫；；入"及"問，奇數 輸出亦變成High。結果對於 奇數位^之或”閘其 記憶單元而言，存於以對摩1 中，所有奇數位址之 料被寫入，且一次全部之任意資料儲存庫4之資 資料之奇數位址的位意資料的寫入。 吁歎位址 寫入’於'己憶體1中，-次全部將任意資料 寫入偶數與奇數位址’已經分別完成 1與實施例2相同的方法完成如讀取的動作。用如於實施例 依據實施例3 ’係可一次全部將任意資料寫入偶數與 奇數位址，所以除了前面所提過實施例丨與實施例2之效 外，亦可一次全部將例如（〇1〇1〇1〇1)寫入偶數位址； (10101010)寫入奇數位址；及（〇〇〇〇〇〇〇〇)寫入偶勒 址；οιπππ)寫入奇數位址。它已可以完成精確的測 試.包括偵測出來自鄰近位址相同位元的記憶體單元與 位址指定的錯誤干擾訊息。 、 接下來說明實施例4。第8圖為本發明為了顯示實施例

C:\Program F i1es\Patent\2145-2130-p. ptd 第 16 頁 五 '發明說明（14) 4的^21為一輪入端，與第2圖的實施例1中相同 ΐ明：？目同的代號，並省略重覆說明部份。 任意“料，L :4的動作情形。設定任意資料儲存庫4内之 任音資料二冑測試所需’經由輸入端.21從外部裝置輪入 = 任意資料儲存庫4内。其動作除了設定存於 、如同&、子庫4内之任意資料外，皆與實施例1相同。 任专眘刖述:在實施例4中，存於任意資料儲存庫4内之 憶ii測話沾係动經由輸人端21從外部裝置輸人’因此依據記 二二ί的需要’可藉由改變從外部裝置一次全部寫人 2 ^ 的此任意資料，而完成測試。上述經由輸入端 竑：任意資料儲存庫4之任意資料，亦可在實施例2與實 施例3中實行。 β 、根據本發明的第一個形態，此1C包括：一記憶體， :=寫入與讀取資料；一測試狀態設定裝置，以設定記 ,ω於測試狀態；一任意資料設定裝置，以設定將一定 長度之任意資料寫入記憶體；及一大批寫入裝置’以大 批寫^方法寫入記憶體，而呈現出以特定長度之任意資料 填充§己憶體區域的型式。所以在測試内建記憶體時，可以 將任意資料一次全部寫到記憶體之所有區域，甚至是大容 量記憶艘。藉由一次全部寫入的方式，它町以減少測試時 間與許多不必要的測試圖型；任意資料更不受限制如 (00…係可任意設定資料，因此如有意輪流將每一位址 的記憶體單先寫入不同的值，是可以於鄰近資料間連接線 偵測出耦合缺陷。由簡化的方法，在完成記憶體之測試

五、發明說明（15) 時’疋可以做精確的測試’包括在記憶體中偵測出位元間 干擾的錯誤訊息。 根據本發明的第二個形態，此丨c包括：一記憶體， 可以寫入與讀取的；一測試狀態設定裝置，以設定記憶 體於測試狀態；一任意資料設定裝置，以設定將至少兩 種特定長度之任意資料寫入記憶體；及一大批寫入裝 置’以大批寫入方法寫入記憶體，而呈現出以特定長度之 任意資料，填充記憶體每一分隔區域的型式。所以在測試 4憶體時，可以將任意資料一次全部寫入記憶體之每一塊 分隔區域内，甚至是大容量記憶體藉由一次全部寫入的 方式’它可以減少許多次的測試時間且任意資料更不受限 制如（0 0…），係可任意設定資料，因此如有意輪流將每一 位址的記憶體單元寫入不同的值，是可以於鄰近資料間連 接線偵測出其耦合缺陷。由簡化的方法，在完成記憶體之 測試時，是可以做精確的測試，包括在記憶體中偵測出位 =間干擾的錯誤訊息。此外對記憶體每塊分隔的區域而 έ ，不但可以寫入任意的值，更可以做精確的測試。 根據本發明的第三個形態，此任意資料係記憶體中一 個位址的長度，大批寫入裝置則將特定長度的任意 =憶體中的每一個位址。因此藉由控制位址之連線 批寫入裝置便能輕易地將資料一次全部寫入。 一根據本發明的第四個形態，此任意資料為記憶體 意資二：：長度；大批寫入裝置完成了將偶數位址之任 意資枓大㈣人記憶^的偶數位址，並完成將奇數位任址

五、發明說明（16) 意資料大批寫入記憶體中的奇 意資料寫入偶數及奇數位址的方法是可二因=批： 將不同的值寫入鄰近的記憶艘單元中二意輪流 位元、且在鄰近位址的記憶體單元：之：二=具:目同 更可以做精確的測試。 干擾的錯誤訊息， 用以= 的第五個形態’此Κ提供了 -控制裝置， 寫入過程I 測試’控制大批寫入資料，&在此大批 大Η讀取寫入資料之動作；-任意資料儲 因此可以：ί 程中，儲存特定長度之任意資料。 =控制測試動作，及在任意資料储存庫中大 之特的第六個形態，㈣於大批寫入任意資料 所以可以由控制裝置決定，，大批寫入 任意資料過程中，完成記憶體之測試。 根據本發明的第七個形態，先前複數資料 存庫中；⑯據控制裝置的指定，來決定大子批寫任入意 特疋長度之任意資料。 根據本發明的第八個形態，重複（00)、（01)、（10)、 (11)的任意資料已於事先存好，當作任意資料儲存庫中之 典型任意資料，因此可以完成精確的測試，包括在任意資 料儲存庫中砝存少量的任意資料時，記憶體位元間干擾之 偵錯。

五、發明說明（17) 根據本發明的第九個形態，此1C提供一輸入端，以 自1C之外部輸入任意資料，且當大批寫入特定長度之任意 _貝料時’任意資料設定裝置係有設定由輸入端輸入任意資 料的功能。所以依據記憶體測試的需要，它可以完成從外 部大批寫入改變之任意資料於記憶體中的測試。 根據本發明的第十個形態.……风供一比敉為^ ^ 出記憶體中之大批寫入任意資料於記憶體中與依序讀取記 憶體中之資料的比較結果；因此可以直接輸出比較結果 於外部裝置，並於外部裝置中的簡易監視器來判定記憶 之記憶體測試結果。 當利用特殊兀件來說明本發明之理想實施例時， :描述僅用於例證’在不違背本發明之精神與：： 有可能產生變動與改進。 仍 路如上，然其並非用以 ，在不脫離本發明之精 因此本發明之保護範圍 為準。 雖然本發明已以較佳實施例揭 限定本發明，任何熟習此項技藝者 神和範圍内，當可作更動與潤飾， 當視後附之申請專利範圍所界定者

Claims (1)

1. 六、申請專利範圍 1· 一種半導體積 一記憶體，可以 —測試狀態設定 —任意資料設定 寫入記憶體；及 一大批寫入裝置 現出以特定長度之任 2. —種半導餿積 一記憶體，可以 一測試狀態設定 一任意資料設定 任意資料寫入記憶體 一大批寫入裝置 現出以特定長度之任 體電路，包枋·. 寫入及讀取資料’ 裝置，以設定記憶體於測試狀態； 裝置，以設定將一定長度的住意資料 ，以大批寫入方法寫入記憶體，而呈 意資料填充記憶體區域的型式。 體電路，包栝· 寫入及讀取冑料㈣ 裝置，以設定記憶體於測試狀態； ； 及 ，以大批寫 裝置，以設定將至少兩種特定長度之 ; 及 … 型式。 3. 如申請專利範圍第丨項所述之|半導/積體電路’其 中任意資料為記憶體中一個位址的: 寫入裝置則 將特定長度之S意資料寫入記憶纟每位址。 4. 如申請專利範圍第2項所述之 積體電路，其 中任意資料為記憶體中一個位址的長度，大批寫入裝置則 將特定長度之任意資料寫入記億體每一位址。 5. 如申請專利範圍第2項所述之半導體積體電路， 中任意資料為記憶體中一個位址的長度，大批寫入’其 大批寫入過程中，將偶數位址之任意資料大掖 裝置於 馬Λ記憶體 C:\Program Files\Patent\2145-2130-p.ptd第 21 頁 六、申請專利範圍 :的偶數位址，並將奇數位址之 中的奇數位址。 竹人批寫入記憶體 括：6.如申請專利範圍第1項所述之半導體積體電路，包 一控制裝置，用以控制記憶體 資料，及在此大抵,, Λ ^ 衩制大批寫入 作；及 "^寫入過程中’依序讀取寫入資料之動 一任意資料儲存庫’用於大批寫 長度之任意資料。 幻径〒，健存特定 括：7.如申請專利範圍第2項所述之半導體積體電路包 資稱一，用以控制記憶體的測試，控制大批寫入 資料’並在此大批寫入過程中，⑯ 二2入 作丨及 馬八貧枓之動 一任意資料儲存庫，用於大批寫入過 長度之任意資料。 中餘存特定 括：8.如申請專利範圍第3項所述之半導想積體電路包 -控制裝置，用以控制記憶體的測試 資料’並在此大批寫入過程中，&序 批寫入 作；及 7碘取寫入資料之動 一任意資料儲存庫，用於大批穹 長度之任意資料。 寫入過程中，儲存特定 9.如申請專利範圍第4項所述之半導艘積體電路包 C:\Program Files\Patent\2145-2l30-p. ptd第 22 ΐ -— ----

   一控制裝置，用 眘祖4f ^ L 用U控制記憶 資枓並在此大批寫入過程中， 及 /V 依序讀取寫入之資料 一任意資料儲存庫，用於大 長度之任意資料。 10. 如申請專利範圍第5項 中使用於大批寫入之特定長度之 所輸出，並存於任意資料儲=庫 11. 如申請專利範圍第5項所 中複數任意資料先前便存於任意 裝置的指定，決定大批寫入特定 12. 如申請專利範圍第7項所 中重複（00)、（01)、（10：)、（11) 好，當作任意資料儲存庫中之典 1 3 ·如申請專利範圍第1項所 中k供·一輸入端’以自半導體積 料，且當大批寫入特定長度之任 裝置係有設定由輸入端輸入任意 1 4.如申請專利範圍第6項所 中提供一比較器’係輸出大批寫 序讀取記憶體中之資料的比較結 批寫入 述之半 任意資 中。 述之半 資料儲 長度之 述之半 的任意 型任意 述之半 體電路 意資料 資料的 述之半 入任意 果。 過程中，错存特定 導體積體電路，复 料，係由控制裝置' 導體積體 存庫中， 任意資料 導體積體 資料已於 資料。 導體積體 之外部輸 時，任意 功能。 導體積體 資料於記 電路，其 依據控制 〇 電路，其 事1先存 電路，其 入饪意資 資料設定 電路，其 愧體與依

   C:\ProgramFiles\Patent\2145-2130-p.ptd第 23 頁