TW316311B - A method for a mutiple bits-per-cell flash EEPROM with page mode program and read - Google Patents

Description

326311 A7 B7 明S 了 發明、s_ 五 Μ 領 明 0 本 體其 憧 ， 記之 謓 言軍 唯詳每 式 。行 程置施 可裝於 式體用 除憶之 抹記計 子極設 霣閘取 閃動謓 快浮之 如之良 譬列改 於陣有 U元具 係單種 致 Μ 一 大 QC 於 明EPS 發(Ε係 Μ 作 操 取 謂 。 中置 列裝 陣體 之憧 元記 單路 體霣 憧 fi 記積 OHfi R P 導 E E 半 閃之 快率 元效 位進 二 增 元 便 (锖先閲讀背面之注項再填寫本頁) 經濟部中央樣準局負工消費合作社印策 如於此技藝方面一般所知之，最近幾年出現了一種 新的霣子可抹除式E PROM/E EPROM ,作為一種重要的非依 電性記意體，此記意體结合了 EPROM密度和£〖卩1{〇»(霣子 可抹除式之《點，Μ及其有時稱之為“快閃” EPROM或 EEPR0M。於疽些習用之（單一密度）快閃記意體裝置中， 可以在半導體基板上形成複數個單一電晶體之快閃 EEPR0M核心單元，於此基板上各單元包括p-型導霣性基 板、與基板整體形成之N-型導霣性源極區、和亦在基板 内整體形成之N-型導電性汲極區。由薄的電介質層將浮 動閘極與基板分隔。由第二電介質磨將控制閘極與浮動 .閛極分隔。於此基板上的P -型通道區分隔源極S和汲極 區。 於傳统操作下為了程式規劃快閃EEPRO Μ單元，汲極 區和控制閘極上升至高於施加到源槿區預定電位之電 位。舉例而言，在汲極區上施加了大約+ 5.5伏特霣壓VD 及控制閘極Vg具有胞加其上之大約+12伏特霣壓。逭些 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） 3 91358 經濟部中央標準局員工消費合作杜印策 816311 A7 _B7 五、發明説明（2) . * 電壓產生M热電子”，此等热電子加速越壜薄的霄介質 層並到達浮動閘棰。此熱霉子注入導致浮動閘極臨限值 增大約2 - 4伏特。 於傅统操作中對於拭除快閃EEPROM單元，正霉位 (例如+ 5伏特）施加到源極區。控制閘極是在負《位（例 如-8伏特），和汲極區允許浮動。在浮》閘極和源極區 之間產生強電場，而由F〇w]e「-Nordhei·透納方法將負 電荷從浮動閘極抽至源極區。 為了決定是否快閃EEPROM單元已經遘雷地程式規 劃，則將澜量講出電流之大小。一般來說，操作在源極 匾域之讀出镆式保持在接地霄位（0伏特），而控制W極 保持在+ 5伏特霣位。汲極區域保持在+1伏特至+ 2伏特之 間電位。於這些狀況下，未程式規劃之單元（儲存理輯 “1” ）將導通大約50至100uA2«流位準。已程式規 劃之單元（儲存理輯**〇")將有相當少之電流流過。 這些快閃記意體核心單元一般製造於單晶Η上成 Ν X Μ矩陣或陣列型式，此處Ν等於列數而Μ等於行數。所 有這些於記憶«陣列之個刖核心單元由列解碼器和行解 碼器接達，Μ便定址特殊核心單元。感應放大器設於此 半導《晶片上，用來當列解碼器和行解碼器定址時眭感 測所理[擇記憶體核心單元之記憤狀態。於最近幾年，當 半導體積《罨路記憶體密度增加，tt棰快閃記意賭逐渐 地製造成愈來愈高之位元密度，和愈來愈小之單元體 積。例如，現在已能大量產製具有16百萬位元（約有16 本纸張尺度適用'中國國家標準（CNS ) A4规格（210X297公釐） 4 91358 ^n ·ϋ^ nn In 1^1 Jr^¾ (诗先閲讀背面之注^^項再填寫本頁) 訂 --f冰 316311 A7 B7 經濟部中央樣準局員工消費合作社印裝 五、發明説明（ 3) 百 萬 記 憶 體 單 元 )密度成更高密度之記憶體裝置。 當 m 續 增 加 需 要 使 用 此 等 快 閃 記 憶體以 作大 量 儲存 媒 介 9 則 產 生 了 需 求 欲 使 更 減 少 種 快閃記 憶體 之 每位 元 成 本 〇 為 了 達 成 此 需 求 « 最 近 已 發 展出一 種具 有 多位 準 之 更 高 等 級 之 快 閃 記 憶 體 ， 俾 便 可 相當地 減少 記 憶體 每 位 元 成 本 0 閫 於 此 棰 先 前 技 m 之 快 閃記憶 體之 操 作和 構 造 之 討 論 » 可 參 照 於 1995 年 2月1 6日召開之，1995 年 IEEE 國 際 固 態 電 路 會 議 記 錄 第 132- 133 頁， 由Μ * Bauer 等 人 所 發 表 t 文 章 題 為 U 多 位 準 單 元 32Mb 快 閃記 憶 1« ” . 此 掲 示 之 文 章 併 合 於 本 文 中 Μ 為 參 考 。亦可 參考 另 -篇 由 Sh in * i c h ί Κο b a y a s h ί等人所著， 禰翹為 “僅3 .3伏 16 Mb DIN0R快閃記憶»” y 其可於1 995年2月16 曰 召 開 之 ρ 1 99 5 年 IEEE 國 際 固 態 電 路 會 議 記錄第 122- 123 頁 中 找 到 〇 於 此 先 前 技 m 32 Mb多位準單元快閃記憶體， 由使 用 16 Μ快 閃 記 憶 體 單 元 t 藉 由 儲 存 稱 之為“ 二倍 密 度” 之 每 單 元 二 位 元 資 料 » 而 達 到 32 Mb儲存容量。邏輯快 閃 記 憶 體 單 元 經 由 使 用 4個可能狀態， 實現此儲存之每 軍 元 二 位 元 賁 料 9 而 此 4涸可能吠慇系由4涸 快閃 單 元 臨 限 電 壓 範 圍 所 定 義 〇 再 者 1 3個讀取參考單元之臨限 電 壓 設 置 在 4個可能狀態之間分離之範匾。於讀取操作 期 間 * 使 用 到 二 個 感 測 放 大 器 9 俾 便 將陣列 單元 和 3個 m 取 參 考 單 元 之 臨 限 電 騮 作 比 較 〇 相 闥 之 多 位 準 快 閃 記 憶 體 方 法 黷 取時有 許多 的 缺 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X 297公釐） 316311 A7 B7 經濟部中央樣準局員工消費合作社印袋 五、發明説明（ 4 ) 點 〇 首 先 » 因 為 謓 取 參 考 單 元 霣 壓 一 般 固 定 並 產 生 儒 離 記 憶 邇 核 心 陣 列 f 在 其 中 之 一 4個可能狀態所選擇核心 單 元 與 參 考 霣 流 之 間 之 霣 流 差 變 得 十 分 小 9 因 此 在 讀 取 请 時 造 成 可 能 之 錯 誤 0 第 二 個 缺 點 是 由 於 逭 個 事 實 » 程 式 先 閲 規 劃 播 亂 (即， 未選擇記憶《單元於選擇記憶饅單元程式 背 之 規 劃 期 間 9 將 改 變 其 臨 限 電 懕 之 現 象 〇 )將懂影響核心單 注 意 本 元 1 因 為 沒 有 追 蹤 他 們 之 間 的 睡 限 壓 位 移 而 因 此 使 項 再 填 1 得 核 心 單 元 與 參 考 單 元 之 間 不 匹 配 0 % 本 僉 I 由 Me hr 0 t r a 等 人 所 申 請 公 告 於 1 9 92 年 12月 15 曰 之 Λ ^^ 1 1 美 國 專 利 HO .5 ,172 ,338 » 掲 了 ~* 種 包 括 m 取 寫 入 和 1 1 拭 除 » 以 便 為 了 允 許 正 確 的 纊 取 和 寫 人 超 通 二 個 各 記 憶 1 1 體 單 元 内 之 不 同 的 狀 態 之 霣 路 和 技 術 而 提 供 多 個 臨 限 位 訂 1 準 之 EE PROM陣列 0 此 '3 3 8號専利 由 參 考 其 整 體 性 而 併 入 1 1 於 本 案 中 〇 由 相 對 應 之 參 考 單 元 组 9 而 提 供 一 組 臨 限 位 1 I 準 » 此 相 對 應 之 姐 作 為 主 參 考 » 而 此 雎 限 位 準 緊 密 地 追 蹤 並 進 行 由 記 價 體 單 元 所 表 現 變 化 之 調 整 0 主 參 考 單 元 1 | 由 記 憶 8 製 造 商 或 用 戶 經 由 吹 體 控 制 » m 立 並 由 外 部 程 1 1 式 規 劃 0 於 讀 取 搡 作 期 間 » 記 憶 體 單 元 之 記 憶 體 狀 態 由 1 1 .比 較 潦 經 相 對 應 之 多 届 臨 限 暫 停 點 位 準 參 考 單 元 之 參 考 1 1 霣 潦 姐 而 獲 得 〇 1 | 雖 然 如 此 » 但 是 產 生 需 要 具 有 改 進 之 用 於 施 行 纊 取 f 1 I 操 作 於 每 單 元 二 位 元 快 閃 EEPROM單元 之 陣 列 讀 取 設 I t\ 1 計 > 俾 使 得 增 強 效 率 0 本 發 明 對 上 述 之 技 術 課 題 及 美 國 1 1 専 利 NO .5,172 ,3 38表現 了 相 當 的 改 進 〇 1 1 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X29*7公釐） 91358 316311 A7 _ B7 五、發明説明（5) 發明》俅 本發明之一般目的為提供一種對於每單元二位元快 閃EEPROM單元之改良_取方法，此每單元二位元快閃 EEPROM單元之構造為相當地簡單，容易製造，並能較先 前技藝纊取構構造增進正確性。 本發明之一目的為提供一種具有改良謓取設計，用 於實腌於每單元二位元快閃EEPROM單元陣列讀取操 作，Μ使之增進效率之半導體稹體電路記憶體裝置。 本發明之另一目的為提供一種對於每單元二位元快 閃EEPROM記憶體單元之改良讀取方法，此每單元二位元 快閃EEPROM記憶體單元補償處理之變化和溫度改變。 本發明之又一目的為提供一種對於每單元二位元快 閃EEP ROM記憶體單元之改良讀取方法，於此方法參考軍 元與記憶體核心單元於相同之時間程式規刺，而因此保 證有最小之讀取邊差。 經濟部中央樣準局貝工消費合作社印裝 (請先閲讀背面之注$項再填寫本頁) 本發明之再一目的為提供一種對於在每單元二位元 快閃EEPROM記憶體單元之陣列實狍讀取操作位元線放 電方法，由此而搔小化參考單元與核心單元之問之不匹 本發明之又一目的為提供一種於程式規刺/拭除周 期後，由於核心軍元與其參考單元為同時程式規劃，任 何核心單元與其參考單元間之改良追蹤。

依照本發明之較佳實腌利，提供了一種於每單元多 位元快閃EEPROM記憶體單元之改良之讀取结構，俾便W 本紙張尺度逍用中國國家橾準（CNS ) A4規格（210乂297公釐） 7 91358 經濟部中央標準局貝工消費合作社印製 五、發明説明（6) 加效率。讀取结構包括具有複數個Μ字線之列排列和與. 字線之列相交之位元線之行排列之記憶體單元之記憶體 核心陣列。各記憧體單元包括浮動閘陣列霣晶各記 憧體核心單元未程式規劃或可程式規劃成其一複數俪由 記憧體核心臨限霣壓所定義之記憧體狀態。列解碼器反 應於列位址信號和操作連接於記憶通核心陣列用於選擇 某些個位元線之行。參考單元陣列包括複數届相對於記 憧體核心陴列中列數排置於字線之列，和相對於程式規 劃記憶艚核心路限霣壓之數之參考位元線之行之參考核 心單元；K及參考單元陣列伴随K選擇之核心單元而選 擇，並選擇Μ產生其一複败傾定義參考單元臨限之參考 單元電思。各參考單元於如記憧體核心單元未程式規劃 或程式規剷至其一複數個記憧體核心臨限電®相同時 間，而未程式規劃或可程式規劃成其一複數個參考單元 «壓。 謓取结構尚包括用於連續預充電選擇陣列位元線和 其一於行之參考位元線至預定位準之預充霣電路。檢测 器霣路反應於參考臨限«壓用來產生選通信號。謓取霣 路反應於選通倍虢用來比較堪擇之記憶體核心單元之記 憶體單元臨限霣壓與各參考單元臨限霣®，俾以決定那 一個複數之選擇記憶體核心單元之記憶髓狀態被儲存。 髓忒夕篛置銳明 從下列之詳ffl說明並參照所附圔式，圖式中相同之 號碼係表示各圖中相對應之部份，本發明之這些及其他 (請先閲硪背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家梂準（CNS ) A4規格（210X297公釐） 8 9 1358 經濟部中央標準局貝工消費合作社印製 316311 A7 B7 五、發明説明（7) 目的和優點將變得更為明瞭。其中： 第1圓是依照本發明原理结構，具有改進讓取設計 之每單元二位元半導體積體電路記憶體裝置之方塊圖； 第2國是對於餘存每單元二位元軍元及對於3個參 考單元S置其間之相對應門限電颳分布之4個記憶狀態 之國形； 第3_是第1圖之讓取電路110之簡化方塊画；Μ 及 第4鼷顯示於第3圏之不同信號之波形，有肋於瞭 解本發明之讀取操作。 較伟啻掄例夕說明 本實SS例說明在每軍元二位元快閃EEPR0M記憶賭 單元之陣列中腌行講取操作之改良讀取结構。為了對本 發明能完全瞭解，於下列之說明中，提出了多數特別之 瞽如特別霉路配置、組件和類似構件之詳细說明。然而， 於本技藝之相闞技術人貝應瞭解到本發明不須按此等特 別之詳细說明即可實狍。於其他的例子中，為了能濟楚 說明本發明之目的，對於眾人已知之方法、電路和控制 線，非特別相闞於本發明之操作原理的瞭解，有意予Κ 省略。 現詳细參照圔式，第1圓中顯示每單元二位元半導 體槙體電路記憶體裝置10之方塊圈，其包括本發明.之用 來在每單元二位元快閃電子抹除式可程式唯譆記憶體 (EEPR0M〉記憶頫單元之陣列中腌行讀取揀作之改良詗取 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ：297公釐） 9 9 1 3 58 —.-------^ I 裝-- (請先閲讀背面之注意事項再填寫本頁) -1Τ Λ 316311 A7 B7 經濟部中央梯準局負工消費合作杜印裂 五、發明説获 ( 8 ) 1 1 结 構 » 俾 便 增 強 效 率 0 記 憶 體 裝 置 10 之 改 良 讀 取结 構和 1 1 I 其 餘 部 分 由 已 知 之 CMOS 稹 體 霄 路 技 術 而 完 全 地 形成 於 1 1 單 半 導 Η 基 板 上 0 1 a * 1 η \ 每 單 元 二 位 元 半 導 體 積 體 霣 路 記 憶 體 裝 置 1 0包 括 先 1 閲 | η \ 記 憧 體 核 心 單 元 陣 列 12 列 位 址 解 碼 器 14 N 行 位址 解 背 1 面 I 之！ 碼 器 16 字 線 上 升 時 間 控 制 霣 路 17 \ 位 址 輪 入 電路 18s % 事1 Y- 通 m m 電 路 20 參 考 單 元 陣 列 22和 參 考 Y - m 擇霣 路 填1 24 0 記 憶 體 核 心 單 元 陣 列 1 2包 括 排 置 成 2 1 2列和2 1 2 行之 寫奘 本个 ΖΓ 1 規 則 矩 陣 型 式 大 约 16百 萬 個 核 心 單 元 〇 最 好 « 行之 群形 Ά 1 -W· | I 成 為 各 群 定 義 為 一 頁 9 各 頁 表 現 為 許 多 位 元 姐 之資 料。 1 1 例 如 » 2 1 2行可分成為4頁 而 使 得 各 頁 將 包 含 128位元组 1 1 ( 1 024位元）之 資 料 0 再 者 I 預 定 数 之 列 可 群 聚 Μ形 成定 訂 1 義 可 m 擇 賁 料 段 之 區 段 (S e c t 0 Γ ) 〇 例 如 9 2 1 2列可分成64 1 1 個 區 段 9 而 使 得 各 匾 段 由 6 4列 組 成 〇 因 此 » 各 區段 將包 1 | 含 32 k位元组（25 61c位 元 )之資料。 對於每單元二 二位元記 1 線 憧 « 裝 置 10 ， 16Mb 快 閃 記 憶 體 單 元 能 實 際 地 槠 存 32Mb 1 資 料 9 因 為 為 了 提 供 二 倍 密 度 餘 存 容 量 « 每 單 元之 二位 1 1 元 資 料 被 齡 存 0 因 此 9 有 效 區 段 大 小 為 6 4 k位元姐。 1 1 由 程 式 規 劃 操 作 9 各 記 憶 體 核 心 單 元 之 臨 限霣 壓設 1 1 定 為 3個相對於其控制閘極較之記憶體核心單元較高位 1 | 準 之 其 中 之 一 » 此 記 愤 體 核 心 單 元 未 程 式 規 劃 但設 定在 1 I 拭 除 狀 態 0 於 第 2圈中， 顯示了對於雙倍密度記憶«單 1 5-1 | 元 之 4個可能狀態< 3個程式規劃狀態和1 届 拭 除 狀態 ) 1 1 之 4届臨限霣壓V t分佈之_形。 如所示之， 曲線A頭 示 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 9 1358 經濟部中央梯準局員工消費合作社印装 本紙張尺度適用中國國家標準（CNS ) A4规格（2I0X297公釐） 91358 A7 B7 五、發明説明（9 ) :二 記憶體核心單元於拭除狀態或相對《槠存資料或理輯 “11”之臨限電魘分佈。拭除狀態之拭除驗證#考電壓 為+1.2V。曲線B顯示記憶髖核心單元於第一程式規劃狀 態（PGMVT1)或相對應儲存資料或埋輯“10”之臨限電懕 分佈。第一程式規劃狀態之PGHVT1電靨為+ 2.5V至 + 2.7V。同樣地，曲線C顯示記憶骽核心單元於第二程式 規劃狀態（PGMVT2)或相對應儲存資枓或邏輯"01”之臨 限霉壓分佈。第二程式規劃狀態之PGMVT2電壓為+3.5V 至+ 3.7V。最後，曲線D顯示記憧體核心單元於第三程式 規劃狀態（PGM VT3)或相對應鹋存資料或理輯“ 00”之臨 限霣颳分佈。第三程式規劃狀態之PGMVT3霄壓為+4.5V 至 +4.7V 0 參考單元陣列22包括禊數組之參考行。於參考行之 姐之各行相對應於在記憶照核心單元陣列12中之列數 而具有212列。因此，於參考行之各姐具有212列。再者， 參考行之複數組之數相對應於記憶體核心單元之可能程 式規劃記憶《狀態之數目。對於每單元二位元記憶體裝 置10,將有3組之參考行。此外，3組之參考行埋入並 S合於記憶體核心陣列12中每一頁與専用位元線，而使 得參考行單元能程式規劃並伴陳著其餘之選擇頁而拭 除。詳言之，當頁被程式規剌時，128位元姐通常平行 程式規劃。因此，當記憶體核心單元被程式規劃時，# 考核心單元之3個參考行被同時程式規劃。 同樣地，參考行之3個臨限電懕要求設定在鄰接記 11 J-------------1T------ (請先閲讀背面之注意事項再填寫本頁) 316311 A7 B7 五、發明説明（ 憶體狀態之間之中間狀態。如第2圈所示，曲镍Ε顧示 於第一參考行對於第一參考位準UEFVT1)之雎限霣颳分 布。第一參考位準之電颳REPVT1是在+2.0V至+2.2V範 園內。同樣地，曲線F顧示於第二參考行對於第二參考 位準（REFVT2)之臨限罨壓分布。第二參考位準之罨壓 REFVT2是在+3.0V至+3.2V範圍內。最後，曲線G顯示於 第三參考行對於第三參考位準（REPVT3)之臨限罨懕分 布。第三參考位準之«SREPVT3是在+4,0VMM.2V^ 画内。 經濟部中央標準局員工消费合作社印策 (讀先閲讀背面之注項再填寫本頁) 其结果，記憶體單元依於記憶體核心臨限電JE之值 而具有儲存二位元資料之能力。同樣地，參考核心單元 依於參考臨限罨壓之值而具有參考位準。應注意者，對 每單元二位元快閃記憶體裝置，各記憶體核心單元之對 各刖曲線A-D之臨限電壓並非全部栢同於所有其他記憶 雔單元之臨限電壓，而是典型之高斯（Gausian)或雄形分 布變化。同樣地，各別曲線E-G亦形成鐘形曲線。同時 程式規劃記憶體核心單元和參考核心單元說明並顧示於 1996年4月22日提出申請之相閫審査中申請案序號第 08/635,995號，案名為“頁横式程式規劃每單元多位元 快閃EEPR0M之方法”（代理人案號95A-1764),其讓授給 本發明之相同受讓人。 由外部加位址信號Aj至位址輪入電路18。從位址输 入罨路18之列位址信號輪送至列位址解碼器14,行位 址信號由Ifcb輸送至行位址解碼器16。列位址解碼器14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ！ 2 913 5 8

7 7 A B .複 .中 2 11 列 陣 元 單 心 核 通 憶 記 於 揮 選 號 >信 11址 -( 位 明列 説於 明KΛ '五 倍 心 址核 位» 行憶 於記 應於 反擇 16遘 器 ， 磾组 解之 址行 位考 行# 〇 頁 個擇 些選 某 合 之 配 中於 線應 字對 個及 數號 頁 擇 選 於 接ί.ο#11 接 連之路 203i合% 相 路 ο 配取 霉11相讀 閘路頁至 過電擇接 通 取選連 Y-讀與線 。 與將元 頁 而 並位 一 線擇考 某 元選參 之 位缅應 中列連 對 列陣24相 陣 應路各 元對 電之 單 相擇列 考軍 參 考 選 行 陣 元 圔 3 圈 塊 第方 於之 , 化 簡 分 部 8 ο 1 路 電 取 讀 中 圓 11 第 於 了 示 顯 中 行 考 # 聪 U 相 之 2 2 列 陣 元 aa* BBf 考 參 與 於 用 (背先閲讀背面之注意事項再填寫本頁) 和 列 陣 心 核 體 憶 記 之 之 2 11 1X 列 陣 * 經 之 示 所 如 之cn 即 /IV 頁 核 體 情 記 1 元 列單 陣 心 經濟部中央橾準局貝工消费合作社印裝 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 9 13 58 MC11排置成矩陴形式。核心單元MC11、MC12、…MCI·排置 成相同之列，而將他們的選擇端連接到相同的共用字線 WL1。同樣地，記憶髖核心單元MC21、MC22、…HC2·排置 成相同之列，而將他們的選擇端連接到共用字線WL2。對 方塊112中其餘各列腌與同樣的作法。最後，記憶體核心 單元MCnl、MCn2、 ···MCnii排置成相同之列，而將他們的番 擇端連接到共用字線WU。亦然，核心軍元HCU、MC21、 …HCnl ;核心單元MC12、MC22、…MCn2 ;…和核心單元 MCI·、MC2·、…MCn·排置成相同之各個行，Μ及他們的相 對應資料端分別連接到相配合之共同位元線B L t、B L 2、… BLn。對於一區段數目n等於64, Μ及對於一頁包含對每單 元二位元有2 56位元姐資料，數目等於1 0 2 4。 MC11至Menu之各記憧賵核心單元包拮相對應陣列浮動 13 316311 A7 B7 五、發明説明（12) 閛極電晶«Qpii-Qpn·其中之一。此陣列霣晶»0?11-. Qpn·作用為將賁料或理輯位準*Ml” 、 “10”、 “01” 或“00”儲存於其中之記憧«晶Μ。各陣列霣晶體其W 極連接至其一字線之列，其源極連接至其一位元線之 行，而其汲極建接至頁共同陣列接地線VSS。 參考行122a包括複數個參考單元RCii、RC21、… RCnl。各參考單元RCii-RCni包括其一相對應參考單元霣 晶» QR1i-QRni。同樣地，#考行122b包括複數個參考單 元RCl2、RC22、…RCn2。各參考單元RCl2-RCn2包括其一 相對應參考單元霣晶體QR12-QRn2。最後，參考行122C 包括複數個參考單元RCl3、RC23、…RCn3。各參考單元 RC13-RCn3包括其一相對應參考單元霣晶體QR13-QRn3。陣 列電晶體之W極和位於頁中相同列之參考單元霣晶體之W 極連接到相同的字線。例如，陣列霣晶埋QP11、QP12、… Qpi·之W極和參考單元霣晶應Qrii、Qt?12、和QR13之閘極 連接到字線VLi。 經濟部中央樣準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 於對每單元二位元記憧«核心陣列12之頁撗式程 式規劃期間，配合與程式規劃記憶«陣列核心單元，3 個參考單元電晶《亦同時程式規劃。因此，各3個參考 單元電晶體被程式規劃為不同的參考臨限位準，各程式 規劃為具有陣列核心單元之二個鄰接賁際程式規劃狀態 之間之參考位準。再參照第2圔，能看出第一參考核心 單元設定為位於程式規劃邏緝位準“10”和拭除邏輯位 準“11”之間之第一#考位準REFVT1 (曲線E)。同樣地， 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 14 9 1358 經濟部中央標準局員工消費合作社印聚 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 9 1358 A7 B7 五、.發明説明（13 ) 第二參考核心單元設定為位於程式規割埋輯位準“01”和 “10”之間之參考罨壓位準REFVT2(曲線P)。最後，第三 參考核心單元設定為位於程式規削位準“00”和"01”之 間之參考電壓位準REFVT3。 改良之謓取電路UOa實質上包括差動對放大器26、閂 賴27、參考位元線位準檢測器28、參考選擇電路30、單一 增益參考_動器32、和頻帶間隙參考產生器34。如所能看 出之，單一增益參考驅動器32其輪入連接到共同參考位元 婊RE卩BL,而其輪出於線124用以供應參考位元線電壓 REFBLXC因為陣列位元線和參考位元線之電阻和電容極為 匹配，單一增益參考_動器32用作為媛衡參考位元線，並 供懕1至-1伏特轉換Μ最小相位落後於差動對放大器26。 頻帶間隙參考產生器34當參考位元線放罨時，用Μ產生相 對於參考位元線電壓REPBLX之非常穩定之於線125之頻帶 間隙參考導出電壓BGR。 、.參考位元線電趣位準檢測器28於線126具有第一蝓 入用Μ接收參考位元線電壓REFBLX, Μ及於線128具有 第二输入用Μ接收頻帶間隙參考導出電壓BGR。當參考 位元線電壓REFBLX於講取操作期間為了開啟閂鎖27, 放電下降至頻帶間隙參考導出電壓BGR,位準檢測器28 於其輸出於線130產生單擊脈衝信號STROBE。參考選擇 電路30於線132具有第一輪人亦用Μ接收參考位元線電 KREFBLX,及於線134具有第二输人亦用Μ接收頻帶間 隙參考辱出電壓BGR。參考選擇電路30於線136亦具有 15 I ^-------1裝-- (請先閲讀背面之注^h項再填寫本頁)

,1T λ 316311 A7 B7 經濟部中央梯率局員工消費合作社印装 五、發明説明（ 14) 1 | 第 三 輸 人 用 Μ 接 收 縯取 致-能 信 號 R E AD 和 於 線1 38亦具有 1 I 第 四 輸 入 用 Μ 接 收 程式 規 劃 致 能 信 號 PGH〇 相依於讓取 1 s I 1 致 能 信 號 或 程 式 規 劃致 能 信 號 是 否 有 效 1 於線140之參 1 | 請， 考選擇霣路30之輸 出將 選 擇 地 產 生 頻 帶 間 隙參考 導出 光 1 閲 1 讀 背1 面 I 之 霣壓801?或參考位元線電壓REFBLX。 差 動 對 放大器26作用 為 比 較 器 9 其 非 反相輸 入連接 % 事1 以 接 收 頻 帶 間 隙 參 考導 出 霣 壓 BGR成參考位元線霣懕 項 再4 REFBLX ί 以 及 其 反 相輸 人 連 接 Μ 接 收 陣 列 位元線 霉JS 寫髮 本十 I 1 I BL 0 差 動 對 放 大 器 26由 感 测 放 大 器 組 成 t 其輪出 鼷動閂 m 27 〇 閂鎖27之輪 出於 謓 取 操 作 期 間 9 依 於是否 位元 1 1 1 線 信 號 REFBLX為 低 於或 高 於 參 考 位 元 線 信號 R EFBLX , 1 1 而 齡 存 邏 輯 44 1 ” 或埋輯 14 0 ” 0 訂 、 此 對 於 第 3圈之對每軍元二位元記憶體陣列之新的 稱 之 為 “ 位 元 m 放 電” 方 法 之 讀 取 方 法 * 現將參 照第2 圓 和 第 4圔而作說明。為了說明之目的， 玆假設希望讀 Η 1 | 取 記 憶 體 核 心 單 元 HC 1 1 » 其 已 事 先 程 式 規 劃為理 輯 U 00 ” 或 電 壓 位 準 PGMVT3 » 如 第 2圓所示。 再者， 其 1 1 1 假 設 參 考 核 心 單 元 RC 1 1 、 RC 1 2 和 RC 1 3 已 事 先程式 規劃為 1 1 .其 各 別 之 參 考 位 準 R EFVT1 Λ REFVT2 和 REFVT3 〇 此外， i 1 於 開 始 讀 取 操 作 之 前， 位 元 線 預 充 電 電 路 36用於 經由Y- 1 1 通 遇 閘 極 霣 路 20預充電 選 擇 之 陣 列 位 元 線 ,和經 由參考 c I Y- m 擇 電 路 24S 合 參考 位 元 線 至 相 同 的 電 位（即， 1 + 1 .8 V ) 〇 此 由 第 4圔中之波形A(陣列位元線BL)和 B (參 1 1 1 考位元線REFBLX)於時間to而說明。 此等位元線然後由 1 i 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ，。 。c。 15 y 1 〇 〇 〇 A7 B7 經濟部中央樣準局貝工消費合作社印装 五、發明説明（15) 闞 爾 預 充 電 裝 置 而 保 留 浮 動 0 於 短 時 間 後 於 時 間 11 f 字 線 WL 1之字線霣饜允許 至少1 0倍慢於陣列 位 元 燦 之 RC時 間 常 數 之 速 度 斜 坡 上 /-—V f 請 A • 升 0 此 功 能 由 第 1·中字線上升時間控制電路17而完 无 閲 成 6 如 此 做 而 使 得 於 字 線 上 所 有 的 單 元 於 給 定 時 間 將 看 背 之 到 相 同 電 位 9 即 使 其 位 置 是 在 記 憶 髀 核 心 陣 列 112 內。 注 I 當 於 陣 列 核 心 霉 晶 體 Q ρ 1 1 之 閘 極 之 字 線 電 壓 和 選 擇 之 其 項 再 Λ 填 —· # 考 核 心 霉 晶 體 Q R 11 至 Q R 13 超 過 其 臨 限 電 壓 f 則 如 所示 寫 本 頁 裝 1 之 分 別 於 時 間 t2和 時 間 t 3 9 各 偏 陣 列 位 元 線 和 參 考 位 1 1 1 元 線 將 開 始 放 霉 0 因 為 位 元 線 路 徑 設 計 為 相 同 於 相 翮 之 1 1 其 霣 阻 和 霣 容 值 » 則 陣 列 和 參 考 位 元 線 之 放 霣 率 將 分 別 1 1 訂 1 嚴 格 地 依 於 陣 列 核 心 單 元 和 參 考 核 心 單 元 之 臨 限 霄 壓 〇 差 動 放 大 器26將 比 較 謓 取 之 核 心 單 元 之 臨 限 霣 壓 與 相 1 1 U 之 選 擇 參 考 單 元 之 臨 限 霣 壓 1 依 於 何 者 比 較 高 而 閂 鎖 1 I 邏 輯 U 1 ” 或 14 0 η 〇 於 時 間 t4 t 外 部 信 號REL將放霣 A 至 0〇 其後， 於時間t4a 當參考位元線罨壓REFBLX放 Γ I 電 至 一 半 > 參考位元線位準檢湳器28將於線 130產生選 1 1 通 (STROBE)信號 1 Μ 便 開 啟 閂 鎖 27 0 大 约 50 η s (時 間 1 I .t 4 a與t 6之間）視 窗 產 生 9 於 此 期 間 差 動 放 大 器26之_ 1 1 出 進 入 閂 銷 27必須 發 生 閂 鎖 作 用 (例如， 時間t 5) 0 1 1 於 頁 程 式 規 劃 操 作 期 間 亦 使 用 頁 媛 術 器 38 〇 當 頁 程 *1 I 式 規 劃 進 行 時 9 同 時 實 施 程 式 規 劃 驗 證 操 作 〇 擴 充 NOR I W霣路40用 來 於線41上 產 生 驗 證 (VERIFY)信號 9 當 整 1 1 I 頁 已 驗 證 完 時 t 此 信 將 升 至 高 邏 輯 位 準 0 此 詳 细 之 霉 1 1 17 本紙張尺度逍用中國國家標準（CNS ) A4规格（210X297公釐） 91358 經濟部中央標準局男工消费合作社印笨 A7 B7 五、發明説明（16) 路和操作對於頁嫒衡器38和KORM電路40將說明和顧 示於1996年7月24日提出申請之相翡審査中申請察序 « 08/669,1 1 6,菜名為“每單元多位元快閃位移暫存器 頁級街器”（代理人案號96A- 1 788 ),其讓授給本發明之 相同受讓人。 於第4鼷例中顯示.因為陣列位元線霣KBL小於參 考位元線電壓REFBLX,因此於此特殊讀取操作期間，於 差動放大器26之輪出將為高Μ及"0”將齡存於閂 鎖27。然後閂鎖之資訊稍後將脈入頁媛衝器38之移位 暫存器。由使用此新的讀取方法，於陣列單元和#考單 元之臨限霣壓之非常小之差（即，小於5 0 V )可信賴並能 精確地檢測。 對於每單元二位元核心軍元MCh .為了決定是否趣_ 狀態**00”、 “01”、 “10”或wll”被櫧存，上述之_ 取操作腌行3次。於第一次縯取搡作期間，藉由參考Y-選 擇霣路24首先選擇程式規劃入用作參考電壓REFBLX之參考 單元RC12之參考® B REFVT2。因為程式規劃S壓PGMVT3要 高於第二參考電壓REFVT2,閂鎖27將雔存邏輯“1” 。於 第二次謓取操作期間，賴由參考γ-選擇霣路24遘擇程式規 劃入用作參考¾壓REFBLX之參考軍元RCii之參考電壓 REFVT1。其结果，因為程式規_霣壓PGMVT3要高於參考霄 壓REFVT1，閂鎖將再儲存理輯“1” 。最後，於第三次讀 取操作期間，參考霣壓REPVT3由用作為參考霣壓REFBLX之 參考Y-番擇霣路24遘擇。因此，因為程式規劃電壓PGMVT3 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） 18 9 1358 I.-------f i------ΐτ------^ (锖先閲讀背面之注意事項再填寫本X )· A7 B7 經濟部中央揉準局身工消费合作社印製 五、 發明説明（1 7 ) ί 1 要 高 於 參 考 電 壓 REFVT3 9 於 此 第 三 次 m 取 操 作 期 間 * 閂 鎖 1 I 27將儲存理輯 “ 1 M 0 1 C1 1 本 發 明 之 改 進 讀 取 電 路 no對於此技藝方面之- -般技 /«-V 1 I 請 I 數 人 貝 為 能 夠 瞭 解 9 而 所 說 明 之 於 對 每 單 元 二 位 元 記 憧 先 閲 1 I 1 I 體 核 心 陣 列 亦 可 m 用 於對每單元 醏 存 超 過 二— 位 元 資 枓 之 對 背 1 I 之 1 1 每 單 元 多 位 元 記 憶 體 核 心 陣 列 0 詳 之 ， 各 記 憧 體 核 心 單 注 $ 1 1 元 然 後 可 程 式 規 刺 至 任 何 多 數 百 之 臨 限 位 準 1 而 使 得 各 單 項 再 1 元 能 夠 儲 存 任 何 位 元 数 之 黄 訊 0 本 装 頁 1 從 前 面 的 詳 细 說 明 中 % 由 此 可 看 出 本 發 明 提 供 — 棰 1 I 改 進 之 讓 取 電 路 9 用 Μ 在 對 每 單 元 二 位 元 快 閃 EEPROM記 1 1 1 憶 體 單 元 陣 列 中 m 行 講 取 操 作 1 俾 便 增 進 效 率 0 謓 取 電 1 1 訂 路 包 括 參 考 單 元 霣 晶 體 1 其 與 記 憧 體 核 心 電 晶 體 之 程 式 規 劃 有 相 同 之 程 式 規 劃 時 間 0 差 動 對 放 大 器 和 閂 鎖 结 合 反 應 於 選 通 信 號 用 Μ 比 較 m 擇 之 記 憶 髏 核 心 單 元 之 臨 限 電 m 與 各 參 考 單 元 之 臨 限 罨 壓 » 俾 便 決 定 複 數 m 記 憶 體 A 吠 態 之 那 一 個 選 用 之 記 憧 傾 核 心 單 元 被 儲 存 〇 1、 | 刖 面 已 顯 示 並 說 明 了 本 發 明 之 較 佳 實 陁 例 之 思 考 表 1 1 瑪 t 於 本 技 藝 方 面 之 技 術 人 貝 理 m 瞭 解 到 本 發 明 可 作 不 1 1 .同 之 改 變 和 修 飾 1 各 元 件 可 做 等 效 之 替 代 而 仍 不 脫 離 本 1 1 發 明 之 範 圍 〇 此 外 1 可 作 許 多 之 修 飾 Μ 調 適 本 發 明 所 教 1 1 示 之 持 殊 之 情 勢 或 材 枓 而 仍 不 脫 離 本 發 明 之 中 心 範 圍 0 1 I 因 此 1 本 發 明 並 非 要 限 制 於 由 最 佳 横 式 概 念 所 實 施 之 特 1 I 殊 較 佳 實 例 i 而 本 發 明 將 包 含 所 有 之 落 於 所 附 申 請 專 1 1 1 利 m 圍 内 之 實 腌 例 C 1 1 本紙張尺度適用中國國家標準（CNS ) A4况格（210X297公釐） 19 91358

Claims (1)

1. 316311 儲 C8 D8 々、申請專利範圍 〃 、1. 一種於每單元多位元快閃EEPROM記憶顦單元陣列中 豳行謓取操作以使之增加效率之改良式讀取结構，該 讚取结構包括： 記憧《核心陣列（12),具有複數個排置於字線之 列和與該字線之列相交之位元線之行之記憶體單元， 各該記憧《核心單元包括浮動閛極陣列電晶《其控制 閛極連接至其一該字線之列，其源極連接至其一該位 元線之行，Μ及其汲極連接至記憧《接地霣位，各該 記憶賬核心單元事先程式規劃至其一複數個由記憧» 核心臨限霣壓所定義之記憧體狀態； 列解碣器機構（14),反應於列位址信號並搡作連 接至該記憶體核心陣列，用以選擇某一該字線之列； 行解邐器機構（1 6 , 2 0 ),反應於行位址信》並搡作 連接至該記憶體核心陣列，用Μ選擇某一該位元線之 行； 經濟部中央揉準局貞工消費合作社印製 (請先閱讀背面之注^^項再填寫本頁) 參考單元陣列機構（22),包括相對應於該記憶體 核心陣列之列數於字線之列，並相對應於齡存位準之 数於參考位元線之行而排置之複數個參考核心單元. 以及該參考單元陣列櫬構伴随與理[擇之核心單元而選 擇，和選擇地提供其一禊数涸由參考單元臨隈霣壓所 定義之參考單元位元線霉懕，各該參考單元於與該記 憧β核心單元程式規劃之相同時間而被事先程式規劃 至相對應其一複數個參考單元臨限電壓； 各該參考核心單元包括參考單元霣晶其閘極 本紙铁尺度逍用中國國家揉準（CNS ) Α4说格（210X297公釐） 20 9 1358 經濟部中央揉準局—工消費合作社印裝 316311 as B8 C8 D8 々、申請專利範圍 ， ， 連接至相同其一該列字線，源極連接至其一參考位元 線之行.Μ及汲極連接至記憧《接地電位； 預充霣機構（36)，用於達鱗預充霣該選擇之陣列 位元線於該記憶趙核心陣列，以及其一於行之該參考 位元線至預定的运位； 檢澜器懺構（28),反應於該參考單元之該位元線 霉壓，用於產生選通信號；Μ及 謫取霣路機構（26,27 ),反應於該選通信號用於比 較該S擇之記憶體核心單元之記憶《核心臨限電壓與 各該參考單元臨限電壓以便決定那一届複數之記憶體 狀態選擇之記憶體核心單元被儲存。 \2.如申請專利範圍第1項之改良式讓取结構，其中該謓 取電路機構產生埋輯信號，當該選擇之記憧體核心單 元之該記憶體核心臨限電壓低於該參考核心臨限電壓 時，此運輯信號是在低a輯位準，而當該記憶體核心 臨限電Μ大於該參考單元臨限電_時，此邏輯信號是 在高埋輯位準。 3. 如申請專利範圍第2項之改良式謓取结構，其中該讀 取霣路機構包括差動對放大器（26),作用為比較器機 構和閂鎖（27)。 4. 如申請專利範圍第3項之改良式謓取结構，其中該比 較器機構具有耦合至該選擇之陣列位元線之第一輪入 .和耦合至該參考位元線，用Μ比較該記憶體核心臨 限電壓與該參考單元臨限霣壓之第二輪入。 本紙張尺度逍用中國國家梂準（CNS)A4規格（ 210X297公釐） 2 1 9 1358 --b--------Λ 裝-- (請先閱讀背面之注$項再填寫本頁) 訂 Α8 Β8 C8 D8 316311 六、申請專利範圍 ： ，5.如申講專利範圍第4項之改良式讀取结構，其中該比 較器櫬構包括感測放大器機構。 (请先閱讀背面之注^>項再填寫本頁) 6. 如申請專利範園第5項之改良式讀取结構，其中該感 測放大器機構具有定義該比較器機構之第一輪入之反 向输入，和定義該比較器檐構之第二輪入之非反向輪 人，和輪出，該閂娘之輪入連接至該感測放大器櫬構 之_出，而閂鎖之輸出用K提供理輯信號。 7. 如申請專利範園第1項之改良式調取结構，其中該位 元線之許多該等行聚集以便定義頁。 8. 如申請専利範園第7項之改良式謓取结構，其中提供 有複數個參考單元陣列機構，K便相對應於頁數。 .9.如申請專利範圍第6項之改良式謓取结構，其中該閂 鎖之輪出耦接到輪出端用以提供邏輯信虢。 10.—種於每單元二位元快閃EEPROH記憧體單元陣列中施 行讀取搡作Μ使之增加效率之改良式_取结構，該讀 取结構包括： 經濟部中央揉準局貝工消費合作社印製 記憶1»核心陣列（12),具有複數緬排置於字線之 列和與該字線之列相交之位元線之行之記憶«單元， 各該記憶體核心單元包括浮勖閘極陣列霣晶體其控制 閘極連接至其一該字線之列，其源極連接至其一該位 元線之行，Μ及其汲極《接至記憶體接地電位，各該 記憶體核心單元事先程式規劃至其一複數個由記憶照 核心臨限霣壓所定義之記憶體狀態； 列解碼器櫬構（14),反應於列位址信號並搡作連 本紙張尺度適用中國國家梂準（CNS ) Α4規格（210X297公釐） 22 9 1358 經濟部中央標準局属工消費合作社印製 本紙張尺度逍用中國國家梂準（CNS ) A4規格（210X297公釐） 9 1358 A8 B8 C8 D8 六、申請專利範圍 接至該記憶»核心陣列，用Μ選擇某一該字線之列； 行解碣器機構（16,20),反應於行位址信號並操作 連接至該記憶體核心陣列，用以選擇某一該位元線之 行； 參考單元陣列機構（22),包括相對應於該記植》 核心陣列之列數於字線之列，並相對應於3·記憶狀態 於參考位元媒之行而排置之複数個參考核心單元，’以 及該參考單元陣列機構伴隨與選擇之核心軍元而選擇 ,和選擇地提供其一 3個由參考單元臨限電颳所定義之 參考單元位元線電壓，各該參考軍元於與該記憶«核 心單元程式規劃之相同時間而被事先程式規劃至相對 應其一 3個參考單元臨隈霣懕； 各該參考核心單元包括參考單元電晶體，其閘極 連接至相同其一該列字線，源掻連接至其一參考位元 線之行，Μ及汲極連接至記憶體接地霉位； 預充電機構（36),用於連績預充電該選擇之陣列 位元線於該記憶體核心陣列，以及其一於行之該參考 位元換至預定的電位； 檢測器機構（28),反應於該3個參考單元之該位元 線電壓，用於產生選通信號；以及 謓取霣路櫬構（26,27),反應於該選通信號用於比 較該選擇之記憶體核心單元之記憶骽核心臨限電壓與 各該3届參考軍元臨限電壓Μ便決定那一涸3個之記憶 體吠態選擇之記憶體核心單元被儲存。 lM^如申謫專利範圍第10項之改良式謓取结構，其中該讀 2 3 (請先閱讀背面之注$項再填寫本頁) 訂 4 316311 Μ C8 D8 六、申請專利範圍 取罨路機構產生理輯信號，當該遘擇之記憧通核心單 元之該記憶《核心臨限電壓低於該參考核心臨限電® 時，此通輯信號是在低邏輯位準，而當該記憧《核心 臨限《壓大於該參考單元臨限霣壓時，此邏輯信號是 在高邐輯位準。 12.如申請専利範園第11項之改良式讀取结構，其中該讀 取電路機溝包括差動對放大器（26)，作用為比較器機 構和閂鎖（27)。 Ϊ3.如申請專利範画第12項之改良式讀取结構，其中該比 較器檄構具有耦合至該選擇之陣列位元線之第一輸入 ，和耩合至該參考位元嬢，用Μ比較該記憶體核心》 限霣壓與該3個參考單元臨限電壓之第二輪入。 14. 如申請專利範圔第13項之改良式謓取结檐，其中該比 較器櫬構包括慼測放大器桷構。 15. 如申請專利範園第14項之改良式讀取结構，其中該感 测放大器機構具有定義該比較器機構之第一輪人之反 經濟部中央梂率局身工消費合作社印製 (請先W讀背面之注^^項再填寫本頁) 向_入，和定義該比較器櫬構之第二輸入之非反向輸/ 入，和輸出，該閂鎖之輪入連接至該感澜放大器機構 之輸出，而閂鎖之輪出用/提供《輯信號。 16. 如申講専利範圍第10項之改良式讓取結構，其中該位 元線之許多該等行聚集以便定義頁。 17. 如申請專利範圍第16項之改良式讀取结構，其中提供 有複數個參考單元陣列機構，以便相對應於頁數。 18. 如申請専利範圍第15項之改良式謓取結構，其中該閂 本紙張尺度逍用中國國家梂準（CNS ) A4規格（210X297公釐） 2 4 9 1 3 5 8 316311 A8 B8 C8 D8 經濟部中央橾率局SB：工消費合作社印I!. 申請專利範圍 鎖之輸出耦接到輸出编用Μ提供理輯信號。 19. 一種於多密度快閃EEPROM記憶88單元陣列中豳行謓取 搡作以使之增加效率之改良式讀取方法，該方法包括 下列步驟： 提供記憶通核心陣列，其具有複數個排置於字線 之列和與該字線之列相交之位元線之行之記憧體單元 ，各該記憧體核心單元事先程式規劃至其一換数個由 記憧髏核心臨限電壓所定義之記憶體狀態； 提供參考單元陣列，包括相對應於該記憶《核心 陣列之列數於字線之列，並相對應於辟存位準之數於 參考位元線之行而排置之複數個參考核心單元.以及 該參考單元陣列機構伴嫌與選擇之核心單元而選擇， 和選擇地提供其一複敝個由參考單元臨限霣懕所定義 之參考單元位元線電壓，各該參考單元於與該記憶體 核心單元程式規劃之相同時間而被事先程式規劃至參 考單元臨限電壓； 連鑛地預充電陣列位元線以及其一於行之該參考 位元線至預定的電壓電位； 反應於選擇之參考位元線之放霣至預選擇位準， 而產生選通信號；以及 比較選擇之記憶《核心單元之記憶體臨限電懕與 各該參考單元臨限霉壓Μ便決定那一個複數之記憶體 狀態選擇之記憧體核心單元被髄存。 2〇.如申請專利範圍第19項之1¾行譲取操作之方法，更包 (請先閲讀背面之注$項再填寫本頁) 訂 Α: 本紙張尺度逍用中國國家梂準（CNS ) A4说格（210X297公釐） 25 9 1358 申請專利範圍 A8 B8 C8 D8 元 時臨在 單魘 心是 心 霣核號 核限涠信 拥臨 憶輯 憶 心記邏 記核該 tt 之考當 ， 擇 參而時 選該 ，壓 該 於準電 當 低位限 ， 壓輯臨 驟電理 元 步限低 ΒΓ 之臨在考 號心 是參 信核》 該 。 輯H信於準 理憧 輯大位 生記邏壓輯 產該此 霣 * 括之 ，限高 Γ·-------^ -------iT------ (請先閱讀背面之注$項再填寫本頁) 經濟部中央揉率局属工消費合作社印II 本紙張尺度逋用t國两家梯準（CNS ) A4規格（21.0X297公釐） 26 91358