TW301791B - - Google Patents

Description

經濟部中央揉準局負工消费合作社印敢 A7 B7 五、發明説明（工） ~~--— 發明背景 發明領坺 本發明係關於-種半導體元件，而更特別的是關於_ =高電壓MOS (金屬氧化層半導體）電·及其製造方 技術背景說明 f個所述及類型的半導體元件的内部能設置—個偏 置的閘極’如在日本專利公報N〇 61171165所揭示者。為 了更清楚瞭解本發明，參照圖五A至五E，說明習知的偏 置閘極MOS電晶體的一個製作程序。 首先，如圖五A所示，一片p型矽基質1〇1被加熱氧 化，以在其表面形成一層大約5〇nm厚的氧化膜1〇2。接 著，一層lOOnm厚的氮化膜或類似的抗氧化膜被形成在整 個氧化膜102上面。然後，運用習知的微影術蝕刻法在抗 氧化膜上面形成一個圖樣103。 如圖五B所示，使用習知的微影術將一個光阻圖樣1〇5 形成在位於圖樣103外圍的氧化膜1〇2上面。光阻圖樣105 距離圖樣103 —個間隔1〇4。光阻圖樣105預設一個間距 介於一個未圖示的管道阻斷層和偏置層1〇6之間，下面將 說明此偏置層。因此，使用圖樣103和1〇5作為一個罩蓋 ’把磷（P )以ΙΕΠ/cm2劑量使用習知的離子佈植法植入 基質101。結果構成上述在基質1〇1内的偏置層106 ^ 如圖五B所示’光阻囷樣1〇5被移開後，上表層使用 囷樣103作為軍蓋，在1,〇〇〇 t的大氣蒸氣之下被氧化了 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐〉 -4 - I— 111————!— 裂 11 u I ^ I 線 (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明（2 ) 約400分鐘。結果，如圖五c所示，除了被圖樣1〇3覆蓋 住的部位外，在基質1〇1上面形成一層大约l，〇〇〇nm厚度 的氧化膜107。接著，把圖樣或罩蓋1〇3及氧化膜1〇2從 基質101移掉。一層約l〇〇nm的閘極氧化膜1〇8被加熱氧 化，而重新形成在基質1〇1上已移掉圖樣1〇3的區域上。 複矽晶（Poly-Si )係使用CVD (化學氣相沈積法） 沈積在如圖五C所示的表層上面。接著，如圖五D所示， 除了 MOS電晶體的閘極區域外，其他區域的複矽晶層以 微影術蚀刻法移掉’而形成一個閘極重座JLQQ。然後，運 用習知的微影術離子佈植法形成一個N+型的源極擴教層 110S和一個N+型的汲極擴散層ii〇d。 如圖五E所示，一層PSG/BPSG (♦硬酸鹽玻璃/渗 棚PSG )或類似的絕緣膜111被形成在由圖五D步驟生長 的表層上面。接觸孔112穿過絕緣膜Hi。由此形成鋁合 金或類似的接線金屬113。最後，一層氮化膜或類似的保 護膜114被形成在整個表層上面。 以上述的程序，可製作一個偏置閘極MOS電晶體。 上述習知的MOS電晶體有下列未解決的問題。如圖 六所示’源極（射極）110S、基質（基極）101和汲極 (集極）110D構成一個寄生雙載子電晶體。因為此寄生 雙載子電晶體緊鄰基質101的表面，一個例如由靜電引發 的遽增電流只從基質101表面的狹窄界面流過，如圖六内 的箭頭標示。結果，由遽增電流產生的熱量無法散發到基 質101内，因而降低電晶體可得的抗崩潰量。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2$公釐） -5 - t— (請先閏讀背面之注意事項再填寫本頁) 訂 線 經濟部中央梯隼局員工消费合作社印裝 301791 at ___ B7 五、發明説明（3 ) 明確的說，“抗崩潰量”意指一個半導體元件對靜電 所界定的崩潰功率。因為一個半導體元件的崩溃功率不易 測量’抗崩潰量常以一個崩潰電壓決定。崩潰電壓的測量 ，是把一個電容和一個電阻按照例如JIS (日本工業標準 )或MIL (軍用規格及標準）的規定，連接到此元件，由 此造成遽增電流流經此元件。 在圖五E内’習知MOS電晶體之抗崩潰量低的理由 係如下述。如上所述’遽增電流從基質101表面的狹窄部 位流過。此顯著升高電晶體的溫度，並且因而降低電流流 程區域（PN界面）的電阻。結果更多的電流流經電晶體 上面的區域而更降低電阻，導致熱崩。然後電流流經區域 熔化而破壞電晶體。 一般用在5V的MOS電晶體允許由遽增電流導致的一 個崩潰電流朝向閘極的寬邊方向發散。因此，這型MOS 電晶體的抗崩潰量視閘極的寬度而定。但如圖七所示，習 知的偏置閘極MOS電晶體導致崩潰電流集中到汲極擴散 層110D的角部位110C❹在此情形下，縱使加大閘極的寬 度也不能提升抗崩溃量。因此，偏置閘極MOS電晶體需 要一個專用的保護裝置，其增加了所不欲擴大的晶片面積 。下面將比較一般用在5V的MOS電晶體及圖五E的偏置 閘極MOS電晶體》 茲參閱囷十、圖十一及圖十二，所示者為用在5V的 MOS電晶體。如圖十二所示，當遽增電流加到電晶體時， 電流或崩溃電流130流經電晶體，其間並沿著閘極的寬邊 -------I -裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X 2客公· A7 B7 經濟部中央棣準局貝工消費合作杜印製 五、發明説明（4 ) 方向發散。為何發生這樣的發散電流將詳加說明。圖十是 上述電晶體的剖面。圖十一表示圖十中電晶體的電場分佈 ，即等電位線350 ;當閘極電壓是〇v時，加上一個汲極 電壓。圖十二是圖十中電晶體之一平面俯示圖。 如圖十所示，電晶體有一個；及極層31〇和一個源極層 320，兩者皆為擴散層。擴散層31〇和32〇的邊緣331恰 好被置放在一個閘極電極309的邊緣33〇正下方，中間夾 一薄層的閘極氧化膜308。因為閘極電極3〇9的邊緣330 與擴散層310和320重疊及接合，電極3〇9的電位就影響 在基質301内的電位分佈。如圖十一所示，在擴散層31〇 和320内的等電位線350在閘極電極309的邊緣330位置 被彎曲。結果’在閘極電極309的邊緣330下的擴散層310 的電位密度增大，亦如圖十一所示。這發生在圖十二所示 的整個寬邊340 ’並且在閘極電極309的邊緣330下面形 成一個高電壓區。在此情況下，遽增電流130流過閘極電 極309的寬邊340。此為電晶體抗崩潰量視閘極電極3〇9 的寬度而定的原因。 以下參照圖五E、圖六和圖七說明崩溃電流聚集在習 知的偏置閘極MOS電晶體的汲極擴散層li〇D的角部位 110C上面。如圖六所示，沒極擴散層ii〇d沿著水平方向 和閘極電極109的邊緣130隔離。如圖六所示，在垂直方 向，氧化膜107比閘極氧化膜108厚，且介於閘極電極1〇9 的邊緣130和偏置層1〇6之間。在這個結構，閘極電極1〇9 的邊緣130的電位對於基質101和汲極擴散層11〇D内的 ---------裝-- (锖先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（5 ) 電位分佈的影響較小。因此，在汲極擴散層u〇D内的電 么分佈主要是由層110D自己的形狀來決定。因為空乏層 的均句延展大部份被阻絕於具有一個較小曲率半徑（例如 邊角）的擴散區内，一個高電壓則在如此的—個擴散區内 產生，而導致電崩潰的發生。 發明概要 ^因此，本發明之目的為，提出—種具有大抗崩潰量的 高電壓MOS電晶體及其製造方法。 根據本發明，一種高電壓MOS電晶體具有一個第一 導電型的半導體基質。-雙第二導電型的第一擴散層被形 成在基質上面…雙第二導電型的第二擴散廣分別被形成 在兩第一擴散層内，且其濃度比第—擴散層高β 一個閘極 區設在兩個第一擴散層之間而彼此相向排列，並且包含一 個閘極氧化膜和一個閘極電極。兩個第一擴散層在基質深 層區内的間距比其在基質表面的間距為小。 同樣根據本發明，一種高電壓]Vi〇s電晶體具有一個 第-導電刺半導體基m導電型的第擴散層 被形成在基質上面。-雙第二導電型的第二擴散層分別被 形成在兩第-擴散層内，JL其濃度比第—擴散層高一個 閘極區設在一雙第一擴散層之間而彼此相向排列，並且包 含—個閘極氧化膜和一個閘極電極。一個第—導電型的第 三擴散層被形成在基質的深層區内，並且接觸第一擴散層 。此第三擴散層的濃度比基質低。 此外，根據本發明，一種高電壓MOS電晶體之製造 ---------^------,訂------0 (請先閱讀背面之注意事項再填寫本頁) -- ;c * 經濟部中央揉準局貝工消費合作社印装 A7 ____ _B7 五、發明説明（6) 方法’其步驟包含，在第-導電型的半導體基質上形成一 雙第二導電型的第-擴散層，當另外擴散第一擴散層時， 在第-擴散層上擴散第-導電型的雜質到整個基質表面上 ’其濃度比第-擴㈣低，錢卿-擴散騎場區内形 成一層氧化膜’跨越第一擴散層形成一侧極電極，分別 在兩個第-擴散層内形成-雙第二導電型且具有高濃度的 第二擴散層’形成-個中間絕緣層，然後製作—條接線以 建立導電觸接。 此外根據本發明，一種高電壓M〇s電晶體之製造方 法，其步驟包含’在第一導電型的半導體基質上形成一雙 第二導電型的第—擴教層’在整個«表面上形成-層第 -導電型的层晶層’紐擴散第__擴散層，在圍繞第一擴 散層的場區_成—層氧化膜’跨越第—擴散層形成一個 閘極電極分別在第一擴散層内形成一雙第二導電型且具 有同濃度的第二擴散層，形成一個中間絕緣層，然後製作 一條接線以建立導電觸接。 另外，根據本發明，一種高電壓M0S電晶體之製造 方^，其步驟包含，在第一導電型的半導體基質上形成一 雙第二導電型的第一擴散層，在基質深層區内的整個深層 區形成一個第二導電型且具有一個預選雜質濃度的雜質區 C接觸第-擴散層）’當在基質深層區内形成一個第一導 電型的第三擴散層（第三擴散層的濃度比基質低且接觸第 -擴，層）時’進一步擴散第一擴散層，在園繞第一擴散 層的場區_成—層氧化膜，各自在擴散層内形成一雙第 ---------装------，訂------^ (請先M讀背面之注意事項再填寫本頁) B7 B7 經濟部中央橾準局貞工消費合作杜印製 五、發明説明（7 ) 二導電型且具有高濃度的第二魏層，形成―個中間絕緣 層，然後製作接線以建立導電觸接。 ’ ’ 圖式簡單說明 兹參_式，物賴本發明之目的 為清楚，其中： ^ ^ 圖-A至-E為切面圖，顯示製作本發明之—個高電壓 MOS電晶體的一系列步驟； 圖二為示意切面圖，顯示圖一A至一E之實施例. 圖二為示意平面圖，亦顯示圖一A至一£之實施例. 圖四為比較圖-A至-E之實施例和—個習知的偏置問 極MOS電晶體的抗崩溃量曲線圖； 圖五A至五E為切面圖’顯示製作知的偏置閉極 MOS電晶體的一系列步驟； 圖穴為圖五E中電晶體的示意切面圖； 圖七為圖五中電晶體的示意平面圖； 圖八A至八C為切面圖，顯示製作本發明之一個變化實 施例的一系列步驟； 圖九A至九C為切面圖，顯示製作本發明另一變化實施 例的一系列步驟； 圖十為切面圖，顯示一個習知用在5乂的]^〇3電晶體； 圖十一為視圖，顯示圖十中電晶體的一個電位分佈； 圖十二為圖十中電晶體的平視圖；及 圖十二為切面圖，顯示一塊特定的晶片，其内部含一 CMOS電路和一本發明的高，.M〇s電晶體。 尽紙依尺及遢用中國國家標準（CNS) A4規格（21〇><297公釐） •10- ---------择------、訂------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消费合作社印装 A7 _______ B7 五、發明説明（8 ) — 較佳實施例乏始沭 下面參照圖一A至一E，說明製作一個本發明之高電 壓MOS電晶體的一系列步驟。首先如圖一 A所示，—個p 型梦基質201經由加熱氧化，而在其表面上形成一層厚約 500nm的氧化膜202 ^然後，以微影術蝕刻法移掉部份的 氧化膜202，因而造成一個有既定圖樣的罩蓋。使用離子 佈植法從罩蓋202上把磷（P )以1E13離子/cm2劑量植 入基質201 ^接著，基質201連同罩蓋2〇2在溫度12〇〇 °C下熱處理約3小時。結果，在基質201内形成N型井或 第二導電型井203。N型井203構成第一擴散層。如圖十 三所示，N型井203同時被用作形成一個運用在5V的邏 輯部位（P型MOS ) 261。 如圖一 B ,以腐蝕法把全部罩蓋202從含有上述熱處 理形成N型井203的基質201移掉。在此條件下，爛（b )’即第一導電型的雜質以離子佈植法植入到整個基質2〇1 表面，接著基質在溫度1,200 °C下再被熱處理約3小時。 結果’在基質201内形成N型井203和一個p型井204。 在此實施例’ P型井204的劑量被選為6E12離子/cm2。 如此’在N型井203之間彼此相向的間距可在基質201表 面變大，但在基質深層區則因P型井204加入的反型劑量 而使間距變小。 接著如圖一 C所示，在整個基質201表面循序形成一 層氧化膜205和一層氮化膜206。然後，只有氮化膜206 以微影術蝕刻法被刻出圖樣，而形成一個軍蓋。含軍蓋206 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I i I __ I I 裝 I I I I I I 訂—— I I 線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央橾準局貝工消费合作社印裝 五、發明説明（9 ) 的基質201被加熱氧化，以在圍繞N型井203的場區形成 一層厚約l，〇〇〇nm的氧化膜207。 如圖一 D所示，將氧化膜205和氮化膜206從基質201 移走。然後基質201被加熱氧化，以在其上形成一層閘極 氧化膜208。接著，使用CVD (化學氣相沈積法）把複 矽晶（Poly-Si )沈積到基質201的整個表面上。之後，除 了 MOS電晶體的閘極區域外，用微影術蝕刻法把複矽晶 從基質區域移掉，而形成一個跨越N型井203的閘極電極 209。然後，N+擴散層210以微影術離子佈植法分別形成 於N型井203内》擴散層210構成第二導電型的第二擴散 層，並且分別當作一個源極和一個汲極》 如圖一 E所示，在基質201上形成一層中間絕緣胰211 蓋住擴散層210，並且以微影術蝕刻法製成接觸孔212。 接著，形成鋁合金或類似接線金屬，然後再部份以微影術 蚀刻法移掉而構成一條接線213 〇最後，在基質201的整 個表面製作一層保護膜214覆蓋住接線213。至此完成一 個高電壓M0S電晶體。 在上述圖示的實施例内，N型井203被P型井204的 反制劑量滲入，而形成一個場緩層以了解一個高崩渍電壓 。因此，如圖二所示，一個寄生雙載子電晶體在基質201 内部的基極寬度比在基質表面小。在這情形，靜電或類似 的遽增電流流經基質201的内部，因此遽增電流導致的熱 被散發到基質201内。因而獲得一個大的抗崩溃量。 另外，因為閘極電極209被設置一個類似用在5V的 本紙張尺度通用中國國家標準（CNS ) A4規格（210 X 297公釐> -12 - (請先閱讀背面之注意事項再填寫本頁) U3 、ys

T 301791 at B7 五、發明説明（10) ' ~~~~ MOS電晶體的邊緣結構，電晶體内最大的電場是在電極 209的邊緣。因此，如圖三所示，遽增電流是沿著閘極的 寬邊方向240發散。這使得抗崩溃量隨閘極的寬度而定。 習知的高電壓MOS電晶體，其結構如圖五E所示， 包含偏置層106 ^如此可防止此種M〇s電晶體有一個用 在5V的MOS電晶體之閘極電極的邊緣結構，在下面將特 別討論。 即使以圖五A至五E程序製作的一個高電壓M〇s電 晶體，若在閘極氧化層108形成之前，從偏置層106移掉 氧化膜107，也會造成用在5V的MOS電晶體之閘極電極 的邊緣結構。然而此非合宜，因為介於場緩層，即閘極電 極109的邊緣120之下的偏置層106，和邊緣12〇之間的 間距會被縮短，導致電極109的電位改變層1〇6内的電位 。明確地說，一個高電壓區可能形成在場緩層106内，而 圖五E顯示在層1〇6内會形成一個空乏層。但是，圖五£ 顯示的場緩層106比所揭示的實施例之緩層或N型井203 為小，此限制相關的空乏層的延伸。 經濟部中央標準局貝工消費合作社印裝 參— {請先閱讀背面之注意事項再填寫本頁) 線 假設崩潰（主崩溃，即連鎖崩溃或今納崩潰）發生在 一個低於界面崩潰電壓的電壓，此係如圖五E所示，當氧 化膜107存在時’由於一個密集的電場，場緩層106所具 有的電壓。偏置閘極MOS電晶體的操作電壓因為以場緩 層的PN界面的崩潰電壓為依據而不能被確定◊因而，速 增電流只局部地流經基質1〇1的表面。結果，基質1〇1的 溫度局部且全然上升，而導致pN界面熔化（次崩溃，即 本紙張财關家縣（CNS ) A规格（21GX297公釐) " '~~ -13- 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明（11 ) 半導體元件的崩潰）^ 對照之下，如圖一 E所示實施例之場緩層203既寬且 深。因此，在場緩層203内存有一個區域，讓一個空乏層 作充分的延伸。基於此’甚至主崩潰發生在一個低於場緩 層203的界面崩溃電壓的電壓時，空乏層在主崩潰之前已 作充分的延伸’而能確定操作電壓，並且讓遽增電流在基 質201内寬廣的區域流動。這樣防止PN界面的熔化，並 因此保護半導艘元件免於崩潰。以此方式’囷示的實施例 可達到一個大的抗崩潰量。 就單一半導體元件的面積而言，此實施例比圖五E所 示之習知元件為大。然而，從整個1C (積體電路）的觀點 ’此實施例的面積比習知的元件小，因為其不需要一個防 止崩潰的保護裝置》 \/圖四係比較上述實施例和習知的高電壓MOS電晶體 兩者的抗崩潰量。在圖四，橫座標和縱座標分別標示閘極 寬度（以m)和加到源極和汲極之間的電壓（v)。一條 實曲線和一條虛點曲線分別代表實施例和習知電晶體。如 圖五所示，在抗崩溃量上，實施例遠比習知電晶體為大。 此外，如上所述，此實施例能夠縮減晶片面積。另外，如 圖十三所示，假設上述的任何實施例的一個高電壓M〇s 電晶體250和一個一般的CMOS控制電路260被同時製作 在單一的晶片上；控制電路260包含一個PMOS 261和一 個NMOS 262。接著構成電晶體250場緩層的N型井203 能被運用形成PMOS 261。若把圖十三所示的控制電路和 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -14 - ---------^------tT------0 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消费合作社印製 A7 B7 五、發明説明（12 ) 圖五E所示的習知高電壓MOS電晶體同時製作在單一的 晶片上，則必須經由另外的程序來製作偏置層106。 發明的一個變化實施例係參照圖八A至八C加以說 明。首先如圖八A所示，P型矽基質201被加熱氧化，以 在其表面形成一層厚約500nm的氧化膜202。然後以微影 術蝕刻法把部份的氧化膜202移掉。P (磷）在一個ιΕ13 離子/cm2的劑量以離子佈植法從殘存的氧化膜或罩蓋202 上面植入基質201内。接著，在溫度1，〇〇〇。〇：下，把基質 201熱處理約30分鐘。結果在基質201上面形成N型埋層 221。 如圖八B所示’圖九A步驟内所形成的氧化膜202以 蚀刻法移掉。然後，一層大致和基質201相同電阻係數的 P型磊晶層222被生長到一個約3 y m的厚度。含磊晶層 222的基質201被熱處理，以形成N型井203。接下來是 依照先前所述之圖一 C至一 E的步驟。 如上所述，在此實施例中’高電壓MOS電晶體的N 型井203是由N型埋層221之擴散所形成《這樣不須控制 一個P型井的濃度，而允許一個寄生雙載子電晶體的窄小 之基極寬度被形成在N型井203的深層區内》 另外，就窄小之基極寬度的區域而言，此實施例比前 個實施例有一個較大的射極對基極濃度比值，進一步改善 抗崩潰量。此係因為前個實施例植入B (硼），並且將之 擴散入N型井203的上半部。明確的說，在前個實施例之 N型井203的上半部内N型雜質濃度比在此實施例内低， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐 -15- ---------裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準爲負工消费合作社印装 A7 B7 五、發明説明（l3) 其並不影響B的植入或在該處的擴散。 更甚者，就實際產品而言，前個實施例受限於P型井 的濃度’此與在P型井上形成的其它電晶體有關。對照之 下’這個實施例允許P型磊晶層222以任意的濃度被設置 。因此，此實施例可以被應用到一個廣泛範圍的產品。 明確的說，即在前個實施例内，場緩層203是以在p 型井204和N型井203之間的濃度平衡（加入反制劑量） 為基礎。因此’ P型井204和N型井203的可允許濃度範 圍彼此相互限制。此外，P型井204的濃度常受限於其他 被製作在P型井上的電晶體的性能（包括崩溃電壓）。結 果’ N型井203的濃度和整個電晶體的性能因而受到限制 。因此’以圖一A至一E的步驟製作出電晶體的性能是由 其它被形成在P型井204上的電晶體的性能決定》換言之 ’這個電晶體的性能決定其它被形成在P型井204上的電 晶體的性能。 在此實施例’場緩層是經由磊晶層222形成。此允許 各自獨立選用P型磊晶層222的濃度和N型井203的濃度 。因此，被形成在P型磊晶層222上的電晶體的性能不會 影響N型井203的濃度，即電晶體的性能如圖八所示。因 此’以圖八A至八C的步驟製作的電晶體能和其它的電晶 體結合，而各有其特別的性能。 本發明之另一變化實施例係參照囷九A至九C說明。 首先如圖九A所示，p型矽基質201被加熱氧化，以在其 表面形成—層厚約5〇〇nm的氧化膜202。然後，以微影術 ---------裝— (請先閱讀背面之注意事項再填寫本頁) -訂 線

經濟部中央橾準局貝工消費合作社印製 A7 ___B7___ 五、發明説明（14 ) 蝕刻法移掉部份的氧化膜202。P (磷）在一個1E13離 子/cm2的劑量以離子佈植法及運用殘存的氧化膜202作為 罩蓋植入基質201内。接著，在溫度l，200 °C下，熱處理 基質201約3小時。結果在基質201内形成N型井203。 如圖九B所示，氧化膜202被移掉之後，P (磷）以 高能量離子佈植法被植入基質201内深2至3 A m的區域 。這個離子佈植是加入一個希望的劑量，以達成必要的劑 量反制。然後，基質201在溫度1，200 °C下，被熱處理約3 小時，以形成一層P—型層或第一導電型的第三擴散層231 。接下來也是依照如圖一 C至一 E所示的一系列步驟。 在運用上述程序製作的高電壓MOS電晶體内，以高 能量離子佈植法形成的P-型層231增加了位在N型井203 深層區的寄生雙載子電晶體的電流放大常數。因此，抗崩 潰量能被增強，而不用變化基質201的表面濃度。此實施 例也達成如圖八A至八C所示實施例的優點，但製作成本 較低。 總之，本發明揭示一種高電壓MOS電晶體及其製造 方法’其具有多個無可超越的優點如下所列。 (1 )實現高崩潰電壓的一個場緩層，是由N型井或 以P型井加入反制劑量的第一擴散層形成，如圖一 E所示 。在此情形，一個寄生雙載子電晶體的基極在基質内的寬 度比在基質表面者小，如圖二所示，因而靜電或類似的遽 増電流從基質内部寬廣的界面流過。因此由遽增電流導致 的熱被散發到基質内。這有效地增大電晶體的抗崩溃量。 本紙張尺度逍用中國國家標準（^^5>/\4規格（210父297公藶） -17- ---------种衣------?τ------0 (請先聞讀背面之注意事項再填寫本頁) A 7 B7 經濟部中央標準局系工消费合作社印製 五、發明説明（15 ) (2)在圖九c中的MOS電晶體，在其深層區包含 一個第一導電型的P—型層。此P—型層接觸第一擴散層， 並具有比基質低的濃度。這增加了位在N型井深層區的寄 生雙載子電晶體的電流放大常數β (3 )以圖一 Α至一 Ε之方法製作的MOS電晶體允 許靜電或遽增電流從基質内部寬廣的界面流過。結果，由 遽增電流導致的熱被散發到基質内。這提供電晶體一個大 的抗崩潰量。此外，第一擴散層的邊緣恰好被安置在一個 閘極電極下面，間隔一薄層的氧化膜，即閘極電極和一般 用在5V的MOS電晶體有一個類似的邊緣構造。因此，在 電晶體内最大的電場存在閘極電極的邊緣。結果，遽增電 流如圖三所示，沿著閘極的寬邊方向發散。這使得抗崩溃 量视閘極的寬度而定。 如圖四所示，這型電晶體在抗崩潰量遠比習知的偏置 閘極MOS電晶體大。這樣，結合電晶體不需一個保護電 路的事實，可以縮減晶片的面積。場缓層是由製作一般用 在5V的MOS電晶體的N型井造成，如此可減少罩蓋步 驟的次數。 (4 )在以圖八A至八C之方法製作的MOS電晶體 内，N型井由N型埋層之擴散形成。在此情況，不須作如 在圖一 A至一 E的電晶禮對P型井所實施濃度的控制。因 此，寄生雙載子電晶體的窄小之基極寬度能立即在N型井 的深層區形成。在這型電晶體能獲得的抗崩潰量甚至比囷 一 A至一 E所示之電晶體者大。這是因為在形成窄小之基 ---------^-- (請先閲讀背面之注意事項再填寫本頁) 、-* 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） -18 - 經濟部中央標準局貝工消费合作杜印製 A7 ____ 87 _ 五、發明説明（16 ) 極寬度的區域内，射極和基極之間的濃度差異比在圖一 A 至-E的電晶體内大，而增大電流放大常數。 明確地說，如習知的技術，射極對基極濃度比值是和 電流放大因素hFE成比率關係。當電流放大因素增大時， 即電流導通更容易時，更大的遽增電流形成窄小之基極寬 度的區域流過’即容易發生熱擴散的位置ώ這樣有效地增 大抗崩潰量。 (5 )以圖九Α至九C之方法製作的MOS電晶體有 一層運用高能量離子佈植術形成的P-型層。這p-型層增 加位在N型井深層區的寄生雙載子電晶體的電流放大常數 ’因此增大抗崩潰量。這型電晶體的成本因此比圖八A至 八C的電晶體低。明確地說，完成圖九a至九c的製法比 囷八A至八C的製法需時較短，後者是把被引進到基質表 面的雜質加熱處理以改變基質表面的濃度，或囷八A至八 C的製法是以費時的磊晶生長方式變化其濃度。 雖然已經參照特別的圖示實施例構造解說本發明，本 發明並不受限於這些實施例。可以預見熟悉該項技術者能 在不脫離本發明範圍和精神的情況下，更改或變化這些實 施例。例如，圖一 A至一 E所示之實施例製成一個N通道 的高電壓MOS電晶體，經由替代N和P型擴散層，可被 變換成一個P通道的高電壓MOS電晶體。雖然每個實施 例的展示和說明是假設一個用在5V的MOS電晶體和高電 壓MOS電晶體同時形成，但不表示場緩層及加入反制劑 量層必須以井來實施。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） I I 裝 I I 訂 I I I I 線 (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

1. 301791 A8 B8 C8 D8 經濟部中央橾準局貞工消費合作社印裝 A、申請專利範圍 1. 一種高電壓MOS電晶體，包含： 一個第一導電型的半導體基質； 一雙第二導電型的第一擴散層，係形成在上述半導體基 質上； 一雙第二導電型的第二擴散層，係分別形成在上述之一 雙第一擴散層内，且其濃度比上述之一雙第一擴散層的 濃度兩；及 一個閘極區，係設在上述之一雙第一擴散層之間而彼此 相向排列，並且包含一個閘極氧化膜和一個閘極電極； 其中’介於上述之一雙第一擴散層之間的間距，在上述 半導體基質深層區内者比在上述半導體基質表面者 小。 2. —種高電壓MOS電晶體，包含： 一個第一導電型的半導體基質； 一雙第二導電型的第一擴散層，係形成在上述半導體基 質上面； 雙第一導電型的第一擴散層’係分別被形成在上述之 一雙第一擴散層内，且其濃度比上述之一雙第一擴散層 的濃度高； 一個閘極區，係設在上述之一雙第一擴散層之間而彼此 相向排列’並且包含一個閘極氧化膜和一個閘極電極； 及 一層第一導電型的第三擴散層，係形成在上述半導體基 質深層區内，且接觸上述之一雙第一擴散層，及其濃度 (請先閲讀背面之注意事項再填寫本页) - Γ K 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） -20 - 比上述半導體基質的濃度低β 3. -種高電壓MOS電晶體之製造核，包含下列步驟： 在第-導電型的半導體基質上形成一雙第二導電型的 第一擴散層； 田另外擴散上述之-雙第一擴散層時，在上述之一雙第 擴散層之上擴散-種第—導電型的雜質到上述的半 導體基質的整個表面上，其濃度比上述之—雙第一擴散 層的濃度低； 在園繞上述之-雙第-擴散層的場區内形成一層氧化 膜； 跨越上述之一雙第一擴散層形成一個閘極電極； 分別在上述之一雙第一擴散層内形成一雙第二導電型 且具有高濃度的第二擴散層；及 形成一個中間絕緣層，接著製作一條接線以建立導電觸 接。 4. 一種高電壓MOS電晶體之製造方法，包含下列步驟： 在第一導電型的半導體基質上形成一雙第二導電型的 擴散層； 在上述半導體基質的整個表面上形成一層第一導電型 的磊晶層，然後擴散上述之一雙第一擴散層； 在圍繞上述之一雙第一擴散層的場區内形成一層氧化 膜； 跨越上述之一雙第一擴散層形成一個閘極電極； 各別在上述之一雙第一擴散層内形成一雙第二導電型 A8 B8 C8 D8

   申請專利範圍 5. 經濟部中央標準局®c工消費合作社印製 且具有高濃度的第二擴散層；及 ^成-個中_緣層’接著製作—條接線以建立導電觸 -種高^MOS電晶體之製妨法，包含下列 在第-導料解物料上軸―衫 第-擴散層； Μ至的 在上述半導體基質深層區_成-個第二導電型且具 有預選雜質濃度的雜質區，涵蓋整個上述深層區上^ 雜質區係接觸上述之一雙第一擴散層； k 進一步擴散上述之一雙第一擴散層，並且在上述半導體 基質深層區内形成-層第―導電型的第三擴散層上述 第三擴散層的濃度比上述半導體基質的濃度低，並且接 觸上述第一擴散層； 在圍繞上述之一雙第一擴散層的場區内形成一層氧化 膜； 各別在上述之一雙第一擴散層内形成一雙第二導電型 且具有高濃度的第二擴散層；及 形成一個中間絕緣層，接著製作一條接線以建立導電觸 接。 ---------1------1T------線 (請先閲讀背面之注f項再填寫本頁) 本紙張咖中國國家縣(⑽刚臉