JPH0263155A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0263155A JPH0263155A JP63214303A JP21430388A JPH0263155A JP H0263155 A JPH0263155 A JP H0263155A JP 63214303 A JP63214303 A JP 63214303A JP 21430388 A JP21430388 A JP 21430388A JP H0263155 A JPH0263155 A JP H0263155A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- transistor
- concentration
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052796 boron Inorganic materials 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 229910052787 antimony Inorganic materials 0.000 abstract description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路袋Ｗ（以下、ＩＣという）に
関し、特に、低耐圧部と高耐圧部の混在する、Ｉｃにつ
いて、低耐圧部の横形ＰＮＰ ）ランジスタの電流増幅
率の向上と縦形寄生の低下に関するものである。
関し、特に、低耐圧部と高耐圧部の混在する、Ｉｃにつ
いて、低耐圧部の横形ＰＮＰ ）ランジスタの電流増幅
率の向上と縦形寄生の低下に関するものである。
第３図ｆａｔ〜（ｅｌは従来の低耐圧部、高耐圧部の混
在する、ＩＣの製造フローを示す断面図である。
在する、ＩＣの製造フローを示す断面図である。
まず、第３図（ａｌに示すごとくＰ形半Ｒ仮基板（１）
にアンチモンを拡散することによって高濃度ｎ形埋込層
（２）を、また素子間分離を容易にするためにボロンを
拡散して高濃度Ｐ形埋込層（３）を形成する。
にアンチモンを拡散することによって高濃度ｎ形埋込層
（２）を、また素子間分離を容易にするためにボロンを
拡散して高濃度Ｐ形埋込層（３）を形成する。
次に第３図ｆｂｌに示すごとくその上に高比抵抗ｎ形エ
ピタキシャル層（４）を成長させる０次いで第３図ｔｃ
＋に示すごと（、同一チップ上の素子間を分離するため
にボロンを拡散してＰ形分離領域（５）を形成し、素子
の直列抵抗を下げるためにリンの拡散によりｎ形コレク
タウオール領域（６）を形成する。
ピタキシャル層（４）を成長させる０次いで第３図ｔｃ
＋に示すごと（、同一チップ上の素子間を分離するため
にボロンを拡散してＰ形分離領域（５）を形成し、素子
の直列抵抗を下げるためにリンの拡散によりｎ形コレク
タウオール領域（６）を形成する。
次いで、第３図（ｄ＋に示すごとくボロンを注入するこ
とにより、ＮＰＮ ）ランジスタ・ベース領域（８）、
横形ＰＮＰ）ランジスタ・エミッタ領域（８，１）横形
ＰＮＰ ）ランジスタ・コレクタ領域（８，２）を形成
し、リンを拡散することによりＮＰＮ ）ランジスタ・
エミッタ領域（９）、横形ｐＮＰトランジスタ・ベース
コンタクト（９，１）を形成する。更に、第３図（８１
に示すごとく、酸化膜α・に電極取り出し用の穴を開け
た後にアルミニウム配線００を行い完成する。
とにより、ＮＰＮ ）ランジスタ・ベース領域（８）、
横形ＰＮＰ）ランジスタ・エミッタ領域（８，１）横形
ＰＮＰ ）ランジスタ・コレクタ領域（８，２）を形成
し、リンを拡散することによりＮＰＮ ）ランジスタ・
エミッタ領域（９）、横形ｐＮＰトランジスタ・ベース
コンタクト（９，１）を形成する。更に、第３図（８１
に示すごとく、酸化膜α・に電極取り出し用の穴を開け
た後にアルミニウム配線００を行い完成する。
かかる従来の低耐圧部と高耐圧部の混在するＩＣにおい
ては、高耐圧部の耐圧を確保するためにエピタキシャル
・ウェハは高比抵抗かつ厚いエピタキシャル層厚が必要
である。したがって、同一チップ内に混在する低耐圧部
、特に横形ＰＮＰ トランジスタの電流増幅率（ｈＦＥ
）は、エピタキシャル層すなわちベース領域が厚いため
にエミッタ領域に注入されたホールのベース領域での少
数キャリア濃度は通常の低耐圧ＩＣに比グ格段に高くな
りその結果ベース電流が増加する。したがって、横形Ｐ
ＮＰ ｌ−ランジスタのｈｌ’Ｅは低耐圧ＩＣに比べ低
下してしまう。更に横形ＰＮＰ ）ランジスタの基板を
コレクタとする寄生縦形ＰＮＰ ）ランジスタについて
は、エピタキシャル層すなわち横形ＰＮＰ ）ランジス
タ・ベース層が高比抵抗であるためにｎ形高濃度埋込み
層が基板との間に存在しない分離に近い領域ではベース
層内で再結合されなかったホールは、ｎ形高濃度理込み
層が存在しないために基板へ抜けてしまい寄生電流が増
加するという欠点があった。
ては、高耐圧部の耐圧を確保するためにエピタキシャル
・ウェハは高比抵抗かつ厚いエピタキシャル層厚が必要
である。したがって、同一チップ内に混在する低耐圧部
、特に横形ＰＮＰ トランジスタの電流増幅率（ｈＦＥ
）は、エピタキシャル層すなわちベース領域が厚いため
にエミッタ領域に注入されたホールのベース領域での少
数キャリア濃度は通常の低耐圧ＩＣに比グ格段に高くな
りその結果ベース電流が増加する。したがって、横形Ｐ
ＮＰ ｌ−ランジスタのｈｌ’Ｅは低耐圧ＩＣに比べ低
下してしまう。更に横形ＰＮＰ ）ランジスタの基板を
コレクタとする寄生縦形ＰＮＰ ）ランジスタについて
は、エピタキシャル層すなわち横形ＰＮＰ ）ランジス
タ・ベース層が高比抵抗であるためにｎ形高濃度埋込み
層が基板との間に存在しない分離に近い領域ではベース
層内で再結合されなかったホールは、ｎ形高濃度理込み
層が存在しないために基板へ抜けてしまい寄生電流が増
加するという欠点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので高耐圧部と低耐圧部の混在するＩＣで高耐圧
部の特性の維持はもちろんチップ内の低耐圧横形ＰＮＰ
）ランジスクについては電流増幅率を通常の低耐圧Ｉ
Ｃの横形ＰＮＰ ）ランジスタ程度に増加し、またこの
横形ＰＮＰ ）ランジスタに付随する寄生縦形ＰＮＰ
）ランジスタの寄生電流を通常の低耐圧ＩＣの寄生縦形
ＰＮＰ トランジスタ程度に低下した低耐圧横形ＰＮＰ
）ランジスタが得られる。したがって、低耐圧ＩＣの
横形ＰＮＰ ｌ−ランジスタと同等の性能を持つ横形Ｐ
ＮＰ Ｉ−ランジスタを高耐圧ＩＣに組み込め、低耐圧
部において、通常のＩＣと変わらぬ性能を持った低耐圧
、高耐圧の混在する半導体チップを得ることを目的とす
る。
れたもので高耐圧部と低耐圧部の混在するＩＣで高耐圧
部の特性の維持はもちろんチップ内の低耐圧横形ＰＮＰ
）ランジスクについては電流増幅率を通常の低耐圧Ｉ
Ｃの横形ＰＮＰ ）ランジスタ程度に増加し、またこの
横形ＰＮＰ ）ランジスタに付随する寄生縦形ＰＮＰ
）ランジスタの寄生電流を通常の低耐圧ＩＣの寄生縦形
ＰＮＰ トランジスタ程度に低下した低耐圧横形ＰＮＰ
）ランジスタが得られる。したがって、低耐圧ＩＣの
横形ＰＮＰ ｌ−ランジスタと同等の性能を持つ横形Ｐ
ＮＰ Ｉ−ランジスタを高耐圧ＩＣに組み込め、低耐圧
部において、通常のＩＣと変わらぬ性能を持った低耐圧
、高耐圧の混在する半導体チップを得ることを目的とす
る。
この発明の係るＩＣは低耐圧横形ＰＮＰ トランジスタ
においてエミッタ領域、コレクタ領域と高濃度ｎ形埋め
込み層間のエピタキシャル層間に高濃度ｎ影領域を形成
したものである。
においてエミッタ領域、コレクタ領域と高濃度ｎ形埋め
込み層間のエピタキシャル層間に高濃度ｎ影領域を形成
したものである。
高耐圧ＩＣ内の低耐圧横形ＰＮＰ ｌ−ランジスタの電
流増幅率は通常の決定要因の他にそのエピタキシャル層
厚とエピタキシャル層の比抵抗に大きく依存する。また
、横形ＰＮＰ ）ランジスタに付随する寄生縦形ＰＮＰ
トランジスタについても同様である。エピタキシャル層
の厚さはそのエピタキシャル層内に存在する少数キャリ
ア密度を決定しエピタキシャル層の比抵抗は少数キャリ
アの再結合の確率を決定するので寄生電流に大きな影響
を与える。すなわらエピタキシャル層厚が薄く、比抵抗
が低ければ横形ＰＮＰ トランジスタのｈＦＥも高く寄
生も小さいものが得られる。
流増幅率は通常の決定要因の他にそのエピタキシャル層
厚とエピタキシャル層の比抵抗に大きく依存する。また
、横形ＰＮＰ ）ランジスタに付随する寄生縦形ＰＮＰ
トランジスタについても同様である。エピタキシャル層
の厚さはそのエピタキシャル層内に存在する少数キャリ
ア密度を決定しエピタキシャル層の比抵抗は少数キャリ
アの再結合の確率を決定するので寄生電流に大きな影響
を与える。すなわらエピタキシャル層厚が薄く、比抵抗
が低ければ横形ＰＮＰ トランジスタのｈＦＥも高く寄
生も小さいものが得られる。
すなわち、この発明においては横形ＰＮＰ トランジス
タのエミッタ、コレクタ直下で高濃度ｎ形埋込層との間
のエピタキシャル層内に高濃度ｎ形埋込層を形成するこ
とでこの領域においては通常の低耐圧ＩＣ内の横形ＰＮ
Ｐ ）ランジスタと同様の薄いエピタキシャル層を有す
ることになる。したがって、エピタキシャル層内高濃度
ｎ形埋込層により基板へ抜けるホールはほとんど再結合
し寄生電流は減少する。
タのエミッタ、コレクタ直下で高濃度ｎ形埋込層との間
のエピタキシャル層内に高濃度ｎ形埋込層を形成するこ
とでこの領域においては通常の低耐圧ＩＣ内の横形ＰＮ
Ｐ ）ランジスタと同様の薄いエピタキシャル層を有す
ることになる。したがって、エピタキシャル層内高濃度
ｎ形埋込層により基板へ抜けるホールはほとんど再結合
し寄生電流は減少する。
また、実質のベース層厚の減少による少数キャリア濃度
の減少と仁のエピタキシャル層内高濃度ｎ形埋込層によ
るベース層内の濃度勾配による拡散電流を打ち消すよう
な電界により、ホールはコレクタ領域内に引き寄せられ
、通常ベースｔａとなる電流をコレクタ電流と置き換え
られる。したがって、低耐圧ＩＣ内の横形ＰＮＰ トラ
ンジスタと同様の特性の横形ＰＮＰ ）ランジスタを得
ることができる。
の減少と仁のエピタキシャル層内高濃度ｎ形埋込層によ
るベース層内の濃度勾配による拡散電流を打ち消すよう
な電界により、ホールはコレクタ領域内に引き寄せられ
、通常ベースｔａとなる電流をコレクタ電流と置き換え
られる。したがって、低耐圧ＩＣ内の横形ＰＮＰ トラ
ンジスタと同様の特性の横形ＰＮＰ ）ランジスタを得
ることができる。
この発明の一実施例について、図にしたがって説明する
。第１図はこの発明の一実施例によるｌＣの構造を示す
断面図、第２図ｔａ＋〜（ｆｌは第１図に示すＩＣの製
造フローにしたがって示した断面図である０図において
、（１）〜０υは第３図の従来例に示したものと同等で
ある。
。第１図はこの発明の一実施例によるｌＣの構造を示す
断面図、第２図ｔａ＋〜（ｆｌは第１図に示すＩＣの製
造フローにしたがって示した断面図である０図において
、（１）〜０υは第３図の従来例に示したものと同等で
ある。
次に製造工程について説明する。
まず、第２図（８）に示すごとく、Ｐ形半導体基板（１
）上にアンチモンを拡散することによって高濃度ｎ形埋
込層（２）を、また素子間分離を容易にするためにボロ
ンを拡散して高濃度Ｐ形埋込層（３）を形成する０次に
、第２図山）に示すごとく、その上に高比抵抗ｎ形エピ
タキシャル層（４）を成長させる１次いで、第２図ｉｃ
＋に示すごとくアンチモンの高エネルギーイオン注入に
より所定の位置にエピタキシャル層内高濃度ｎ形埋込層
（７）を形成する。
）上にアンチモンを拡散することによって高濃度ｎ形埋
込層（２）を、また素子間分離を容易にするためにボロ
ンを拡散して高濃度Ｐ形埋込層（３）を形成する０次に
、第２図山）に示すごとく、その上に高比抵抗ｎ形エピ
タキシャル層（４）を成長させる１次いで、第２図ｉｃ
＋に示すごとくアンチモンの高エネルギーイオン注入に
より所定の位置にエピタキシャル層内高濃度ｎ形埋込層
（７）を形成する。
次に、第２図ｆｄ）に示すごとく同一チップ上の素子間
を分離するためにボロンを拡散してＰ形分離領域（５）
を形成し、素子の直列抵抗を下げるためにリンの拡散に
よりｎ形コレクタウオール領域（６）を形成する。次い
で、第２図＋ｅｌに示すごとくボロンを注入することに
よりＮＰＮ ）ランジスタ・へ−大領域（８）、横形Ｐ
ＮＰ ）ランジスタ・エミッタ領域（８，１） 、横形
ＰＮＰ ）う／ジスタ・コレクタ領域（８，２）を形成
し、リスを拡散することによりＮＰＮ）ランジスタ・エ
ミッタ領域（９）、横形ＰＮＰトランジスタ・ベースコ
ンタクト（９，１）を形成する。更に、第２図（ｆ）に
示すごとく酸化膜Ｑｌに電極取り出し用の穴を開けた後
にアルミニウム配線ａυを行い完成する。
を分離するためにボロンを拡散してＰ形分離領域（５）
を形成し、素子の直列抵抗を下げるためにリンの拡散に
よりｎ形コレクタウオール領域（６）を形成する。次い
で、第２図＋ｅｌに示すごとくボロンを注入することに
よりＮＰＮ ）ランジスタ・へ−大領域（８）、横形Ｐ
ＮＰ ）ランジスタ・エミッタ領域（８，１） 、横形
ＰＮＰ ）う／ジスタ・コレクタ領域（８，２）を形成
し、リスを拡散することによりＮＰＮ）ランジスタ・エ
ミッタ領域（９）、横形ＰＮＰトランジスタ・ベースコ
ンタクト（９，１）を形成する。更に、第２図（ｆ）に
示すごとく酸化膜Ｑｌに電極取り出し用の穴を開けた後
にアルミニウム配線ａυを行い完成する。
上記実施例においては、低耐圧部と高耐圧部の混在する
バイポーラＩＣについて述べたが、当然高耐圧部に他の
高耐圧素子、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇ
ａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）やＭ
Ｏ３ＦＥＴ１また、低耐圧部にＪ−Ｆ、ＥＴやＣ−ＭＯ
Ｓ トランジスタなどの素子が含まれても同等の効果が
得られる。
バイポーラＩＣについて述べたが、当然高耐圧部に他の
高耐圧素子、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇ
ａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）やＭ
Ｏ３ＦＥＴ１また、低耐圧部にＪ−Ｆ、ＥＴやＣ−ＭＯ
Ｓ トランジスタなどの素子が含まれても同等の効果が
得られる。
以上、説明したようにこの発明によれば、高耐圧部と低
耐圧の混在するＩＣにおいて、高耐圧部の特性の維持は
もちろん、低耐圧横形ＰＮＰ ）ランジスタの電流増幅
率、寄生電流を通常の低耐圧ＩＣ並にすることができる
。それにより、低耐圧部のみのＩＣの特性と同等の低耐
圧横形ＰＮＰ ）ランジスタの特性を高耐圧部と低耐圧
の混在するＩＣについても確保できる。
耐圧の混在するＩＣにおいて、高耐圧部の特性の維持は
もちろん、低耐圧横形ＰＮＰ ）ランジスタの電流増幅
率、寄生電流を通常の低耐圧ＩＣ並にすることができる
。それにより、低耐圧部のみのＩＣの特性と同等の低耐
圧横形ＰＮＰ ）ランジスタの特性を高耐圧部と低耐圧
の混在するＩＣについても確保できる。
第１図はこの発明の一実施例によるＩＣの構造を示す断
面図、第２図（ａｌ〜（ｆｌは第１図に示すＩＣの製造
フローに従って示した断面図、第３図（ａ）〜ｔｅｌは
従来のＩＣの製造フローに従って示した断面図である。 図中、（１１はＰ形半導体基板、（２）は高濃度ｎ形埋
込層、（３）は高濃度Ｐ形埋込層、（４）は高比抵抗ｎ
形エピタキシャル層、（５）はＰ形分離領域、（６）は
ｎ形コレクタウオール領域、（７）はエピタキシャル層
内高濃度ｎ形埋め込み層、（８）はＮＰＮトランジスタ
・ベース領域、（８，ＩＬは横形ＰＮＰ ）ランジスタ
・エミッタ領域、（８，２） は横形ＰＮＰ トラン
ジスタ・コレクタ領域、（９）はＮＰＮ ）ランジスタ
・エミッタ領域、（９，ｌχは横形ＰＮＰ ）ランジス
タ・ペースコンタク） ６１域、Ｑｌは酸化膜、０υは
アルミニウム配線である。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄第１図 第２図 第２図 （ａ） （ｂ） （Ｃ） 第３′図 （及） （ｂ） ＜１） 第３図 （ｅ） ５、 補正の対象 明細書の発明の詳細な説明のｗ、および図面。 ６ ？ｉｉ正の内容 （１）明細書の第３頁第１８行から第１９行に「少数キ
ャリア濃度」とあるのを「単位面積当りの少数キャリヤ
の総電荷量」に訂正する。 （２）明細書の第４頁第１行から第２行に「低耐圧ＩＣ
に比べ」とあるの全「低耐圧ＩＣの横型ＰＮＰトランジ
スタのｈＦＦＪに比べ」に訂正する。 （５）明細書の第５頁第１８行に「少数キャリア密度と
あるの全「単位面積当りの少数キャリヤの総電荷量」に
訂正する。 （６）明細書の第６頁第１３行から第１４行に「少数キ
ャリア濃度」とあるのを「単位面積当りの少数キャリヤ
の総イ荷ｔＪに訂正する。 （７）図面中筒１図を別紙のとおり訂正する。 イ （８）図面中筒２図（ｅ） （Ｆ５を別紙のとおり訂正
する。 （９）図面中筒３図（ｄ） （＠）を別紙のとおり訂正
する。 ７、 添付書類の目録 （１）訂正図面（第１図、第２図（ｅ） （ｒ）、第３
図（ｄ） （、）！。事件の表示 特願昭 ３、補正をする者 代表者 ４、代 （連絡先０３（２１３） ３４２１持許部）ゅン′ 第１図 第２図 第３ｒＭ （ｄ） （ｅ）
面図、第２図（ａｌ〜（ｆｌは第１図に示すＩＣの製造
フローに従って示した断面図、第３図（ａ）〜ｔｅｌは
従来のＩＣの製造フローに従って示した断面図である。 図中、（１１はＰ形半導体基板、（２）は高濃度ｎ形埋
込層、（３）は高濃度Ｐ形埋込層、（４）は高比抵抗ｎ
形エピタキシャル層、（５）はＰ形分離領域、（６）は
ｎ形コレクタウオール領域、（７）はエピタキシャル層
内高濃度ｎ形埋め込み層、（８）はＮＰＮトランジスタ
・ベース領域、（８，ＩＬは横形ＰＮＰ ）ランジスタ
・エミッタ領域、（８，２） は横形ＰＮＰ トラン
ジスタ・コレクタ領域、（９）はＮＰＮ ）ランジスタ
・エミッタ領域、（９，ｌχは横形ＰＮＰ ）ランジス
タ・ペースコンタク） ６１域、Ｑｌは酸化膜、０υは
アルミニウム配線である。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄第１図 第２図 第２図 （ａ） （ｂ） （Ｃ） 第３′図 （及） （ｂ） ＜１） 第３図 （ｅ） ５、 補正の対象 明細書の発明の詳細な説明のｗ、および図面。 ６ ？ｉｉ正の内容 （１）明細書の第３頁第１８行から第１９行に「少数キ
ャリア濃度」とあるのを「単位面積当りの少数キャリヤ
の総電荷量」に訂正する。 （２）明細書の第４頁第１行から第２行に「低耐圧ＩＣ
に比べ」とあるの全「低耐圧ＩＣの横型ＰＮＰトランジ
スタのｈＦＦＪに比べ」に訂正する。 （５）明細書の第５頁第１８行に「少数キャリア密度と
あるの全「単位面積当りの少数キャリヤの総電荷量」に
訂正する。 （６）明細書の第６頁第１３行から第１４行に「少数キ
ャリア濃度」とあるのを「単位面積当りの少数キャリヤ
の総イ荷ｔＪに訂正する。 （７）図面中筒１図を別紙のとおり訂正する。 イ （８）図面中筒２図（ｅ） （Ｆ５を別紙のとおり訂正
する。 （９）図面中筒３図（ｄ） （＠）を別紙のとおり訂正
する。 ７、 添付書類の目録 （１）訂正図面（第１図、第２図（ｅ） （ｒ）、第３
図（ｄ） （、）！。事件の表示 特願昭 ３、補正をする者 代表者 ４、代 （連絡先０３（２１３） ３４２１持許部）ゅン′ 第１図 第２図 第３ｒＭ （ｄ） （ｅ）
Claims (1)
- 【特許請求の範囲】 第１導電形を有する半導体基板、上記半導体基板の所定
の部分に形成された高不純物濃度の第２導電形を有する
第１の半導体領域、 上記半導体基板、第１の半導体領域を埋め込むごとく形
成された第２導電形を有する第２の半導体領域、 上記第２の半導体領域の所定の部分に形成された第１の
導電形を持つ第３の半導体領域、上記第３の半導体領域
を囲むようにして、第３の半導体領域と重ならず形成さ
れた第４の半導体領域、第２の半導体領域中で、第３の
半導体領域、第４の半導体領域の直下、第１の半導体領
域の直上に形成された高不純物濃度の第２導電形を有す
る第５の半導体領域を有することを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214303A JPH0263155A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214303A JPH0263155A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263155A true JPH0263155A (ja) | 1990-03-02 |
Family
ID=16653502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214303A Pending JPH0263155A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001075974A1 (en) * | 2000-03-30 | 2001-10-11 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same |
| WO2002031883A2 (en) * | 2000-10-08 | 2002-04-18 | Koninklijke Philips Electronics N.V. | Protection diode for improved ruggedness of a radio frequency power transistor and self-defining method to manufacture such protection diode |
-
1988
- 1988-08-29 JP JP63214303A patent/JPH0263155A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001075974A1 (en) * | 2000-03-30 | 2001-10-11 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same |
| WO2002031883A2 (en) * | 2000-10-08 | 2002-04-18 | Koninklijke Philips Electronics N.V. | Protection diode for improved ruggedness of a radio frequency power transistor and self-defining method to manufacture such protection diode |
| WO2002031883A3 (en) * | 2000-10-08 | 2002-11-07 | Koninkl Philips Electronics Nv | Protection diode for improved ruggedness of a radio frequency power transistor and self-defining method to manufacture such protection diode |
| KR100806508B1 (ko) * | 2000-10-08 | 2008-02-21 | 엔엑스피 비 브이 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590273B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US20020079555A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| JPH0216017B2 (ja) | ||
| JPH0263155A (ja) | 半導体集積回路装置 | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| JPH01191472A (ja) | 静電破壊防止用素子 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPH0256935A (ja) | 半導体集積回路装置 | |
| JPS61295661A (ja) | ラテラルｐｎｐトランジスタ | |
| JP3089755B2 (ja) | 半導体集積回路装置 | |
| JPS62136850A (ja) | 半導体装置及びその製造方法 | |
| JPH0263156A (ja) | 半導体集積回路装置 | |
| JPS63202965A (ja) | 半導体装置 | |
| JPH0621344A (ja) | 半導体装置 | |
| CN111430305A (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 | |
| JPS621261B2 (ja) | ||
| JPS60152063A (ja) | 静電誘導サイリスタ | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS59182553A (ja) | 半導体容量装置 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPH09283534A (ja) | 半導体装置の製造方法 | |
| JPH01181563A (ja) | 半導体集積回路装置 | |
| JPH09162315A (ja) | 半導体装置 |