TW301061B - Manufacturing method of submicron T-type gate - Google Patents

Manufacturing method of submicron T-type gate Download PDF

Info

Publication number
TW301061B
TW301061B TW085106842A TW85106842A TW301061B TW 301061 B TW301061 B TW 301061B TW 085106842 A TW085106842 A TW 085106842A TW 85106842 A TW85106842 A TW 85106842A TW 301061 B TW301061 B TW 301061B
Authority
TW
Taiwan
Prior art keywords
photoresist
layer
patent application
item
manufacturing
Prior art date
Application number
TW085106842A
Other languages
English (en)
Inventor
Yeong-Ling Lay
Horng-Bin Yang
Jiunn-Ian Jang
Yih Jang
Kazumitsu Nakamura
Ruei-Yu Jang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW085106842A priority Critical patent/TW301061B/zh
Priority to US08/726,952 priority patent/US5766967A/en
Application granted granted Critical
Publication of TW301061B publication Critical patent/TW301061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（1 ) 本發明係有關於一種次微米T型閘極的製作方法，特 別係有關於以一種新的三廣正光阻組合，利用電子束微影 系統，以一次電子束曝光，並以顯影液一次顯影，而形成 次微米T型閛極的方法。 在一般的射頻與微波電路中，需要高性能的電晶體元 件來提供電路所需的增益及功率，而隨著微波通訊工業的 迅速發展，通訊頻率朝高頻發展，傳統矽材料製成的元件 僅適於2GHz以下的應用：而以砷化鎵（GaAs)或骑化銦（inP) 材料製成的元件則適於2GHz以上的應用，這主要是因爲 坤化鎵或磷化銦材料具有較高的電子移動率。一般而言， 在射頻與微波電路中的場效電晶體元件，需要小線寬的閘 極（通常爲Ιμιη以下），才能使該電晶體元件提供電路所需 的增益’使電路在高頻狀況下工作。例如，在1 〇GHz的微 波功率放大器電路中所使用的坤化鎵場效電晶體之閘極長 約需在0.25至0.5μιη間，才能有效地放大輸入之微波訊 號。場效應電晶體元件之閘極長度愈小，則元件所能提供 之增益愈大，且元件之截止頻率亦愈高。然而，當場效應 電晶體的閘極長度小於〇 · 5 μηι時，一般的紫外光曝光系統 已不適用，解決的方法之一爲應用電子東微影系統，才能 達到上述次微米線寬的需求。在元件閘極線寬減少後，閘 極之截面積隨之減小，而閘極電阻則隨之增大，此一高閘 極電阻在低頻及直流的狀況時，對元件特性影響不大，但 在高頻應用時，將大幅降低元件性能，包括降低元件之高 頻增益，電流增益頻率及最大振盪頻率。一般利用電子束 -----------^-------IiT------@ (請先閲讀背面之注意事項再填寫本頁) 3^i〇〇i
五、發明説明（2 ) f請先聞讀背面之注意事項再填寫本頁} 微影系統曝光者，若爲使用單層光阻，則經聚焦之電子束 曝光、顯影液顯影、及金屬蒸鍍與掀除後，可形成方型截 面之閘極，此種閘極之截面積和閘極長度成正比，故無法 有效減低閘極電阻。 經濟部中央標準局員工消費合作社印製 爲了增大開極之截面積’以降低閘極電阻，提高元件 性能，一般有使用習知的pmma/p(mma/maa)雙層光阻 的結構’以形成蕈型閘（mushroorn gate)，其主要是利用一 低（電子束）感光靈敏度、高解析度之正光阻PMma及一高 感光靈敏度之正光阻P(MMA/MAA)，在電子束曝光後，可 顯影形成大小不同的線寬。第1 a至1 f圖繪示了其製作的 方法，首先請參閲第la圖，在一坤化鎵或磷化銦基座ι〇 上成長磊晶層12後，再被覆第一層光阻14 ;接著請參閲 第lb圖，於第一層光阻14(即PMMA)上再被覆一第二層光 阻16(即P(MMA/MAA));請參閲第lc圖，然後分別以兩 次電子束曝光’由於第-看光阻14及第二層光阻16的感 光靈敏度不同，所以會得到不同的感光區城2〇 ;請參閲第 id圖，利用顯影液加以顯影後，在第一層光阻12上及第 二廣光阻Η上便會得到不同大小的開口；請參閲第u圖， 蒸銀金屬18，使之覆蓋光阻與紗的開σ表面；請參閲第 ㈣’最後可利用㈣浸泡，絲総盾，藉以掀除部分 金屬，留下之蕈型截面的金屬18，即爲_。此㈣法除 了需兩次電子束曝光，製作成本較高，所需時間較長外， 由於光阻顯影後無明顯之垂懸，故蒸錢金屬是整片連在一 起，所以不容易掀除。 本紙張尺度適用中國國家標準（CNS ) A4規核 經濟部中央標準局員工消費合作社印裝 A7 --—________B7___ 五、發明説明（3 ) 爲了改進其缺點，P C. Chao等人於1983年在IEEE IEDM國際會議上發表論文（見會議論文集第613至616 頁），其利用電子東微影技術及三層光阻製作次微米T型 開。此種製造T型閘的技術係利用PMMA/P(MMA/MAA) /PMMA三層光阻以電子束二次曝光而獲得。在曝光過程 中’先用較小線寬、較高能量之電子束曝光，使底層光阻 被曝光之部分較爲細小；然後再用較大線寬、較低能量之 電子東曝光，使上層及中層光阻被曝光部分較爲寬廣。在 顯影過程中，由於PMMA與P(MMA/MAA)正光阻所用之 顯影液不同，必須作多次顯影。在顯影後鍍上金屬，即可 得到次微米T型閘。第2a圖至第2h圖繪示了此種方法較 詳細的步驟。請參閲第2a圖，先在砷化鎵或磷化銦基底30 上成長磊晶層32 ，然後再分別形成第一層光阻34(即 PMMA)及第二層光阻36(即P(MMA/MAA));請參閲第2b 圖，再被覆第三層光阻38(即PMMA);請參閲第2c圖及第 2d圖，分別以不同能量的電子束進行兩次曝光，而在不同 層光阻間得到不同的感光區域4〇 ;請參閲第2e圖及第2f 圖’再分別以不同的顯影液去除第二層光阻與第三層光阻 的感光部分與第一層光阻的感光部分；請參閲第2^圖，蒸 錢金屬45，由於第二層光阻和第二層光阻間開口寬度不同 而形成垂懸，因此蒸鍍的金屬層45不會連成一片，故而在 第2h圖所示之金屬掀除時，較容易掀除，且良率較佳。此 種製作T型閘的方法雖然克服了金屬不易掀除的問題，然 由於需要多次曝光、多次顯影，製程極爲複雜，製作時間 本紙張尺度適用中國國家標準（CNS )八4規格（Ή〇><297公釐） ---------ί^------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 ^_______B7_ 五'^^明（4 )_ ~ —^ 長且成本高，並不適於產業利用。 有鑑於此，本發明的主要目的即在於提出一種次微米 T型閘極的製作方法，其爲利用三層正光阻結構，以電子 東一次曝光，而形成場效應電晶體之τ型閘極的方法，其 中三層光阻是由兩種電子東感光靈敏度及解析度不同之正 光阻所構成，只需經電子束一次曝光，經顯影液一次顯影 後，即可使光阻形成T型開口，較之習知方法需要兩次曝 光，可節省一半的電子束微影系統曝光時間，降低元件製 造成本；且此三層正光阻形成之特殊τ型開口，有助於金 屬之掀除，故可提高次微米場效應電晶體元件閘極製造的 良率’而光阻曝光後只需單次顯影，則可簡化製程。 爲了更進一步揭露本發明之方法、優點及特徵，茲配 合附圖説明較佳實施例如下，其中： 第1 a至1 f圖係繪示習知利用雙層光阻形成蕈型閘極 的製程之圖式； 第2a至2h圖係繪示習知利用三層光阻形成τ型閘極 的製程之圖式； 第3a至3f圖係繪示本發明之次微米τ型閘極的製程 之圖式； 第4a至4e圖係應用本發明之一坤化鎵場效電晶體的 製程之圖式； 第5圖係繪示本發明之次微米τ型閘極應用於金半場 效應電晶體的架構之圖式； 第6a至6d圖係繪示本發明之次微米τ型閘極應用於 6 本紙張尺度適用中國國家揉準（CNS ) A4規格（2i〇X297公釐） ^^： —1T..^ (請先閱讀背面之注意事項再填寫本頁) Α7 3010οί Β7 五、發明説明（5 ) 高電子移動率場效應電晶體之架構的圖式。 請參閲第3a至3f圖，本發明之次微米T型閘極的製 作方法主要係包括下列步驟：（1)請參閲第3a圖，先在一 坤化鎵或磷化銦基座50上成長所要結構的磊晶層52，然 後先以光阻機旋轉塗佈的方式，被覆第一層光阻54於磊晶 層52上，預烤20分鐘，再被覆第二層光阻56於第一層光 阻54上，同樣預烤20分鐘；（2)請參閲第3b圖，接下來再 被覆第三層光阻58於第二層光阻56上，並再預烤20分 鐘；（3)請參閲第3c圖，然後以電子東微影系統之電子束 進行單次曝光，電子束加速電壓25KV，電子束劑量爲200 至400pC/cm2，而在三層光阻中分別形成不同的感光區域 60 ; (4)請參閲第3d圖，以顯影液單次顯影，形成T型開 口；（5)請參閲第3e圖，再以電子槍蒸鍍法蒸鍍金屬60， 使金屬60充填於T型開口中；（6)請參閲第3f圖，最後再 以丙酮掀除僅附著於光阻上的金屬60 ，而形成次微米T 型閘極。 前述三層正光阻分別由兩種電子束感光靈敏度不同的 光阻所構成，其中，第一層及第三層光阻爲一低（電子束） 感光靈敏度、高解析度、低黏稠度之正光阻，是由80%的 環已酮（Cyclohexanone)及 20%的聚甲基異丙烯酮 (Polymethylisopropenyl ketone，PMIPK)所組成，黏稠度爲 30mPa.S可形成較薄的光阻層，第一層光阻在曝光顯影後， 可形成蕭基（Schottky)閘接觸之開口，因該層光阻位於最底 層，曝光量最小，顯影後線寬亦最小，可形成0.2至0.5μπι 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 批衣 _ 訂. 線 (請先閲讀背面之注意事項再填荈本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 _________B7 五、發明説明（ό) ' ' ~ ' —~ 的感光區；第二層光阻厚度較第一層光阻的厚度薄，用以 形成垂懸（overhang)，因其位於最上層，感光部分較第一層 光阻大，因此顯影後形成之開口較第一層光阻形成的開口 大，但因其感光靈敏度較第二層光阻低，此一開口線寬較 第二層光阻的開口小，所以會形成垂懸，此垂懸是作爲輔 助金屬掀除之用，其作用和習知的經紫外光曝光的正光阻 浸泡於氣苯（chlorobenzene)中以形成垂懸的效果類似，可 改善蒸鍍金屬之截面平整度，並提高良率。另外，第二層 光阻爲一高（電子束）感光靈敏度、高黏稠度之正光阻，其 組成爲80%之乙二醇單乙醚乙酯（Ethylene glyc〇1 m〇n〇ethyi ether acetate)及 20%的樹脂（Resin)，黏拥度爲 2〇〇mpa.s， 可形成較厚之光阻層，故第二層光阻之厚度。大於第一層 光阻之厚度ts，而第一層光阻之厚度t3大於或等於第三層 光阻t!，又因其（電子束）感光靈敏度較高，經電子束曝光 後’感光部分較大，在顯影液顯影後，可形成一線寬較大 的開口’其寬度較第一、三層光阻之開口大，第一層光阻 感光區可形成0.2至〇·5μπι的開口，而第二層光阻與第一 層光阻開口（線寬）的比例則約爲2:1至4.1之間。 至於顯影步驟則是以顯影液將曝光後的三層光阻一次 顯影，以形成上寬下窄的Τ型開口，顯影液組成是以異丁 乙剩（Methylisobutyl ketone)爲主，以荏（Xyiene)溶液稀釋以 控制顯影速率’此顯影液可同時顯影三廣光阻的感光部 分，簡化顯影步驟。 e’j述二層光阻的總厚度約爲〇. 5 至1.5 μιη之間，而 8 本紙iAA適财關家標準（CNS )从規格（2丨〇χ297公釐） --- ----------1------、玎------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ____B7_ 五、發明説明（7 ) 蒸鍍金屬的厚度則约爲3000A至4000A。在掀除金屬的步 驟中，將蒸鍍金屬後的晶片浸泡於丙酮中，因三層光阻皆 可溶解於丙酮中，使T型閘極區域外的金屬掀離，較厚的 光阻層使金屬較易掀除，以形成形狀良好的次微米T型 閘，並可提高元件製造的良率。 本發明之次微米T型閘極的製作方法主要係應用於金 半場效應電晶體（MESFET)及高電子移動率場效應電晶體（ HEMT),及異質接面場效應電晶體(HFET)，亦即前述磊晶 層結構不同即會形成不同的元件。此類金半場效應電晶體 由源極（source)、;及極（drain)、閘極（gate)、導通通道（channel) 構成，其中源極與汲極爲金屬-半導體間之歐姆接觸，而閘 極則爲金屬-半導體間的蕭基接觸，導通電子由源極經導通 通道，到達汲極，是爲汲極電流，而閘極則可調制（modulate) 汲極電流量的大小。 請參閲第4a至第4e圖，其繪示坤化鎵場效應電晶體 之製程，包括下列步驟：⑴請參閲第4a圖，首先在坤化鎵 基座120上以分子東磊晶（MBE)或金屬有機氣相化學沈積 法(MOCVD)成長磊晶層122 ; (ii)請參閲第4b圖，接著在 遙晶層122上以光學微影技術覆蓋元件區城，然後利用化 學溶液進行蚀刻絕缘(mesa isolation) ; (iii)請參閲第4c， 在层晶層122上分別利用光學微影技術曝光顯影、蒸鍍及 掀除金屬等步驟，並以快速退火方式形成汲極124及源極 126的歐姆接觸；（iv)請參閲第4d圖，接著再利用本發明 之方法形成次微米T型閘極128 ; (v)請參閲第4e圖，最後 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨0 X 297公釐） -----Γ----批衣-----：1T------^ (請先閱讀背面之注意事項再填穷本頁) 經濟部中央標準局員工消費合作杜印製 A7 -------_____B7 五、發明説明（8 ) 再於源極126和沒極124上形成接觸金屬13〇即完成了坤 化嫁場效應電晶體的製作。 請參閲第5圖，其爲本發明之次微米τ型閘極在金半 場效電晶體上的應用，其中，在坤化鎵基板7〇上形成的磊 晶層係分別包括一本質坤化鎵層72、一 η型坤化鎵層74 及一 η+型砷化鎵層70，而在η+型砷化鎵76上則分別形成 沒極78和源極79 ’同時在η型神化鎵層74上，利用本發 明之方法形成一次微米Τ型閘極。其中汲極78和源極79 可爲AuGe/Ni/Au合金’而閘極8〇則可爲Ti/pt/Au金屬。 至於本發明的次微米T型閘極應用於高電子移動率場 效應電晶體的實施例，請分別請參第6a圖至第6c圖，第 6a圖係繪示砷化鋁鎵/砷化鎵高電子移動率場效應電晶體 的架構，其係在一坤化鎵基板81上成長本質坤化鎵層82、 n+型坤化鋁鎵層84及n+型坤化鎵層86等磊晶層，其中， 在本質砷化鎵層82及n+型砷化鋁鎵層84間存在有二維電 子雲（2DEG)。並且在n+型砷化鎵層86上分別形成汲極88 及源極89 ’同時利用本發明之方法在n+型坤化鋁鎵層84 上形成次微米T型閘極。其中，源極和汲極可爲AuGe/Ni/Au 合金，而閘極則爲Ti/Pt/Au金屬。 第6b圖則係繪示砷化銦鋁/砷化銦鎵/磷化銦高子移動 率場效應電晶體的架構，其包括了成長於鱗化细基座91 上的磊晶層，即本質坤化銦鋁層92、本質坤化銦鎵層93， n+型坤化銦鋁層95，本質坤化銦鋁層96及n+型坤化銦録 層97，其中，位於本質坤化銦鎵層93及n+型砷化銦鋁層 10 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^rli衣?τ------^---^-- (請先閱讀背面之注意事項再填寫本頁) 3ϋι〇〇ι
經濟部中央標準局員工消費合作社印製 95間存在二維電子雲（2deg)。 明參閲第6c圖’其係繪示了坤化辟録/坤化麵嫁高電 子移動率場效應電晶體。其架構與第6b圖類似，包括有形 成於坤化鎵基座1G1上㈣晶看，即本質坤化錄看1〇2， 本質坤化銘鎵廣103，纟質坤化銘嫁盾1〇5 , n+型坤化拓 嫁居106，及n+型坤化鎵層1〇7，其中，位在於本質坤化 鉬鎵層103及本質砷化鋁鎵層1〇5間形成二維電子雲 (2DEG)。同樣地，在n+型坤化嫁層1〇7上分別形成渡極1〇8 及源極109，並利用本發明之方法在n+型砷化鋁鎵層1〇6 上形成次微米T型閘極11〇。 請參閲第6d圖，其係繪示了鍺化矽/矽p型高電子移 動率％效應電晶體》其架構爲形成於高阻抗P_型秒基座14〇 之磊晶層，即本質矽層丨41 ,本質鍺化矽層142，p+型矽 層143，本質矽層144，P+型矽層145，其中，在本質鍺 化矽層142與P+型矽層143之間可形成二維電洞（h〇le)雲， 在P型秒層143上分別形成源極146及沒極147，並利用 本發明之方法在本質矽層144上形成次微米τ型閘。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此項技藝者，在不脱離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 11 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公着） n -- (請先閱讀背面之注意事項再填寫本頁) 線 II «11 I ^^1

Claims (1)

  1. 經濟部中央操準局員工消費合作、社印製 A8 B8 __§__ 六、申請專利範圍 1. 一種次微米τ型閘極的製作方法，適用於高速場效 應電晶體元件，其包括下列步驟： (I )在一半導體基座上成長必要結構的磊晶層後，分 別依序在該蟲晶廣上被覆第一層光阻、第二看光阻及第三 層光阻’其中第二層光阻的厚度大於第三層光阻的厚度， 而第三廣光阻的厚度則大於或等於第一層光阻的的厚度， 並且第一廣光阻的黏揭度大於第一廣光阻及第三層光阻的 黏稠度，而第二層光阻的電子束感光靈敏度大於第一層光 阻和第三層光阻的感光靈敏度； (II) 利用電子束單次曝光，同時曝光前述第一層光阻 、第二層光阻及第三層光阻； (III) 以顯影液一次顯影，去除前述第一盾光阻、第二 看光阻及第二看光阻的感光部分，而形成一 τ型開口； (IV) 蝕刻T型開口下的部分磊晶層； (V )將金屬蒸鍍填充於τ型開口中； (VI)再去除剩餘的光阻層，即可形成τ型閘極。 2. 如申請專利範圍第1項所述的製作方法，其中，前 述被覆第一層光阻、第二層光阻及第三層光阻的步驟之後 均各自對光阻進行預烤約20分鐘。 3. 如申請專利範圍第丨項所述的製作方法，其中，前 述第一層光阻及第三層光阻係由80%的環己酮及2〇%的聚 甲基異丙烯酮所組成。 4·如申請專利範圍第1項所述的製作方法，其中，前 迷第二廣光阻係由8G%的乙二醇單乙_乙酿及2()%酿 ^ I"-------0 (請先閲讀背面之注意事項再填寫本頁)
    麵濟部中央樣率局員工消費合作社印褽 A8 B8 _____ C8 -——_—_ D8_ 以、申請專利範圍 ----- 所組成。 5·如申請專利範圍第1項所述的製作方法，其中，于 述半導雜基座可爲坤化鎵或續化_。 W 6,如申請專利範圍第1項所述的製作方法，其中，于 述第一層光阻、第三廣光阻及第三層光阻的總厚度1 〇·5μιη 至 ΐ.5μπι 間。 又 7-如申請專利範圍第丨項所述的製作方法，其中，前 迷第一層光阻的開口约爲〇 2μιη至〇 5μιη之間。 8如申請專利範圍第1項所述的製作方法，其中，蒸 鍍的金屬可爲鈦/鉑/金屬。 9·如申凊專利範圍第1項所述的製作方法，其中，所 使用的顯影液係以異丁乙酮爲主，並以荏溶液稀釋而成。 10. 如申請專利範圍第1項所述的製作方法，其中，前 述Τ型開口係由第一層光阻的開口、第二層光阻的開口及 第二層光阻的開口組成，且第二層光阻的開口大於第三層 光阻的開口，而第三層光阻的開口大於第一層光阻的開 Π 〇 11. 如申請專利範圍第1項所述的製作方法，其中，前 述蒸錢的金屬厚度约爲3000Α至4000Α。 12. 如申請專利範圍第3項所述的製作方法，其中，前 迷第一層光阻及第三層光阻的黏稠度，可隨環己酮及聚甲 基異丙歸酮之組成百分比改變而使光阻黏稠度爲30至 5〇inPa_s。 13. 如申請專利範圍第4項所述的製作方法，其中，前 __ 13 本紙張尺度國國玉CNS ) A4規格（21〇><297公釐） ' t------IT-------^ (請先閱讀背面之注意事項再填寫本頁) A8 B8 申請專利^ — --s— 成第-層光阻的黏稠度，可随乙二醇單乙醚酯與樹脂之組 百分比改變而使光阻黏稠度爲150至200mPa_s。 v I4·如申請專利範圍第7項所述的製作方法，其中，前 圮第一層光阻的開口和第一層光阻的開口的比例約 至4:1之間。 @ 21 15. 如申請專利範圍第1項所述的製作方法，其中，前 述遙晶層可形成爲金半場效應電晶體的結構。 16. 如申請專利範圍第1項所述的製作方法，其中，前 迷遙晶層可形成爲高電子移動率場效應電晶體的結構。 17. 如申請專利範圍第1項所述的製作方法，其中，前 述遙晶層可形成爲異質接面場效應電晶體的結構。 ---------裝------'玎：------.il (請先閲讀背面之注意事項再填寫本頁} 經濟部中央梯準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐）
TW085106842A 1996-06-07 1996-06-07 Manufacturing method of submicron T-type gate TW301061B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW085106842A TW301061B (en) 1996-06-07 1996-06-07 Manufacturing method of submicron T-type gate
US08/726,952 US5766967A (en) 1996-06-07 1996-10-07 Method for fabricating a submicron T-shaped gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW085106842A TW301061B (en) 1996-06-07 1996-06-07 Manufacturing method of submicron T-type gate

Publications (1)

Publication Number Publication Date
TW301061B true TW301061B (en) 1997-03-21

Family

ID=21625278

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106842A TW301061B (en) 1996-06-07 1996-06-07 Manufacturing method of submicron T-type gate

Country Status (2)

Country Link
US (1) US5766967A (zh)
TW (1) TW301061B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957298B (zh) * 2004-04-06 2010-05-12 麦克德米德有限公司 在基材上形成金属图案的方法
CN111710605A (zh) * 2020-06-19 2020-09-25 扬州国宇电子有限公司 一种半导体台面金属剥离方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199896A (ja) * 1997-01-07 1998-07-31 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US5981319A (en) * 1997-09-22 1999-11-09 Lucent Technologies Inc. Method of forming a T-shaped gate
US6222210B1 (en) * 1998-04-14 2001-04-24 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor apparatus
JP3332851B2 (ja) * 1998-04-22 2002-10-07 松下電器産業株式会社 半導体装置の製造方法
KR100262940B1 (ko) * 1998-05-29 2000-09-01 이계철 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법
US6303410B1 (en) 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
US6143593A (en) * 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
US6255035B1 (en) 1999-03-17 2001-07-03 Electron Vision Corporation Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
KR100348902B1 (ko) * 1999-11-30 2002-08-14 한국전자통신연구원 에이치이엠티의 감마게이트 제조방법
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6524937B1 (en) 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
JP3682920B2 (ja) * 2001-10-30 2005-08-17 富士通株式会社 半導体装置の製造方法
US7084021B2 (en) * 2003-03-14 2006-08-01 Hrl Laboratories, Llc Method of forming a structure wherein an electrode comprising a refractory metal is deposited
US6784081B1 (en) * 2003-08-06 2004-08-31 Suntek Compound Semiconductor Co., Ltd. Gate structure forming method of field effect transistor
US7582518B2 (en) * 2006-11-14 2009-09-01 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor semiconductor device and fabrication method thereof
WO2013028650A2 (en) * 2011-08-23 2013-02-28 The Research Foundation Of State University Of New York Methods for fabricating three-dimensional nano-scale structures and devices
US9048184B2 (en) * 2013-03-15 2015-06-02 Northrop Grumman Systems Corporation Method of forming a gate contact
CN105789037B (zh) * 2016-03-18 2021-03-02 中国电子科技集团公司第五十五研究所 微波毫米波芯片的小尺寸栅制备方法
RU2686863C1 (ru) * 2017-12-27 2019-05-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ формирования Т-образного затвора
US11302786B2 (en) * 2019-04-04 2022-04-12 Hrl Laboratories Llc Miniature field plate T-gate and method of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532002A (en) * 1984-04-10 1985-07-30 Rca Corporation Multilayer planarizing structure for lift-off technique
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
FR2663155B1 (fr) * 1990-06-12 1997-01-24 Thomson Composants Microondes Procede de realisation d'une grille de transistor.
JPH04223342A (ja) * 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法
US5240878A (en) * 1991-04-26 1993-08-31 International Business Machines Corporation Method for forming patterned films on a substrate
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
JP3119957B2 (ja) * 1992-11-30 2000-12-25 株式会社東芝 半導体装置の製造方法
JP2725592B2 (ja) * 1994-03-30 1998-03-11 日本電気株式会社 電界効果トランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957298B (zh) * 2004-04-06 2010-05-12 麦克德米德有限公司 在基材上形成金属图案的方法
CN111710605A (zh) * 2020-06-19 2020-09-25 扬州国宇电子有限公司 一种半导体台面金属剥离方法

Also Published As

Publication number Publication date
US5766967A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
TW301061B (en) Manufacturing method of submicron T-type gate
US5698870A (en) High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal
US5698900A (en) Field effect transistor device with single layer integrated metal and retained semiconductor masking
JPH08241983A (ja) 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法
KR101583094B1 (ko) 반도체 소자 및 이의 제조방법
US5940694A (en) Field effect transistor process with semiconductor mask, single layer integrated metal, and dual etch stops
KR0163833B1 (ko) 반도체 장치의 제조방법
JPS61105845A (ja) 開口形成方法
JP2000039717A (ja) レジストパターンの形成方法および半導体装置の製造方法
CN115241285A (zh) 一种浮空t型栅及其制备方法
US5796131A (en) Metal semiconductor field effect transistor (MESFET) device with single layer integrated metal
KR19980050968A (ko) 반도체 소자의 게이트 전극 제조 방법
JP3006274B2 (ja) ＧａＡｓホール素子及びその製造方法
JP2664527B2 (ja) 半導体装置
JPH05190574A (ja) 電界効果トランジスタ
JP5491233B2 (ja) バイポーラトランジスタおよびその製造方法
JP2607310B2 (ja) 電界効果トランジスタの製造方法
JPH0645363A (ja) 砒化ガリウム電界効果トランジスタ
JP2825284B2 (ja) 半導体装置の製造方法
KR102261732B1 (ko) 전계 효과 트랜지스터
JP3203366B2 (ja) 電界効果トランジスタ
JP3189291B2 (ja) 半導体装置の製造方法
KR100315423B1 (ko) 광 리소그래피 공정과 희생절연막을 사용한 미세티형(감마형) 게이트 형성방법
JPH10144582A (ja) 半導体装置の製造方法
JPH0442940A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees