TW212851B - - Google Patents

Download PDF

Info

Publication number
TW212851B
TW212851B TW081105179A TW81105179A TW212851B TW 212851 B TW212851 B TW 212851B TW 081105179 A TW081105179 A TW 081105179A TW 81105179 A TW81105179 A TW 81105179A TW 212851 B TW212851 B TW 212851B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
item
patent application
manufacturing
Prior art date
Application number
TW081105179A
Other languages
English (en)
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW212851B publication Critical patent/TW212851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Description

Λ 6 Η 6 212851 五、發明説明（1 ) 〈發明之背景〉 本發明是有醑一種用於半導龌記億元件之薄膜電晶體 及其製造方法，特別是指用於一具備有六個電晶體記憶單 元結構之酹態随機存取記懷髖（SRAM)的PMOS TFm晶體 及其製造方法。 近年來，使用動態随機存取記億龌（DRAM)大量生産 線的半導體記懾元件製造廠，由於SRAM s的满求增加以及 DRAMS價格的不穩定，正努力於增加SRAM^^I産董。SRAMS 需求的增加是由於它們具有獨特的特性，例如存取速度快 、較低的電力消耗，不需要刷新動作（refresh)以及較簡 單的糸統設計，加上由於目前的趨勢是朝向多功能、高品 質、小型化和輕量化的糸統所致。不過，因為SRAM s具有 比DRAMS較為複雜的單元構迪，故SRAMS的容量密度落後了 —^ iX (generat i on)〇 目前的SRAMs結構區分為四個電晶體和六櫥電晶體的 單元構迪。四個爾晶體的那一型在容量方面领先，它使用 -個具有多晶矽作為高阻抗負荷的剛0S記慷單元和CMOS的 外園線路。由於晶Η的大小尺寸之故，256KB SRAM s最早 被生産出來，而此時並不重視全部CMOS結構的低功率消耗 SRAMS。而在最近，一個堆叠式的TFT將高阻抗的多晶砂負 荷改變成PMOS，用來調整降低功率消耗，並且維-持與原來 有的四値電晶醱那-型相同的晶Η大小（”VLSI科技公司的 發表文件 ' 199«· ΡΡ· 19 24)。 然而，傅統式TFT的源極，汲極與通道區域被安排在 _ Ο -〇 本紙張尺度边用中國《家樣準（CNS) ΊΜ規格(210X297公龙) (請先Μ讀背面之注意事項再填窝本頁) 裝· · · ·訂- 線- 經濟部中央楳準局员工消费合作社印51 2128^ Ι α 6 Η 6 經濟部中央標準局员工消费合作社印製 五、發明説明（2 ) 一値二次元的平面結構上而佔據了很大的面積。也因此， 造種二次結構的TFT妨礙了 SRAM69商密度和大容量之發展 Ο 〈發明之總論〉 本發明之目的在於提供一種三次元的TFT給半導龌記 本發明之另一目的在於提供前述TFT最達當的_造方 法。 為了達成本發明第一個目的，在此提出的TFT包括了 第一導鼸靥，形成於第一絕線靥的上面，並且摻雜有 第一導電型式的雜質； 第二絕緣蘑，覆藎在第一導滕層之上； 一値開口形成在第二絕緣曆裡面，而位於第一導機靥 之上方； 半導髅層形成在那個閬口所曝露出來的第一導醱庸表 面之上，以及第二絕緣層的預定區域之表面上。 一個薄閘絕綠靥覆蓋在半導醱層之上。 第二導體曆形成在薄閘絕緣層之上以及開口的裡面及 其周圍； 第一雜質區形成在半導龌層的第一部份裡面，在開口 的底部接觸替第一導體層，並摻雜有第一導電型式的雜質 » 第二雜質區形成在第二絕綠靥上面之半導體靥的第- 二 -4- (請先閲讀背面之汶意事項再4寫本頁) 本紙張尺度边用中國Η家標準(CNS)f 4規格(210X2听公址) 經濟部中央搮準局員工消f合作社印製 Λ 6 116 五、發明説明（3) 部份裡面，並且擬雜有第一導電型式的雜質； -個通道區域被界定在半導醱曆裡面的第一和第二雜 質區之間〇 為了逹成另一個目的，侬照本發明之TFT的製迪步麻 如下： 在第一絕絲層的上面形成一個擬雜有第一導電型式的 第一導體層； 在第一導雅層上方覆Μ上第二絕緣靥； 在第二絕緣層裡面，第一導黼層的上面形成出-個開 Π ; 在開口所曝露出的第一導龌層表面，以及在第二絕線 層的預定區域之表面上形成出一個半導鱅靥； 在半導議曆上方覆蘯上一値薄蘭絕縑層，並且於第一 導體層裡面蓮用雜質的向上擴散，在半導讎曆與曝露出的 第一導體曆連接之第一區域裡面同時形成出第-雜興區； 在開口的裡面及其周園，於薄閘絕緣靥的上面形成出 第二導黼層； 蓮用雜質的摻雜步驟，在第二絕綠曆上面未綦到第二 導體層的半導醱層第二區域裡面形成出第二雜質區。 〈圖式之簡單說明〉 黎考附圖並經由本發明之較佳具體實例作-詳細的描 述之後，本發明前述之目的與其它的優貼將變得更加明顯 » 中： 第1A圖是一個用於半導鼸記德元件的傅統式TFT之平 -.5- 本紙張尺度遑用中國Η家櫺準(CNS)甲4規格(210x297公着) (請先閲請背面之注意带項再堝窝本頁) 裝. 線. Λ (3no 經濟部中央標準局员工汸费合作社印製 五、發明説明（4) 面佈局配置； 第1B圖是將第1A圖沿著a a逭條線切開TFT的橫切剖視 圖； 第2A圖是依照本發明用於半導藤記慷元件的TFT之平 面佈局配置； 第2B圖是將第2A圖沿着a-a渣條線切開TFT的橫切剖視 圖； 第3A〜3E圓是依照本發明用於半導讎記傯元件的TFT 的製迪過程。 〈較佳具讎實例的詳細說明〉 用於傅統式半導體記憶元件的TFT將在本發明的具體 實例之前加以說明。 參考第1A圖和:1B圖，傅統上的作法是將多晶矽的第一 導鼸層2形成在一絕緣層1的上面，用來作為PMOS TFT的汲 極接觸墊，然後再形成第二絕緣層3。在第二絕緣層3的上 面形成出一個牌I 口，例如一個媒介孔或是連接孔4之後， 非結晶砂半導饑層沈稹上去並且加以成形。接下來在 半導體層5的上面形成一TFT閘絕緣靥6,然後多晶矽的第 二導體靥7被沈積到閜絕絲靥6的上面並且加以成形。於是 ，一個TFT的閘電極就在第二絕緣層3上方的預定區域内形 成而覆蘯住半導體層5。接著下來，P型的雜質以離子植入 或是離子注射方式進入到那些未被第二導體層7所蓋到的 半導體屨5裡面，自我對而形成了 PMOS TFT的源極區域 5a和汲極區域5b。源極5a與汲極5b之間的半導體靥則用來 -6· (請先閲讀背面之注意事項再堪寫本頁) 裝·-· :··ίτ.· 線- 本紙張尺度边用中國Η家標準（CNS) Τ4規格（210X2听公址） 212851 Λ 6 Β6 經濟部中央楳準局貝工消费合作社印製 五、發明説明（5) 作為PMOS TFT的通遒區域5C，由於作為傳統式SRAM的負荷 之PMOS TFT是形成在一個二次元平面之上，因此必須預留 出一個特定區域出來，也因而阻礙了 SRAM的高密度和大 容量。 因此本發明提供了一個三次元的結構，用來減少SRAM 裡面PMOS TFT所佔據的面積。第2A圆是依照本發明的三次 元TFT之平面佈局配置，而第2B圖則是第2A圓沿著a,-a線的 橫切剖視圖。本發明與以前作法之不同處在於將半導體層 形成於PMOS TFT的汲極連接孔之内壁上而作為通道區域5C ，同時將半導黼靥形成於連接孔4的底部上而作為源極區 域5a。第二導讎7則形成出來Μ住達接孔並作為閘電極之 用。源極5a是經由Ρ型雜質的向上擴散而形成的，亦即第 一導電雜質被置入第一導饑靥2裡面來作為一値源極連接 墊。根據上述的結構，PMOS TFT的通道尺寸可被調整到連 接孔的直徑或其深度大小。因此，與傳統式PMOS TFT所佔 掉的面積相較之下，大約可減少40¾的面積。同時，在接 線的自由度方面也大為改善。 依照本發明的TFT較佳具讎賨例的製迪方法，其所包 含的步驟顯示於第3A圖到第3E圖之中。 參考第3A圖，50稚〇2000^厚度的第一導髖曆2 (例如 多晶矽或是非石英矽）被沈積到位於半導髑基座（未顯示 出來）之上的第一絕綠靥]的平板上面。然後，P型雜質被 離子植入或注射到谶度為1X 1013到101 ,接替再 以普通的照像蝕刻法來形成出第一導體曆2。 -7- (請先Μ讀背面之注意事項再填窝本頁) 本紙张尺度逍用中困國家標準(CNS) 規格(2丨0X297公龙) 212851 Λ 6 Β 6 經濟部中央櫺準局员工消f合作社印製 五、發明説明（G ) 黎考第3Β圓，2000到1000_厚度的第二絕緣靥3Μ形 成在第一導黼雇2的上面。接鬌下來，一個直徑為0· 2到 0· 8 w m的連接孔經由普通的照像蝕刻法而形成在第一導 觴層2_b方的第二絕錁層3«面，並將第一導黼層2曝露出 來。 黎考第3C圖，10應11100明1厚度，由非結晶砂組成半 導臛層5M沈積到連接孔4所在的第二絕緣靥3上面,，然後 經由普通的照像蝕刻法將半導讎曆5的圖案形成出來。接 下來，作為氣化層，相同厚度（100到1000埃）的_絕緣層6 經由化學蒸發法而覆蓋在半導讎曆5的上面。在此時，P 型雜質由第一導體層2向上擴散進入半導黼層5,如此一個 P型雜質區域，也就是源極匾域5a,就被形成在半導黼廢5 裡面，並且連接著第一導醱曆2。 參考第3D圓，厚度500^11200啦的第二導髏靥7 (例如 多晶砂或非結晶砂）被沈積閘絕線層6的上方，然後η型或 Ρ型雜質被摻入第二導體曆7裡面，直到濃度為1X1 04〜1 1 6 X]0 /cuf。第二導艘7的圖菜是用普通的照像蝕刻法形 成的，並且是用來作為-個_電極。接替下來，在移去用 以形成第二導體7釀案的光阻8之前，濃度1 X 1013到5 X 1015 /cnf的P型雜質被難子檀入或注射進半導體層5那些未被 第二導體靥7避住的部份内，如此形成了 -個P塑雜質區， 也就是名稱上的汲極區域5b。另一方面來說，參考第3D-1 圖，在移走光阻8之後，又形成出-個光阻8a並且在裡面 形成出一個開口86。然後經由開口86，P型雜質區5b’被形 8 (請先閲讀背面之注意事項再堝寫本頁) 裝· 線. 夂紙張尺度边用中a Η家楳準(CNS) f 4規格(210X297公龙) 212851 Λ 6 Β 6 五、發明説明（7) 成在半導龌層5的一個預定磁域裡面。 參考第3E_, PMOS TFT在移走光阻（8或8a)之後就完 成了。逭樣的PMOS TFT之通道匾域5C是由形成在連接孔4 内壁上的半導醱層提供的，而且這半導體曆是雜質無 法經由第二導觴層7來檀入的地方。 如上所述，本發明的SRAM具有一個非結晶砂的PMOS TFT負荷，它將PMOS TFT的源極連接區域和用來作旖閘霜 極的第二導讎靥重餐在一起，而位於連接孔内壁上的半導 髑靥則是作為通道區域，如此形成了 一個三次元的TFT, 如此這個TFT所佔掉的面稹就可減少，因而增強了 SRAM的 密度和容董，以及在接線時的自由程度。 一旦本發明經由黎考具體實例來加以描述和特別顯示 之後，它就可以經由逋些專業上形式的各種變化與細節來 了解，並且不會因而偏離了後面所附專利申請所定義的本 發明之宗旨及範園。 (請先閲請背面之注意事項再堺窝本頁) 經濟部中央櫺準局员工消费合作社印製 本紙5k尺度ΑΛΙ中Β B家標準(CNS)中4規格(210父297公*)

Claims (1)

  1. 第SI 105179號「用於半導體記憶元件之薄暌ΐΕΑ7 2 真製造方法」專利菜申請專利範圍修正^g上年<9月^日修正充 D7 經濟部中央樣芈局貝工消费合作杜印製 六、申請專利範® 1.用於半導讎記慷元件的薄膜電晶體，包括： 第一導諝層2,形成在第一絕綠層1的上面，並且擬雜有 第一導霣型式的雜質； 第二絕綠層3·覆蓋在第一導鼸層2^：上方； 開口8b,形成在第二絕緣層3裡面，第一導體靥2的上面 » 半導體曆5,形成在第一導腥層2曝露在關口3b下那一部 份的表面上，以及第二絕絲靥3的預定面域之表面上； 薄閜絕緣層6,覆蓋在半導體曆5的上面； 第二導體層7,形成在開口8b裡面和周圍的薄閜絕緣曆6 之上面； 橥一雜質區域，形成在半導醱層5的第一部份裡面，在 開口 8b的底部連接箸第一導體層2，並且慘雜箸第一導 電型式的雜質； 第二雜質區域，形成在半導體層5的第二部份裡面，位 置在第二絕緣曆3的上面，並且摻雜箸第一導電型式的 雜質； 通道區域5C,位置在半導體層5裡面的第一和第二雜質 區域之間。 2·如申請專利範圍第1項所述用於半導體記®元件之薄膜 電晶體，其中，通道5C之大小是由開口8b的直徑或是深 度來決定的。 3♦如申請專利範園第1項所述用於半導嫌記傲元件之薄膜 電晶髏，其中，第一導電型式雜質是P型式的。 -1 ~ (請先聞讀背面之注意事項再填寫本頁) .策· :打· •線· 私紙張尺度適用中國國家標準(CNS)甲4規格(210X297公贽） ii派: A7 B7 C7 D7 六、中請專利範固 4·如申請專利範園第1項所述用於半導嫌記憶元件之薄膜 電晶龌，其中，第一雜質區域之雜質是由第一導醱層2 向上擴散的。 5·—種用於半導嫌記德元件的薄膜電晶鼸之製造方法，包 括下列步驟： 在第一絕絲層1的上面形成出一個挺有第一導flg型式雜 質的第一導覼層2 ; 在第一導驩層2的上面覆蓋上第二矣 在第一導嫌層2_±1方的第二絕綠曆3裡面形成出一値開口 :絕緣層3 ; ί3裡面形域 8b 經濟部中央搮準局Λ工消t合作社印製 Ε第一導臁層2被開口 8b所曝露出來的那一部份表面以 及第二絕綠曆3預定區域的表面之上，形成出半導醞層5 在半導鼸5的上方覆蓋住薄閜絕綠層6,同時藉由在第一 導醮層2裡面雜質向上擴散的方这，於迪接蒈被曝蕊出 來的第一導醱層2^：半導體層5的第一部份裡面，形成出 第一雜質區域； 在位於開口册裡面及周圍的薄蘭絕緣層6上面形成出第 二導體層7。 〜·' 在第二絕綠曆3的上面經由雜質據入的製程，於半導體 靥5未被第二導體層7蓋住的第二部份裡面，形成出第二 雜質區域。 6·如申請專利範園第5項所述之用於半導錶記憶元件之薄 膜電晶體的製造方法，其中，第一導體履2是—種擬雜 -2- ......................................................«...............................it::-...........卜.............if • I {請先閏讀背面之注意事項再填寫本贾) 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐） Α7 Β7 C7 D7 2128' 六、申請專利範面 {請先閱讀背面之注意事項再填寫本頁) 餐P型雜質的多晶矽。 7·如申請專利範圃第5項所述之用於半導鼸記憶元件之薄 膜霄晶體的製造方法，其中，第一導體層2是一種摻雜 替P型雜質的非結晶矽。 8·如电誚專利範園第5項所述之用於半導慷元件之薄 膜霣晶體的製造方法，其中，第一導鼸曆U雜質濃度 為1 X1013到 5><1015/<^。 9·如申請專利範圃第5項所述之用於半導醣記億元件之薄 膜霣晶體的製造方法，其中，第二絕緣曆3之厚度為 2000〜10000 埃。 10·如申請專利範園第5項所述之用於半導龌記傯元件之薄 膜電晶體的製造方法，其中，開口 8b之直徑為0· 2〜0· 8 w m 〇 .打· 11 ·如申請專利範圍第5項所述之用於半導體記億元件之溥 膜電晶醱的製造方法，其中，半導護層5之厚度為1Θ0〜 1500±矣，而且是由非結晶砂所組成的。 .線. 經濟部中央樣準局貝工消费合作社印製 12♦如申諳專利範圍第5項所述之用於半導體記億元件之薄 膜電晶體的製造方法，其中，閘絕緣層6之厚度為1Θ0〜 1000 埃。 13·如申諳專利範圍第5項所述之用於半導賭記億元件之薄 膜電晶體的製造方法，其中，第二導艘層7是一種擬雜 餐η型雜質的多晶矽。 14·如申請專利範圍第5項所述之用於半導鼸記億元件之薄 膜電晶體的製造方法，其中，在半導體曆5裡面的雜質 本紙張尺度適用中國國家標準（CNS)甲4規格(210x297公货) A7 B7 C7 D7__ 六、申請專利範面 區域之雜質濃度為lx 1013〜5X10 15/cm2。 15·如申誚專利範園第5項所述之用於半導鱧記慷元件之薄 膜霉晶醮的製造方法，其中，第二導鼸層7是一種摻雜 笔^型雜質的多晶矽。 16·如申請專利範園第5項所述之用於半導黼記慊元件之薄 膜電晶醱的製选方法，其中，第二導黼靥7是一種非結 晶砂。 17·如申請專利範園第5項所述之用於半導嫌記慊元件之薄 膜電晶體的製造方法，其中,，雜質摻雜製程是一種使用 第二導體7作為光罩的離子注入法。 18·如申請專利範園第5項所述之用於半導嫌記憶元件之薄 膜電晶體的製造方法，其中，雜質摻雜製程是一種使用 預定的光阻匾案作為光罩的離子注入法。 (請先閱讀背面之注意事項再填寫本頁) •打， 線· 經濟部中央搮準局員工消费合作社印製 -4- 本纸張尺度逋用中國國家標準(CNS)甲4規格(210x297公釐)
TW081105179A 1991-12-27 1992-06-30 TW212851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR910024664 1991-12-27
KR1019920006678A KR950001159B1 (ko) 1991-12-27 1992-04-21 반도체 메모리장치의 박막트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW212851B true TW212851B (zh) 1993-09-11

Family

ID=26628882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081105179A TW212851B (zh) 1991-12-27 1992-06-30

Country Status (9)

Country Link
US (1) US5270968A (zh)
JP (1) JPH0773114B2 (zh)
KR (1) KR950001159B1 (zh)
CN (1) CN1032286C (zh)
DE (1) DE4221420A1 (zh)
FR (1) FR2685818B1 (zh)
GB (1) GB2262838B (zh)
IT (1) IT1255398B (zh)
TW (1) TW212851B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418393A (en) * 1993-11-29 1995-05-23 Motorola, Inc. Thin-film transistor with fully gated channel region
US5700727A (en) * 1995-07-24 1997-12-23 Micron Technology, Inc. Method of forming a thin film transistor
KR100223886B1 (ko) * 1995-12-26 1999-10-15 구본준 반도체소자 및 제조방법
US6238971B1 (en) 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US5981333A (en) * 1997-02-11 1999-11-09 Micron Technology, Inc. Methods of forming capacitors and DRAM arrays
US5918122A (en) * 1997-02-11 1999-06-29 Micron Technology, Inc. Methods of forming integrated circuitry, DRAM cells and capacitors
US6214727B1 (en) * 1997-02-11 2001-04-10 Micron Technology, Inc. Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry
US5905280A (en) 1997-02-11 1999-05-18 Micron Technology, Inc. Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
KR100259078B1 (ko) 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
US6359302B1 (en) 1997-10-16 2002-03-19 Micron Technology, Inc. DRAM cells and integrated circuitry, and capacitor structures
TW400644B (en) * 1998-10-26 2000-08-01 United Microelectronics Corp The structure of Dynamic Random Access Memory(DRAM) and the manufacture method thereof
GB2362755A (en) * 2000-05-25 2001-11-28 Nanogate Ltd Thin film field effect transistor with a conical structure
KR100411813B1 (ko) * 2001-10-11 2003-12-24 한국전력공사 유동제어를 이용한 축열식 전기온돌의 실내온도조절시스템
KR100670140B1 (ko) * 2004-08-26 2007-01-16 삼성에스디아이 주식회사 커패시터
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN114005838B (zh) * 2021-10-22 2024-02-09 武汉华星光电技术有限公司 一种阵列基板和显示面板
WO2023175437A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208783A (ja) * 1983-05-12 1984-11-27 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS601868A (ja) * 1983-06-17 1985-01-08 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US4820652A (en) * 1985-12-11 1989-04-11 Sony Corporation Manufacturing process and structure of semiconductor memory devices
GB2201544A (en) * 1987-02-27 1988-09-01 Philips Electronic Associated Vertical thin film transistor
JPH01231376A (ja) * 1988-03-11 1989-09-14 Nec Corp 薄膜トランジスタおよびその製造方法
US5210429A (en) * 1990-06-29 1993-05-11 Sharp Kabushiki Kaisha Static RAM cell with conductive straps formed integrally with thin film transistor gates

Also Published As

Publication number Publication date
FR2685818B1 (fr) 1994-04-15
CN1073806A (zh) 1993-06-30
ITMI921603A1 (it) 1993-12-30
JPH0653440A (ja) 1994-02-25
IT1255398B (it) 1995-10-31
KR930015098A (ko) 1993-07-23
JPH0773114B2 (ja) 1995-08-02
US5270968A (en) 1993-12-14
DE4221420A1 (de) 1993-07-01
CN1032286C (zh) 1996-07-10
KR950001159B1 (ko) 1995-02-11
FR2685818A1 (fr) 1993-07-02
GB9213809D0 (en) 1992-08-12
ITMI921603A0 (it) 1992-06-30
GB2262838A (en) 1993-06-30
GB2262838B (en) 1995-09-06

Similar Documents

Publication Publication Date Title
TW212851B (zh)
JPH04233271A (ja) メモリセル製造方法
TW303491B (zh)
TW266322B (zh)
TW413937B (en) Ultra compact DRAM cell and method of making
JP2885540B2 (ja) メモリセルの製造方法
TW477059B (en) Semiconductor device manufacturing method and semiconductor device
JPS61174670A (ja) Ｄｒａｍセルおよびその製作方法
JP2524002B2 (ja) 垂直構造を有するバイポ―ラ形ダイナミックｒａｍを製造する方法およびそのダイナミックｒａｍの構造
JPH0612805B2 (ja) 半導体記憶装置の製造方法
JPH03109764A (ja) Ｍｏｓ型半導体装置
JPH03268462A (ja) メモリセルを作成する方法
TW301055B (en) Fabrication method of dynamic random access memory with vertical channel and structure thereof
TW307921B (zh)
JPS61107768A (ja) 半導体記憶装置
TW416143B (en) Manufacturing method for capacitor contact node of integrated circuit
JPS61198772A (ja) メモリセル・アレイ
JPS61294854A (ja) 半導体装置
JPS61280653A (ja) Ｄｒａｍセルおよびそのメモリセルアレイならびにその製作方法
JP3071274B2 (ja) 半導体メモリ装置およびその製造方法
JPH08204146A (ja) 半導体装置
TW202339121A (zh) 具有雙導電材料之字元線的記憶體元件
JPH06342887A (ja) Ｍｉｓｔ型ダイナミックランダムアクセスメモリセル及びその製造方法
TW319889B (en) Manufacturing method of buried contact conductive plate
TWI232572B (en) Polysilicon deposition process for reducing junction area