JPH0653440A - 半導体メモリ装置の薄膜トランジスタおよびその製造方法 - Google Patents
半導体メモリ装置の薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0653440A JPH0653440A JP4187031A JP18703192A JPH0653440A JP H0653440 A JPH0653440 A JP H0653440A JP 4187031 A JP4187031 A JP 4187031A JP 18703192 A JP18703192 A JP 18703192A JP H0653440 A JPH0653440 A JP H0653440A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- film transistor
- thin film
- memory device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Abstract
(57)【要約】 （修正有）
【構成】 半導体基板の第１絶縁膜１上に形成され、第
１伝導形の不純物がドープされた第１導電層２と、第１
導電層を覆う第２絶縁膜３と、第１導電層上の絶縁膜に
形成された開口４と、開口内に露出された第１導電層の
表面および第２絶縁膜の所定部位の表面に形成された半
導体層５と、半導体層を覆う薄膜のゲート絶縁膜６と、
開口および開口周辺部上にオーバーラップされるように
ゲート絶縁膜上に形成された第２導電層７と、開口底面
の第１導電層と接触される半導体層内に形成された不純
物領域５ａと、不純物領域５ｂと、これらの不純物領域
間に限定されたチャネル領域５ｃを備えたことを特徴と
する。 【効果】 ＳＲＡＭの薄膜トランジスタが占める面積を
縮小し、配線設計の自由度および高集積化、大容量化を
図る。
１伝導形の不純物がドープされた第１導電層２と、第１
導電層を覆う第２絶縁膜３と、第１導電層上の絶縁膜に
形成された開口４と、開口内に露出された第１導電層の
表面および第２絶縁膜の所定部位の表面に形成された半
導体層５と、半導体層を覆う薄膜のゲート絶縁膜６と、
開口および開口周辺部上にオーバーラップされるように
ゲート絶縁膜上に形成された第２導電層７と、開口底面
の第１導電層と接触される半導体層内に形成された不純
物領域５ａと、不純物領域５ｂと、これらの不純物領域
間に限定されたチャネル領域５ｃを備えたことを特徴と
する。 【効果】 ＳＲＡＭの薄膜トランジスタが占める面積を
縮小し、配線設計の自由度および高集積化、大容量化を
図る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体メモリ装置の薄
膜トランジスタおよびその製造方法に関するもので、特
に６トランジスタメモリセル構造のＳＲＡＭのＰＭＯＳ
薄膜トランジスタおよびその製造方法に関するものであ
る。
膜トランジスタおよびその製造方法に関するもので、特
に６トランジスタメモリセル構造のＳＲＡＭのＰＭＯＳ
薄膜トランジスタおよびその製造方法に関するものであ
る。
【０００２】
【従来の技術】最近ＳＲＡＭの需要の増加とＤＲＡＭの
価格不安定等の理由で半導体メモリ製造会社らは、ＤＲ
ＡＭ生産ラインを活用し、ＳＲＡＭの増産を図ってい
る。ＳＲＡＭの需要増加は、システムの多機能化、高機
能化および小型軽量化の傾向により、ＳＲＡＭだけが有
する特性、すなわち、高速、低消費電力、そしてリフレ
ッシュ(Refresh) 動作が必要なくシステム設計が簡便で
ある等の長所に起因している。だが、ＳＲＡＭはＤＲＡ
Ｍに比べてセル構造が複雑な関係で、一世代遅く高集積
化がなされている。
価格不安定等の理由で半導体メモリ製造会社らは、ＤＲ
ＡＭ生産ラインを活用し、ＳＲＡＭの増産を図ってい
る。ＳＲＡＭの需要増加は、システムの多機能化、高機
能化および小型軽量化の傾向により、ＳＲＡＭだけが有
する特性、すなわち、高速、低消費電力、そしてリフレ
ッシュ(Refresh) 動作が必要なくシステム設計が簡便で
ある等の長所に起因している。だが、ＳＲＡＭはＤＲＡ
Ｍに比べてセル構造が複雑な関係で、一世代遅く高集積
化がなされている。
【０００３】現在のＳＲＡＭは４トランジスタと６トラ
ンジスタセル構造方式に区分されるが、大容量化の傾向
はポリシリコンを高抵抗負荷にし、ＮＭＯＳ回路構成の
メモリセルとＣＭＯＳ回路構成の周辺回路を備えた４ト
ランジスタ方式が主導しており、完全なＣＭＯＳ構成の
ＳＲＡＭは低消費電力の長所にもかかわらずチップサイ
ズ問題で、現在２５６ｋが主製品に量産されている。し
たがって、最近では高抵抗ポリシリコン負荷をＰＭＯＳ
に変更したスタック形ＴＦＴ(Thin Film Transistor)セ
ルを採用し、消費電力も少なくし、チップサイズも既存
４トランジスタ方式と類似に維持する新しい方式が出て
いる(1990 年 Symposium on VLSI Technology pp.19 〜
24参照）。
ンジスタセル構造方式に区分されるが、大容量化の傾向
はポリシリコンを高抵抗負荷にし、ＮＭＯＳ回路構成の
メモリセルとＣＭＯＳ回路構成の周辺回路を備えた４ト
ランジスタ方式が主導しており、完全なＣＭＯＳ構成の
ＳＲＡＭは低消費電力の長所にもかかわらずチップサイ
ズ問題で、現在２５６ｋが主製品に量産されている。し
たがって、最近では高抵抗ポリシリコン負荷をＰＭＯＳ
に変更したスタック形ＴＦＴ(Thin Film Transistor)セ
ルを採用し、消費電力も少なくし、チップサイズも既存
４トランジスタ方式と類似に維持する新しい方式が出て
いる(1990 年 Symposium on VLSI Technology pp.19 〜
24参照）。
【０００４】だが、従来の薄膜トランジスタはソースお
よびドレイン領域らとチャネル領域が２次元平面構造に
配置されるので、多くの面積を占めた。したがって、２
次元平面構造の薄膜トランジスタはＳＲＡＭの高集積
化、大容量化を妨害する。
よびドレイン領域らとチャネル領域が２次元平面構造に
配置されるので、多くの面積を占めた。したがって、２
次元平面構造の薄膜トランジスタはＳＲＡＭの高集積
化、大容量化を妨害する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、半導
体メモリ装置の３次元構造の薄膜トランジスタを提供す
ることにある。
体メモリ装置の３次元構造の薄膜トランジスタを提供す
ることにある。
【０００６】本発明の他の目的は、前記薄膜トランジス
タを製造するのに一番適合な製造方法を提供することに
ある。
タを製造するのに一番適合な製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体メモリ装置の薄膜トランジスタ
は、半導体基板の第１絶縁膜上に形成され、第１伝導形
の不純物がドープされた第１導電層と、前記第１導電層
を覆う第２絶縁膜と、前記第１導電層上の第２絶縁膜に
形成された開口と、前記開口内に露出された前記第１導
電層の表面および前記第２絶縁膜の所定部位の表面に形
成された半導体層と、前記半導体層を覆う薄膜のゲート
絶縁膜と、前記開口および前記開口周辺部上にオーバー
ラップされるように前記ゲート絶縁膜上に形成された第
２導電層と、前記開口底面の前記第１導電層と接触され
る前記半導体層内の第１部分に形成され、第１伝導形不
純物でドープされた第１不純物領域と、前記第２絶縁膜
上の半導体層内の第２部分に形成され第１伝導形の不純
物がドープされた第２不純物領域と、および前記第１お
よび第２不純物領域らの間に限定された前記半導体層の
チャネル領域を備えたことを特徴とする。
に本発明による半導体メモリ装置の薄膜トランジスタ
は、半導体基板の第１絶縁膜上に形成され、第１伝導形
の不純物がドープされた第１導電層と、前記第１導電層
を覆う第２絶縁膜と、前記第１導電層上の第２絶縁膜に
形成された開口と、前記開口内に露出された前記第１導
電層の表面および前記第２絶縁膜の所定部位の表面に形
成された半導体層と、前記半導体層を覆う薄膜のゲート
絶縁膜と、前記開口および前記開口周辺部上にオーバー
ラップされるように前記ゲート絶縁膜上に形成された第
２導電層と、前記開口底面の前記第１導電層と接触され
る前記半導体層内の第１部分に形成され、第１伝導形不
純物でドープされた第１不純物領域と、前記第２絶縁膜
上の半導体層内の第２部分に形成され第１伝導形の不純
物がドープされた第２不純物領域と、および前記第１お
よび第２不純物領域らの間に限定された前記半導体層の
チャネル領域を備えたことを特徴とする。
【０００８】また、前記他の目的は、第１絶縁膜上に第
１伝導形の不純物がドープされた第１導電層を形成する
工程と、前記第１導電層を第２絶縁膜で覆う工程と、前
記第１導電層上の第２絶縁膜に開口を形成する工程と、
前記開口内に露出された前記第１導電層と前記第２絶縁
膜の所定部位に半導体層を形成する工程と、前記半導体
層を薄膜のゲート絶縁膜で覆うと同時に前記第１導電層
内の不純物を上方向に拡散し前記露出された第１導電層
と接触される前記半導体層の第１部分に第１不純物領域
を形成する工程と、前記開口および前記開口の周辺部上
の前記ゲート絶縁膜上に第２導電層を形成する工程と、
不純物ドーピング工程により前記第２絶縁膜上の前記第
２導電層を覆っていない前記半導体層の第２領域に第２
不純物領域を形成する工程よりなる半導体メモリ装置の
薄膜トランジスタの製造方法により達成される。
１伝導形の不純物がドープされた第１導電層を形成する
工程と、前記第１導電層を第２絶縁膜で覆う工程と、前
記第１導電層上の第２絶縁膜に開口を形成する工程と、
前記開口内に露出された前記第１導電層と前記第２絶縁
膜の所定部位に半導体層を形成する工程と、前記半導体
層を薄膜のゲート絶縁膜で覆うと同時に前記第１導電層
内の不純物を上方向に拡散し前記露出された第１導電層
と接触される前記半導体層の第１部分に第１不純物領域
を形成する工程と、前記開口および前記開口の周辺部上
の前記ゲート絶縁膜上に第２導電層を形成する工程と、
不純物ドーピング工程により前記第２絶縁膜上の前記第
２導電層を覆っていない前記半導体層の第２領域に第２
不純物領域を形成する工程よりなる半導体メモリ装置の
薄膜トランジスタの製造方法により達成される。
【０００９】
【作用】本発明による半導体メモリ装置の薄膜トランジ
スタによると、ＳＲＡＭの薄膜トランジスタが占める面
積を縮小させられるので、配線設計の自由度および高集
積化、大容量化を向上させられる。
スタによると、ＳＲＡＭの薄膜トランジスタが占める面
積を縮小させられるので、配線設計の自由度および高集
積化、大容量化を向上させられる。
【００１０】
【実施例】以下、本発明に係る実施例を添付図面に従っ
て説明する。ここで、図面の同一部分には同一符号を使
用する。
て説明する。ここで、図面の同一部分には同一符号を使
用する。
【００１１】本発明の実施例を説明する前に従来の半導
体メモリ装置の薄膜トランジスタを説明する。
体メモリ装置の薄膜トランジスタを説明する。
【００１２】図１Ａは従来の薄膜トランジスタの平面レ
イアウト図であり、図１Ｂは図１Ａのａ−ａ線による断
面図である。
イアウト図であり、図１Ｂは図１Ａのａ−ａ線による断
面図である。
【００１３】従来では、半導体基板上の第１絶縁膜１上
にＰＭＯＳ薄膜トランジスタのドレインコンタクトパッ
ドとして提供される多結晶シリコンの第１導電層２のパ
ターンを形成し、その上に第２絶縁膜３をかぶせ、第２
絶縁膜３にコンタクトホール４を形成した後、非晶質シ
リコンの半導体層５を沈積し、この半導体層５をパター
ニングした後、その上に薄膜のゲート絶縁膜６をかぶせ
て、ゲート絶縁膜６上に多結晶シリコンの第２導電層７
を沈積し、この第２導電層７をパターニングし、第２絶
縁膜３上の所定領域で半導体層５とオーバーラップされ
るように薄膜トランジスタのゲート電極を形成する。引
き続き、ゲート電極の第２導電層７のパターンにセルフ
アラインで第２導電層７とオーバーラップされない半導
体層５にｐ形不純物をイオン注入し、ＰＭＯＳ薄膜トラ
ンジスタのソース領域５ａおよびドレイン領域５ｂを形
成する。ソース領域５ａおよびドレイン領域５ｂの間の
半導体層がＰＭＯＳ薄膜トランジスタのチャネル領域５
ｃとなる。すなわち、従来のＳＲＡＭの負荷として提供
されるＰＭＯＳ薄膜トランジスタは２次元平面上に形成
され、所定の領域を確保しなければならなかったので、
ＳＲＡＭの高集積化および大容量化を妨害する原因とな
った。
にＰＭＯＳ薄膜トランジスタのドレインコンタクトパッ
ドとして提供される多結晶シリコンの第１導電層２のパ
ターンを形成し、その上に第２絶縁膜３をかぶせ、第２
絶縁膜３にコンタクトホール４を形成した後、非晶質シ
リコンの半導体層５を沈積し、この半導体層５をパター
ニングした後、その上に薄膜のゲート絶縁膜６をかぶせ
て、ゲート絶縁膜６上に多結晶シリコンの第２導電層７
を沈積し、この第２導電層７をパターニングし、第２絶
縁膜３上の所定領域で半導体層５とオーバーラップされ
るように薄膜トランジスタのゲート電極を形成する。引
き続き、ゲート電極の第２導電層７のパターンにセルフ
アラインで第２導電層７とオーバーラップされない半導
体層５にｐ形不純物をイオン注入し、ＰＭＯＳ薄膜トラ
ンジスタのソース領域５ａおよびドレイン領域５ｂを形
成する。ソース領域５ａおよびドレイン領域５ｂの間の
半導体層がＰＭＯＳ薄膜トランジスタのチャネル領域５
ｃとなる。すなわち、従来のＳＲＡＭの負荷として提供
されるＰＭＯＳ薄膜トランジスタは２次元平面上に形成
され、所定の領域を確保しなければならなかったので、
ＳＲＡＭの高集積化および大容量化を妨害する原因とな
った。
【００１４】したがって、本発明では、ＳＲＡＭのＰＭ
ＯＳ薄膜トランジスタが占める面積を減らすため、３次
元構造を提案する。
ＯＳ薄膜トランジスタが占める面積を減らすため、３次
元構造を提案する。
【００１５】図２Ａは本発明による３次元構造の薄膜ト
ランジスタの平面レイアウト図であり、図２Ｂは図２Ａ
のａ−ａ線による断面図である。
ランジスタの平面レイアウト図であり、図２Ｂは図２Ａ
のａ−ａ線による断面図である。
【００１６】従来技術に比べて本発明の異なる点は、Ｐ
ＭＯＳ薄膜トランジスタのドレインコンタクトホールの
内側壁上に形成された半導体層をチャネル領域５ｃとし
て用いて、コンタクトホール４の底面に形成された半導
体層をソース領域５ａとして用いる。そして、ゲート電
極として提供される第２導電層７のパターンをコンタク
トホールをかぶせるように形成する。また、ソース領域
５ａはソースコンタクトパッドとして提供される第１導
電層２にある第１伝導形の不純物、例えばｐ形不純物の
上方向拡散により形成される。この様な構造によりＰＭ
ＯＳ薄膜トランジスタのチャネルサイズは、コンタクト
ホールのサイズとして調整可能である。そして、従来の
ＰＯＭＳ薄膜トランジスタが占める面積に比べて、大略
４０％程度の面積縮小効果が得られる。また、配線設計
の自由度が大きく向上される。
ＭＯＳ薄膜トランジスタのドレインコンタクトホールの
内側壁上に形成された半導体層をチャネル領域５ｃとし
て用いて、コンタクトホール４の底面に形成された半導
体層をソース領域５ａとして用いる。そして、ゲート電
極として提供される第２導電層７のパターンをコンタク
トホールをかぶせるように形成する。また、ソース領域
５ａはソースコンタクトパッドとして提供される第１導
電層２にある第１伝導形の不純物、例えばｐ形不純物の
上方向拡散により形成される。この様な構造によりＰＭ
ＯＳ薄膜トランジスタのチャネルサイズは、コンタクト
ホールのサイズとして調整可能である。そして、従来の
ＰＯＭＳ薄膜トランジスタが占める面積に比べて、大略
４０％程度の面積縮小効果が得られる。また、配線設計
の自由度が大きく向上される。
【００１７】この様な本発明の薄膜トランジスタの望ま
しい一実施例の製造方法は図３Ａ〜図４Ｅに図示したよ
うな工程からなる。
しい一実施例の製造方法は図３Ａ〜図４Ｅに図示したよ
うな工程からなる。
【００１８】図３Ａを参照すると、半導体基板（未図
示）上の平坦になった第１絶縁膜１上に厚さ５００〜
２，０００オングストロームの第１導電層２、例えば多
結晶シリコンまたは非晶質シリコンを沈積し、ｐ形不純
物を１×１０13〜５×１０15／ｃｍ2 の濃度でイオン注
入した後、通常の写真蝕刻法で第１導電層２のパターン
を形成する。
示）上の平坦になった第１絶縁膜１上に厚さ５００〜
２，０００オングストロームの第１導電層２、例えば多
結晶シリコンまたは非晶質シリコンを沈積し、ｐ形不純
物を１×１０13〜５×１０15／ｃｍ2 の濃度でイオン注
入した後、通常の写真蝕刻法で第１導電層２のパターン
を形成する。
【００１９】図３Ｂを参照すると、第２導電層２のパタ
ーンを厚さ２，０００〜１０，０００オングストローム
の第２絶縁膜３でかぶせる。次いで、通常の写真蝕刻法
で第１導電層２上の第２絶縁膜３に０．２〜０．８μｍ
サイズのコンタクトホール４を形成し、コンタクトホー
ル４内の第１導電層２を露出させる。
ーンを厚さ２，０００〜１０，０００オングストローム
の第２絶縁膜３でかぶせる。次いで、通常の写真蝕刻法
で第１導電層２上の第２絶縁膜３に０．２〜０．８μｍ
サイズのコンタクトホール４を形成し、コンタクトホー
ル４内の第１導電層２を露出させる。
【００２０】図４Ｃを参照すると、コンタクトホール４
が形成された第２絶縁膜３上に非晶質シリコンからなる
厚さ１００〜１，０００オングストロームの半導体層５
を沈積し、通常の写真蝕刻法により半導体層５のパター
ンを形成する。次いで、半導体層５の上に化学気相成長
法による酸化膜のような厚さ１００〜１，０００オング
ストロームのゲート絶縁膜６を成膜する。このとき第１
導電層２からｐ形不純物が上方向に拡散され、第１導電
層２と接触している半導体層５にｐ形不純物領域、すな
わち、ソース領域５ａが形成される。
が形成された第２絶縁膜３上に非晶質シリコンからなる
厚さ１００〜１，０００オングストロームの半導体層５
を沈積し、通常の写真蝕刻法により半導体層５のパター
ンを形成する。次いで、半導体層５の上に化学気相成長
法による酸化膜のような厚さ１００〜１，０００オング
ストロームのゲート絶縁膜６を成膜する。このとき第１
導電層２からｐ形不純物が上方向に拡散され、第１導電
層２と接触している半導体層５にｐ形不純物領域、すな
わち、ソース領域５ａが形成される。
【００２１】図４Ｄを参照すると、ゲート絶縁膜６上に
厚さ５００〜２，０００オングストロームの第２導電層
７、例えば多結晶シリコンまたは非晶質シリコンを沈積
し、第２導電層７にｎ形またはｐ形不純物を１×１０14
〜１×１０16／ｃｍ2 の濃度でドーピングする。次い
で、通常の写真蝕刻法によりゲート電極として提供され
る第２導電層７のパターンを形成する。
厚さ５００〜２，０００オングストロームの第２導電層
７、例えば多結晶シリコンまたは非晶質シリコンを沈積
し、第２導電層７にｎ形またはｐ形不純物を１×１０14
〜１×１０16／ｃｍ2 の濃度でドーピングする。次い
で、通常の写真蝕刻法によりゲート電極として提供され
る第２導電層７のパターンを形成する。
【００２２】次いで、前記第２導電層７のパターン形成
のためのフォトレジスト８の除去の前に、１×１０13〜
５×１０15／ｃｍ2 の濃度でｐ形不純物を第２導電層７
のパターンが重畳になっていない半導体基板５にイオン
注入し、ｐ形不純物領域、すなわち、ドレイン領域５ｂ
を形成する。または、図４Ｄ−１に図示したように前記
フォトレジスト８を除去した後、フォトレジスト８ａを
形成し、フォトレジスト８ａに開口８ｂを形成し、この
開口８ｂを通じて、半導体層５の所定領域にｐ形不純物
領域５ｂ´を形成することもできる。
のためのフォトレジスト８の除去の前に、１×１０13〜
５×１０15／ｃｍ2 の濃度でｐ形不純物を第２導電層７
のパターンが重畳になっていない半導体基板５にイオン
注入し、ｐ形不純物領域、すなわち、ドレイン領域５ｂ
を形成する。または、図４Ｄ−１に図示したように前記
フォトレジスト８を除去した後、フォトレジスト８ａを
形成し、フォトレジスト８ａに開口８ｂを形成し、この
開口８ｂを通じて、半導体層５の所定領域にｐ形不純物
領域５ｂ´を形成することもできる。
【００２３】図４Ｅを参照すると、前記フォトレジスト
（８または８ａ）を除去し、ＰＭＯＳ薄膜トランジスタ
を完成する。この様なＰＭＯＳ薄膜トランジスタのチャ
ネル領域５ｃはコンタクトホール４の内側壁に形成され
た半導体層と第２導電層７のパターンによりｐ形不純物
が注入されてない半導体層として提供される。
（８または８ａ）を除去し、ＰＭＯＳ薄膜トランジスタ
を完成する。この様なＰＭＯＳ薄膜トランジスタのチャ
ネル領域５ｃはコンタクトホール４の内側壁に形成され
た半導体層と第２導電層７のパターンによりｐ形不純物
が注入されてない半導体層として提供される。
【００２４】
【発明の効果】以上のように、本発明では、非晶質シリ
コンＰＭＯＳ薄膜トランジスタ負荷を持つＳＲＡＭにお
いて、ＰＭＯＳ薄膜トランジスタのソースコンタクト領
域とゲート電極として提供される第２導電層を重畳させ
ることによりコンタクトホールの側壁上の半導体層をチ
ャネル領域として提供し、３次元構造の薄膜トランジス
タを形成し、これにより薄膜トランジスタが占める面積
を縮小させられるのでＳＲＡＭの高集積化、大容量化お
よび配線設計の自由度を向上させられる。
コンＰＭＯＳ薄膜トランジスタ負荷を持つＳＲＡＭにお
いて、ＰＭＯＳ薄膜トランジスタのソースコンタクト領
域とゲート電極として提供される第２導電層を重畳させ
ることによりコンタクトホールの側壁上の半導体層をチ
ャネル領域として提供し、３次元構造の薄膜トランジス
タを形成し、これにより薄膜トランジスタが占める面積
を縮小させられるのでＳＲＡＭの高集積化、大容量化お
よび配線設計の自由度を向上させられる。
【図１】 図１Ａは従来の半導体メモリ装置の薄膜トラ
ンジスタの平面レイアウト図面であり、図１Ｂは図１Ａ
のａ−ａ線による薄膜トランジスタの断面図である。
ンジスタの平面レイアウト図面であり、図１Ｂは図１Ａ
のａ−ａ線による薄膜トランジスタの断面図である。
【図２】 図２Ａは本発明による半導体メモリ装置の薄
膜トランジスタの平面レイアウト図面であり、図２Ｂは
図２Ａのａ−ａ線による薄膜トランジスタの断面図であ
る。
膜トランジスタの平面レイアウト図面であり、図２Ｂは
図２Ａのａ−ａ線による薄膜トランジスタの断面図であ
る。
【図３】 本発明による半導体メモリ装置の薄膜トラン
ジスタの製造工程を示した図面である。
ジスタの製造工程を示した図面である。
【図４】 図３に続く本発明による半導体メモリ装置の
薄膜トランジスタの製造工程を示した図面である。
薄膜トランジスタの製造工程を示した図面である。
１…第１絶縁膜、 ２…第２導電層、 ３
…第２絶縁膜、５…半導体層、 ５ａ…ソース
領域、 ５ｂ…ドレイン領域、５ｂ´…不純物領
域、 ５ｃ…チャネル領域、 ６…ゲート絶縁膜、
７…第２導電層、 ８，８ａ…フォトレジスト、
８ｂ…開口。
…第２絶縁膜、５…半導体層、 ５ａ…ソース
領域、 ５ｂ…ドレイン領域、５ｂ´…不純物領
域、 ５ｃ…チャネル領域、 ６…ゲート絶縁膜、
７…第２導電層、 ８，８ａ…フォトレジスト、
８ｂ…開口。
Claims (18)
- 【請求項１】 半導体基板の第１絶縁膜上に形成され、
第１伝導形の不純物がドープされた第１導電層と、前記
第１導電層を覆う第２絶縁膜と、前記第１導電層上の第
２絶縁膜に形成された開口と、前記開口内に露出された
前記第１導電層の表面および前記第２絶縁膜の所定部位
の表面に形成された半導体層と、前記半導体層を覆う薄
膜のゲート絶縁膜と、前記開口および前記開口周辺部上
にオーバーラップされるように前記ゲート絶縁膜上に形
成された第２導電層と、前記開口底面の前記第１導電層
と接触される前記半導体層内の第１部分に形成され、第
１伝導形不純物でドープされた第１不純物領域と、前記
第２絶縁膜上の半導体層内の第２部分に形成され第１伝
導形の不純物がドープされた第２不純物領域と、および
前記第１および第２不純物領域らの間に限定された前記
半導体層のチャネル領域を備えたことを特徴とする半導
体メモリ装置の薄膜トランジスタ。 - 【請求項２】 前記薄膜トランジスタのチャネル領域の
サイズが前記開口の直径または深さで設定されることを
特徴とする請求項１記載の半導体メモリ装置の薄膜トラ
ンジスタ。 - 【請求項３】 前記第１伝導形不純物はｐ形であること
を特徴とする請求項１記載の半導体メモリ装置の薄膜ト
ランジスタ。 - 【請求項４】 第１不純物領域の不純物が前記第１導電
層から上方向に拡散されることを特徴とする請求項１記
載の半導体メモリ装置の薄膜トランジスタ。 - 【請求項５】 第１絶縁膜上に第１伝導形の不純物がド
ープされた第１導電層を形成する工程と、 前記第１導電層を第２絶縁膜で覆う工程と、 前記第１導電層上の第２絶縁膜に開口を形成する工程
と、 前記開口内に露出された前記第１導電層と前記第２絶縁
膜の所定部位に半導体層を形成する工程と、 前記半導体層を薄膜のゲート絶縁膜で覆うと同時に前記
第１導電層内の不純物を上方向に拡散し前記露出された
第１導電層と接触される前記半導体層の第１部分に第１
不純物領域を形成する工程と、 前記開口および前記開口の周辺部上の前記ゲート絶縁膜
上に第２導電層を形成する工程と、および不純物ドーピ
ング工程により前記第２絶縁膜上の前記第２導電層を覆
っていない前記半導体層の第２領域に第２不純物領域を
形成する工程よりなる半導体メモリ装置の薄膜トランジ
スタの製造方法。 - 【請求項６】 前記第１導電層はｐ形不純物がドープさ
れた多結晶シリコンであることを特徴とする請求項５記
載の半導体メモリ装置の薄膜トランジスタの製造方法。 - 【請求項７】 前記第１導電層はｐ形不純物がドープさ
れた非結晶シリコンであることを特徴とする請求項５記
載の半導体メモリ装置の薄膜トランジスタの製造方法。 - 【請求項８】 前記第１導電層の不純物濃度は１×１０
13〜５×１０15／ｃｍ2 であることを特徴とする請求項
５記載の半導体メモリ装置の薄膜トランジスタの製造方
法。 - 【請求項９】 前記第２絶縁膜の厚さは２，０００〜１
０，０００オングストロームであることを特徴とする請
求項５記載の半導体メモリ装置の薄膜トランジスタの製
造方法。 - 【請求項１０】 前記開口の直径は０．２〜０．８μｍ
であることを特徴とする請求項５記載の半導体メモリ装
置の薄膜トランジスタの製造方法。 - 【請求項１１】 前記半導体層の厚さは１００〜１，５
００オングストロームの非結晶シリコンであることを特
徴とする請求項５記載の半導体メモリ装置の薄膜トラン
ジスタの製造方法。 - 【請求項１２】 前記ゲート絶縁膜の厚さは１００〜
１，０００オングストロームであることを特徴とする請
求項５記載の半導体メモリ装置の薄膜トランジスタの製
造方法。 - 【請求項１３】 前記第２導電層はｎ形不純物がドープ
された多結晶シリコンであることを特徴とする請求項５
記載の半導体メモリ装置の薄膜トランジスタの製造方
法。 - 【請求項１４】 前記半導体層の不純物領域の不純物濃
度は１×１０13〜５×１０15／ｃｍ2 であることを特徴
とする請求項５記載の半導体メモリ装置の薄膜トランジ
スタの製造方法。 - 【請求項１５】 前記第２導電層はｐ形不純物がドープ
された多結晶シリコンであることを特徴とする請求項５
記載の半導体メモリ装置の薄膜トランジスタの製造方
法。 - 【請求項１６】 前記第２導電層は非結晶シリコンであ
ることを特徴とする請求項５記載の半導体メモリ装置の
薄膜トランジスタの製造方法。 - 【請求項１７】 前記不純物ドーピング工程は前記第２
導電層をマスクで利用したイオン注入であることを特徴
とする請求項５記載の半導体メモリ装置の薄膜トランジ
スタの製造方法。 - 【請求項１８】 前記不純物ドーピング工程は望ましい
フォトレジストをマスクに利用したイオン注入であるこ
とを特徴とする請求項５記載の半導体メモリ装置の薄膜
トランジスタの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910024664 | 1991-12-27 | ||
| KR1992P6678 | 1992-04-21 | ||
| KR1991P24664 | 1992-04-21 | ||
| KR1019920006678A KR950001159B1 (ko) | 1991-12-27 | 1992-04-21 | 반도체 메모리장치의 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653440A true JPH0653440A (ja) | 1994-02-25 |
| JPH0773114B2 JPH0773114B2 (ja) | 1995-08-02 |
Family
ID=26628882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4187031A Expired - Fee Related JPH0773114B2 (ja) | 1991-12-27 | 1992-07-14 | 半導体メモリ装置の薄膜トランジスタおよびその製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5270968A (ja) |
| JP (1) | JPH0773114B2 (ja) |
| KR (1) | KR950001159B1 (ja) |
| CN (1) | CN1032286C (ja) |
| DE (1) | DE4221420A1 (ja) |
| FR (1) | FR2685818B1 (ja) |
| GB (1) | GB2262838B (ja) |
| IT (1) | IT1255398B (ja) |
| TW (1) | TW212851B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020061578A (ja) * | 2011-01-26 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2023175437A1 (ja) * | 2022-03-18 | 2023-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び、半導体装置の作製方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418393A (en) * | 1993-11-29 | 1995-05-23 | Motorola, Inc. | Thin-film transistor with fully gated channel region |
| US5700727A (en) * | 1995-07-24 | 1997-12-23 | Micron Technology, Inc. | Method of forming a thin film transistor |
| KR100223886B1 (ko) * | 1995-12-26 | 1999-10-15 | 구본준 | 반도체소자 및 제조방법 |
| US6238971B1 (en) | 1997-02-11 | 2001-05-29 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures |
| US5981333A (en) * | 1997-02-11 | 1999-11-09 | Micron Technology, Inc. | Methods of forming capacitors and DRAM arrays |
| US5918122A (en) * | 1997-02-11 | 1999-06-29 | Micron Technology, Inc. | Methods of forming integrated circuitry, DRAM cells and capacitors |
| US6214727B1 (en) * | 1997-02-11 | 2001-04-10 | Micron Technology, Inc. | Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry |
| US5905280A (en) | 1997-02-11 | 1999-05-18 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures |
| US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| KR100259078B1 (ko) | 1997-08-14 | 2000-06-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| US6359302B1 (en) | 1997-10-16 | 2002-03-19 | Micron Technology, Inc. | DRAM cells and integrated circuitry, and capacitor structures |
| TW400644B (en) * | 1998-10-26 | 2000-08-01 | United Microelectronics Corp | The structure of Dynamic Random Access Memory(DRAM) and the manufacture method thereof |
| GB2362755A (en) * | 2000-05-25 | 2001-11-28 | Nanogate Ltd | Thin film field effect transistor with a conical structure |
| KR100411813B1 (ko) * | 2001-10-11 | 2003-12-24 | 한국전력공사 | 유동제어를 이용한 축열식 전기온돌의 실내온도조절시스템 |
| KR100670140B1 (ko) * | 2004-08-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 커패시터 |
| CN104795400B (zh) * | 2015-02-12 | 2018-10-30 | 合肥鑫晟光电科技有限公司 | 阵列基板制造方法、阵列基板和显示装置 |
| CN114005838B (zh) * | 2021-10-22 | 2024-02-09 | 武汉华星光电技术有限公司 | 一种阵列基板和显示面板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS601868A (ja) * | 1983-06-17 | 1985-01-08 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| US4820652A (en) * | 1985-12-11 | 1989-04-11 | Sony Corporation | Manufacturing process and structure of semiconductor memory devices |
| GB2201544A (en) * | 1987-02-27 | 1988-09-01 | Philips Electronic Associated | Vertical thin film transistor |
| JPH01231376A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| US5210429A (en) * | 1990-06-29 | 1993-05-11 | Sharp Kabushiki Kaisha | Static RAM cell with conductive straps formed integrally with thin film transistor gates |
-
1992
- 1992-04-21 KR KR1019920006678A patent/KR950001159B1/ko not_active IP Right Cessation
- 1992-06-23 FR FR9207651A patent/FR2685818B1/fr not_active Expired - Lifetime
- 1992-06-29 GB GB9213809A patent/GB2262838B/en not_active Expired - Lifetime
- 1992-06-30 DE DE4221420A patent/DE4221420A1/de not_active Withdrawn
- 1992-06-30 TW TW081105179A patent/TW212851B/zh active
- 1992-06-30 US US07/906,369 patent/US5270968A/en not_active Expired - Lifetime
- 1992-06-30 CN CN92105269A patent/CN1032286C/zh not_active Expired - Lifetime
- 1992-06-30 IT ITMI921603A patent/IT1255398B/it active IP Right Grant
- 1992-07-14 JP JP4187031A patent/JPH0773114B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020061578A (ja) * | 2011-01-26 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2023175437A1 (ja) * | 2022-03-18 | 2023-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び、半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW212851B (ja) | 1993-09-11 |
| FR2685818B1 (fr) | 1994-04-15 |
| CN1073806A (zh) | 1993-06-30 |
| ITMI921603A1 (it) | 1993-12-30 |
| IT1255398B (it) | 1995-10-31 |
| KR930015098A (ko) | 1993-07-23 |
| JPH0773114B2 (ja) | 1995-08-02 |
| US5270968A (en) | 1993-12-14 |
| DE4221420A1 (de) | 1993-07-01 |
| CN1032286C (zh) | 1996-07-10 |
| KR950001159B1 (ko) | 1995-02-11 |
| FR2685818A1 (fr) | 1993-07-02 |
| GB9213809D0 (en) | 1992-08-12 |
| ITMI921603A0 (it) | 1992-06-30 |
| GB2262838A (en) | 1993-06-30 |
| GB2262838B (en) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3403231B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0653440A (ja) | 半導体メモリ装置の薄膜トランジスタおよびその製造方法 | |
| US6165823A (en) | Thin film transistor and a fabricating method therefor | |
| JPH04147629A (ja) | 半導体装置およびその製造方法 | |
| JPH0644603B2 (ja) | 半導体装置とその製法 | |
| JPH0883915A (ja) | 薄膜トランジスタおよびその形成方法 | |
| JPH04322469A (ja) | 薄膜電界効果素子およびその製造方法 | |
| JP2921468B2 (ja) | 半導体メモリ装置 | |
| JPH07211799A (ja) | Ｄｒａｍセルの製造方法 | |
| JP2851968B2 (ja) | 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法 | |
| US6391704B1 (en) | Method for manufacturing an MDL semiconductor device including a DRAM device having self-aligned contact hole and a logic device having dual gate structure | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JPH05102415A (ja) | 超高集積半導体メモリ装置の製造方法 | |
| JPH09181277A (ja) | 半導体メモリ装置の製造方法 | |
| JP2799855B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPS6315749B2 (ja) | ||
| JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP4083468B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP2621824B2 (ja) | 半導体装置の製造方法 | |
| JPH04321271A (ja) | 半導体装置 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| US20020163038A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |