TW202137405A - 半導體結構及其製作方法 - Google Patents

半導體結構及其製作方法 Download PDF

Info

Publication number
TW202137405A
TW202137405A TW109142503A TW109142503A TW202137405A TW 202137405 A TW202137405 A TW 202137405A TW 109142503 A TW109142503 A TW 109142503A TW 109142503 A TW109142503 A TW 109142503A TW 202137405 A TW202137405 A TW 202137405A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
type semiconductor
gan
based material
manufacturing
Prior art date
Application number
TW109142503A
Other languages
English (en)
Other versions
TWI797513B (zh
Inventor
程凱
Original Assignee
大陸商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州晶湛半導體有限公司 filed Critical 大陸商蘇州晶湛半導體有限公司
Publication of TW202137405A publication Critical patent/TW202137405A/zh
Application granted granted Critical
Publication of TWI797513B publication Critical patent/TWI797513B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本發明提供了一種半導體結構及其製作方法，製作方法中，提供第一P型半導體層，在第一P型半導體層上依次形成N型半導體層與第二P型半導體層，第一P型半導體層、N型半導體層以及第二P型半導體層都包括GaN基材料；其中，所提供的第一P型半導體層中，控制上表面為Ga面；形成N型半導體層時，控制上表面為N面；形成第二P型半導體層時，控制上表面為N面。利用濕法刻蝕的方向性，使得從第二P型半導體層的N面開始刻蝕，自動停止於第一P型半導體層的Ga面，可以避免第一P型半導體層的過刻蝕以及電洞載流子濃度下降。之後乾法刻蝕第二P型半導體層，停止於N型半導體層的上表面，有利於降低N型半導體層的電連接結構的接觸電阻。

Description

半導體結構及其製作方法
本發明涉及半導體技術領域，尤其涉及一種半導體結構及其製作方法。
III-氮化物是繼Si、GaAs等第一、第二代半導體材料之後的第三代新型半導體材料，其中GaN作為寬禁帶半導體材料有許多優點，諸如飽和漂移速度高、擊穿電壓大、載流子輸運性能優異以及能夠形成AlGaN、InGaN三元合金和AlInGaN四元合金等，容易製作GaN基的PN結。鑒於此，近幾年來GaN基材料和半導體器件得到了廣泛和深入的研究，金屬有機化合物化學氣相沉積(Metal-organic Chemical Vapor Deposition，MOCVD)技術生長GaN基材料日趨成熟；在半導體器件研究方面，GaN基LED、LDs等光電子器件以及GaN基HEMT等微電子器件方面的研究都取得了顯著的成績和長足的發展。
目前GaN基半導體器件仍有改進空間。問題之一在於：在P型GaN基半導體層和/或N型GaN基半導體層上製作接觸電極時存在過刻蝕問題。
有鑑於此，實有必要提供一種新的半導體結構及其製作方法，以解決上述技術問題。
本發明的發明目的是提供一種半導體結構及其製作方法，提高GaN基半導體器件的性能。
為實現上述目的，本發明的第一方面提供一種半導體結構的製作方法，包括：
提供第一P型半導體層，所述第一P型半導體層包括GaN基材料，且上表面為Ga面；
在所述第一P型半導體層上形成N型半導體層，所述N型半導體層包括GaN基材料，且上表面為N面；
在所述N型半導體層上形成第二P型半導體層，所述第二P型半導體層包括GaN基材料，且上表面為N面；
濕法刻蝕去除集電極區域的第二P型半導體層與N型半導體層，暴露所述第一P型半導體層；乾法刻蝕去除基極區域的第二P型半導體層，暴露所述N型半導體層。
GaN晶體為釺鋅礦結構，其中Ga、N原子層呈ABABAB六方層堆垛，每個Ga(N)原子都與周圍的4個N(Ga)原子呈類金剛石四面體結構成鍵。需要說明的是，以平行於C軸([0001]晶向)的Ga-N鍵作為參照，若每一個Ga-N鍵中的Ga原子更遠離襯底，則上表面為Ga面；若每一個Ga-N鍵中的N原子更遠離襯底，則上表面為N面。
可選地，在所述第一P型半導體層上形成N型半導體層前，激活所述第一P型半導體層中的P型摻雜離子。
可選地，在集電極區域的第一P型半導體層上形成集電極、在基極區域的N型半導體層上形成基極，以及在發射極區域的第二P型半導體層上形成發射極。
可選地，在所述第一P型半導體層上形成上表面為N面的N型半導體層通過：將所述N型半導體層的Ga面直接與所述第一P型半導體層的Ga面鍵合。
可選地，在所述第一P型半導體層上形成上表面為N面 的N型半導體層通過：形成N型半導體層的過程中，通過極性反轉的方式使所述N型半導體層的N面朝上。
可選地，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：將所述第二P型半導體層的Ga面直接與所述N型半導體層的N面鍵合。
可選地，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：形成第二P型半導體層的過程中，通過極性反轉的方式使所述第二P型半導體層的N面朝上。
可選地，所述GaN基材料為GaN、AlGaN、InGaN、AlInGaN中的至少一種。
本發明的第二方面提供一種半導體結構的製作方法，包括：
提供N型半導體層，所述N型半導體層包括GaN基材料，且上表面為Ga面；
在所述N型半導體層上形成第二P型半導體層，所述第二P型半導體層包括GaN基材料，且上表面為N面；
濕法刻蝕去除部分區域的第二P型半導體層，暴露所述N型半導體層。
可選地，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：將所述第二P型半導體層的Ga面直接與所述N型半導體層的Ga面鍵合。
可選地，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：形成第二P型半導體層的過程中，通過極性反轉的方式使所述第二P型半導體層的N面朝上。
本發明的第三方面提供一種半導體結構，包括：
自下而上分佈的第一P型半導體層、N型半導體層以及第二P型半導體層；其中：
所述第一P型半導體層包括GaN基材料，且上表面為Ga面；所述N型半導體層包括GaN基材料，且上表面為N面；所述第二P型半導體層包括GaN基材料，且上表面為N面；所述第一P型半導體層的Ga面與所述N型半導體層的N面的部分區域裸露。
可選地，所述裸露的第一P型半導體層上具有集電極，N型半導體層上具有基極，第二P型半導體層上具有發射極。
本發明的第四方面提供一種半導體結構，包括：
自下而上分佈的N型半導體層與第二P型半導體層；其中：
所述N型半導體層包括GaN基材料，且上表面為Ga面；所述第二P型半導體層包括GaN基材料，且上表面為N面；所述N型半導體層的Ga面的部分區域裸露。
與習知技術相比，本發明的有益效果在於：
1)本發明的半導體結構製作方法中，先提供第一P型半導體層，第一P型半導體層包括GaN基材料；再在第一P型半導體層上形成N型半導體層，N型半導體層包括GaN基材料；之後在N型半導體層上形成第二P型半導體層，第二P型半導體層包括GaN基材料；其中，所提供的第一P型半導體層中時，控制上表面為Ga面；形成N型半導體層時，控制上表面為N面；形成第二P型半導體層時，控制上表面為N面。利用濕法刻蝕的方向性，使得從第二P型半導體層的N面開始刻蝕，自動停止於第一P型半導體層的Ga面，可以避免過刻蝕。若採用乾法刻蝕，乾法刻蝕停止時，會對第一P型半導體層過刻蝕；由於乾法刻蝕過程中，GaN基材料中的氮原子優先逸出，造成電子載流子數量變多，對於P型半導體層，會中和部分電洞載流子，造成電洞載流子濃度下降，甚至出現表 面反型；因而相對於乾法刻蝕，濕法刻蝕可以避免形成P型半導體層的電連接結構過程中的上述問題。之後乾法刻蝕第二P型半導體層，停止於N型半導體層的上表面，乾法刻蝕停止時，會對N型半導體層過刻蝕，GaN基材料中的氮原子優先逸出造成電子載流子數量變多，對於N型半導體層，會降低表面的電阻率，有利於降低N型半導體層的電連接結構的接觸電阻。
2)可選方案中，在第一P型半導體層上形成N型半導體層前，激活第一P型半導體層中的P型摻雜離子。本方案可以為釋放的H原子提供逸出路徑，提高PNP雙極電晶體的品質，這是因為：MOCVD(Metal-organic Chemical Vapor Deposition，金屬有機化合物化學氣相沉積)技術生長P型GaN基材料時，MOCVD生長環境中存在大量的H原子，若不移除，GaN中的受主摻雜劑Mg會被大量H原子鈍化而不產生電洞；此外，大量的被鈍化、未成鍵的Mg離子會進入其上面生長的N型GaN基材料層，造成PN結結面模糊並使得部分N型GaN基材料層被補償、電子濃度降低，嚴重時會造成PN結失效。
3)可選方案中，在第一P型半導體層上形成上表面為N面的N型半導體層通過：a)將N型半導體層的Ga面直接與第一P型半導體層的Ga面鍵合；或b)形成N型半導體層的過程中，通過極性反轉的方式使N型半導體層的N面朝上。可選方案中，在N型半導體層上形成上表面為N面的第二P型半導體層通過：a)將第二P型半導體層的Ga面直接與N型半導體層的N面鍵合；或b)形成第二P型半導體層的過程中，通過極性反轉的方式使第二P型半導體層的N面朝上。研究表明，上述兩種方法工藝可靠。
1,2,3,4:半導體結構
10:半導體襯底
11:第一P型半導體層
11a:第一P型半導體層的上表面
12:N型半導體層
12a:N型半導體層的上表面
13:第二P型半導體層
13a:第二P型半導體層的上表面
1a:集電極區域
1b:基極區域
1c:發射極區域
C:集電極
B:基極
E:發射極
S1,S1',S11,S2,S2',S3,S4,S4',S5:步驟
圖1是本發明第一實施例的半導體結構的結構示意圖；
圖2是圖1中的半導體結構的製作方法的流程圖；
圖3是本發明第二實施例的半導體結構的結構示意圖；
圖4是圖3中的半導體結構的製作方法的流程圖；
圖5是本發明第三實施例的半導體結構的製作方法的流程圖；
圖6是本發明第四實施例的半導體結構的結構示意圖；
圖7是本發明第五實施例的半導體結構的結構示意圖；
圖8是圖7中的半導體結構的製作方法的流程圖。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合圖式對本發明的具體實施例做詳細的說明。
圖1是本發明第一實施例的半導體結構的結構示意圖。
參照圖1所示，本實施例一的半導體結構1包括：
自下而上分佈的半導體襯底10、第一P型半導體層11、N型半導體層12以及第二P型半導體層13；其中：
第一P型半導體層11包括GaN基材料，且上表面11a為Ga面；N型半導體層12包括GaN基材料，且上表面12a為N面；第二P型半導體層13包括GaN基材料，且上表面13a為N面；第一P型半導體層11的Ga面與N型半導體層12的N面的部分區域裸露。
上述半導體結構1可以為PNP雙極電晶體。
半導體襯底10可以為藍寶石、碳化矽、矽、GaN或金剛石等，本實施例對此不加以限制。GaN基材料可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種，本實施例對此也不加以限制。
第一P型半導體層11的上表面11a為Ga面是指：以平行於C軸([0001]晶向)的Ga-N鍵作為參照，每一個Ga-N鍵中的Ga原子更遠離半導體襯底10。可以理解的是，此時，第一P型半導體層11的下表面為N面。
N型半導體層12的上表面12a、第二P型半導體層13的上表面13a為N面是指：以平行於C軸([0001]晶向)的Ga-N鍵作為參照，每一個Ga-N鍵中的N原子更遠離半導體襯底10。可以理解的是，此時，N型半導體層12、第二P型半導體層13的下表面為Ga面。
第一P型半導體層11的上表面11a的裸露區域、N型半導體層12的上表面12a的裸露區域與第二P型半導體層13的上表面13a可以形成電連接結構，例如金屬互連結構，以分別將第一P型半導體層11、N型半導體層12與第二P型半導體層13的電訊號引出。
對於圖1中的半導體結構1，本發明一實施例中提供了對應的製作方法。圖2為製作方法的流程圖。
首先，步驟S1：參照圖2與圖1所示，在半導體襯底10上形成第一P型半導體層11，第一P型半導體層11包括GaN基材料，且上表面11a為Ga面。
半導體襯底10可以為藍寶石、碳化矽、矽、GaN或金剛石等，本實施例對此不加以限制。
第一P型半導體層11的GaN基材料可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種，本實施例對此也不加以限制。
第一P型半導體層11的材料以GaN為例，可以通過MOCVD技術生長。示例性地，NH3、TMGa分別為N源和Ga源，H2為載氣。具體地，可以邊生長GaN，邊進行P型離子摻雜，P型離子可以為Mg，Mg源可以為CP2Mg。其它可選方案中，P型摻雜離子可以為鈣、碳、鈹、釔和鋅中的至少一種。
一個可選方案中，可以先在半導體襯底10上生長緩衝層，再在緩衝層上生長第一P型半導體層11。緩衝層的設置可以減小第一P型半導體層11中的螺位錯(threading dislocation，TD)密度以及由於橫向生長機制導致的TD彎曲。
一個可選方案中，實現第一P型半導體層11的上表面11a為Ga面可以通過：形成第一P型半導體層11的過程中，通過外延生長方式使第一P型半導體層11的Ga面朝上。
接著，步驟S2：仍參照圖2與圖1所示，在第一P型半導體層11上形成N型半導體層12，N型半導體層12包括GaN基材料，且上表面12a為N面。
N型半導體層12的GaN基材料也可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種。N型半導體層12與第一P型半導體層11的材料相同或不同。
N型半導體層12的材料以GaN為例，可以通過MOCVD技術生長。示例性地，NH3、TMGa分別為N源和Ga源，H2為載氣。N型摻雜離子可以為矽、鍺和氧中的至少一種。
一個可選方案中，實現N型半導體層12的上表面12a為N面可以通過：將N型半導體層12的Ga面直接與第一P型半導體層11的Ga面鍵合。
在一個可選方案中，用於鍵合的N型半導體層12外延層，可通過如下方法製備：製備上表面為Ga面的GaN基材料外延層過程中設置犧牲層，然後在該犧牲層上繼續製備預定厚度的上表面為Ga面的GaN基材料外延層。該犧牲層可例如多孔GaN、H注入後的GaN等。製備完成後，通過退火等工藝，該犧牲層上方的上表面為Ga面的GaN基材料外延層可從犧牲層處剝離，剝離後的上表面為Ga面的GaN基材料外延層與犧牲層接觸的面即為N面。
一個可選方案中，實現N型半導體層12的上表面12a為N面可以通過：形成N型半導體層12的過程中，通過極性反轉方式使N型半導體層12的N面朝上。
極性反轉方式是指：首先外延生長上表面12a為Ga面的 N型半導體層12；接著在外延生長的同時添加極性反轉元素，極性反轉元素例如為Mg等，實現N面朝上。
此外，還可以：首先在第一P型半導體層11上製作極性反轉層，材料例如為Al2O3；接著在極性反轉層上繼續生長GaN基材料，實現N面朝上。
再接著，步驟S3：仍參照圖2與圖1所示，在N型半導體層12上形成第二P型半導體層13，第二P型半導體層13包括GaN基材料，且上表面13a為N面。
第二P型半導體層13的GaN基材料參照第一P型半導體層11的GaN基材料，兩者材料可以相同，也可以不同。
一個可選方案中，實現第二P型半導體層13的上表面13a為N面可以通過：將第二P型半導體層13的Ga面直接與N型半導體層12的Ga面鍵合。
在一個可選方案中，用於鍵合的第二P型半導體層13外延層，可通過如下方法製備：製備上表面為Ga面的GaN基材料外延層過程中設置犧牲層，然後在該犧牲層上繼續製備預定厚度的上表面為Ga面的GaN基材料外延層。該犧牲層可例如多孔GaN、H注入後的GaN等。製備完成後，通過退火等工藝，該犧牲層上方的上表面為Ga面的GaN基材料外延層可從犧牲層處剝離，剝離後的上表面為Ga面的GaN基材料外延層與犧牲層接觸的面即為N面。
一個可選方案中，實現第二P型半導體層13的上表面13a為N面可以通過：形成第二P型半導體層13的過程中，通過極性反轉方式使第二P型半導體層13的N面朝上。
極性反轉方式是指：首先外延生長上表面13a為Ga面的第二P型半導體層13；接著在外延生長的同時添加極性反轉元素，極性反轉元素例如為Mg等，實現N面朝上。
此外，還可以：首先在N型半導體層12上製作極性反轉層，材料例如為Al2O3；接著在極性反轉層上繼續生長GaN基材料，實現N面朝上。
之後，步驟S4：仍參照圖2與圖1所示，濕法刻蝕去除集電極區域1a的第二P型半導體層13與N型半導體層12，暴露所述第一P型半導體層11。
濕法刻蝕溶液例如為KOH溶液，它在N表面上是腐蝕性的，但在Ga表面上是非腐蝕性的。由於第二P型半導體層13與N型半導體層12的上表面都為N面，第一P型半導體層11的上表面11a為Ga面，因而刻蝕工序可以自動停止在第一P型半導體層11的上表面11a，不會出現對第一P型半導體層11的過刻蝕。
習知技術中，一般採用乾法刻蝕對第二P型半導體層13與N型半導體層12進行圖形化。乾法刻蝕停止時，會對第一P型半導體層11過刻蝕。由於乾法刻蝕過程中，GaN基材料中的氮原子優先逸出，造成第一P型半導體層11中的電子載流子數量變多，會中和部分電洞載流子，造成電洞載流子濃度下降，甚至出現表面反型。因而相對於乾法刻蝕，濕法刻蝕可以避免圖形化過程中的上述問題。
接著，步驟S5：仍參照圖2與圖1所示，乾法刻蝕去除基極區域1b的第二P型半導體層13，暴露N型半導體層12。
乾法刻蝕可以為ICP刻蝕法，反應氣體可以為Cl2，輔助氣體可以為N2。
乾法刻蝕停止時，會對N型半導體層12過刻蝕，但由於乾法刻蝕過程中，GaN基材料中的氮原子優先逸出，造成電子載流子數量變多，對於N型半導體層12，會降低表面的電阻率，有利於降低N型半導體層12上的電連接結構的接觸電阻。
圖3是本發明第二實施例的半導體結構的結構示意圖。 參照圖3所示，本實施例二的半導體結構2與實施例一的半導體結構1大致相同，區別僅在於：省略了半導體襯底10。
需要說明的是，以平行於C軸([0001]晶向)的Ga-N鍵作為參照，若每一個Ga-N鍵中的Ga原子更遠離下表面，則上表面為Ga面。
圖4是圖3中的半導體結構的製作方法的流程圖。參照圖4所示，本實施例二的製作方法與實施例一的製作方法大致相同，區別僅在於：步驟S1'：提供第一P型半導體層11，第一P型半導體層11包括GaN基材料，且上表面11a為Ga面。換言之，本實施例的第一P型半導體層11可以為現成的半導體中間結構。
圖5是本發明第三實施例的半導體結構的製作方法流程圖。參照圖5、圖2與圖4所示，本實施例三的製作方法與實施例一、二的製作方法大致相同，區別僅在於：增加步驟S11，激活第一P型半導體層11中的P型摻雜離子。步驟S11在步驟S1與S2之間進行。
P型摻雜離子可以為鎂，激活可以通過高溫退火實現。MOCVD技術生長P型GaN基材料時，由於MOCVD生長環境中存在大量的H原子，若H原子無法釋放，則GaN中的受主摻雜劑Mg容易與H原子形成共價鍵而無法產生電洞，即被H原子鈍化。本步驟第一P型半導體層11上表面11a無遮擋，因而容易釋放H原子，大量P型摻雜離子Mg可與GaN基材料中的原子形成共價鍵，即被激活而避免鈍化。
此外，大量的Mg與GaN基材料中的原子形成共價鍵，也能避免游離態的Mg離子進入其上面生長的N型GaN基材料層，提高PN結品質。
圖6是本發明第四實施例的半導體結構的結構示意圖。本實施例四的半導體結構3與實施例一、二、三的半導體結構1、2大致相同，區別僅在於：裸露的第一P型半導體層11上具有集電極C，N型半 導體層12上具有基極B，第二P型半導體層13上具有發射極E。
集電極C與第一P型半導體層11之間，基極B與N型半導體層12之間，發射極E與第二P型半導體層13之間都為歐姆接觸。
集電極C、基極B與發射極E的材料都可以為金屬或經摻雜後導電性能佳的半導體材料。
圖7是本發明第五實施例的半導體結構的結構示意圖。本實施例五的半導體結構4與實施例一的半導體結構1大致相同，區別僅在於：半導體結構4包括：
自下而上分佈的半導體襯底10、N型半導體層12與第二P型半導體層13；其中：
N型半導體層12包括GaN基材料，且上表面12a為Ga面；第二P型半導體層13包括GaN基材料，且上表面13a為N面；N型半導體層12的Ga面的部分區域裸露。
可以看出，本實施例中的N型半導體層12與第二P型半導體層13形成PN結。
N型半導體層12的上表面12a的裸露區域與第二P型半導體層13的上表面13a可以形成電連接結構，例如金屬互連結構，以分別將N型半導體層12與第二P型半導體層13的電訊號引出。
一些實施例中，也可以省略半導體襯底10。
圖8是圖7中的半導體結構的製作方法的流程圖。
參照圖8所示，製作方法包括：
步驟S2'：提供N型半導體層12，N型半導體層12包括GaN基材料，且上表面12a為Ga面；
步驟S3：在N型半導體層12上形成第二P型半導體層13，第二P型半導體層13包括GaN基材料，且上表面13a為N面；
步驟S4'：濕法刻蝕去除部分區域的第二P型半導體層13，暴露N型半導體層12。
上述各步驟請參照前述實施例中的各步驟，本實施例在此不再贅述。
本實施例中，利用濕法刻蝕的方向性，使得從第二P型半導體層13的N面開始刻蝕，自動停止於N型半導體層12的Ga面，可以避免過刻蝕。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為準。
S1',S2,S3,S4,S5:步驟

Claims (14)

  1. 一種半導體結構的製作方法，其特徵在於，包括：
    提供第一P型半導體層，所述第一P型半導體層包括GaN基材料，且上表面為Ga面；
    在所述第一P型半導體層上形成N型半導體層，所述N型半導體層包括GaN基材料，且上表面為N面；
    在所述N型半導體層上形成第二P型半導體層，所述第二P型半導體層包括GaN基材料，且上表面為N面；
    濕法刻蝕去除集電極區域的第二P型半導體層與N型半導體層，暴露所述第一P型半導體層；
    乾法刻蝕去除基極區域的第二P型半導體層，暴露所述N型半導體層。
  2. 如請求項1所述的半導體結構的製作方法，其中，在所述第一P型半導體層上形成N型半導體層前，激活所述第一P型半導體層中的P型摻雜離子。
  3. 如請求項1所述的半導體結構的製作方法，其中，在集電極區域的第一P型半導體層上形成集電極、在基極區域的N型半導體層上形成基極，以及在發射極區域的第二P型半導體層上形成發射極。
  4. 如請求項1至3任一項所述的半導體結構的製作方法，其中，在所述第一P型半導體層上形成上表面為N面的N型半導體層通過：將所述N型半導體層的Ga面直接與所述第一P型半導體層的Ga面鍵合。
  5. 如請求項1至3任一項所述的半導體結構的製作方法，其中，在所述第一P型半導體層上形成上表面為N面的N型半導體層通過：形成N型半導體層的過程中，通過極性反轉的方式使所述N型半導體層的N面朝上。
  6. 如請求項1至3任一項所述的半導體結構的製作方法，其中，在 所述N型半導體層上形成上表面為N面的第二P型半導體層通過：將所述第二P型半導體層的Ga面直接與所述N型半導體層的N面鍵合。
  7. 如請求項1至3任一項所述的半導體結構的製作方法，其中，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：形成第二P型半導體層的過程中，通過極性反轉的方式使所述第二P型半導體層的N面朝上。
  8. 如請求項1所述的半導體結構的製作方法，其中，所述GaN基材料為GaN、AlGaN、InGaN、AlInGaN中的至少一種。
  9. 一種半導體結構的製作方法，其特徵在於，包括：
    提供N型半導體層，所述N型半導體層包括GaN基材料，且上表面為Ga面；
    在所述N型半導體層上形成第二P型半導體層，所述第二P型半導體層包括GaN基材料，且上表面為N面；
    濕法刻蝕去除部分區域的第二P型半導體層，暴露所述N型半導體層。
  10. 如請求項9所述的半導體結構的製作方法，其中，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：將所述第二P型半導體層的Ga面直接與所述N型半導體層的Ga面鍵合。
  11. 如請求項9所述的半導體結構的製作方法，其中，在所述N型半導體層上形成上表面為N面的第二P型半導體層通過：形成第二P型半導體層的過程中，通過極性反轉的方式使所述第二P型半導體層的N面朝上。
  12. 一種半導體結構，其特徵在於，包括：
    自下而上分佈的第一P型半導體層、N型半導體層以及第二P型半導體層；其中：
    所述第一P型半導體層包括GaN基材料，且上表面為Ga面；所述N型半導體層包括GaN基材料，且上表面為N面；所述第二P型半導體層包括GaN基材料，且上表面為N面；所述第一P型半導體層的Ga面與所述N型半導體層的N面的部分區域裸露。
  13. 如請求項12所述的半導體結構，其中，所述裸露的第一P型半導體層上具有集電極，N型半導體層上具有基極，所述第二P型半導體層上具有發射極。
  14. 一種半導體結構，其特徵在於，包括：
    自下而上分佈的N型半導體層與第二P型半導體層；其中：
    所述N型半導體層包括GaN基材料，且上表面為Ga面；所述第二P型半導體層包括GaN基材料，且上表面為N面；所述N型半導體層的Ga面的部分區域裸露。
TW109142503A 2019-12-05 2020-12-02 半導體結構及其製作方法 TWI797513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/123310 WO2021109075A1 (zh) 2019-12-05 2019-12-05 半导体结构及其制作方法
WOPCT/CN2019/123310 2019-12-05

Publications (2)

Publication Number Publication Date
TW202137405A true TW202137405A (zh) 2021-10-01
TWI797513B TWI797513B (zh) 2023-04-01

Family

ID=76220922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142503A TWI797513B (zh) 2019-12-05 2020-12-02 半導體結構及其製作方法

Country Status (4)

Country Link
US (1) US20220262933A1 (zh)
CN (1) CN114730739B (zh)
TW (1) TWI797513B (zh)
WO (1) WO2021109075A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245687B1 (en) * 2000-01-26 2001-06-12 Trw Inc. Precision wide band gap semiconductor etching
CN1138025C (zh) * 2001-12-13 2004-02-11 南京大学 一种控制氮化镓(GaN)极性的方法
JP2005079417A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置及びヘテロ接合バイポーラトランジスタ
JP2009099798A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 窒化物系半導体及びその製造方法
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
JP2010087376A (ja) * 2008-10-01 2010-04-15 Toyota Central R&D Labs Inc 半導体積層体を含む半導体装置の製造方法
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP6082229B2 (ja) * 2012-10-30 2017-02-15 住友化学株式会社 窒化物半導体素子およびその製造方法
JP2016167500A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置の製造方法
US9859458B2 (en) * 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process
JP2018010896A (ja) * 2016-07-11 2018-01-18 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP6683972B2 (ja) * 2016-08-26 2020-04-22 学校法人法政大学 半導体装置とその製造方法および半導体積層物
CN108023001B (zh) * 2017-11-30 2020-03-10 武汉大学 蚀刻阻挡层结构、含其的外延片及该外延片的制作方法
WO2020191628A1 (zh) * 2019-03-26 2020-10-01 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN110504330B (zh) * 2019-07-29 2022-11-08 广微集成技术（深圳）有限公司 一种肖特基二极管及其制备方法

Also Published As

Publication number Publication date
TWI797513B (zh) 2023-04-01
WO2021109075A1 (zh) 2021-06-10
CN114730739A (zh) 2022-07-08
CN114730739B (zh) 2023-06-06
US20220262933A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
TWI639251B (zh) ｎｐｎ型氮化物半導體發光元件之製造方法及ｎｐｎ型氮化物半導體發光元件
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
US10263147B2 (en) Light emitting diode and fabrication method thereof
US7186620B2 (en) Method of making substrates for nitride semiconductor devices
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP2001342100A (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
TW200832759A (en) Gallium nitride-based compound semiconductor light-emitting element
JPH1098212A (ja) ３族窒化物半導体発光素子の基板分離方法
JP2014053412A (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JPWO2013046267A1 (ja) 半導体素子およびその製造方法
KR101072200B1 (ko) 발광소자 및 그 제조방법
JP2004146424A (ja) Ｉｉｉ族窒化物半導体素子、その製造方法および発光ダイオード
JP2003060234A (ja) 半導体発光素子及びその製造方法
TWI797513B (zh) 半導體結構及其製作方法
JP2008071910A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
TWI792110B (zh) 半導體結構及其製作方法
JP5560866B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP4058593B2 (ja) 半導体発光素子
KR20140040712A (ko) 반도체 적층체 및 그 제조 방법, 및 반도체 소자
JP3978581B2 (ja) 半導体発光素子及びその製造方法