TW201926629A - 靜電放電保護電路 - Google Patents

靜電放電保護電路 Download PDF

Info

Publication number
TW201926629A
TW201926629A TW107136373A TW107136373A TW201926629A TW 201926629 A TW201926629 A TW 201926629A TW 107136373 A TW107136373 A TW 107136373A TW 107136373 A TW107136373 A TW 107136373A TW 201926629 A TW201926629 A TW 201926629A
Authority
TW
Taiwan
Prior art keywords
voltage
electrostatic discharge
terminal
transistor
reference voltage
Prior art date
Application number
TW107136373A
Other languages
English (en)
Other versions
TWI668834B (zh
Inventor
賴致瑋
丁韻仁
吳易翰
許信坤
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201926629A publication Critical patent/TW201926629A/zh
Application granted granted Critical
Publication of TWI668834B publication Critical patent/TWI668834B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/06—Network architectures or network communication protocols for network security for supporting key management in a packet data network
    • H04L63/062—Network architectures or network communication protocols for network security for supporting key management in a packet data network for key distribution, e.g. centrally by trusted party
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
    • H04L9/3073—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves involving pairings, e.g. identity based encryption [IBE], bilinear mappings or bilinear pairings, e.g. Weil or Tate pairing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Abstract

靜電放電保護電路包含靜電放電電晶體、電壓緩減電晶體、控制電路及分壓電路。靜電放電電晶體耦接於參考電壓端，參考電壓端提供參考電壓至所欲保護之電路。電壓緩減電晶體耦接於電壓輸入端及靜電放電電晶體之間，電壓輸入端提供輸入電壓至所欲保護之電路。控制電路在正常操作期間截止靜電放電電晶體，並在正電靜電放電震擊期間導通靜電放電電晶體。分壓電路根據電壓輸入端所提供之輸入電壓產生分壓以在正常操作期間及正電靜電放電震擊期間導通電壓緩減電晶體。

Description

靜電放電保護電路
本發明是有關於一種靜電放電保護電路，特別是指一種能夠快速導通的靜電放電保護電路。
當兩個帶電的物體彼此相接觸，或者經由短路路徑連接時，其中一個物體上的電荷便會流至另一個物體，也就是產生靜電放電。靜電放電可以在短時間內產生巨大的電流，並且可能造成積體電路的損壞。在封裝積體電路時可能會接觸到的人體和機台，以及測試積體電路的儀器都是常見的帶電物體，因此一旦帶電物體與電路接觸並經由電路放電，就可能會造成無法回復的損害。因此，靜電放電保護電路常被用來提供低阻抗路徑給巨大的靜電放電電流通過，以保護積體電路不被燒毀。
此外，在有些情況下，靜電放電保護裝置可能會和所欲保護的電路以相同的低壓製程來製作。因此，為了能夠承受所欲保護的電路在正常操作下所需的高操作電壓，靜電放電保護電路所提供的放電路徑通常會包含一個以上的電晶體，以避免內部的電晶體崩潰。然而，電晶體的疊接(cascode)結構常會導致不同電晶體所接收到的導通電壓並非均勻分布，使得放電的能力及保護的效率降低。此外，由於放電路徑有部分是透過疊接結構中所寄生的雙極性接面電晶體來提供，因此靜電放電保護電路的導通速度較慢。再者，如果放電路徑上的電晶體導通速度不夠快，放電電流就可能會在電晶體被導通之前，流進所欲保護的電路中，使得所欲保護的電路受到損害。
本發明的一實施例提供一種靜電放電保護(electrostatic discharge，ESD)電路。靜電放電保護電路包含靜電放電電晶體、至少一電壓緩減電晶體、控制電路及分壓電路。
靜電放電電晶體耦接於參考電壓端，而參考電壓端提供參考電壓至所欲保護之電路。至少一電壓緩減電晶體耦接於電壓輸入端及靜電放電電晶體之間，而電壓輸入端提供輸入電壓至所欲保護之電路。
控制電路在正常操作期間截止靜電放電電晶體，並在正電靜電放電震擊(positive ESD zapping)期間導通靜電放電電晶體。分壓電路根據電壓輸入端所提供之輸入電壓產生至少一分壓以在正常操作期間及正電靜電放電震擊期間導通至少一電壓緩減電晶體。
第1圖是本發明一實施例之靜電放電保護電路100的示意圖。靜電放電保護電路100包含靜電放電電晶體110、電壓緩減電晶體120、控制電路130及分壓電路140。
靜電放電電晶體110耦接於參考電壓端PAD1，參考電壓端PAD1可提供電路CKT1所需的參考電壓V0，在此實施例中，電路CKT1為靜電放電保護電路100所欲保護的電路。電壓緩減電晶體120耦接於電壓輸入端PAD2及靜電放電電晶體110之間，而電壓輸入端PAD2可提供電路CKT1所需的輸入電壓V1。在有些實施例中，電壓輸入端PAD2所提供的輸入電壓V1可以是電路CKT1所需的高操作電壓，而參考電壓端PAD1所提供的參考電壓V0可以是電路CKT1中的接地電壓。
在有些實施例中，為了降低電能損耗及降低製作成本，電路CKT1可能會由低壓製程來製作，舉例來說，電路CKT1中元件的正常操作電壓可能是1.8V。在此情況下。為了簡化製程，靜電放電保護電路100也可能會利用相同的低壓製程來製作。然而。在有些應用中，電路CKT1仍然可能需要利用較高的電壓，例如高達6V的電壓，來執行特定的操作，例如非揮發性記憶體的寫入操作。在此情況下。輸入電壓V1就可能會高過靜電放電電晶體110的崩潰電壓。
為了避免靜電放電電晶體110崩潰，分壓電路140便可根據輸入電壓V1提供第一分壓VD1來控制電壓緩減電晶體120。第一分壓VD1可以是低於輸入電壓V1，且高於參考電壓V0的一個中介電壓，並且可以在正常操作期間，讓電壓緩減電晶體120保持導通。因此，電壓緩減電晶體120及靜電放電電晶體110的跨壓就能夠保持在安全範圍內。
此外，為了避免靜電放電保護電路100在正常操作期間產生漏電流，控制電路130可以在正常操作期間將靜電放電電晶體110截止。然而，當在正電靜電放電震擊(positive ESD zapping)期間，也就是當輸入電壓V1因為靜電放電而急遽提高時，控制電路130則會將靜電放電電晶體110導通。由於電壓緩減電晶體120在正常操作期間及正電靜電放電震擊期間都維持在導通狀態，因此在正電靜電放電震擊期間，靜電放電保護電路100可以透過導通靜電放電電晶體110而立即提供放電路徑。
在第1圖中，分壓電路140包含第一參考電壓節點N1及第一組二極體142。第一參考電壓節點N1可耦接於電壓緩減電晶體120的控制端，並可提供第一分壓VD1。第一組二極體142可串聯在電壓輸入端PAD2及第一參考電壓節點N1之間。也就是說，分壓電路140可以通過第一參考電壓節點N1提供第一分壓VD1。舉例來說，在第1圖中，第一組二極體142可皆以順向偏壓的方式連接，因此每一個二極體142都可提供0.7V的壓差，亦即常見二極體的順向偏壓。如此一來，透過適當地選擇第一組二極體142中二極體的數量，就能夠對應地調整第一分壓VD1的數值。舉例來說，輸入電壓V1可為6V，而分壓電路140可包含四個二極體142，因此可在輸入電壓V1及第一分壓VD1之間產生2.8V的壓差。在此情況下，第一分壓VD1即為3.2V，而電壓緩減電晶體120則可在正常操作下被導通。
此外，在第1圖中，分壓電路140還可包含與第一組二極體142並聯的第一電容C1。在此情況下，當輸入電壓V1在正電靜電放電震擊期間被急遽拉升時，第一電容C1將有助於快速提升第一分壓VD1的電位。然而，在有些實施例中，如果第一組二極體142中的寄生電容甚小，而第一分壓VD1可以隨著輸入電壓V1變化的速度夠快，則第一電容C1也並非必要。在此情況下，第一電容C1可根據系統的需求而省略。
控制電路130包含第二電容C2及暫態電阻(transient resistor)RT。第二電容C2具有第一端及第二端，第二電容C2的第一端耦接於第一參考電壓節點N1，而第二電容C2的第二端耦接於靜電放電電晶體110的控制端。在第1圖中，第二電容C2可以由金氧半電晶體實作。在此情況下，第二電容C2的第二端可以是電晶體的閘極。暫態電阻RT可耦接於第二電容C2的第二端及參考電壓端PAD1之間。
在正常操作期間，第二電容C2可以視為開路，因此第二電容C2之第二端的電壓會通過暫態電阻RT被下拉至參考電壓V0，使得靜電放電電晶體110被截止。
然而，在正電靜電放電震擊期間，輸入電壓V1會在短時間內被急遽地拉升。在此情況下，第二電容C2可視為短路，因此第二電容C2之第二端的端電壓會被拉升，使得靜電放電電晶體110被導通。由於電壓緩減電晶體120及靜電放電電晶體110都會在正電靜電放電震擊期間被導通，因此靜電放電保護電路100就能夠對應地提供放電路徑。此外，透過適當地選擇暫態電阻RT及第二電容C2，就可以將靜電放電電晶體110的導通速度及維持導通的時間調整至所需的數值。
在有些實施例中，透過選擇電壓緩減電晶體120及靜電放電電晶體110的通道寬度就能夠調整靜電放電保護電路100的持有電壓(holding voltage)。舉例來說，根據系統的需求，可以將電壓緩減電晶體120及靜電放電電晶體110的通道寬度加長，以降低持有電壓。
除了透過導通電壓緩減電晶體120及靜電放電電晶體110來提供放電路徑之外，靜電放電保護電路100還可能在正電靜電放電震擊期間，透過電壓緩減電晶體120及靜電放電電晶體110中所寄生的雙極性接面電晶體來提供放電路徑，使得靜電放電保護電路100的放電能力更加提升。
在第1圖中，電壓緩減電晶體120及靜電放電電晶體110皆為N型電晶體，且電壓緩減電晶體120的基體端及靜電放電電晶體110的基體端都可耦接到參考電壓端PAD1。因此，在負電靜電放電震擊期間，當輸入電壓V1被急遽拉低而低於參考電壓V0時，靜電放電電流將會自參考電壓端PAD1流經靜電放電電晶體110的基體端及電壓緩減電晶體120的基體端再流至電壓輸入端PAD2。如此一來，靜電放電保護電路100也能夠紓解負電靜電放電震擊的狀態。
在有些實施例中，如果輸入電壓V1甚高於電壓緩減電晶體120及靜電放電電晶體110的崩潰電壓，則靜電放電保護電路100還可包含更多的電壓緩減電晶體來緩減電晶體所承受的跨壓。
第2圖是本發明另一實施例的靜電放電保護電路200的示意圖。靜電放電保護電路100及200具有相似的結構並且可以根據相似的原理來操作。然而，靜電放電保護電路200包含兩個電壓緩減電晶體220A及220B。此外，分壓電路240包含兩個參考電壓節點N1及N2，以及兩組二極體242A及242B。
第一組二極體242A可以透過第一參考電壓節點N1提供第一分壓VD1。第二參考電壓節點N2可耦接至第二電壓緩減電晶體220B的控制端，並可提供第二分壓VD2。第二組二極體242B可串聯在第一參考電壓節點N1及第二參考電壓節點N2之間。
由於靜電放電保護電路200比靜電放電保護電路100包含更多數量的電壓緩減電晶體，因此靜電放電保護電路200能夠承受更高的輸入電壓。也就是說，靜電放電保護電路可以根據系統的需求包含一個以上的電壓緩減電晶體。
第3圖為本發明另一實施例的靜電放電保護電路300。靜電放電保護電路300包含靜電放電電晶體110、電壓緩減電晶體120、控制電路330及分壓電路340。靜電放電保護電路100及300具有相似的結構並且可以根據相似的原理來操作，然而，分壓電路340可由電阻來實作。
在第3圖，分壓電路340包含第一參考電壓節點N1、第一電阻R1及第二電阻R2。
第一參考電壓節點N1是耦接至電壓緩減電晶體120的控制端，並且可以提供第一分壓VD1。第一電阻R1可耦接在電壓輸入端PAD2及第一參考電壓節點N1之間。第二電阻R2可耦接在第一參考電壓節點N1及參考電壓端PAD1之間。也就是說，在靜電放電保護電路300中，分壓電路340可以透過第一電阻R1及第二電阻R2來提供第一分壓VD1。因此透過適當選擇第一電阻R1及第二電阻R2的阻值比例，就能夠產生出所需的分壓VD1。然而，在有些實施例中，第一電阻R1及R2可以選擇阻值較高的電阻來實作，以減少漏電流產生。
此外，控制電路330可包含第一電容C1、第二電容C2及暫態電阻RT。第一電容C1具有第一端及第二端，且第一電容C1的第一端耦接於電壓輸入端PAD2。第二電容C2具有第一端及第二端，第二電容C2的第一端耦接於第一電容C1的第二端，而第二電容C2的第二端耦接於靜電放電電晶體110的控制端。暫態電阻RT可耦接在第二電容C2的第二端及參考電壓端PAD1之間。在此情況下，控制電路330便可以在正常操作期間截止靜電放電電晶體110，並且可以在正電靜電放電震擊期間導通靜電放電電晶體110。
在第3圖中，為了簡化製程，第一電容C1及第二電容C2可以是金氧半電容。由於金氧半電容的耐壓與閘極厚度有關，因此可以透過串聯第一電容C1及第二電容C2來增加承受耐壓的能力。然而，在有些實施例中，如果第一電容C1是由其他種類的電容來實作而可以承受較高的耐壓，則可將第二電容C2省略。
第4圖為本發明另一實施例的靜電放電保護電路400。靜電放電保護電路300及400具有相似的結構並且可以根據相似的原理來操作。然而靜電放電保護電路400可包含兩個電壓緩減電晶體420A及420B。此外，分壓電路440可包含兩個參考電壓節點N1及N2，並可包含三個電阻R1、R2及R3。
第二參考電壓節點N2可耦接至第二電壓緩減電晶體420B的控制端，並可提供第二分壓VD2。第三電阻R3可耦接在第二參考電壓節點N2及參考電壓端PAD1之間。
由於靜電放電保護電路400比靜電放電保護電路300包含更多的電壓緩減電晶體，因此靜電放電保護電路400能夠承受較高的輸入電壓。也就是說，根據系統的需求，靜電放電保護電路可以包含一個以上的電壓緩減電晶體。
綜上所述，本發明的實施例所提供的靜電放電保護電路可以在正電靜電放電震擊期間，透過即時導通靜電放電電晶體來提供放電路徑，並且可以透過至少一個電壓緩減電晶體來減少每個電晶體所承受的跨壓，以確保內部電晶體操作在安全的電壓範圍內。也就是說，在先前技術中，由於跨壓並未平均分配的問題可以獲得緩解，使得靜電放電路徑的導通速度能夠提高，同時也增加了電路的可靠性。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400‧‧‧靜電放電保護電路
110‧‧‧靜電放電電晶體
120、220A、220B、420A、420B‧‧‧電壓緩減電晶體
130、330‧‧‧控制電路
140、240、340、440‧‧‧分壓電路
142、242A、242B‧‧‧二極體
C1‧‧‧第一電容
C2‧‧‧第二電容
N1‧‧‧第一參考電壓節點
N2‧‧‧第二參考電壓節點
V1‧‧‧輸入電壓
V0‧‧‧參考電壓
VD1‧‧‧第一分壓
VD2‧‧‧第二分壓
RT‧‧‧暫態電阻
PAD1‧‧‧參考電壓端
PAD2‧‧‧電壓輸入端
CKT1‧‧‧電路
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
第1圖是本發明一實施例之靜電放電保護電路的示意圖。 第2圖是本發明另一實施例之靜電放電保護電路的示意圖。 第3圖是本發明另一實施例之靜電放電保護電路的示意圖。 第4圖是本發明另一實施例之靜電放電保護電路的示意圖。

Claims (12)

  1. 一種靜電放電保護(electrostatic discharge，ESD)電路，包含： 一靜電放電電晶體，耦接於一參考電壓端，該參考電壓端用以提供一參考電壓至所欲保護之一電路； 至少一電壓緩減電晶體，耦接於一電壓輸入端及該靜電放電電晶體之間，該電壓輸入端用以提供一輸入電壓至所欲保護之該電路； 一控制電路，用以在一正常操作期間截止該靜電放電電晶體，及在一正電靜電放電震擊(positive ESD zapping)期間導通該靜電放電電晶體；及 一分壓電路，用以根據該電壓輸入端所提供之該輸入電壓產生至少一分壓以在該正常操作期間及該正電靜電放電震擊期間導通該至少一電壓緩減電晶體。
  2. 如請求項1所述之靜電放電保護電路，其中該分壓電路包含： 一第一參考電壓節點，耦接於該至少一電壓緩減電晶體中的一第一電壓緩減電晶體的一控制端，用以提供一第一分壓；及 一第一組二極體，串聯於該電壓輸入端及該第一參考電壓節點之間。
  3. 如請求項2所述之靜電放電保護電路，其中該分壓電路另包含： 一第一電容，與該第一組二極體並聯。
  4. 如請求項2所述之靜電放電保護電路，其中該控制電路包含： 一第二電容，具有一第一端耦接於該第一參考電壓節點，及一第二端耦接於該靜電放電電晶體的一控制端。
  5. 如請求項4所述之靜電放電保護電路，其中該第二電容係由一金氧半電晶體實作。
  6. 如請求項4所述之靜電放電保護電路，其中該控制電路另包含： 一暫態電阻(transient resistor)，耦接於該第二電容的該第二端及該參考電壓端之間。
  7. 如請求項2所述之靜電放電保護電路，其中該分壓電路另包含： 一第二參考電壓節點，耦接於該至少一電壓緩減電晶體中的一第二電壓緩減電晶體的一控制端，用以提供一第二分壓；及 一第二組二極體，串聯於該第一參考電壓節點及該第二參考電壓節點之間。
  8. 如請求項1所述之靜電放電保護電路，其中該分壓電路另包含： 一第一參考電壓節點，耦接於該至少一電壓緩減電晶體中的一第一電壓緩減電晶體的一控制端，用以提供一第一分壓； 一第一電阻，耦接於該電壓輸入端及該第一參考電壓節點之間；及 一第二電阻，耦接該第一參考電壓節點及該參考電壓端之間。
  9. 如請求項8所述之靜電放電保護電路，其中該控制電路包含： 一第一電容，具有一第一端耦接於該電壓輸入端，及一第二端；及 一第二電容，具有一第一端耦接於該第一電容的該第二端，及一第二端耦接於該靜電放電電晶體的一控制端。
  10. 如請求項9所述之靜電放電保護電路，其中該控制電路另包含： 一暫態電阻(transient resistor)，耦接於該第二電容的該第二端及該參考電壓端之間。
  11. 如請求項8所述之靜電放電保護電路，其中該分壓電路另包含： 一第二參考電壓節點，耦接於該第二電阻及該至少一電壓緩減電晶體中的一第二電壓緩減電晶體的一控制端，用以提供一第二分壓；及 一第三電阻，耦接於該第二參考電壓節點及該參考電壓端之間。
  12. 如請求項1所述之靜電放電保護電路，其中： 該至少一電壓緩減電晶體及該靜電放電電晶體是N型電晶體； 該至少一電壓緩減電晶體之一基體端及該靜電放電電晶體的一基體端係耦接於該參考電壓端；及 在一負電靜電放電震擊期間，一靜電放電電流自該參考電壓端通過該至少一電壓緩減電晶體之該基體端及該靜電放電電晶體的該基體端，流至該電壓輸入端。
TW107136373A 2017-11-24 2018-10-16 靜電放電保護電路 TWI668834B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762590402P 2017-11-24 2017-11-24
US62/590,402 2017-11-24
US16/033,235 2018-07-12
US16/033,235 US20190165572A1 (en) 2017-11-24 2018-07-12 Electrostatic discharge protection circuit with a high turn-on speed

Publications (2)

Publication Number Publication Date
TW201926629A true TW201926629A (zh) 2019-07-01
TWI668834B TWI668834B (zh) 2019-08-11

Family

ID=63857699

Family Applications (4)

Application Number Title Priority Date Filing Date
TW107125016A TWI683515B (zh) 2017-11-24 2018-07-19 四相電荷泵電路
TW107127206A TWI681510B (zh) 2017-11-24 2018-08-06 單位元多記憶胞之非揮發性記憶體單元
TW107136373A TWI668834B (zh) 2017-11-24 2018-10-16 靜電放電保護電路
TW107141028A TWI660285B (zh) 2017-11-24 2018-11-19 通訊系統及通訊系統的操作方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW107125016A TWI683515B (zh) 2017-11-24 2018-07-19 四相電荷泵電路
TW107127206A TWI681510B (zh) 2017-11-24 2018-08-06 單位元多記憶胞之非揮發性記憶體單元

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107141028A TWI660285B (zh) 2017-11-24 2018-11-19 通訊系統及通訊系統的操作方法

Country Status (5)

Country Link
US (3) US11063772B2 (zh)
EP (1) EP3490190B1 (zh)
JP (1) JP6621894B2 (zh)
CN (3) CN109841629B (zh)
TW (4) TWI683515B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US11245680B2 (en) * 2019-03-01 2022-02-08 Analog Devices, Inc. Garbled circuit for device authentication
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
KR102364652B1 (ko) * 2019-08-01 2022-02-21 한국전자통신연구원 화이트박스 암호화를 이용한 puf 기반 사물인터넷 디바이스 인증 장치 및 방법
KR102607847B1 (ko) * 2019-08-06 2023-11-30 에스케이하이닉스 주식회사 반도체 메모리 장치
US11387242B2 (en) * 2020-03-03 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11527551B2 (en) * 2020-10-30 2022-12-13 Ferroelectric Memory Gmbh Memory cell arrangements and methods thereof
TWI785736B (zh) * 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞
KR102593608B1 (ko) * 2022-09-15 2023-10-23 전남대학교산학협력단 집속 이온빔 공격 검출 방법 및 이를 위한 보안 회로

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232235B1 (ko) 1996-11-15 1999-12-01 김영환 비휘발성 메모리 장치
CA2243173A1 (en) * 1997-07-17 1999-01-17 Pitney Bowes Inc. System and method for secure data transmission
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
US6556398B1 (en) * 1999-10-05 2003-04-29 Winbond Electronics Corporation Voltage tolerance ESD protection circuit
US6577481B2 (en) * 2000-11-07 2003-06-10 Texas Instruments Incorporated Cascoded NPN electrostatic discharge protection circuit
CN1153291C (zh) * 2001-03-28 2004-06-09 华邦电子股份有限公司 集成电路的静电保护电路
JP2002313949A (ja) * 2001-04-13 2002-10-25 Fuji Electric Co Ltd 過電圧保護回路
US7291887B2 (en) * 2002-06-19 2007-11-06 Windbond Electronics Corp. Protection circuit for electrostatic discharge
US7064978B2 (en) 2002-07-05 2006-06-20 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
CN100440775C (zh) * 2002-10-31 2008-12-03 华为技术有限公司 一种加密通讯方法和装置
US7027276B2 (en) * 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
JP4800109B2 (ja) * 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US8290150B2 (en) * 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
JP5487966B2 (ja) 2007-07-03 2014-05-14 日本電気株式会社 データ暗号化／復号化処理方法およびデータ処理装置
US20090136038A1 (en) 2007-11-27 2009-05-28 Ememory Technology Inc. Apparatus for receiving encrypted digital data and cryptographic key storage unit thereof
TW200929781A (en) * 2007-12-24 2009-07-01 Princeton Technology Corp ESD protecting circuit
CN101599487B (zh) * 2008-06-05 2011-04-13 智原科技股份有限公司 静电放电检测电路与其相关方法
KR20100079960A (ko) 2008-12-31 2010-07-08 삼성전자주식회사 플래시 메모리 소자의 제조방법
CN102083019A (zh) * 2009-11-30 2011-06-01 徐克林 一种手机短信加密方法
KR101727130B1 (ko) * 2010-01-20 2017-04-14 인트린직 아이디 비브이 암호화 키를 획득하기 위한 디바이스 및 방법
US8958245B2 (en) * 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
CN102315633B (zh) * 2010-07-06 2014-04-23 瑞昱半导体股份有限公司 静电防护电路
DE102011081421A1 (de) 2011-08-23 2013-02-28 Siemens Ag System zur sicheren Übertragung von Daten und Verfahren
CN104521177B (zh) * 2011-12-06 2018-03-06 本质Id有限责任公司 使用单次注册用于基于存储器的puf的软判决误差校正
US9001479B2 (en) * 2012-02-07 2015-04-07 Mediatek Inc. ESD protection circuit
CN102611093A (zh) * 2012-03-20 2012-07-25 上海艾为电子技术有限公司 静电放电电路
US8750502B2 (en) * 2012-03-22 2014-06-10 Purdue Research Foundation System on chip and method for cryptography using a physically unclonable function
US8908341B2 (en) * 2012-04-04 2014-12-09 Globalfoundries Singapore Pte. Ltd. Power clamp for high voltage integrated circuits
CN103856321A (zh) * 2012-12-07 2014-06-11 观致汽车有限公司 一种数据加密解密方法及其系统
KR101978450B1 (ko) 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US8885819B2 (en) * 2012-12-27 2014-11-11 Intel Corporation Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing
US9018691B2 (en) 2012-12-27 2015-04-28 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9048834B2 (en) * 2013-01-16 2015-06-02 Intel Corporation Grouping of physically unclonable functions
DE102013203415B4 (de) 2013-02-28 2016-02-11 Siemens Aktiengesellschaft Erstellen eines abgeleiteten Schlüssels aus einem kryptographischen Schlüssel mittels einer physikalisch nicht klonbaren Funktion
US20140270177A1 (en) * 2013-03-15 2014-09-18 Ernie Brickell Hardening inter-device secure communication using physically unclonable functions
KR101488433B1 (ko) 2013-09-25 2015-02-03 숭실대학교산학협력단 Puf를 이용한 저장장치 및 저장장치의 인증 및 암호화 방법
US9236453B2 (en) 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
KR102132845B1 (ko) 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9508396B2 (en) 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
EP3131032B1 (en) 2014-04-09 2021-09-22 ICTK Holdings Co., Ltd. Authentication apparatus and method
TWI569377B (zh) 2014-05-22 2017-02-01 力旺電子股份有限公司 非揮發性記憶體單元
CN105261618B (zh) 2014-05-30 2018-07-27 力旺电子股份有限公司 非挥发性存储器单元
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
JP6333702B2 (ja) 2014-10-28 2018-05-30 国立研究開発法人産業技術総合研究所 暗号鍵共有システムと暗号鍵共有方法
US9870939B2 (en) * 2014-11-30 2018-01-16 Globalfoundries Singapore Pte. Ltd. RC-stacked MOSFET circuit for high voltage (HV) electrostatic discharge (ESD) protection
CN104767383B (zh) * 2015-04-21 2017-07-14 苏州芯宽电子科技有限公司 一种低压四相位电荷泵升压电路
US9875378B2 (en) 2015-06-12 2018-01-23 QUALCOMOM Incorporated Physically unclonable function assisted memory encryption device techniques
FR3038416B1 (fr) 2015-06-30 2017-07-21 Maxim Integrated Products Dispositifs et procedes d'authentification bases sur des fonctions physiquement non clonables
WO2017021254A1 (en) * 2015-08-06 2017-02-09 Intrinsic Id B.V Cryptographic device having physical unclonable function
US20170126414A1 (en) * 2015-10-28 2017-05-04 Texas Instruments Incorporated Database-less authentication with physically unclonable functions
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN106972926B (zh) * 2017-03-29 2019-12-10 北京经纬恒润科技有限公司 一种无线汽车钥匙的加密解密方法、装置及系统
CN107169377B (zh) 2017-04-29 2020-05-22 苏州芯动科技有限公司 一种基于puf的数据存储系统

Also Published As

Publication number Publication date
TWI660285B (zh) 2019-05-21
CN110034932A (zh) 2019-07-19
US20190164981A1 (en) 2019-05-30
CN109842103A (zh) 2019-06-04
TWI683515B (zh) 2020-01-21
US11057223B2 (en) 2021-07-06
CN110034932B (zh) 2022-07-22
EP3490190A1 (en) 2019-05-29
EP3490190B1 (en) 2021-01-13
JP2019097158A (ja) 2019-06-20
TW201926872A (zh) 2019-07-01
TWI681510B (zh) 2020-01-01
US20190165572A1 (en) 2019-05-30
US20190165955A1 (en) 2019-05-30
TW201926580A (zh) 2019-07-01
US11063772B2 (en) 2021-07-13
JP6621894B2 (ja) 2019-12-18
CN109841629B (zh) 2020-11-27
CN109841629A (zh) 2019-06-04
TW201926112A (zh) 2019-07-01
TWI668834B (zh) 2019-08-11

Similar Documents

Publication Publication Date Title
TWI668834B (zh) 靜電放電保護電路
JP5955924B2 (ja) 静電放電保護回路
US9478979B2 (en) Semiconductor ESD circuit and method
US9209620B2 (en) Combination ESD protection circuits and methods
US20120120531A1 (en) Low leakage electrostatic discharge protection circuit
JP2007234718A (ja) 半導体集積回路装置
US20080197415A1 (en) Electrostatic discharge protection circuit having multiple discharge paths
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
JP2014132717A (ja) 静電気放電保護回路及び半導体回路装置
TWI696330B (zh) 靜電放電電路
KR20070115093A (ko) 정전 방전 감지회로를 구비한 반도체 장치
WO2016088482A1 (ja) 半導体集積回路
US8059376B2 (en) ESD clamp for high voltage operation
SG194291A1 (en) Gate dielectric protection
TW201603431A (zh) 靜電保護電路
TWI521824B (zh) 靜電放電防護電路及具有此電路的電壓調節器晶片
JP6398696B2 (ja) 静電気保護回路及び半導体集積回路装置
US8194372B1 (en) Systems and methods for electrostatic discharge protection
US10381826B2 (en) Integrated circuit electrostatic discharge protection
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
JP2016035958A (ja) 保護素子、保護回路及び半導体集積回路
US20180241205A1 (en) Electrostatic protection circuit and integrated circuit
CN104332976A (zh) 集成电路高压兼容静电放电的电源钳制电路
JP2013062502A (ja) 低減したクランプ電圧を有するｅｓｄ保護デバイス
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路