JP6621894B2 - 偽造防止通信システム - Google Patents

偽造防止通信システム Download PDF

Info

Publication number
JP6621894B2
JP6621894B2 JP2018192211A JP2018192211A JP6621894B2 JP 6621894 B2 JP6621894 B2 JP 6621894B2 JP 2018192211 A JP2018192211 A JP 2018192211A JP 2018192211 A JP2018192211 A JP 2018192211A JP 6621894 B2 JP6621894 B2 JP 6621894B2
Authority
JP
Japan
Prior art keywords
terminal
communication
security key
transmission data
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018192211A
Other languages
English (en)
Other versions
JP2019097158A (ja
Inventor
孟益 ▲呉▼
孟益 ▲呉▼
陳　信銘
信銘 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2019097158A publication Critical patent/JP2019097158A/ja
Application granted granted Critical
Publication of JP6621894B2 publication Critical patent/JP6621894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/06—Network architectures or network communication protocols for network security for supporting key management in a packet data network
    • H04L63/062—Network architectures or network communication protocols for network security for supporting key management in a packet data network for key distribution, e.g. centrally by trusted party
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
    • H04L9/3073—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves involving pairings, e.g. identity based encryption [IBE], bilinear mappings or bilinear pairings, e.g. Weil or Tate pairing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、通信システムに関連し、より詳細には、偽造防止通信システムに関連する。
電子デバイスの機能がより複雑になるにつれて、電子デバイスは、通常、異なる機能を有するブロック及びチップを含む。しかし、他のチップとの通信中にチップの挙動を競合他社によって記録及び分析される可能性がある場合、その競合他社はチップの挙動をシミュレートすることによってチップを自社の製品に置き換えることができる。機密情報の暴露の問題は、異なる企業によって設計されたチップ及び／又はブロックが互いに通信しなければならないときに、インターネット・オブ・シングス（ＩｏＴ）の分野においてさらに顕著である。さらに、ホスト端末内のチップが置き換えられた場合、偽造チップが、ＩｏＴシステム内の他のクライアントデバイスを掌握して、システムに混乱をもたらすことさえある。
この問題を防ぐために、通常、チップ又はブロック間の通信に認証が要求される。しかし、従来技術では、認証動作はやや単純であり、通信の初期状態においてのみ実行されるため、依然として予測及びシミュレートすることができる。
本発明の一実施形態は、通信システムを開示する。通信システムは、通信バッファと通信端末とを含む。
通信バッファは、ＰＵＦ（physical unclonable function：物理的複製困難ファンクション）デバイスを含み、通信バッファは、ＰＵＦデバイスによって生成されたセキュリティー鍵を提供する。通信端末は、通信バッファに結合され、セキュリティー鍵を要求するマッピング要求を通信バッファに送信する。通信端末は、セキュリティー鍵で送信データを操作して暗号化データを生成し、暗号化データを通信バッファに送信する。通信バッファは、さらに、セキュリティー鍵に従って暗号化データから送信データを復元する。
本発明の別の実施形態は、通信システムを開示する。通信システムは、通信バッファと通信端末とを含む。
通信バッファは、ＰＵＦ（physical unclonable function：物理的複製困難ファンクション）デバイスを含む。通信バッファは、ＰＵＦデバイスによって生成されたセキュリティー鍵を提供し、セキュリティー鍵で送信データを操作して暗号化データを生成する。通信端末は、通信バッファに結合される。通信端末は、セキュリティー鍵を要求するマッピング要求を通信バッファに送信し、セキュリティー鍵に従って暗号化データから送信データを復元し、送信データに従って対応する機能を実行する。
本発明の別の実施形態は、通信システムを動作させる方法を開示する。通信システムは、通信バッファと通信端末とを含む。
本方法は、通信端末が、マッピング要求を通信バッファに送信するステップと、通信バッファが、マッピング要求を受信したときに、通信バッファ内のＰＵＦデバイスによって生成されたセキュリティー鍵を提供するステップと、通信端末が、セキュリティー鍵を通信バッファから取得するステップと、通信バッファが、セキュリティー鍵で送信データを操作して暗号化データを生成するステップと、通信端末が、暗号化データを通信バッファに送信するステップと、通信バッファが暗号化データ及びセキュリティー鍵に従って送信データを復元するステップと、を含む。
本発明のこれら及び他の目的は、様々な図面及び図表に示す好ましい実施形態についての以下の発明を実施するための形態を読めば、当業者には間違いなく明らかになるであろう。
本発明の一実施形態による通信システムを示す。 本発明の一実施形態による、図１のＰＵＦデバイスのＰＵＦユニットを示す。 本発明の別の実施形態による通信システムを示す。 本発明の別の実施形態による通信システムを示す。 本発明の一実施形態による、図４の通信システムを動作させる方法のフローチャートを示す。
図１は、本発明の一実施形態による通信システム１００を示す。通信システム１００は、第１の通信端末１１０と、通信バッファ１２０とを含む。
通信バッファ１２０は、ＰＵＦ（Physical Unclonable Function：物理的複製困難ファンクション）デバイス１２２を含み、ＰＵＦデバイス１２２によって生成された第１のセキュリティー鍵ＳＫ１を提供することができる。ＰＵＦデバイス１２２は、複数のＰＵＦユニットを含むことができ、ＰＵＦユニットの各々は、製造プロセスで生成されたその制御不可能なランダムな物理的特性に従って、ビットデータを生成することができる。プロセス変動は、プロセス制御、材料内容、及び／又は環境ドリフトにおける非常に小さな変化に由来することができる。これらの不可避かつ予測不可能な変動は、ＰＵＦユニットによって増幅され、ＰＵＦデバイス１２２は、ＰＵＦユニットによって生成されたビットデータ（the bits of data）を使用して通信システム１００における通信を保護するための第１のセキュリティー鍵ＳＫ１を形成することができる。
第１の通信端末１１０は、通信バッファ１２０に結合され、第１のセキュリティー鍵ＳＫ１を要求する第１のマッピング要求Ｒ１を通信バッファ１２０に送信することができる。その後、第１の通信端末１１０は、第１のセキュリティー鍵ＳＫ１で送信データＤを操作して第１の暗号化データＥ１を生成し、第１の暗号化データＥ１を通信バッファ１２０に送信することができる。通信バッファ１２０は、第１のセキュリティー鍵ＳＫ１に従って、第１の暗号化データＥ１から送信データＤを復元する。すなわち、通信バッファ１２０により提供されるセキュリティー鍵ＳＫ１なしでは、暗号化データＥ１に隠蔽された送信データＤを取得することができない。したがって、通信中、送信データＤを保護することができる。
いくつかの実施形態では、送信データＤは、他の端末によって要求される情報、又は他の端末を制御するためのコマンドとすることができる。すなわち、送信データＤは、第１の通信端末１１０のＩＯバスを介して送信することができる。例えば、図１では、通信システム１００は、通信バッファ１２０に結合された第２の通信端末１３０をさらに含む。第２の通信端末１３０は、通信バッファ１２０から送信データＤを受信し、送信データＤに従って対応する機能を実行することができる。追加的に、図１では、通信バッファ１２０を埋め込むことができ、送信データＤを通信バッファ１２０と第２の通信端末１３０との間で内部的に送信することができるようにして、送信データＤが通信中に暴露されることを防止する。その結果、ＩＯバス上の通信を暗号化及び保護することができる。
図２は、本発明の一実施形態によるＰＵＦデバイス１２２のＰＵＦユニット１２２Ａを示す。ＰＵＦユニット１２２Ａは、第１の選択トランジスタＴ１と、第２の選択トランジスタＴ２と、アイソレーショントランジスタＩＴと、第１のアンチヒューズトランジスタＡＴ１と、第２のアンチヒューズトランジスタＡＴ２とを含む。第１の選択トランジスタＴ１は、第１のビット線ＢＬ１に結合された第１の端子と、第２の端子と、ワード線ＷＬに結合された制御端子とを有する。第１のアンチヒューズトランジスタＡＴ１は、第１の選択トランジスタＴ１の第２の端子に結合された第１の端子と、第２の端子と、アンチヒューズ制御線ＡＦに結合された制御端子とを有する。第２のアンチヒューズトランジスタＡＴ２は、第１の端子と、第２の端子と、アンチヒューズ制御線ＡＦに結合された制御端子とを有する。第２の選択トランジスタＴ２は、第２のビット線ＢＬ２に結合された第１の端子と、第２のアンチヒューズトランジスタＡＴ２の第１の端子に結合された第２の端子と、ワード線ＷＬに結合された制御端子とを有する。アイソレーショントランジスタＩＴは、第１のアンチヒューズトランジスタＡＴ１の第２の端子に結合された第１の端子と、第２のアンチヒューズトランジスタＡＴ２の第２の端子に結合された第２の端子と、アイソレーション制御線ＩＬに結合された制御端子とを有する。
ＰＵＦユニット１２２Ａの登録動作中、ビット線ＢＬ１及びＢＬ２は低電圧であり、ワード線ＷＬは高電圧であり、アイソレーション制御線ＩＬは高電圧であり、アンチヒューズ制御線ＡＦは、その高電圧より高いプログラム電圧である。この場合、アイソレーショントランジスタＩＴ及び選択トランジスタＴ１及びＴ２がオンになり、低電圧とプログラム電圧がアンチヒューズトランジスタＡＴ１及びＡＴ２に印加される。アンチヒューズトランジスタＡＴ１及びＡＴ２に印加される電圧差は、アンチヒューズトランジスタＡＴ１及びＡＴ２を破壊するのに十分高い。しかし、アンチヒューズトランジスタＡＴ１及びＡＴ２の製造プロセスで生じる物理的特性のばらつきにより、アンチヒューズトランジスタＡＴ１及びＡＴ２のうちの一方が先に破壊され、先に破壊されたアンチヒューズトランジスタが電圧ストレスを緩和して、他方のアンチヒューズトランジスタが破壊されるのを防止する。すなわち、登録動作後、アンチヒューズトランジスタＡＴ１及びＡＴ２は異なる状態にある。一方は破壊され、もう一方は破壊されない。
ＰＵＦユニット１２２Ａが登録されると、読み出し動作によってビット線ＢＬ１及びＢＬ２からビットデータを読み出すことができる。読み出し動作中、ワード線ＷＬは高電圧であり、アイソレーション制御線ＩＬは低電圧であり、アンチヒューズ制御線ＡＦは、ワード線ＷＬでの高電圧と実質的に等しい読み出し電圧である。この場合、アイソレーショントランジスタＩＴはオフになり、選択トランジスタＴ１及びＴ２はオンになり、アンチヒューズトランジスタＡＴ１及びＡＴ２は、それらの状態に従って電流を生成する。すなわち、アンチヒューズトランジスタＡＴ１及びＡＴ２によって生成される電流の強さは、それらが破壊されているかどうかに関連する。このため、センスアンプを用いてビット線ＢＬ１とＢＬ２の電流の差を検知し、ＰＵＦユニット１２２Ａ内の登録ビットデータを読み出すことができる。
図２では、アイソレーショントランジスタＩＴを読み出し動作中オフにして、アンチヒューズトランジスタＡＴ１及びＡＴ２により発生する電流が互いに干渉して、読み出し結果の精度に影響を及ぼすのを防止することができる。しかし、いくつかの他の実施形態では、電流差が十分に大きい場合、アイソレーショントランジスタＩＴを省略することができ、アンチヒューズトランジスタＡＴ１及びＡＴ２の第２の端子を一緒に結合することができる。
この場合、読み出し動作が登録動作の前に実行される場合、センスアンプによって生成される読み出し結果はランダムとなり、毎回異なることがある。予め登録されずに生成される乱数キーにより、通信バッファ１２０は、時々予期せず送信データＤの復元に失敗することがある。したがって、競合他社により通信端末１３０のレイアウトが複製された（cloned）としても、通信システム１００は登録動作を正しく行わないと正常に機能せず、インチップの偽造防止を達成することに役立つことができる。また、保護を強化するために、通信バッファ１２０が第１のマッピング要求Ｒ１を受信するときに、第１のセキュリティー鍵ＳＫ１をＰＵＦデバイス１２２によって生成することができる。すなわち、第１のセキュリティー鍵ＳＫ１の信頼性を確保する要求の直後に第１のセキュリティー鍵ＳＫ１を登録することができる。
また、マッピング要求を繰り返す重複動作を回避するため、第１の通信端末１１０は、第１のセキュリティー鍵ＳＫ１を記憶するための不揮発性メモリ１１２を含むことができ、第１のセキュリティー鍵ＳＫ１の送信回数を削減し、第１のセキュリティー鍵ＳＫ１を権限のないユーザによってハッキングされないように保護するのにも役立つ。
いくつかの実施形態では、第１の通信端末１１０は、第１のセキュリティー鍵ＳＫ１で送信データＤを操作して第１の暗号化データＥ１を生成するための暗号化論理回路１１４を含むことができる。例えば、暗号化論理回路１１４は、送信データＤと第１のセキュリティー鍵ＳＫ１のビットごとの排他的論理和（ＸＯＲ）演算を実行して第１の暗号化データＥ１を生成することができる。すなわち、第１の通信端末１１０は、ＸＯＲ演算により送信データＤを操作することができる。この場合、通信バッファ１２０も、第１の暗号化データＥ１と第１のセキュリティー鍵ＳＫ１のビットごとのＸＯＲ演算を実行して送信データＤを復元するための復号化論理回路１２４を含むこともできる。
しかし、本発明のいくつかの他の実施形態では、第１の通信端末１１０は、他の可逆アルゴリズムを使用して第１のセキュリティー鍵ＳＫ１で送信データＤを操作し、通信バッファ１２０はこれに対応して送信データＤを取得する。例えば、いくつかの他の実施形態では、暗号化論理回路１１４は、高度暗号化標準（ＡＥＳ）を含む暗号化演算及び順次演算の他の種類のものを実行して、暗号化データを生成してもよい。例えば、順次演算は、スワップ論理演算又はシフト論理演算として定義され得る。暗号化論理回路１１４が送信データＤに順次論理演算（例えば、スワップ又はシフト）を実行するときは、セキュリティー鍵ＳＫ１に従って送信データＤのデータビットをスワップ又はシフトして暗号化データＥ１を生成する。この場合、通信バッファ１２０は、順次論理演算を逆にすることによりセキュリティー鍵ＳＫ１に従って暗号化データＥ１から送信データを復元する。
図１では、第１の通信端末１１０はホストとすることができ、第２の通信端末１３０はクライアントとすることができる。この場合、第２の通信端末１３０に埋め込まれた通信バッファ１２０は、第２の通信端末１３０のための第１の暗号化データＥ１から送信データＤを復元することができる。しかし、いくつかの他の実施形態では、システム要件に従って通信バッファ１２０をホストに埋め込むことができる。
図３は、本発明の別の実施形態による通信システム２００を示す。通信システム２００は、第１の通信端末２１０と、通信バッファ２２０と、第２の通信端末２３０とを含む。図３では、第１の通信端末２１０はクライアントとすることができ、第２の通信端末２３０はホストとすることができ、通信バッファ２２０を第２の通信端末２３０に埋め込むことができる。
例えば、第２の通信端末２３０は通信バッファ２２０に結合され、送信データＤを生成することができる。通信バッファ２２０は、ＰＵＦデバイス２２２によって生成されるセキュリティー鍵ＳＫ１を提供することができ、セキュリティー鍵ＳＫ１で送信データＤを操作して、暗号化データＥ１を生成するための暗号化論理回路２２４を含むことができる。例えば、暗号化論理回路２２４は、送信データＤとセキュリティー鍵ＳＫ１のビットごとのＸＯＲ演算を実行して暗号化データＥ１を生成することができる、又は、暗号化論理回路２２４は、セキュリティー鍵ＳＫ１に従って送信データＤに順次論理演算を実行して暗号化データＥ１を生成することができる。
第１の通信端末２１０は、通信バッファ２２０に結合され、通信バッファ２２０にセキュリティー鍵ＳＫ１を要求するマッピング要求Ｒ１を通信バッファ２２０に送信することができる。したがって、第１の通信端末２１０が暗号化データＥ１を受信するときは、第１の通信端末２１０は復号論理回路２１４を用いてセキュリティー鍵ＳＫ１に従って暗号化データＥ１から送信データＤを復元することができるため、送信データＤに従って対応する機能を実行することができる。すなわち、通信バッファをシステムに従ってホスト端末又はクライアント端末に埋め込むことができる。
また、いくつかの他の実施形態では、一方の通信端末に埋め込まれる代わりに、通信バッファと通信端末とを別々のチップに配置することができる。この場合、異なる通信端末は、異なるセキュリティー鍵を使用してもよい。追加的に、通信バッファと通信端末を同一チップ内の異なるブロックに配置することができる。このようにして、インチップの偽造防止を実装することができる。すなわち、偽造チップがリバースエンジニアリングによって複製としても、偽造チップは、正しいセキュリティー鍵なしでは正常に動作しない。
図４は、本発明の別の実施形態による通信システム３００を示す。通信システム３００は、第１の通信端末３１０と、通信バッファ３２０と、第２の通信端末３３０とを含む。
第１の通信端末３１０は、通信バッファ３２０によって提供されるセキュリティー鍵ＳＫ１で送信データＤを暗号化する暗号化論理回路３１４を使用して第１の暗号化データＥ１を生成することができ、通信バッファ３２０は、セキュリティー鍵ＳＫ１に従って第１の暗号化データＥ１から送信データＤを復元する復号化論理回路３２４を使用することができる。
さらに、通信バッファ３２０は、ＰＵＦデバイス３２２によって生成される第２のセキュリティー鍵ＳＫ２を提供し、第２のセキュリティー鍵ＳＫ２で送信データＤを操作して第２の暗号化データＥ２を生成する別の暗号化論理回路３２６を使用することができる。その後、通信バッファ３２０は、第２の暗号化データＥ２を第２の通信端末３３０に送信することができる。第２の通信端末３３０は、通信バッファ３２０に第２の暗号化データＥ２を要求する第２のマッピング要求Ｒ２を通信バッファ３２０に送信し、復号化論理回路３３４を用いて第２のセキュリティー鍵ＳＫ２に従って第２の暗号化データＥ２から送信データＤを復元する。セキュリティー鍵ＳＫ１及びＳＫ２なしでは暗号化データＥ１及びＥ２から送信データＤを取得することができないため、第１の通信端末３１０と第２の通信端末３３０との間の通信を保護することができる。
図４では、第１の通信端末３１０は、第１のセキュリティー鍵ＳＫ１を記憶するための不揮発性メモリ３１２を含むことができ、第２の通信端末３３０は、第２のセキュリティー鍵ＳＫ２を記憶するための不揮発性メモリ３３２を含むことができる。さらに、図４に示す実施形態では、セキュリティー鍵ＳＫ１及びＳＫ２によって異なるチップ又は異なるブロック間の通信の保護を可能にしつつ、第１の通信端末３１０、通信バッファ３２０及び第２の通信端末３３０を異なるチップ又は同一チップ内の異なるブロックに配置することができる。
通信システム１００〜３００によれば、ＰＵＦユニットによって生成されたセキュリティー鍵を用いた暗号化によって異なるブロック又は異なるチップ間の通信を保護することができる。したがって、複雑な設計をすることなく安全性を効果的に強化することができる。
図５は、本発明の一実施形態による通信システム３００を動作させるための方法４００のフローチャートを示す。方法４００は、ステップＳ４１０〜Ｓ４８０を含むが、図５に示す順序に限定されない。
Ｓ４１０：第１の通信端末３１０は、第１のマッピング要求Ｒ１を通信バッファ３２０に送信する。
Ｓ４１２：通信バッファ３２０は、ＰＵＦデバイス３２２によって生成される第１のセキュリティー鍵ＳＫ１を第１の通信端末３１０に提供する。
Ｓ４１４：第１の通信端末３１０は、第１のセキュリティー鍵ＳＫ１を不揮発性メモリ３１２に記憶する。
Ｓ４２０：第１の通信端末３１０は、第１のセキュリティー鍵ＳＫ１で送信データＤを操作して第１の暗号化データＥ１を生成する。
Ｓ４３０：第１の通信端末３１０は、第１の暗号化データＥ１を通信バッファ３２０に送信する。
Ｓ４４０：通信バッファ３２０は、第１のセキュリティー鍵ＳＫ１に従って、第１の暗号化データＥ１から送信データＤを復元する。
Ｓ４５０：第２の通信端末３３０は、第２のマッピング要求Ｒ２を通信バッファ３２０に送信する。
Ｓ４５２：通信バッファ３２０は、ＰＵＦデバイス３２２によって生成される第２のセキュリティー鍵ＳＫ２を第２の通信端末３３０に提供する。
Ｓ４６０：通信バッファ３２０は、第２のセキュリティー鍵ＳＫ２で送信データＤ操作して第２の暗号化データＥ２を生成する。
Ｓ４７０：第２の通信端末３３０は、第２のセキュリティー鍵ＳＫ２に従って、第２の暗号化データＥ２から送信データＤを復元する。
Ｓ４８０：第２の通信端末３３０は、送信データＤに従って、対応する機能を実行する。
いくつかの実施形態では、ステップＳ４２０及びＳ４６０は、ビットごとのＸＯＲ演算で実行することができる。ＸＯＲ演算が可逆的であるため、通信バッファ３２０及び第２の通信端末３３０は、ステップＳ４４０及びＳ４７０において対応するセキュリティー鍵ＳＫ１及びＳＫ２で送信データＤを復元することができる。しかし、いくつかの他の実施形態では、ステップＳ４２０及びＳ４６０は、他の可逆的なブール演算を採用することができる、又はシステム要件に従って他の所定のルールで実行することができる。
例えば、第１の通信端末３１０は、ステップＳ４２０において、セキュリティー鍵ＳＫ１に従って送信データＤのデータビットをスワップ又はシフトする順次論理演算を実行してもよい。この場合、通信バッファ３２０は、ステップＳ４４０において、セキュリティー鍵ＳＫ１に従って順次論理演算を逆にすることにより、第１のセキュリティー鍵ＳＫ１に従って第１の暗号化データＥ１から送信データＤを復元する。
さらに、いくつかの実施形態では、通信バッファ３２０を第１の通信端末３１０に埋め込む（embedded）ことができる。この場合、通信バッファ３２０と第１の通信端末３１０との間の内部通信はかなり安全であるため、ステップＳ４１０〜Ｓ４４０はスキップすることができる。また、いくつかの実施形態では、通信バッファ３２０を第２の通信端末３３０に埋め込むことができる。この場合、ステップＳ４５０〜Ｓ４７０はスキップすることができ、第２の通信端末３３０は同一ブロック又は同一チップ内の内部通信を通じて通信バッファ３２０から送信データを受信することができる。
要約すると、本発明の実施形態によって提供される通信システム及び通信システムを動作させるための方法は、通信バッファを使用して、ＰＵＦデバイスによって提供されるセキュリティー鍵で送信データを暗号化することができる。セキュリティー鍵なしでは送信データを取得することができないため、ＩＯバス上で送信される送信データを通信処理中に効果的に保護することができ、認証なしで重要な情報にアクセスされるのを防止することができる。
当業者であれば、装置及び方法への多様な変更及び変形は発明の教示を保持しながら行ってよいことに容易に気づくだろう。したがって、上記の開示は、添付の特許請求の範囲の境界によってのみ制限されるものとして解釈されるべきである。

Claims (21)

  1. 物理的複製困難ファンクション（ＰＵＦ）デバイスを含む通信バッファであって、該通信バッファは、該ＰＵＦデバイスによって生成される第１のセキュリティー鍵を提供するように構成されている、通信バッファと、
    前記通信バッファに結合され、前記第１のセキュリティー鍵を要求する第１のマッピング要求を前記通信バッファに送信し、前記第１のセキュリティー鍵で送信データを操作して第１の暗号化データを生成し、該第１の暗号化データを前記通信バッファに送信するように構成されている第１の通信端末と、を含み、
    前記通信バッファは、さらに、前記第１のセキュリティー鍵に従って前記第１の暗号化データから前記送信データを復元するよう構成されており、
    前記ＰＵＦデバイスは、複数のＰＵＦユニットを含み、該複数のＰＵＦユニットの各々は、
    第１のビット線に結合された第１の端子と、第２の端子と、ワード線に結合された制御端子とを有する第１の選択トランジスタと、
    前記第１の選択トランジスタの第２の端子に結合された第１の端子と、第２の端子と、アンチヒューズ制御線に接続された制御端子とを有する第１のアンチヒューズトランジスタと、
    第１の端子と、第２の端子と、前記アンチヒューズ制御線に結合された制御端子とを有する第２のアンチヒューズトランジスタと、
    第２のビット線に結合された第１の端子と、前記第２のアンチヒューズトランジスタの第１の端子に結合された第２の端子と、前記ワード線に結合された制御端子を有する第２の選択トランジスタと、を含み、
    前記複数のＰＵＦユニットの各々は、前記第１のアンチヒューズトランジスタの第２の端子に結合された第１の端子と、前記第２のアンチヒューズトランジスタの第２の端子に結合された第２の端子と、アイソレーション制御線に結合された制御端子とを有するアイソレーショントランジスタをさらに含み、
    前記アイソレーショントランジスタは、登録動作中オンにされ、読み出し動作中オフされる、通信システム。
  2. 前記通信バッファが前記第１のマッピング要求を受信するときに、前記ＰＵＦデバイスによって前記第１のセキュリティー鍵を生成する、請求項１に記載の通信システム。
  3. 前記第１の通信端末は、前記送信データと前記第１のセキュリティー鍵のビットごとの排他的論理和（ＸＯＲ）演算を実行して前記第１の暗号化データを生成し、
    前記通信バッファは、前記第１の暗号化データと前記第１のセキュリティー鍵のビットごとのＸＯＲ演算を実行して前記送信データを復元する、請求項１に記載の通信システム。
  4. 第１の通信端末は、前記第１のセキュリティー鍵に従って前記送信データのデータビットをスワップ又はシフトする順次論理演算を前記送信データに実行して、前記第１の暗号化データを生成する、請求項１に記載の通信システム。
  5. 前記通信バッファに結合され、前記通信バッファから前記送信データを受信し、前記送信データに従って対応する機能を実行するように構成されている第２の通信端末をさらに含む、請求項１に記載の通信システム。
  6. 前記通信バッファは前記第２の通信端末に埋め込まれている、請求項５に記載の通信システム。
  7. 前記通信バッファに結合された第２の通信端末をさらに含み、
    前記通信バッファは、前記ＰＵＦデバイスによって生成される第２のセキュリティー鍵を提供し、該第２のセキュリティー鍵で前記送信データを操作して第２の暗号化データを生成し、該第２の暗号化データを前記第２の通信端末に送信するようにさらに構成されており、
    前記第２の通信端末は、前記第２のセキュリティー鍵を要求する第２のマッピング要求を前記通信バッファに送信し、前記第２のセキュリティー鍵に従って前記第２の暗号化データから前記送信データを復元するように構成されている、請求項１に記載の通信システム。
  8. 前記第１の通信端末、前記通信バッファ、及び前記第２の通信端末は、異なるチップ又は同一チップ内の異なるブロックに配置されている、請求項７に記載の通信システム。
  9. 前記第１の通信端末は、前記第１のセキュリティー鍵を記憶するように構成されている不揮発性メモリを含む、請求項１に記載の通信システム。
  10. 物理的複製困難ファンクション（ＰＵＦ）デバイスを含む通信バッファであって、該通信バッファは、該ＰＵＦデバイスによって生成されるセキュリティー鍵を提供し、該セキュリティー鍵で送信データを操作して暗号化データを生成するように構成されている、通信バッファと、
    前記通信バッファに結合され、前記セキュリティー鍵を要求するマッピング要求を前記通信バッファに送信し、前記セキュリティー鍵に従って前記暗号化データから前記送信データを復元し、前記送信データに従って対応する機能を実行するように構成されている、第１の通信端末と、を含み、
    前記ＰＵＦデバイスは、複数のＰＵＦユニットを含み、該複数のＰＵＦユニットの各々は、
    第１のビット線に結合された第１の端子と、第２の端子と、ワード線に結合された制御端子とを有する第１の選択トランジスタと、
    前記第１の選択トランジスタの第２の端子に結合された第１の端子と、第２の端子と、アンチヒューズ制御線に接続された制御端子とを有する第１のアンチヒューズトランジスタと、
    第１の端子と、第２の端子と、前記アンチヒューズ制御線に結合された制御端子とを有する第２のアンチヒューズトランジスタと、
    第２のビット線に結合された第１の端子と、前記第２のアンチヒューズトランジスタの第１の端子に結合された第２の端子と、前記ワード線に結合された制御端子を有する第２の選択トランジスタと、を含み、
    前記複数のＰＵＦユニットの各々は、前記第１のアンチヒューズトランジスタの第２の端子に結合された第１の端子と、前記第２のアンチヒューズトランジスタの第２の端子に結合された第２の端子と、アイソレーション制御線に結合された制御端子とを有するアイソレーショントランジスタをさらに含み、
    前記アイソレーショントランジスタは、登録動作中オンにされ、読み出し動作中オフされる、通信システム。
  11. 前記通信バッファが前記マッピング要求を受信するときに、前記ＰＵＦデバイスによって前記セキュリティー鍵を生成する、請求項１０に記載の通信システム。
  12. 前記通信バッファは、前記送信データと前記セキュリティー鍵のビットごとの排他的論理和（ＸＯＲ）演算を実行して前記暗号化データを生成し、
    前記第１の通信端末は、前記暗号化データと前記セキュリティー鍵のビットごとのＸＯＲ演算を実行して前記送信データを復元する、請求項１０に記載の通信システム。
  13. 前記通信バッファは、前記セキュリティー鍵に従って前記送信データのデータビットをスワップ又はシフトする順次論理演算を前記送信データに実行して、前記暗号化データを生成する、請求項１０に記載の通信システム。
  14. 前記第１の通信端末は、前記セキュリティー鍵を記憶するように構成されている不揮発性メモリを含む、請求項１０に記載の通信システム。
  15. 前記通信バッファに結合され、前記送信データを生成するように構成されている第２の通信端末をさらに含み、
    前記通信バッファは前記第２の通信端末に埋め込まれている、請求項１０に記載の通信システム。
  16. 通信システムを動作させる方法であって、該通信システムは、通信バッファと第１の通信端末とを含み、
    前記第１の通信端末が、第１のマッピング要求を前記通信バッファに送信するステップと、
    前記通信バッファが、前記通信バッファ内のＰＵＦデバイスによって生成される第１のセキュリティー鍵を前記第１の通信端末に提供するステップと、
    前記第１の通信端末が、前記第１のセキュリティー鍵で送信データを操作して第１の暗号化データを生成するステップと、
    前記第１の通信端末が、前記第１の暗号化データを前記通信バッファに送信するステップと、
    前記通信バッファが、前記第１の暗号化データ及び前記第１のセキュリティー鍵に従って前記送信データを復元するステップと、を含み、
    前記ＰＵＦデバイスは、複数のＰＵＦユニットを含み、該複数のＰＵＦユニットの各々は、
    第１のビット線に結合された第１の端子と、第２の端子と、ワード線に結合された制御端子とを有する第１の選択トランジスタと、
    前記第１の選択トランジスタの第２の端子に結合された第１の端子と、第２の端子と、アンチヒューズ制御線に接続された制御端子とを有する第１のアンチヒューズトランジスタと、
    第１の端子と、第２の端子と、前記アンチヒューズ制御線に結合された制御端子とを有する第２のアンチヒューズトランジスタと、
    第２のビット線に結合された第１の端子と、前記第２のアンチヒューズトランジスタの第１の端子に結合された第２の端子と、前記ワード線に結合された制御端子を有する第２の選択トランジスタと、を含み、
    前記複数のＰＵＦユニットの各々は、前記第１のアンチヒューズトランジスタの第２の端子に結合された第１の端子と、前記第２のアンチヒューズトランジスタの第２の端子に結合された第２の端子と、アイソレーション制御線に結合された制御端子とを有するアイソレーショントランジスタをさらに含み、
    前記アイソレーショントランジスタは、登録動作中オンにされ、読み出し動作中オフされる、方法。
  17. 前記第１の通信端末が、前記第１のセキュリティー鍵で前記送信データを操作して前記第１の暗号化データを生成するステップは、前記第１の通信端末が、前記送信データと前記第１のセキュリティー鍵のビットごとの排他的論理和（ＸＯＲ）演算を実行して前記第１の暗号化データを生成するステップを含み、
    前記通信バッファが、前記第１の暗号化データ及び前記第１のセキュリティー鍵に従って前記送信データを復元するステップは、前記通信バッファが、前記第１の暗号化データと前記第１のセキュリティー鍵のビットごとのＸＯＲ演算を実行して前記送信データを復元するステップを含む、請求項１６に記載の方法。
  18. 前記通信システムは、第２の通信端末をさらに含み、
    当該方法は、
    前記第２の通信端末が、前記送信データを前記通信バッファから受信するステップと、
    前記第２の通信端末が、前記送信データに従って対応する機能を実行するステップと、をさらに含む、請求項１６に記載の方法。
  19. 前記通信システムは、第２の通信端末をさらに含み、
    当該方法は、
    前記第２の通信端末が、第２のマッピング要求を前記通信バッファに送信するステップと、
    前記通信バッファが、前記ＰＵＦデバイスによって生成される第２のセキュリティー鍵を前記第２の通信端末に提供するステップと、
    前記通信バッファが、前記第２のセキュリティー鍵で前記送信データを操作して第２の暗号化データを生成するステップと、
    前記第２の通信端末が、前記第２のセキュリティー鍵に従って前記第２の暗号化データを前記送信データに復元するステップと、をさらに含む、請求項１６に記載の方法。
  20. 前記第１の通信端末は、さらに不揮発性メモリを含み、
    当該方法は、前記第１の通信端末が、前記第１のセキュリティー鍵を前記不揮発性メモリに記憶するステップをさらに含む、請求項１６に記載の方法。
  21. 前記第１の通信端末が、前記第１のセキュリティー鍵で前記送信データを操作して前記第１の暗号化データを生成するステップは、前記第１の通信端末が、前記第１のセキュリティー鍵に従って前記送信データのデータビットをスワップ又はシフトする順次論理演算を前記送信データに実行するステップを含む、請求項１６に記載の方法。
JP2018192211A 2017-11-24 2018-10-11 偽造防止通信システム Active JP6621894B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762590402P 2017-11-24 2017-11-24
US62/590,402 2017-11-24

Publications (2)

Publication Number Publication Date
JP2019097158A JP2019097158A (ja) 2019-06-20
JP6621894B2 true JP6621894B2 (ja) 2019-12-18

Family

ID=63857699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018192211A Active JP6621894B2 (ja) 2017-11-24 2018-10-11 偽造防止通信システム

Country Status (5)

Country Link
US (3) US11063772B2 (ja)
EP (1) EP3490190B1 (ja)
JP (1) JP6621894B2 (ja)
CN (3) CN109841629B (ja)
TW (4) TWI683515B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US11245680B2 (en) * 2019-03-01 2022-02-08 Analog Devices, Inc. Garbled circuit for device authentication
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
KR102364652B1 (ko) * 2019-08-01 2022-02-21 한국전자통신연구원 화이트박스 암호화를 이용한 puf 기반 사물인터넷 디바이스 인증 장치 및 방법
KR102607847B1 (ko) * 2019-08-06 2023-11-30 에스케이하이닉스 주식회사 반도체 메모리 장치
US11387242B2 (en) 2020-03-03 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11527551B2 (en) * 2020-10-30 2022-12-13 Ferroelectric Memory Gmbh Memory cell arrangements and methods thereof
TWI785736B (zh) * 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞
KR20230001802A (ko) 2021-06-29 2023-01-05 삼성전자주식회사 집적회로 소자
TWI844261B (zh) * 2022-02-11 2024-06-01 力旺電子股份有限公司 電阻式記憶胞及其相關的陣列結構
TWI842519B (zh) * 2022-07-12 2024-05-11 力旺電子股份有限公司 靜電放電電路
KR102593608B1 (ko) * 2022-09-15 2023-10-23 전남대학교산학협력단 집속 이온빔 공격 검출 방법 및 이를 위한 보안 회로

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232235B1 (ko) 1996-11-15 1999-12-01 김영환 비휘발성 메모리 장치
CA2243173A1 (en) * 1997-07-17 1999-01-17 Pitney Bowes Inc. System and method for secure data transmission
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
US6556398B1 (en) * 1999-10-05 2003-04-29 Winbond Electronics Corporation Voltage tolerance ESD protection circuit
US6577481B2 (en) * 2000-11-07 2003-06-10 Texas Instruments Incorporated Cascoded NPN electrostatic discharge protection circuit
CN1153291C (zh) * 2001-03-28 2004-06-09 华邦电子股份有限公司 集成电路的静电保护电路
JP2002313949A (ja) * 2001-04-13 2002-10-25 Fuji Electric Co Ltd 過電圧保護回路
US7291887B2 (en) * 2002-06-19 2007-11-06 Windbond Electronics Corp. Protection circuit for electrostatic discharge
US7064978B2 (en) 2002-07-05 2006-06-20 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
CN100440775C (zh) * 2002-10-31 2008-12-03 华为技术有限公司 一种加密通讯方法和装置
US7027276B2 (en) * 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
JP4800109B2 (ja) * 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US8290150B2 (en) * 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
JP5487966B2 (ja) 2007-07-03 2014-05-14 日本電気株式会社 データ暗号化／復号化処理方法およびデータ処理装置
US20090136038A1 (en) 2007-11-27 2009-05-28 Ememory Technology Inc. Apparatus for receiving encrypted digital data and cryptographic key storage unit thereof
TW200929781A (en) * 2007-12-24 2009-07-01 Princeton Technology Corp ESD protecting circuit
CN101599487B (zh) * 2008-06-05 2011-04-13 智原科技股份有限公司 静电放电检测电路与其相关方法
KR20100079960A (ko) 2008-12-31 2010-07-08 삼성전자주식회사 플래시 메모리 소자의 제조방법
CN102083019A (zh) * 2009-11-30 2011-06-01 徐克林 一种手机短信加密方法
US20130051552A1 (en) * 2010-01-20 2013-02-28 Héléna Handschuh Device and method for obtaining a cryptographic key
US8958245B2 (en) * 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
CN102315633B (zh) * 2010-07-06 2014-04-23 瑞昱半导体股份有限公司 静电防护电路
DE102011081421A1 (de) 2011-08-23 2013-02-28 Siemens Ag System zur sicheren Übertragung von Daten und Verfahren
US9396357B2 (en) * 2011-12-06 2016-07-19 Intrisic Id B.V. Physically unclonable function (PUF) with improved error correction
US9001479B2 (en) * 2012-02-07 2015-04-07 Mediatek Inc. ESD protection circuit
CN102611093A (zh) * 2012-03-20 2012-07-25 上海艾为电子技术有限公司 静电放电电路
US8750502B2 (en) * 2012-03-22 2014-06-10 Purdue Research Foundation System on chip and method for cryptography using a physically unclonable function
US8908341B2 (en) * 2012-04-04 2014-12-09 Globalfoundries Singapore Pte. Ltd. Power clamp for high voltage integrated circuits
CN103856321A (zh) * 2012-12-07 2014-06-11 观致汽车有限公司 一种数据加密解密方法及其系统
KR101978450B1 (ko) 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US9018691B2 (en) 2012-12-27 2015-04-28 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US8885819B2 (en) * 2012-12-27 2014-11-11 Intel Corporation Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing
WO2014112999A1 (en) * 2013-01-16 2014-07-24 Intel Corporation Grouping of physically unclonable functions
DE102013203415B4 (de) 2013-02-28 2016-02-11 Siemens Aktiengesellschaft Erstellen eines abgeleiteten Schlüssels aus einem kryptographischen Schlüssel mittels einer physikalisch nicht klonbaren Funktion
US20140270177A1 (en) * 2013-03-15 2014-09-18 Ernie Brickell Hardening inter-device secure communication using physically unclonable functions
KR101488433B1 (ko) 2013-09-25 2015-02-03 숭실대학교산학협력단 Puf를 이용한 저장장치 및 저장장치의 인증 및 암호화 방법
US9236453B2 (en) 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
KR102132845B1 (ko) 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9508396B2 (en) 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US10958451B2 (en) 2014-04-09 2021-03-23 Ictk Holdings Co., Ltd. Authentication apparatus and method
TWI569377B (zh) 2014-05-22 2017-02-01 力旺電子股份有限公司 非揮發性記憶體單元
CN105261618B (zh) 2014-05-30 2018-07-27 力旺电子股份有限公司 非挥发性存储器单元
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
JP6333702B2 (ja) 2014-10-28 2018-05-30 国立研究開発法人産業技術総合研究所 暗号鍵共有システムと暗号鍵共有方法
US9870939B2 (en) * 2014-11-30 2018-01-16 Globalfoundries Singapore Pte. Ltd. RC-stacked MOSFET circuit for high voltage (HV) electrostatic discharge (ESD) protection
CN104767383B (zh) * 2015-04-21 2017-07-14 苏州芯宽电子科技有限公司 一种低压四相位电荷泵升压电路
US9875378B2 (en) 2015-06-12 2018-01-23 QUALCOMOM Incorporated Physically unclonable function assisted memory encryption device techniques
FR3038416B1 (fr) 2015-06-30 2017-07-21 Maxim Integrated Products Dispositifs et procedes d'authentification bases sur des fonctions physiquement non clonables
EP3332402B1 (en) * 2015-08-06 2020-10-07 Intrinsic ID B.V. Cryptographic device having physical unclonable function
US20170126414A1 (en) * 2015-10-28 2017-05-04 Texas Instruments Incorporated Database-less authentication with physically unclonable functions
WO2017117663A1 (en) * 2016-01-08 2017-07-13 Sidense Corp. Puf value generation using an anti-fuse memory array
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN106972926B (zh) * 2017-03-29 2019-12-10 北京经纬恒润科技有限公司 一种无线汽车钥匙的加密解密方法、装置及系统
CN107169377B (zh) 2017-04-29 2020-05-22 苏州芯动科技有限公司 一种基于puf的数据存储系统

Also Published As

Publication number Publication date
TW201926872A (zh) 2019-07-01
TWI668834B (zh) 2019-08-11
US20190164981A1 (en) 2019-05-30
TW201926629A (zh) 2019-07-01
TWI683515B (zh) 2020-01-21
TWI660285B (zh) 2019-05-21
CN109841629B (zh) 2020-11-27
US11057223B2 (en) 2021-07-06
US20190165955A1 (en) 2019-05-30
US11063772B2 (en) 2021-07-13
TW201926580A (zh) 2019-07-01
CN110034932A (zh) 2019-07-19
EP3490190A1 (en) 2019-05-29
EP3490190B1 (en) 2021-01-13
CN110034932B (zh) 2022-07-22
US20190165572A1 (en) 2019-05-30
CN109842103A (zh) 2019-06-04
TWI681510B (zh) 2020-01-01
CN109841629A (zh) 2019-06-04
TW201926112A (zh) 2019-07-01
JP2019097158A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
JP6621894B2 (ja) 偽造防止通信システム
CN109558339B (zh) 安全系统及安全系统的操作方法
US10915464B2 (en) Security system using random number bit string
US10769309B2 (en) Apparatus and method for generating identification key
EP2506488B1 (en) Secure dynamic on-chip key programming
US9483664B2 (en) Address dependent data encryption
CN104252881B (zh) 半导体集成电路及系统
CN104025500A (zh) 使用在物理上不可克隆的函数的安全密钥存储
JP2010509662A (ja) 外部不揮発性メモリに記憶された情報の暗号化のための方法およびシステム
JP4758904B2 (ja) 機密情報処理方法
US7752407B1 (en) Security RAM block
US20190140851A1 (en) Secure logic system with physically unclonable function
KR102573943B1 (ko) 통합 회로 개인화
EP1640844A1 (en) Secure OTP using external memory
JP7170999B2 (ja) 機密データを保護することが可能な電子機器
US11061996B2 (en) Intrinsic authentication of program code
JP2013101442A (ja) マイクロコンピュータおよびデータ処理装置
JP2018042136A (ja) 回路情報作成システム、回路情報作成方法、及び回路情報作成プログラム
JP2009044630A (ja) 暗号処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191120

R150 Certificate of patent or registration of utility model

Ref document number: 6621894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250