JP2013101442A - マイクロコンピュータおよびデータ処理装置 - Google Patents
マイクロコンピュータおよびデータ処理装置 Download PDFInfo
- Publication number
- JP2013101442A JP2013101442A JP2011244072A JP2011244072A JP2013101442A JP 2013101442 A JP2013101442 A JP 2013101442A JP 2011244072 A JP2011244072 A JP 2011244072A JP 2011244072 A JP2011244072 A JP 2011244072A JP 2013101442 A JP2013101442 A JP 2013101442A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- microcomputer
- encryption
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】マイクロコンピュータのプログラムおよびデータを、半導体チップが製造された結果である物理的特性に基づいて生成された識別情報を暗号鍵として暗号化する。マイクロコンピュータは、物理的特性に基づいて識別情報を生成する手段とその識別手段を暗号鍵としてプログラムやデータを暗号化する暗号エンジンを備えるものであって、暗号化に用いた暗号鍵の値の読み出しが禁止されている。
【選択図】図1
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態に係るマイクロコンピュータ(1)は、CPU(2)とメモリインターフェース(3)とデバッグインターフェース(4)と暗号エンジン(5)と暗号鍵生成回路(6)とを含んで単一半導体チップ上に形成されたマイクロコンピュータであって、以下のように構成されている。
項1記載のマイクロコンピュータにおいて、前記暗号エンジンは、前記暗号鍵生成回路の出力する前記乱数IDに代えて、前記デバッグインターフェースから前記システムバスを介して入力される値を暗号鍵として、暗号化処理を行う前記暗号化処理機能と復号処理を行う前記復号処理機能を備える。
本発明の代表的な実施の形態に係るデータ処理装置は、項1又は2記載のマイクロコンピュータと、前記メモリインターフェースに接続され、前記マイクロコンピュータによってアクセスされるメモリ(8、9)とを含んで構成され、前記メモリは、前記暗号エンジンによって前記暗号化処理を施されたデータを格納し、前記マイクロコンピュータは、前記暗号化されたデータを前記メモリから読み出し、前記暗号エンジンによって復号する。
項3記載のデータ処理装置であって、前記メモリが前記マイクロコンピュータと同一の半導体チップに形成されている。
項3または4記載のデータ処理装置は、前記デバッグインターフェースから入力されたプログラムを前記暗号エンジンに転送し、前記暗号エンジンは、前記プログラムに暗号化処理を施し、暗号化されたプログラムを前記メモリインターフェースを介して前記メモリに格納する、プログラムダウンロード機能を備える。また、データ処理装置は、その暗号化され前記メモリに格納されたプログラムを前記メモリインターフェースを介して読み出し、前記暗号エンジンによって復号処理を施して前記CPUに入力する機能を備える。
項3または4記載のデータ処理装置は、前記CPUがライトコマンドを与えられたとき、書き込みデータを、前記暗号エンジンに転送し、前記暗号エンジンは、前記書き込みデータに暗号化処理を施し、暗号化された書き込みデータを前記メモリインターフェースを介して前記メモリに格納する、データライト動作を実行する機能を備える。また、そのデータ処理装置は、前記CPUがリードコマンドを与えられたとき、暗号化され前記メモリに格納されたデータを前記メモリインターフェースを介して読み出し、前記暗号エンジンによって復号処理を施して前記CPUに入力するデータリード動作を実行する機能を備える。
項1もしくは項2記載のマイクロコンピュータ、または、項3、4、5もしくは6記載のデータ処理装置において、前記システムバス上に、前記CPUおよびまたは前記デバッグインターフェースから読み出し可能に構成された記憶手段に個別ID(11)を格納した。
単一半導体チップ上に形成されたマイクロコンピュータであって、CPU(2)と前記マイクロコンピュータ(1)の外部との間で入出力動作を行う外部インターフェース(3、4)と暗号エンジン(5)と暗号鍵生成回路(6)とを含む。
実施の形態について更に詳述する。
2 CPU
3 メモリインターフェース
4 デバッグインターフェース
5 暗号エンジン
51 暗号化機能
52 復号機能
6 暗号鍵生成回路
61 乱数ID生成回路
62 セレクタ
63 レジスタ
7 システムバス
8 不揮発性メモリ
9 揮発性メモリ
10 外部バス
11 個別IDを格納する記憶素子
12 ネットワークインターフェース
S1〜S11 暗号化または復号を行う信号の流れ
Claims (8)
- CPUとメモリインターフェースとデバッグインターフェースと暗号エンジンと暗号鍵生成回路とを含んで単一半導体チップ上に形成されたマイクロコンピュータであって、
前記CPUと前記メモリインターフェースと前記デバッグインターフェースと前記暗号エンジンと前記暗号鍵生成回路とがシステムバスに接続されており、
前記暗号鍵生成回路は、前記半導体の物理的な特性に基づいて乱数IDを生成して前記暗号エンジンに入力し、
前記暗号エンジンは、入力された前記乱数IDを暗号鍵として、前記システムバスを介して入力されたデータを暗号化して前記システムバスを介して出力する暗号化処理機能と、前記システムバスを介して入力されたデータを復号して前記システムバスを介して出力する復号処理機能とを備え、
前記暗号鍵生成回路が出力する前記乱数IDに対する前記CPUの制御に基づく読み出しと前記デバッグインターフェースからの読み出しが禁止されている、
マイクロコンピュータ。 - 前記暗号エンジンは、前記暗号鍵生成回路の出力する前記乱数IDに代えて、前記デバッグインターフェースから前記システムバスを介して入力される値を暗号鍵として、暗号化処理を行う前記暗号化処理機能と復号処理を行う前記復号処理機能を備える、
請求項1記載のマイクロコンピュータ。 - 請求項1記載のマイクロコンピュータと、前記メモリインターフェースに接続され、前記マイクロコンピュータによってアクセスされるメモリとを含んで構成され、
前記メモリは、前記暗号エンジンによって前記暗号化処理を施されたデータを格納し、
前記マイクロコンピュータは、前記暗号化されたデータを前記メモリから読み出し、前記暗号エンジンによって復号する、
データ処理装置。 - 前記メモリが前記マイクロコンピュータと同一の半導体チップに形成されている、
請求項3記載のデータ処理装置。 - 前記デバッグインターフェースから入力されたプログラムを前記暗号エンジンに転送し、前記暗号エンジンは、前記プログラムに暗号化処理を施し、暗号化されたプログラムを前記メモリインターフェースを介して前記メモリに格納する、プログラムダウンロード機能を備え、
暗号化され前記メモリに格納されたプログラムを前記メモリインターフェースを介して読み出し、前記暗号エンジンによって復号処理を施して前記CPUに入力する機能を備える、
請求項3記載のデータ処理装置。 - 前記CPUがライトコマンドを与えられたとき、書き込みデータを、前記暗号エンジンに転送し、前記暗号エンジンは、前記書き込みデータに暗号化処理を施し、暗号化された書き込みデータを前記メモリインターフェースを介して前記メモリに格納する、データライト動作を実行する機能を備え、
前記CPUがリードコマンドを与えられたとき、暗号化され前記メモリに格納されたデータを前記メモリインターフェースを介して読み出し、前記暗号エンジンによって復号処理を施して前記CPUに入力するデータリード動作を実行する機能を備える、
請求項3記載のデータ処理装置。 - 前記システムバス上に、前記CPUおよびまたは前記デバッグインターフェースから読み出し可能に構成され、個別IDを格納した記憶装置を有する、
請求項3記載のデータ処理装置。 - 単一半導体チップ上に形成されたマイクロコンピュータであって、
CPUと前記マイクロコンピュータの外部との間で入出力動作を行う外部インターフェースと暗号エンジンと暗号鍵生成回路とを含み、
前記暗号鍵生成回路は、前記半導体の物理的な特性に基づいて乱数IDを生成して前記暗号エンジンに入力し、
前記暗号エンジンは、入力された前記乱数IDを暗号鍵として、前記外部インターフェースから入力されたデータを暗号化する暗号化処理機能と、前記暗号化されたデータを復号する復号処理機能とを備え、
前記暗号鍵生成回路が出力する前記乱数IDに対する前記CPUの制御に基づく読み出しと前記外部インターフェースからの外部出力が禁止されている、
マイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244072A JP5798007B2 (ja) | 2011-11-08 | 2011-11-08 | マイクロコンピュータおよびデータ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244072A JP5798007B2 (ja) | 2011-11-08 | 2011-11-08 | マイクロコンピュータおよびデータ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013101442A true JP2013101442A (ja) | 2013-05-23 |
JP5798007B2 JP5798007B2 (ja) | 2015-10-21 |
Family
ID=48622018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011244072A Expired - Fee Related JP5798007B2 (ja) | 2011-11-08 | 2011-11-08 | マイクロコンピュータおよびデータ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5798007B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015012409A (ja) * | 2013-06-28 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びシステム |
JP2016105585A (ja) * | 2014-11-21 | 2016-06-09 | パナソニックIpマネジメント株式会社 | 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149493A (ja) * | 2000-11-09 | 2002-05-24 | Denso Corp | セキュリティ機能付データ処理装置 |
JP2003198528A (ja) * | 2001-11-30 | 2003-07-11 | Stmicroelectronics Sa | 単一の集積回路識別子の多様化 |
JP2005209108A (ja) * | 2004-01-26 | 2005-08-04 | Toshiba Lsi System Support Kk | メモリ外付けマイコン |
JP2008003774A (ja) * | 2006-06-21 | 2008-01-10 | Toshiba Corp | マイクロコンピュータ |
JP2009025907A (ja) * | 2007-07-17 | 2009-02-05 | Toshiba Corp | 半導体集積回路装置及びその信号処理方法 |
JP2010527219A (ja) * | 2007-05-11 | 2010-08-05 | ヴァリディティー センサーズ,インク. | 物理的に複製不可能な機能を用いて電子機器のセキュリティを電子的に確保する方法およびシステム |
JP2010258630A (ja) * | 2009-04-22 | 2010-11-11 | Dainippon Printing Co Ltd | セキュリティトークン及びスクランブル鍵の派生方法 |
WO2010134192A1 (ja) * | 2009-05-22 | 2010-11-25 | 三菱電機株式会社 | 電子機器及び鍵生成プログラム及び記録媒体及び鍵生成方法 |
WO2011025654A1 (en) * | 2009-08-28 | 2011-03-03 | Technology Currents Llc. | Controlling integrated circuits including remote activation or deactivation |
JP2011210037A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及びデータ処理方法 |
-
2011
- 2011-11-08 JP JP2011244072A patent/JP5798007B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149493A (ja) * | 2000-11-09 | 2002-05-24 | Denso Corp | セキュリティ機能付データ処理装置 |
JP2003198528A (ja) * | 2001-11-30 | 2003-07-11 | Stmicroelectronics Sa | 単一の集積回路識別子の多様化 |
JP2005209108A (ja) * | 2004-01-26 | 2005-08-04 | Toshiba Lsi System Support Kk | メモリ外付けマイコン |
JP2008003774A (ja) * | 2006-06-21 | 2008-01-10 | Toshiba Corp | マイクロコンピュータ |
JP2010527219A (ja) * | 2007-05-11 | 2010-08-05 | ヴァリディティー センサーズ,インク. | 物理的に複製不可能な機能を用いて電子機器のセキュリティを電子的に確保する方法およびシステム |
JP2009025907A (ja) * | 2007-07-17 | 2009-02-05 | Toshiba Corp | 半導体集積回路装置及びその信号処理方法 |
JP2010258630A (ja) * | 2009-04-22 | 2010-11-11 | Dainippon Printing Co Ltd | セキュリティトークン及びスクランブル鍵の派生方法 |
WO2010134192A1 (ja) * | 2009-05-22 | 2010-11-25 | 三菱電機株式会社 | 電子機器及び鍵生成プログラム及び記録媒体及び鍵生成方法 |
WO2011025654A1 (en) * | 2009-08-28 | 2011-03-03 | Technology Currents Llc. | Controlling integrated circuits including remote activation or deactivation |
JP2011210037A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及びデータ処理方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015012409A (ja) * | 2013-06-28 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びシステム |
US9846788B2 (en) | 2013-06-28 | 2017-12-19 | Renesas Electronics Corporation | Semiconductor integrated circuit and system |
US10216964B2 (en) | 2013-06-28 | 2019-02-26 | Renesas Electronics Corporation | Semiconductor integrated circuit and system |
JP2016105585A (ja) * | 2014-11-21 | 2016-06-09 | パナソニックIpマネジメント株式会社 | 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5798007B2 (ja) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8572410B1 (en) | Virtualized protected storage | |
US10216964B2 (en) | Semiconductor integrated circuit and system | |
TWI483139B (zh) | 使用物理性不可複製功能的安全金鑰儲存器 | |
US10110380B2 (en) | Secure dynamic on chip key programming | |
KR101546204B1 (ko) | 호스트 디바이스, 반도체 메모리 디바이스, 및 인증 방법 | |
JP2006236064A (ja) | メモリ制御装置およびメモリシステム | |
Meijer et al. | Self-encrypting deception: weaknesses in the encryption of solid state drives | |
US10771062B1 (en) | Systems and methods for enhancing confidentiality via logic gate encryption | |
CN101241534A (zh) | 有加密部分或外部接口的半导体器件及内容再生方法 | |
KR100972540B1 (ko) | 라이프 사이클 단계들을 가진 보안 메모리 카드 | |
TWI474257B (zh) | 微處理器、保密方法以及撤銷第一密碼之方法 | |
US11582033B2 (en) | Cryptographic management of lifecycle states | |
JP5798007B2 (ja) | マイクロコンピュータおよびデータ処理装置 | |
CN108268781A (zh) | 电子装置的电子元件、启动电子装置的方法及加密方法 | |
US8844022B2 (en) | Method and system to allow system-on-chip individual I/O control to be disabled and enabled by programmable non-volatile memory | |
CN112214758A (zh) | 用于管理经加密的软件应用的设备和方法 | |
TWI744892B (zh) | 電子系統及電子系統的操作方法 | |
JP4676547B2 (ja) | 半導体装置およびそのブート方法 | |
JP4580024B2 (ja) | コンテンツ再生方法 | |
JP2011150495A (ja) | 記憶装置 | |
JP2017108293A (ja) | 半導体集積回路装置およびデータ処理装置 | |
JP2004086085A (ja) | 暗号キー生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5798007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |