JP2015012409A - 半導体集積回路及びシステム - Google Patents
半導体集積回路及びシステム Download PDFInfo
- Publication number
- JP2015012409A JP2015012409A JP2013135754A JP2013135754A JP2015012409A JP 2015012409 A JP2015012409 A JP 2015012409A JP 2013135754 A JP2013135754 A JP 2013135754A JP 2013135754 A JP2013135754 A JP 2013135754A JP 2015012409 A JP2015012409 A JP 2015012409A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- encryption key
- correction parameter
- unique code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 202
- 238000012937 correction Methods 0.000 claims abstract description 186
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 230000015654 memory Effects 0.000 claims description 110
- 238000012545 processing Methods 0.000 claims description 67
- 230000006870 function Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100228469 Caenorhabditis elegans exp-1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Technology Law (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】ICは、暗号化された値(プログラム及び/またはデータ)が格納される前記ROMと、ユニークコード生成部と、暗号復号部とを含んで構成される。ユニークコード生成部は、製造ばらつきによって固有に定まるユニークコードを生成する。暗号復号部は、生成されたユニークコードと訂正パラメータとに基づいて暗号鍵を算出し、算出した暗号鍵を用いて、ROMから読み出された暗号化された値を復号する。訂正パラメータは、このICの製造直後にユニークコード生成部から生成された初期ユニークコードと、ROMに格納する値の暗号化に使われる、前記所定の暗号鍵に基づいて、このICの外部で予め算出される。
【選択図】図1
Description
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本願において開示される代表的な実施の形態に係る半導体集積回路(ICa,1)は、所定の暗号鍵(CK(1))を用いて暗号化された値(D(CK(1)))を格納可能な不揮発性メモリ(ROM: Read Only Memory,4)と、ユニークコード生成部(2)と、暗号処理部(3)とを含み、以下のように構成される。
項1において、前記ユニークコード生成部から生成される前記ユニークコード(UC(a))が、前記初期ユニークコード(UC(a)_init)に対してエラーを含んでいても、前記暗号処理部は、前記訂正パラメータ(CD(1,a))と前記ユニークコード(UC(a))とに基づいて前記暗号鍵(CK(1))を算出可能に構成される。
項1または項2において、前記訂正パラメータ(CD(1,a))を同一チップ内に保持する。
項1または項2において、前記半導体集積回路はネットワークインターフェース(12)をさらに備え、前記訂正パラメータ(CD(1,a))は前記ネットワークインターフェースを介して受信可能に構成される。
項1または項2において、前記訂正パラメータを第1訂正パラメータ(CD(1,a))とし、前記暗号鍵を第1暗号鍵(CK(1))とし、前記暗号処理部は、前記第1訂正パラメータとは異なる第2訂正パラメータ(CD(2,a))と前記ユニークコードとに基づいて、前記第1暗号鍵とは異なる第2暗号鍵(CK(2))を算出可能に構成される。
項1から項5のうちのいずれか1項において、前記半導体集積回路はCPU(13)をさらに備え、前記不揮発性メモリ(4)は、前記CPUで実行可能なプログラムのプログラムコードが前記所定の暗号鍵を用いて暗号化された値を格納可能に構成され、前記CPUは、前記暗号処理部によって復号されたプログラムを実行可能に構成される。
項6において、前記不揮発性メモリ(4)は、前記CPU(13)からアクセス可能なデータが前記所定の暗号鍵を用いて暗号化された値を格納可能に構成され、前記CPUは、前記暗号処理部によって復号された前記データを読み出し可能に構成される。
項6において、前記暗号処理部は、前記CPUから出力されるデータを、前記算出された暗号鍵を使って暗号化する機能をさらに備え、前記CPUは前記不揮発性メモリに書き込むデータを、前記暗号処理部によって暗号化した後に、前記不揮発性メモリに書き込み可能に構成される。
本願において開示される代表的な実施の形態に係るシステム(ROMコンテンツ保護システム10)は、ユニークコード生成部(2)と暗号処理部(3)とを含む半導体集積回路(ICa,1)と、所定の暗号鍵(CK(1))を用いて暗号化された値(D(CK(1)))を格納可能な不揮発性メモリ(ROM,4)とを含み、以下のように構成される。
項9において、前記ユニークコード生成部から生成される前記ユニークコード(UC(a))が、前記初期ユニークコード(UC(a)_init)に対してエラーを含んでいても、前記暗号処理部は、前記訂正パラメータ(CD(1,a))と前記ユニークコードとに基づいて前記暗号鍵を算出可能に構成される。
項9または項10において、前記半導体集積回路と対応付けて前記訂正パラメータ(CD(1,a))を保持し、前記訂正パラメータを前記半導体集積回路に供給するデータベース(9)をさらに備える。
項9または項10において、前記システムは、複数の前記半導体集積回路とデータベース(9)を含んで構成される。
項9または項10において、前記半導体集積回路はさらに揮発性メモリ(RAM,14)を備え、前記所定の暗号鍵を用いて暗号化された前記値(D(CK(1)))は、前記不揮発性メモリから前記揮発性メモリに転送可能に構成される。また、前記暗号処理部は、前記揮発性メモリから読み出された暗号化された前記値を復号可能に構成される。
項13において、前記半導体集積回路と対応付けて前記訂正パラメータ(CD(1,a))を保持し、前記訂正パラメータを前記半導体集積回路に供給するデータベース(9)と前記不揮発性メモリ(4)を含んで構成される制御半導体集積回路(ICs,8)をさらに備える。
項11または項12において、前記半導体集積回路と前記データベースとは、ネットワーク(11)を介して接続され、前記訂正パラメータ(CD(1,a))は前記ネットワークを介して前記半導体集積回路に受信可能に構成される。
項11または項12において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵(CK(1))とし、前記データベースは、前記半導体集積回路と対応付けて複数の前記訂正パラメータ(CD(1,a),CD(2,a))を保持し、前記複数の訂正パラメータを前記半導体集積回路に供給する。
項11または項12において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵(CK(1))とし、前記第1暗号鍵に対応する訂正パラメータを第1訂正パラメータ(CD(1,a))とし、前記システムは、前記データベースと認証部(18)とを備える、管理集積回路(8)を備える。
項11または項12において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵(CK(1))とし、前記第1暗号鍵に対応する訂正パラメータを第1訂正パラメータ(CD(1,a))とし、前記システムは、前記データベースと認証部(18)とを備える、管理集積回路(8)を備える。
項11または項12において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵(CK(1))とし、前記第1暗号鍵に対応する訂正パラメータを第1訂正パラメータ(CD(1,a))とし、前記システムは、前記データベースと認証部(18)とを備える、管理集積回路(8)を備える。
項19において、前記第2暗号鍵は、前記公開鍵に対応する、前記半導体集積回路の秘密鍵(SK(1))である。
実施の形態について更に詳述する。
本願において開示される代表的な実施の形態に係るROMコンテンツ保護システムについて説明する。本実施形態1の説明は、以下の他の実施形態にも共通して妥当する。
実施形態1においてICa1のセキュリティを向上させる原理は、暗号の共通鍵CK(1)が外部から読み出されないことと、共通鍵CK(1)の生成のためにユニークコードUC(a)を使うことによりICの複製では同じ値が生成されないことを利用している。一方、秘匿されるべき値D(CK(1))が正しく復号されるためには、オフラインの暗号化で使用した共通鍵CK(1)と、同じ共通鍵CK(1)が生成されることが必要である。
半導体集積回路(ICa)1は、他にCPUを含む、例えば、マイクロコントローラとして実現することができる。
ICa1は、暗号IP16にさらに暗号化部を備えることもできる。暗号IP16に含まれる暗号処理部3は、CPU13から出力されるデータを、生成された共通鍵CK(1)を使って暗号化する機能をさらに備えることができる。CPU13はROM4に書き込むデータを、暗号処理部3によって暗号化した後に、ROM4に書き込むことができる構成となる。このとき、ROM4は電気的に書き換え可能なメモリである。
図6は、実施形態2に係る半導体集積回路(ICa)1の構成を示すブロック図(ROM内蔵版)である。図2に示した実施形態1との違いは、ICa1が鍵データベース9を含んで構成される点である。オフライン処理20で算出された訂正パラメータCD(1,a)は予め鍵データベース9に格納され、訂正パラメータCD(1,a)が同一チップ内に保持される。図2と同様の部分の構成についての説明は省略する。
図8は、実施形態3に係る半導体集積回路(ICa)1及びICaを含んで構成されるROMコンテンツ保護システム10の構成を示すブロック図(ROM内蔵版)である。図3に示した実施形態2との違いは、ICa1が鍵データベース9をオンチップに含まず、代わりに鍵データベース9を持つ管理IC(ICs)8が外付けされ、ICa1に訂正パラメータCD(1,a)を供給する点である。オフライン処理20(図示を省略)で算出された訂正パラメータCD(1,a)は予めICs8の鍵データベース9に格納され保持される。図1、図2、図6と同様の部分の構成についての説明は省略する。
図10は、実施形態4に係る半導体集積回路(ICa、ICb)1_a、1_b及びICaとICbを含んで構成されるROMコンテンツ保護システム10の構成を示すブロック図である。図8に示した実施形態3との違いは、1個の管理IC(ICs)8に対して、図8に示したICa(1_a)以外に、同様に構成されたICb(1_b)が接続されている点である。図10では2個のみの保護対象IC(ICa、ICb)を示したが、接続する保護対象ICの数は、任意に決めることができる。
図12は、実施形態5に係る半導体集積回路(ICa)1及びICaを含んで構成されるROMコンテンツ保護システム10の構成を示すブロック図である。図8に示した実施形態3との違いは、ICa1がネットワークインターフェース12を含んで構成され、ネットワーク11を介して管理IC(ICs)8と接続される点である。ICa1は、ICs8の鍵データベース9に格納される訂正パラメータCD(1,a)を、ネットワーク11を介して受信することができる。図8と同様の部分の構成についての説明は省略する。
図11に示したように、鍵データベース9は、保護対象のICごとに複数の共通鍵を生成するための、複数の訂正パラメータを保持することができる。複数の共通鍵は、用途ごと使い分けることができる。例えば、プログラムの暗号化のために共通鍵CK(1)を用い、データの暗号化のために別の共通鍵CK(2)を用い、通信の暗号化のためにさらに別の共通鍵CK(3)を用いることができる。また、複数の保護対象のICの間で、異なる共通鍵を用いることもできるし、同じ共通鍵を用いて相互間の通信を暗号化することもできる。本実施形態6の他、実施形態7と実施形態8の合計3つの例を取り上げて、より詳細に説明する。
ICa1に搭載される不揮発性メモリ(ROM)4に格納する値の暗号化に使われる暗号鍵を第1共通鍵CK(1)とし、鍵データベース9は、ICa1と対応付けて複数の訂正パラメータCD(1,a)、CD(2,a)、…を保持し、それらをICa1に供給する。ICa1の暗号処理部3は、供給された複数の訂正パラメータCD(1,a)、CD(2,a)、…とユニークコード生成部2から生成されるユニークコードUC(a)とに基づいて、第1共通鍵CK(1)とそれとは別の共通鍵CK(2)とを算出する。暗号処理部3は、復号部6において算出した第1共通鍵CK(1)を用いて、ROM4から読み出された、暗号化された値D(CK(1))を復号することができる。
図13は、実施形態6に係る半導体集積回路(ICa)1_a及びICaを含んで構成されるROMコンテンツ保護システム10の構成を示すブロック図である。1つのユニークコードUC(a)から2個の暗号鍵CK(1)とCK(2)を生成し、一方の共通鍵CK(1)をROM4に格納される暗号化された値D(CK(1))を復号するために用い、他方の共通鍵CK(2)を認証に用いる例である。ICa(1_a)は、管理IC(ICs)8と、さらに別の保護対象IC(ICz)1_zと接続され、不揮発性メモリ(ROM)4と、ユニークコード生成部2と、暗号処理部3と、インターフェース部19とを含んで構成される。暗号処理部3には、共通鍵生成部5と復号部6_1と6_2と、暗号化部7_1と7_2とが含まれる。ROM4には、共通鍵CK(1)を用いて暗号化されたプログラム及び/またはデータD(CK(1))が格納される。図13では復号部6_2と暗号化部7_2は1つのブロックで示され、インターフェース部19を介して別の保護対象IC(ICz)1_zと接続されている。管理IC(ICs)8は鍵データベース9の他、さらに認証部18を備える。管理IC(ICs)8の認証部18は、ICa(1_a)の暗号化部7_1と接続される。
図14は、実施形態7に係る半導体集積回路(ICa)1_a及びICaを含んで構成されるROMコンテンツ保護システム10の構成を示すブロック図である。図13に示した実施形態6との違いは、認証用に用いる共通鍵CK(2)に対応する訂正パラメータCD(2,a)が、ICa(1_a)のROM4に格納され、認証に際して共通鍵生成部5に供給される点である。他の構成は、図13を引用して説明した実施形態6と同様であるので、説明を省略する。
図11に示したように、鍵データベース9は、保護対象のICごとに複数の共通鍵を生成するための、複数の訂正パラメータを保持することができる。前述のように、複数の共通鍵は用途ごと使い分けることができる。本実施形態8は、1つのユニークコードUC(a)から2個の暗号鍵CK(1)とCK(2)を生成し、一方の共通鍵CK(1)をROM4に格納される暗号化された値D(CK(1))を復号するために用い、他方の共通鍵CK(2)を認証に用いる例である。認証に用いる共通鍵CK(2)は、秘密鍵(SK: Secret Key)であって、管理IC(ICs)8が対応する公開鍵(PK: Public Key)を保持する。
2 ユニークコード生成部
3 暗号処理部
4 不揮発性メモリ
5 共通鍵生成部
6 復号部
7 暗号化部
8 管理IC
9 鍵データベース
10 ROMコンテンツ保護システム
11 ネットワーク
12 ネットワークインターフェース
13 CPU
14 RAM
15 I/O
16 暗号IP
17 バス
18 認証部
19 インターフェース(I/F)部
20 オフライン処理
21 訂正パラメータ算出ステップ
22 ROMコンテンツ(プログラム及び/又はデータ)
23 暗号化ステップ
UC(a)、UC(b) ユニークコード
UC(a)_init 初期ユニークコード
CK(1)、CK(2) 暗号鍵(共通鍵)
SK(1) 秘密鍵
PK(1) 公開鍵
CD(1,a)、CD(1,b)、CD(2,a)、CD(2,b) 訂正パラメータ
Chr チャレンジデータ
Chr(CK(2)) 共通鍵CK(2)を用いて暗号化されたチャレンジデータ
Chr(SK(1)) 秘密鍵SK(1)を用いて暗号化されたチャレンジデータ
D(CK(1)) 共通鍵CK(1)を用いて暗号化されたROMコンテンツ(プログラム及び/又はデータ)
Exp 期待値
match 照合結果
Claims (20)
- 所定の暗号鍵を用いて暗号化された値を格納可能な不揮発性メモリと、ユニークコード生成部と、暗号処理部とを含んで構成される、半導体集積回路であって、
前記ユニークコード生成部は、前記半導体集積回路の製造ばらつきによって固有に定まる複数ビットのディジタル値である、ユニークコードを生成可能であり、
前記暗号処理部は、訂正パラメータと前記ユニークコードとに基づいて前記暗号鍵を算出し、算出した前記暗号鍵を用いて、前記不揮発性メモリから読み出された暗号化された値を復号可能に構成され、
前記訂正パラメータは、前記半導体集積回路の製造後に前記ユニークコード生成部から生成される初期ユニークコードと前記所定の暗号鍵に基づいて、前記半導体集積回路の外部で予め算出される、半導体集積回路。 - 請求項1において、前記ユニークコード生成部から生成される前記ユニークコードが、前記初期ユニークコードに対してエラーを含んでいても、前記暗号処理部は、前記訂正パラメータと前記ユニークコードとに基づいて前記暗号鍵を算出可能に構成される、半導体集積回路。
- 請求項1において、前記訂正パラメータを同一チップ内に保持する、半導体集積回路。
- 請求項1において、前記半導体集積回路はネットワークインターフェースをさらに備え、前記訂正パラメータは前記ネットワークインターフェースを介して受信可能に構成される、半導体集積回路。
- 請求項1において、前記訂正パラメータを第1訂正パラメータとし、前記暗号鍵を第1暗号鍵とし、
前記暗号処理部は、前記第1訂正パラメータとは異なる第2訂正パラメータと前記ユニークコードとに基づいて、前記第1暗号鍵とは異なる第2暗号鍵を算出可能に構成される、半導体集積回路。 - 請求項1において、前記半導体集積回路はCPUをさらに備え、
前記不揮発性メモリは、前記CPUで実行可能なプログラムのプログラムコードが前記所定の暗号鍵を用いて暗号化された値を格納可能に構成され、前記CPUは、前記暗号処理部によって復号されたプログラムを実行可能に構成される、半導体集積回路。 - 請求項6において、前記不揮発性メモリは、前記CPUからアクセス可能なデータが前記所定の暗号鍵を用いて暗号化された値を格納可能に構成され、前記CPUは、前記暗号処理部によって復号された前記データを読み出し可能に構成される、半導体集積回路。
- 請求項6において、前記暗号処理部は、前記CPUから出力されるデータを、前記算出された暗号鍵を使って暗号化する機能をさらに備え、前記CPUは前記不揮発性メモリに書き込むデータを、前記暗号処理部によって暗号化した後に、前記不揮発性メモリに書き込み可能に構成される、半導体集積回路。
- ユニークコード生成部と暗号処理部とを含んで構成される、半導体集積回路と、所定の暗号鍵を用いて暗号化された値を格納可能な不揮発性メモリとを含んで構成されるシステムであって、
前記ユニークコード生成部は、前記半導体集積回路の製造ばらつきによって固有に定まる複数ビットのディジタル値である、ユニークコードを生成可能であり、
前記暗号処理部は、訂正パラメータと前記ユニークコードとに基づいて前記暗号鍵を算出し、算出した前記暗号鍵を用いて、前記不揮発性メモリから読み出された暗号化された値を復号可能に構成され、
前記訂正パラメータは、前記半導体集積回路の製造後に前記ユニークコード生成部から生成される初期ユニークコードと前記所定の暗号鍵に基づいて、前記システムの外部で予め算出される、システム。 - 請求項9において、前記ユニークコード生成部から生成される前記ユニークコードが、前記初期ユニークコードに対してエラーを含んでいても、前記暗号処理部は、前記訂正パラメータと前記ユニークコードとに基づいて前記暗号鍵を算出可能に構成される、システム。
- 請求項9において、前記半導体集積回路と対応付けて前記訂正パラメータを保持し、前記訂正パラメータを前記半導体集積回路に供給するデータベースをさらに備える、システム。
- 請求項9において、複数の前記半導体集積回路とデータベースを含んで構成され、
前記複数の半導体集積回路のそれぞれは、前記不揮発性メモリと、前記ユニークコード生成部と、前記暗号処理部とを含んで構成され、
前記不揮発性メモリには、前記複数の半導体集積回路のそれぞれに対応する暗号鍵を用いて暗号化された値が格納され、
前記データベースは、前記複数の半導体集積回路のそれぞれと対応付けて、複数の前記訂正パラメータを保持し、前記訂正パラメータを対応する前記半導体集積回路に供給し、
前記訂正パラメータは、対応する前記半導体集積回路の製造後に前記ユニークコード生成部から生成される初期ユニークコードと、前記対応する前記半導体集積回路の前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵に基づいて、前記システムの外部で予め算出され、前記データベースに格納される、システム。 - 請求項9において、前記半導体集積回路はさらに揮発性メモリを備え、前記所定の暗号鍵を用いて暗号化された前記値は、前記不揮発性メモリから前記揮発性メモリに転送可能に構成され、
前記暗号処理部は、前記揮発性メモリから読み出された暗号化された前記値を復号可能に構成される、システム。 - 請求項13において、前記半導体集積回路と対応付けて前記訂正パラメータを保持し、前記訂正パラメータを前記半導体集積回路に供給するデータベースと前記不揮発性メモリを含んで構成される制御半導体集積回路をさらに備え、る、システム。
- 請求項11において、前記半導体集積回路と前記データベースとは、ネットワークを介して接続され、前記訂正パラメータは前記ネットワークを介して前記半導体集積回路に受信可能に構成される、システム。
- 請求項11において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵とし、
前記データベースは、前記半導体集積回路と対応付けて複数の前記訂正パラメータを保持し、前記複数の訂正パラメータを前記半導体集積回路に供給し、
前記暗号処理部は、供給された前記複数の訂正パラメータと前記ユニークコードとに基づいて、前記第1暗号鍵と別の暗号鍵とを算出し、算出した前記第1暗号鍵を用いて、前記不揮発性メモリから読み出された暗号化された値を復号可能に構成される、システム。 - 請求項11において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵とし、前記第1暗号鍵に対応する訂正パラメータを第1訂正パラメータとし、
前記システムは、前記データベースと認証部とを備える、管理集積回路を備え、
前記管理集積回路は、前記データベースに、前記半導体集積回路と対応付けられる前記第1訂正パラメータと第2訂正パラメータを保持し、前記認証部にチャレンジデータと第2訂正パラメータに対応する第2暗号鍵で前記チャレンジデータを暗号化したチャレンジデータ期待値とを保持し、前記第2訂正パラメータと前記チャレンジデータを前記半導体集積回路に供給し、
前記半導体集積回路において、前記暗号処理部は、供給された前記第2訂正パラメータと前記ユニークコードとに基づいて、前記第2暗号鍵を生成し、供給された前記チャレンジデータを前記第2暗号鍵を用いて暗号化し、前記管理集積回路に返信し、
前記管理集積回路は、前記暗号化されて返信された前記チャレンジデータを、前記認証部に保持される前記チャレンジデータ期待値と比較し、一致した場合に、前記第1訂正パラメータを前記半導体集積回路に供給し、
前記半導体集積回路は、供給された前記第1訂正パラメータと前記ユニークコードとに基づいて、前記第1暗号鍵を算出し、算出した前記第1暗号鍵を用いて、前記不揮発性メモリから読み出された暗号化された値を復号する、システム。 - 請求項11において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵とし、前記第1暗号鍵に対応する訂正パラメータを第1訂正パラメータとし、
前記システムは、前記データベースと認証部とを備える、管理集積回路を備え、
前記管理集積回路は、前記データベースに、前記半導体集積回路と対応付けられる前記第1訂正パラメータと第2訂正パラメータを保持し、前記認証部にチャレンジデータと前記第2訂正パラメータに対応する第2暗号鍵で前記チャレンジデータを暗号化したチャレンジデータ期待値とを保持し、前記チャレンジデータを前記半導体集積回路に供給し、
前記半導体集積回路は、前記第2訂正パラメータを保持し、前記暗号処理部は前記第2訂正パラメータと前記ユニークコードとに基づいて前記第2暗号鍵を生成し、供給された前記チャレンジデータを前記第2暗号鍵を用いて暗号化し、前記管理集積回路に返信し、
前記管理集積回路は、前記暗号化されて返信された前記チャレンジデータを、前記認証部に保持される前記チャレンジデータ期待値と比較し、一致した場合に、前記第1訂正パラメータを前記半導体集積回路に供給し、
前記半導体集積回路は、供給された前記第1訂正パラメータと前記ユニークコードとに基づいて、前記第1暗号鍵を算出し、算出した前記第1暗号鍵を用いて、前記不揮発性メモリから読み出された暗号化された値を復号する、システム。 - 請求項11において、前記不揮発性メモリに格納する値の暗号化に使われた前記暗号鍵を第1暗号鍵とし、前記第1暗号鍵に対応する訂正パラメータを第1訂正パラメータとし、
前記システムは、前記データベースと認証部とを備える、管理集積回路を備え、
前記管理集積回路は、前記データベースに、前記半導体集積回路と対応付けられる前記第1訂正パラメータと第2訂正パラメータとチャレンジデータと公開鍵とを保持し、前記第2訂正パラメータと前記チャレンジデータとを前記半導体集積回路に供給し、
前記半導体集積回路は、前記暗号処理部は前記第2訂正パラメータと前記ユニークコードとに基づいて前記第2暗号鍵を生成し、供給された前記チャレンジデータを前記第2暗号鍵を用いて暗号化し、前記管理集積回路に返信し、
前記管理集積回路は、前記暗号化されて返信された前記チャレンジデータを、前記公開鍵を使って復号し、復号された値と前記チャレンジデータとを比較し、一致した場合に、前記第1訂正パラメータを前記半導体集積回路に供給し、
前記半導体集積回路は、供給された前記第1訂正パラメータと前記ユニークコードとに基づいて、前記第1暗号鍵を算出し、算出した前記第1暗号鍵を用いて、前記不揮発性メモリから読み出された暗号化された値を復号する、システム。 - 請求項19において、前記第2暗号鍵は、前記公開鍵に対応する、前記半導体集積回路の秘密鍵である、システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013135754A JP6182371B2 (ja) | 2013-06-28 | 2013-06-28 | 半導体集積回路を含むシステム |
TW103119876A TWI629614B (zh) | 2013-06-28 | 2014-06-09 | 半導體積體電路及系統 |
US14/315,486 US9846788B2 (en) | 2013-06-28 | 2014-06-26 | Semiconductor integrated circuit and system |
CN201410299766.4A CN104252881B (zh) | 2013-06-28 | 2014-06-27 | 半导体集成电路及系统 |
US15/809,626 US10216964B2 (en) | 2013-06-28 | 2017-11-10 | Semiconductor integrated circuit and system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013135754A JP6182371B2 (ja) | 2013-06-28 | 2013-06-28 | 半導体集積回路を含むシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012409A true JP2015012409A (ja) | 2015-01-19 |
JP6182371B2 JP6182371B2 (ja) | 2017-08-16 |
Family
ID=52116884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013135754A Active JP6182371B2 (ja) | 2013-06-28 | 2013-06-28 | 半導体集積回路を含むシステム |
Country Status (4)
Country | Link |
---|---|
US (2) | US9846788B2 (ja) |
JP (1) | JP6182371B2 (ja) |
CN (1) | CN104252881B (ja) |
TW (1) | TWI629614B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016144174A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社メガチップス | 半導体記憶装置 |
JP2017108293A (ja) * | 2015-12-10 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびデータ処理装置 |
JP2018510592A (ja) * | 2015-09-29 | 2018-04-12 | ▲騰▼▲訊▼科技(深▲セン▼)有限公司 | 動的な暗号化方法、端末、およびサーバ |
JP2021034029A (ja) * | 2019-08-16 | 2021-03-01 | ▲しゃーん▼碼科技股▲ふん▼有限公司 | データセキュリティを提供するメモリデバイス |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1876549A1 (de) * | 2006-07-07 | 2008-01-09 | Swisscom Mobile AG | Verfahren und System zur verschlüsselten Datenübertragung |
JP6288262B2 (ja) * | 2014-05-29 | 2018-03-07 | 新日鐵住金株式会社 | レールおよびその製造方法 |
CN105097003A (zh) * | 2015-09-18 | 2015-11-25 | 芯佰微电子(北京)有限公司 | 一种用于安全芯片的内建密钥只读存储器保护电路 |
JP2019507538A (ja) * | 2016-01-20 | 2019-03-14 | ルネサス・エレクトロニクス・ヨーロッパ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングRenesas Electronics Europe Gmbh | 偽造防止機能を備えた集積回路 |
US10476680B2 (en) * | 2016-02-03 | 2019-11-12 | Ememory Technology Inc. | Electronic device with self-protection and anti-cloning capabilities and related method |
CN105871367B (zh) * | 2016-03-25 | 2018-09-21 | 宁波大学 | 一种电桥失衡型puf单元电路及多位puf电路 |
US10395231B2 (en) * | 2016-06-27 | 2019-08-27 | Altria Client Services Llc | Methods, systems, apparatuses, and non-transitory computer readable media for validating encoded information |
US11550927B2 (en) * | 2017-09-26 | 2023-01-10 | C-Sky Microsystems Co., Ltd. | Storage data encryption/decryption apparatus and method |
EP3483772A1 (en) * | 2017-11-14 | 2019-05-15 | Nagravision S.A. | Integrated circuit personalisation with data encrypted with the output of a physically unclonable function |
IT201800006911A1 (it) * | 2018-07-04 | 2020-01-04 | Metodo di codifica e decodifica di informazioni digitali | |
SG11201908931TA (en) | 2019-03-29 | 2019-10-30 | Alibaba Group Holding Ltd | Cryptographic key management based on identity information |
CN110999254B (zh) | 2019-03-29 | 2023-02-28 | 创新先进技术有限公司 | 安全地执行加密操作 |
EP3616360B1 (en) | 2019-03-29 | 2021-07-07 | Advanced New Technologies Co., Ltd. | Managing cryptographic keys based on identity information |
SG11201908938PA (en) * | 2019-03-29 | 2019-10-30 | Alibaba Group Holding Ltd | Cryptography chip with identity verification |
US11429751B2 (en) | 2019-07-01 | 2022-08-30 | Rajant Corporation | Method and apparatus for encrypting and decrypting data on an integrated circuit |
US11768611B2 (en) | 2020-04-02 | 2023-09-26 | Axiado Corporation | Secure boot of a processing chip |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198528A (ja) * | 2001-11-30 | 2003-07-11 | Stmicroelectronics Sa | 単一の集積回路識別子の多様化 |
WO2008056612A1 (fr) * | 2006-11-06 | 2008-05-15 | Panasonic Corporation | Appareil de sécurité d'informations |
JP2012519987A (ja) * | 2009-03-06 | 2012-08-30 | イントリンシツク・イー・デー・ベー・ベー | 物理的システムに依存する暗号鍵を確立するためのシステム |
JP2012174195A (ja) * | 2011-02-24 | 2012-09-10 | Renesas Electronics Corp | 認証システム |
JP2013003431A (ja) * | 2011-06-20 | 2013-01-07 | Renesas Electronics Corp | 半導体装置及び半導体装置へのデータ書き込み方法 |
JP2013005314A (ja) * | 2011-06-20 | 2013-01-07 | Renesas Electronics Corp | 半導体装置 |
US8386990B1 (en) * | 2010-12-07 | 2013-02-26 | Xilinx, Inc. | Unique identifier derived from an intrinsic characteristic of an integrated circuit |
JP2013101442A (ja) * | 2011-11-08 | 2013-05-23 | Renesas Electronics Corp | マイクロコンピュータおよびデータ処理装置 |
JP2013126221A (ja) * | 2011-12-16 | 2013-06-24 | Toshiba Corp | 暗号化鍵生成装置およびプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200535583A (en) * | 2003-12-26 | 2005-11-01 | Renesas Tech Corp | Mass-production transfer support system and semiconductor manufacturing system |
JP4485528B2 (ja) * | 2004-08-20 | 2010-06-23 | 三菱電機株式会社 | メモリカード、データ交換システム及びデータ交換方法 |
WO2006071380A2 (en) * | 2004-11-12 | 2006-07-06 | Pufco, Inc. | Securely field configurable device |
JP4969106B2 (ja) | 2006-01-05 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
JP2008217579A (ja) | 2007-03-06 | 2008-09-18 | Kawasaki Microelectronics Kk | マイクロコントローラ |
CN101286338B (zh) * | 2007-04-12 | 2010-06-02 | 鸿富锦精密工业(深圳)有限公司 | 电子设备及其数据加密方法与数据解密方法 |
US20090285390A1 (en) * | 2008-05-16 | 2009-11-19 | Ati Technologies Ulc | Integrated circuit with secured software image and method therefor |
JP5423088B2 (ja) * | 2009-03-25 | 2014-02-19 | ソニー株式会社 | 集積回路、暗号通信装置、暗号通信システム、情報処理方法、及び暗号通信方法 |
KR101663158B1 (ko) * | 2010-01-29 | 2016-10-06 | 삼성전자 주식회사 | 반도체 메모리 시스템 |
JP2013031151A (ja) * | 2011-06-20 | 2013-02-07 | Renesas Electronics Corp | 暗号通信システムおよび暗号通信方法 |
US20140281587A1 (en) * | 2013-03-14 | 2014-09-18 | Ologn Technologies Ag | Systems, methods and apparatuses for using a secure non-volatile storage with a computer processor |
-
2013
- 2013-06-28 JP JP2013135754A patent/JP6182371B2/ja active Active
-
2014
- 2014-06-09 TW TW103119876A patent/TWI629614B/zh active
- 2014-06-26 US US14/315,486 patent/US9846788B2/en active Active
- 2014-06-27 CN CN201410299766.4A patent/CN104252881B/zh active Active
-
2017
- 2017-11-10 US US15/809,626 patent/US10216964B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198528A (ja) * | 2001-11-30 | 2003-07-11 | Stmicroelectronics Sa | 単一の集積回路識別子の多様化 |
WO2008056612A1 (fr) * | 2006-11-06 | 2008-05-15 | Panasonic Corporation | Appareil de sécurité d'informations |
JP2012519987A (ja) * | 2009-03-06 | 2012-08-30 | イントリンシツク・イー・デー・ベー・ベー | 物理的システムに依存する暗号鍵を確立するためのシステム |
US8386990B1 (en) * | 2010-12-07 | 2013-02-26 | Xilinx, Inc. | Unique identifier derived from an intrinsic characteristic of an integrated circuit |
JP2012174195A (ja) * | 2011-02-24 | 2012-09-10 | Renesas Electronics Corp | 認証システム |
JP2013003431A (ja) * | 2011-06-20 | 2013-01-07 | Renesas Electronics Corp | 半導体装置及び半導体装置へのデータ書き込み方法 |
JP2013005314A (ja) * | 2011-06-20 | 2013-01-07 | Renesas Electronics Corp | 半導体装置 |
JP2013101442A (ja) * | 2011-11-08 | 2013-05-23 | Renesas Electronics Corp | マイクロコンピュータおよびデータ処理装置 |
JP2013126221A (ja) * | 2011-12-16 | 2013-06-24 | Toshiba Corp | 暗号化鍵生成装置およびプログラム |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016144174A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社メガチップス | 半導体記憶装置 |
JP2018510592A (ja) * | 2015-09-29 | 2018-04-12 | ▲騰▼▲訊▼科技(深▲セン▼)有限公司 | 動的な暗号化方法、端末、およびサーバ |
US10742620B2 (en) | 2015-09-29 | 2020-08-11 | Tencent Technology (Shenzhen) Company Limited | Method for dynamic encryption and signing, terminal and server |
US11329965B2 (en) | 2015-09-29 | 2022-05-10 | Tencent Technology (Shenzhen) Company Limited | Method for dynamic encryption and signing, terminal, and server |
JP2017108293A (ja) * | 2015-12-10 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびデータ処理装置 |
JP2021034029A (ja) * | 2019-08-16 | 2021-03-01 | ▲しゃーん▼碼科技股▲ふん▼有限公司 | データセキュリティを提供するメモリデバイス |
JP6991493B2 (ja) | 2019-08-16 | 2022-01-12 | ▲しゃーん▼碼科技股▲ふん▼有限公司 | データセキュリティを提供するメモリデバイス |
Also Published As
Publication number | Publication date |
---|---|
CN104252881B (zh) | 2020-03-27 |
TWI629614B (zh) | 2018-07-11 |
US20150006914A1 (en) | 2015-01-01 |
JP6182371B2 (ja) | 2017-08-16 |
US20180096169A1 (en) | 2018-04-05 |
TW201514750A (zh) | 2015-04-16 |
CN104252881A (zh) | 2014-12-31 |
US9846788B2 (en) | 2017-12-19 |
US10216964B2 (en) | 2019-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6182371B2 (ja) | 半導体集積回路を含むシステム | |
US8700916B2 (en) | Utilizing physically unclonable functions to derive device specific keying material for protection of information | |
US9323950B2 (en) | Generating signatures using a secure device | |
US10110380B2 (en) | Secure dynamic on chip key programming | |
US11232718B2 (en) | Methods and devices for protecting data | |
KR101691891B1 (ko) | 집적 회로 제조 동안 비밀 키들의 준비를 보안 처리하기 위한 퓨즈 증명 | |
US8843764B2 (en) | Secure software and hardware association technique | |
US20170126414A1 (en) | Database-less authentication with physically unclonable functions | |
US9703945B2 (en) | Secured computing system with asynchronous authentication | |
US11151290B2 (en) | Tamper-resistant component networks | |
TWI631462B (zh) | 確保機板上匯流排交易安全的計算系統和計算設備實現的方法以及非暫時性的電腦可讀取媒體 | |
KR20140063863A (ko) | 호스트 디바이스, 반도체 메모리 디바이스, 및 인증 방법 | |
US20140270177A1 (en) | Hardening inter-device secure communication using physically unclonable functions | |
US9729319B2 (en) | Key management for on-the-fly hardware decryption within integrated circuits | |
CN110659506A (zh) | 基于密钥刷新对存储器进行重放保护 | |
US11874928B2 (en) | Security device, electronic device, secure boot management system, method for generating boot image, and method for executing boot chain | |
WO2022259012A1 (en) | Storage device authenticating host credential and utilizing physically unclonable function (puf) for data encryption/decryption | |
KR101656092B1 (ko) | 비동기적인 인증을 갖는 보안 컴퓨팅 시스템 | |
Unterstein et al. | SCA secure and updatable crypto engines for FPGA soc bitstream decryption | |
Unterstein et al. | SCA secure and updatable crypto engines for FPGA SoC bitstream decryption: extended version | |
EP4352644A1 (en) | Storage device being authenticated to host by utilizing physically unclonable function (puf) for data encryption/decryption | |
WO2024013554A1 (en) | Hardware-entangled key generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6182371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |