JP2003198528A - 単一の集積回路識別子の多様化 - Google Patents

単一の集積回路識別子の多様化

Info

Publication number
JP2003198528A
JP2003198528A JP2002294697A JP2002294697A JP2003198528A JP 2003198528 A JP2003198528 A JP 2003198528A JP 2002294697 A JP2002294697 A JP 2002294697A JP 2002294697 A JP2002294697 A JP 2002294697A JP 2003198528 A JP2003198528 A JP 2003198528A
Authority
JP
Japan
Prior art keywords
word
physical parameter
integrated circuit
secret
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002294697A
Other languages
English (en)
Inventor
Luc Wuidart
ヴィダール リュク
Michel Bardouillet
バルドゥイエ ミシェル
Laurent Plaza
プラザ ローラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0115531A external-priority patent/FR2823397A1/fr
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JP2003198528A publication Critical patent/JP2003198528A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409—Device specific authentication in transaction processing
    • G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G06Q20/40975—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Finance (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 秘密量の目的に従って集積回路により秘密量
を生成する方法を提供する。 【解決手段】 秘密量の目的に従って集積回路によりい
くつかの秘密量を生成する方法及び回路は、集積回路チ
ップの単一の識別子を形成し、物理的なパラメータネッ
トワークからもたらされる第１のデジタルワードを考慮
に入れること及びこの識別子をアプリケーションに従っ
て個別化することから成る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路からもた
らされる又はこうした回路を含む電子的部分組立要素か
らもたらされる秘密量の使用に関する。例えば、本発明
はこうしたプログラムによる秘密量を暗号鍵として使用
すること、すなわち集積回路の識別又は認証処理の秘密
量として使用することに関する。本発明はさらに具体的
にいくつかの異なるアプリケーションプログラムを実行
する可能性のある集積回路に関し、これらのプログラム
は集積回路又は集積回路を含む電子的部分組立に含まれ
る又は遠隔システムに内蔵されている。
【０００２】
【従来の技術】本発明の応用の例は、集積回路チップが
いくつかの目的（例えば、電子マネーによる支払い、所
有者の認識など）に使用されうるＩＣカードに関する。
この場合、このチップを使用する可能性があるすべての
アプリケーションプログラムに対して（集積回路の認証
のすなわちデータの暗号化の）同じ秘密量（デジタルデ
ータ）を使用しないことが望ましい。実際、侵害者が集
積回路チップから不正なアプリケーションプログラムを
実行しようと試みる場合、チップの秘密量も使用され
る。不正なアプリケーションを実行する遠隔システムは
チップの秘密量すなわち鍵を回収することができる。そ
の後この量は他のアプリケーションに不正に使用されう
る。
【０００３】こうした形の不正を避けるために、利用端
末を伴う送信が接触又は非接触で行われうるＩＣカード
を使用する従来システムは、チップの秘密量がアプリケ
ーションプログラムでは読み取れないがＩＣカード動作
システム（例えば、商取引上の名称でＪＡＶＡ（登録商
標）カードとして知られる動作システム）によるアプリ
ケーションプログラムの要求で生成されるということを
提供してきた。
【０００４】これら従来の解決策は、プログラミングの
点から認証又は暗号化処理を実行するための重要な手段
を必要とする。
【０００５】本発明はさらに具体的にアプリケーション
に従った別個の秘密量の生成に関する。
【０００６】集積回路内で秘密量を生成する手段の中
で、記憶要素を使用する解決策と集積回路の製造に関連
する物理的なパラメータネットワークを基盤とする二進
ワードの生成を引き起こす解決策とが基本的に区別され
る。
【０００７】物理的なパラメータネットワークの数を増
加することが考えられうるが、それは集積回路が処理で
きるアプリケーションの数に対応するためである。しか
しながら、こうした解決策はさらに多くの空間を必要と
し、物理的なパラメータネットワークにより生成される
同一の秘密量を得るという無視できない危険を含む。
【０００８】さらに、各アプリケーションは最小限のサ
イズの秘密量を必要とし、それは物理的なパラメータネ
ットワークにより直接提供される量のサイズより大き
い。
【０００９】
【発明が解決しようとする課題】本発明は既知の解決策
の不利益を克服することを目的とし、既知の解決策は集
積回路のチップを伴うアプリケーションプログラムに従
って秘密量の個別化を必要とする。
【００１０】本発明はさらに具体的に秘密量の生成に対
して物理的なパラメータネットワークの使用と互換性が
ある解決策を提供することを目的とする。
【００１１】本発明はまた、認証又は暗号アプリケーシ
ョンにおいて秘密量を利用する従来方法と互換性がある
解決策を提供することを目的とする。特に、中央システ
ムによる複雑な認証プロトコルを必要としないで、実際
のアプリケーションプログラムによる認証と互換性を維
持することを目的とする。
【００１２】本発明はさらに、集積回路チップ上でサイ
ズの小さい解決策を提供することを目的とする。
【００１３】
【課題を解決するための手段】これら及び他の目的を達
成するために、本発明はこれら秘密分量の目的に従って
集積回路によりいくつかの秘密量を生成する方法を提供
する。その方法は集積回路チップの単一の識別子を形成
し物理的なパラメータネットワークからもたらされる第
１のデジタルワードを考慮に入れること及びこの識別子
をアプリケーションに従って個別化することから成る。
【００１４】本発明の実施形態によると、第１のデジタ
ルワードはいくつかのワードを含む非揮発性メモリから
もたらされる第２のワードと結合する。
【００１５】本発明の実施形態によると、物理的なパラ
メータネットワークからもたらされるワードはフィード
バックシフトレジスタで使用される。
【００１６】本発明の実施形態によると、いくつかのフ
ィードバックシフトレジスタが使用される。
【００１７】本発明の実施形態によると、シフトレジス
タは線形フィードバックを伴う。
【００１８】本発明はまた、物理的なパラメータネット
ワークからもたらされる集積回路の単一の識別子という
手段によりいくつかの秘密量を生成するセルを提供す
る。セルは望ましい量の関数であるパラメータを基盤と
する物理的なパラメータネットワークからもたらされる
第１のデジタルワードを個別化する手段を含む。
【００１９】本発明の実施形態によると、セルは少なく
とも１つのフィードバックシフトレジスタを含み、それ
は物理的なパラメータネットワークからもたらされる第
１のワードを取り込むこと及び前記秘密量の１つを提供
することを意図する。
【００２０】本発明の実施形態によると、セルは物理的
なパラメータネットワークからもたらされる第１のワー
ドと第２のワードを結合させる結合器を含み、第２のワ
ードは非揮発性メモリから抽出され、望ましい量に従っ
て選択されるパラメータに依存して選択される。
【００２１】本発明による実施形態によると、セルはさ
らに非揮発性メモリに含まれるワードの周波数帯変換器
を含み、周波数帯変換器は物理的なパラメータネットワ
ークを基盤とする。
【００２２】本発明の後述する目的、特徴及び利点は、
添付の図面に関連し、以下の具体的な実施形態の非限定
的な記述により詳細に論じられる。
【００２３】
【発明の実施の形態】同じ要素は異なる図面でも同じ参
照符号で示される。明確化のために、本発明の理解に必
要な集積回路の要素のみ図面に示し以下に記述する。特
に、本発明により生成される量（デジタルデータ）を使
用するアプリケーションプログラムについては詳しく述
べないし、それらは本発明の目的ではない。
【００２４】本発明の特徴は秘密量を生成することであ
り、秘密量は集積回路チップの物理的なパラメータネッ
トワーク及び関連するアプリケーションを基盤とする識
別子を考慮に入れる。言い換えると、本発明は秘密量を
必要とするアプリケーションに従って提供される秘密量
の個別化を提供し、基礎として同じ物理的なパラメータ
ネットワークを常に使用する。
【００２５】図１は、セル１の第１の実施形態をブロッ
ク図形式で非常に概略的に示している。セル１は物理的
なパラメータネットワーク２（ＰＰＮ）を基盤とし、こ
の量を必要とするアプリケーションプログラム（又はア
プリケーション）に従って秘密量、鍵又はデータＫＥＹ
ｉを生成する。アプリケーションプログラムに関する情
報はデジタルパラメータＡＰＰＬｉの形でセル１に提供
される。
【００２６】セル１は集積回路３に属し、集積回路３は
例えばＩＣカードのチップを形成する。
【００２７】物理的なパラメータネットワーク２は回路
４（ＥＸＴＲＡＣＴ）と結合する。回路４はネットワー
ク２からもたらされる信号を抽出して一時的な記憶要素
５（ＲＥＧ１）に保存される第１のデジタルワードを生
成し、集積回路チップの単一の識別子を形成する。
【００２８】図１に示される本発明の第１の実施形態に
よると、第１のデジタルワードは結合回路６（ＣＯＭ
Ｂ）で非揮発性メモリ７に保存されアプリケーションに
左右される第２のデジタルワード（Ｗ１、Ｗ２、…Ｗ
ｎ）と結合する。暗号鍵又は任意の他の秘密量ＫＥＹｉ
はセル１に特有であり、集積回路チップの単一の識別子
と結合するワードＷｉがデジタル認証ワードを必要とす
る可能性のある各アプリケーションに割り当てられる。
結合の結果は一時的な記憶要素８（ＲＥＧ２）に保存さ
れる。
【００２９】アプリケーションに従って量を個別化する
ワードの選択は、信号ＡＰＰＬｉにより制御されるセレ
クタ１０という手段により行われる。ワード表７が集積
回路のＲＯＭ又はＥＥＰＲＯＭの空間に対応する場合、
セレクタはもちろんこのメモリのアドレス指定する回路
に対応する。
【００３０】異なるアプリケーションと結合するワード
Ｗｉの（保存のための）生成はチップを使用する前の個
別化位相で行われる。ワードＷｉは無作為のワードの発
生器１１から又は予定された表からもたらされる。追加
のワードＷｉは新しい機能性の追加の際に、すなわち、
ＩＣカードが新しいアプリケーションで動作するように
構成されるときにさらに生成される。代案として、発生
器１１はセル１の外側にある。
【００３１】セル１はさらにすべての構成要素の動作の
制御及び同期を掌握する中央装置９（ＣＵ）を含む。図
１において、中央装置と他の要素との異なる結合は詳細
に示されていない。装置９はとりわけ集積回路３の残部
と通信する。集積回路３の残部は少なくともセル１によ
る秘密量の供給を要求したことに対応する命令を実行す
る。
【００３２】物理的なパラメータネットワークからもた
らされる識別子とアプリケーションに左右されるワード
を結合する利点は、このことが秘密量の活用を最適に保
証することである。特に、侵害者が不正なアプリケーシ
ョンを実行し、秘密量を要求した場合、侵害者に提供さ
れる量では侵害者が量を使用することはできず、例えば
他のアプリケーションシステムを不正に認識することは
できない。
【００３３】簡略化した実施形態によると、メモリ７に
保存されるワードの数ｎは、製造の際にあらかじめ画定
され、ワードはチップ製造の際又はチップを最初に使用
する際に生成される。その後認証鍵、暗号鍵又はそのよ
うなものを必要とするそれぞれの新しいアプリケーショ
ンに対して、通し番号がワード表７において割り当てら
れる。
【００３４】物理的なパラメータネットワークは任意の
従来ネットワークにより形成される。それは例えば電気
的なパラメータ測定のネットワークで、トランジスタの
閾値電圧の測定、抵抗の測定すなわち浮遊容量の測定、
電源により発生する電流の測定、時定数（例えばＲＣ回
路）の測定、振動数の測定などの形をとっている。これ
らの特徴は集積回路の技術上及び製造上の処理バラツキ
に対して敏感であるため、考慮される電気的なパラメー
タはチップ特有であり、それらの特徴を形成すると考え
られる。
【００３５】電気的なパラメータ測定の例において、信
号が抽出器４に含まれるアナログからデジタルへの変換
器という手段によりデジタル信号に変換されて多重化さ
れ、レジスタ５に保存される第１の２進ワードを形成す
る。
【００３６】物理的なパラメータネットワークに関して
は、時間測定に使用する回路も使用される。例えば、Ｅ
ＥＰＲＯＭ型メモリの読み取り／書き込み時間が測定さ
れる。この型の物理的なパラメータネットワークの例は
米国特許Ｎｏ．５，８１８，７３８に記載されている。
【００３７】出願人のフランス特許出願Ｎｏ．０，１０
４，５８５に記載されているようなフリップフロップを
基礎とした物理的なパラメータネットワークがさらに使
用されうる。
【００３８】図２は、図１に示されるセルの代案を示し
ている。この代案によると、レジスタ５に保存される物
理的なパラメータネットワークからもたらされる２進ワ
ードは、非揮発性メモリ表７にワードを書き込む際に使
用され、これらのワードにスクランブルをかける。従っ
てセルはさらに周波数帯変換器又は符号化装置１２（Ｓ
ＣＲＡＭＢ）を含み、それはランダム発生器１１とレジ
スタ５及び結合器６と結合する。符号化装置１２は表７
とも結合する。
【００３９】使用にあたって、回路１２は表７から抽出
されるワードＷｉ、すなわち結合器６により使用される
前記ワードに対してデコーダとして使用される。デコー
ダはレジスタ５に含まれ物理的なパラメータネットワー
クから抽出されるワードを基盤としてここで再び実行さ
れる。
【００４０】好ましくは、図１の実施形態において、表
７に保存するために使用される非揮発性メモリはセル１
の残部のように安全に作られる。しかしながら、図２で
示される実施形態において、このセルの残部を含む安全
領域内で表７の保存のために使用される非揮発性メモリ
を集積化することは非常に容易に省略されうる。従って
図２の代案は（安全ではない）外部メモリを使用するこ
とができる。安全領域とは電気信号の検出により侵害さ
れる可能性の低い回路領域を意味する。例えば樹脂に内
蔵されたセルがそれにあたり、樹脂は回路劣化温度より
高い融解温度を有し、電気的接触によるいかなる解析を
も防ぐ。
【００４１】ワードＷｉにスクランブルをかけるために
使用されるワードが、物理的なパラメータネットワーク
からもたらされる一方で、結合器６により使用されるワ
ードとは異なることに気づく。例えば、レジスタ５に含
まれるワードの一部が使用される又は結合器６により使
用されるワードとは異なる物理的なパラメータネットワ
ークからもたらされるワードを一時的に保存するための
他のレジスタが提供される。
【００４２】図３はセル２０の第２の実施形態をブロッ
ク図形式で非常に概略的に示している。セル２０は集積
回路チップ２１においてアプリケーションに左右される
秘密量を生成する。第１の実施形態におけるように、セ
ル２０はパラメータとして鍵ＫＥＹｉを必要とするアプ
リケーションプログラムを表す符号ＡＰＰＬｉを受け取
る。鍵ＫＥＹｉはセル２０がレジスタ８で生成する。同
様に、セル２０は抽出回路４及びレジスタ５と結合する
物理的なパラメータネットワーク２を含み、同時に図１
に関連して記述されたものと同じ機能を有する中央装置
９を含む。
【００４３】この第２の実施形態によると、物理的なパ
ラメータネットワークから抽出される２進ワードは少な
くとも１つの線形フィードバックシフトレジスタ２２
（ＬＦＳＲｉ）をプログラミングするために使用され
る。図３の例において、ｎ個のレジスタ２２が提供され
るが、数ｎは異なる量の数に対応し、量はセル２０によ
り提供される可能性があることが望ましい。セレクタ２
３（ＳＥＬ）は例えばマルチプレクサであって、レジス
タ２２の出力を受けとり、デジタルワードをレジスタ８
に提供する。セレクタ２３は、例えば信号ＡＰＰＬｉに
より直接制御され、信号ＡＰＰＬｉは関連するアプリケ
ーションに従ってセル２０をパラメータ化する。代案と
して、セレクタ２３はレジスタ８の下流よりもむしろ上
流に配置される。
【００４４】好ましくは、選択信号ＡＰＰＬｉは物理的
なパラメータネットワークからもたらされるワードと結
合する（結合器３０）。それはレジスタ５のすべて又は
一部であり、すなわち図３に示されるように、更なるシ
フトレジスタ２４（ＬＥＳＲ０）からもたらされるワー
ドである。結合器３０は任意の論理ゲートアセンブリで
ある。例えば、レジスタ５又は２４からもたらされるワ
ード及びワードＡＰＰＬｉのＸ−ＯＲ型の結合が適用さ
れる。ワードＡＰＰＬｉは多数のビットから成り、それ
らはアプリケーションプログラムコードの最初に取得さ
れる。十分な数のビットを選択することにより（例えば
５１２又は１０２４）、２つのアプリケーションが同一
のワードＡＰＰＬｉを提供するというリスクをほとんど
負わないことが保証される。
【００４５】従ってこの好ましい代案とは、パラメータ
化されたワードＡＰＰＬｉを物理的なパラメータネット
ワークという手段で結合する又はスクランブルをかける
ということである。それはまた図１の実施形態でも実施
される。
【００４６】図３の実施形態の適用例は、インターネッ
ト型ネットワークにおいてアプリケーションに従って物
理的なパラメータネットワークからもたらされる秘密量
を区別することである。この型の実施形態は侵害者が不
正なプログラムによって鍵を抽出しようとする「トロイ
の木馬」型の攻撃に対して特に有効である。実際、ワー
ドＡＰＰＬｉと物理的なパラメータネットワークからも
たらされるワードとの結合により各チップに対する選択
符号を区別することができる。
【００４７】図４はフィードバックシフトレジスタ２２
をさらに詳細に示している。レジスタ２２はシフトレジ
スタ２５及びフィードバック関数２６から形成される。
シフトレジスタのビットＢ１、Ｂ２、Ｂ３…、Ｂｍ−
１、Ｂｍの数ｍは、レジスタ５に含まれる第１のワード
のビット数に対応する。フィードバック関数２６はレジ
スタ２５のいくつかのビットと結合して一番左のビット
Ｂｍを計算し、時間ごとにビットが（左から右へ進むと
仮定される）シフトレジスタ２５の出力ＯＵＴに提供さ
れる。
【００４８】好ましくは、使用されるフィードバック関
数は一次関数であり、シフトレジスタのいくつかのビッ
トのＸ−ＯＲで形成される。フィードバック関数で取得
されるシフトレジスタのビットリストは線形フィードバ
ックレジスタまたはフィボナッチの構成の偏差系列を形
成する。再生可能なワードを出力することができるのな
らば、非線形フィードバック関数が使用されることが予
見される。
【００４９】ｍビットの線形フィードバックシフトレジ
スタにおいて、２ｍ−１の異なる２進系列が利用でき
る。言い換えると、適合サイズのレジスタの出力ＯＵＴ
で提供される連続するビットを取り込むことにより、２
ｍ−１ビットに届くサイズを有する秘密量が得られる。
これは繰り返し前の最長のワードである。線形フィード
バックシフトレジスタにより提供される符号の直列アン
ロードを使用するという事実により、物理的なパラメー
タネットワークにより提供されるワードの長さに対して
秘密量を長くすることができる。
【００５０】本発明によると、物理的なパラメータネッ
トワークからもたらされる識別子はシフトレジスタの始
まりのワードを決定するために使用される。その後、中
央装置９がレジスタのシフト数を制御する。レジスタの
シフトにより鍵を形成するワードを出力することができ
る。レジスタ２５の取り込みに関して、ワードの（ｎビ
ットを超える）並列アンロード又は直列アンロードのい
ずれかが提供される。ワードがレジスタ２５に直列で取
り込まれた場合、入力セレクタが単純にフィードバック
関数の出力及び非常に重要なビットＢｍのレベルでの取
り込みの間で選択するために提供される。
【００５１】物理的なパラメータネットワークにより異
なる識別子を有する２つの集積回路は同じシフトレジス
タにより、異なる量を提供する。同様に、図３の回路に
おいて本発明により使用される異なるシフトレジスタ２
２は異なる偏差系列に対応する。従って異なる偏差系列
は同じ入力ワードに対して異なる結果を提供する。
【００５２】代案として、いくつかの線形フィードバッ
クシフトレジスタを使用するよりも、同じレジスタを使
用し、その偏差系列がアプリケーションを認識するパラ
メータに従ってプログラミングされる。それは直接的に
はパラメータＡＰＰＬｉであり又は間接的にこの値から
もたらされるパラメータである。
【００５３】他の代案によると、単一の線形フィードバ
ックシフトレジスタがまだ使用され、アプリケーション
を認識するパラメータがレジスタ２５に適用されるシフ
トサイクルの数を調整する。
【００５４】図５は、線形フィードバックシフトレジス
タの動作をよりよく理解するために、偏差系列がＢ１、
Ｂ４である簡略化した４ビットの線形フィードバックシ
フトレジスタ２２を示している。言い換えると、ビット
Ｂ１、Ｂ４はそれぞれ４ビットのうちレジスタ２５´に
含まれるワードの最小の有効ビット及び最大の有効ビッ
トであり、フィードバック関数を形成するＸ−ＯＲ型の
ゲート２６´により結合される。ゲート２６´の出力は
シフトレジスタの入力を形成し、したがって値Ｂ４の入
力を形成する。出力数列ＯＵＴは最小の有効ビット（Ｂ
１）により提供される。
【００５５】レジスタ２５´の連続する内容物は値１０
００を初期化すると仮定する。すなわち他のすべてのビ
ットを０にリセットしたあとにビットＢ４において状態
１を取り込む。
【００５６】繰り返し前は１０００；１１００；１１１
０；１１１１；０１１１；１０１１；０１０１；１０１
０；１１０１；０１１０；００１１；１００１；０１０
０；００１０；０００１となる。
【００５７】繰り返し前の可能な結合の数による偏差周
波数の選択はアプリケーションに従い、当業者の能力の
範囲内である。線形シフトレジスタの実現は、ハードウ
ェア形式にせよソフトウェア形式にせよ、完全に従来の
ものである。参照文献は、例えばＢｒｕｃｅ Ｓｃｈｎ
ｅｉｅｒにより記述され、Ｗｉｌｅｙにより発行された
『Ａｐｐｌｉｅｄ ｃｒｙｐｔｏｇｒａｐｈｙ』第２版
の３９５ページから４０１ページまでである。
【００５８】本発明の利点は、物理的なパラメータネッ
トワークからもたらされるワードの抽出を基盤とする秘
密量の揮発性の（短命な）特徴を維持することである。
【００５９】もちろん、本発明は当業者が容易に思いつ
くような様々な代案、変更及び改良を有する。特に、本
発明の目的である回路の実際的な実行は、上述の関数表
示を基盤として当業者の能力の範囲内である。
【００６０】さらに、本発明はハードウェア要素に対し
て非常に具体的に論じてきたが、集積回路チップの物理
的なパラメータネットワークの使用を保持するならばソ
フトウェア手段によって実行されうる。
【００６１】さらに、使用される異なるデジタルワード
のそれぞれのサイズはアプリケーションに従って画定さ
れる。この点において、本発明の実行はアプリケーショ
ンプログラムのいかなる変更も必要としないことがわか
る。
【００６２】最後に、識別子を個別化するための例とし
てここで論じられた以外の他の機能も使用される。特
に、一方向の再生可能機能、例としてはいわゆる一方向
のチョッピング機能が使用される。「一方向」とは出力
ワードの知識では（物理的なパラメータネットワークか
らもたらされる）入力ワードを決定することができない
変換を意味する。「再生可能な」とは与えられた入力ワ
ードに対して同じ出力ワードを常に提供する変換を意味
する。異なる実施形態がアプリケーションの型に従って
さらに結合される。
【００６３】こうした代案、変更及び改良はこの開示の
一部であり、本発明の精神及び範囲内にあることを意図
する。従って前述の説明は例示であって限定的に示すも
のではない。本発明は、前述の特許請求の範囲及びその
均等範囲に定義されるもののみに限定される。
【図面の簡単な説明】
【図１】本発明による現在のアプリケーションに左右さ
れる秘密量を生成するセルの第１の実施形態をブロック
図の形式で非常に簡略的に示している。
【図２】図１のセルの代案を示している。
【図３】本発明によるアプリケーションに左右される秘
密量を生成するセルの第２の実施形態をブロック図の形
式で非常に概略的に示している。
【図４】図３の実施形態のシフトレジスタの実施形態を
示している。
【図５】簡略化された４ビットの線形フィードバックシ
フトレジスタを示している。
【符号の説明】
１ セル ２ 物理的なパラメータネットワーク ３ 集積回路 ４ 回路 ５ 一時的な記憶要素 ６ 結合回路 ７ 非揮発性メモリ ８ 一時的な記憶要素 ９ 中央装置 １１ 発生器 １２ 符号化装置 ２０ セル ２１ 集積回路チップ ２２ 線形フィードバックシフトレジスタ ２３ セレクタ ２４ シフトレジスタ ２５ シフトレジスタ ２５´ レジスタ ２６ フィードバック関数 ２６´ ゲート ３０ 結合器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミシェル バルドゥイエ フランス国， 13790 ルーセット， カ ルティエ フォンジュアーヌ (72)発明者 ローラン プラザ フランス国， 13710 フェヴォー， リ ュ ドゥ ジュー デ ブーレ， レジダ ンス レ クロ Ｆターム(参考） 5B035 AA13 AA15 BB09 BC00 CA11 CA29 5J104 NA23 NA35

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップの単一の識別子を形成し
    物理的なパラメータネットワーク（２）からもたらされ
    る第１のデジタルワードを考慮に入れること及び前記識
    別子をアプリケーションに従って個別化することから成
    ることを特徴とする、秘密量の目的に従って前記集積回
    路によりいくつかの秘密量（ＫＥＹｉ）を生成する方
    法。
  2. 【請求項２】 前記第１のデジタルワードをいくつかの
    ワードを含む非揮発性メモリからもたらされる第２のワ
    ード（Ｗｉ）と結合することから成ることを特徴とす
    る、請求項１に記載の方法。
  3. 【請求項３】 前記物理的なパラメータネットワーク
    （２）からもたらされる前記ワードをフィードバックシ
    フトレジスタ（２２、３２）で使用することから成るこ
    とを特徴とする、請求項１に記載の方法。
  4. 【請求項４】 いくつかのフィードバックシフトレジス
    タ（２２、３２）を使用することから成ることを特徴と
    する、請求項３に記載の方法。
  5. 【請求項５】 前記シフトレジスタ（２２、３２）が線
    形のフィードバックを伴うことを特徴とする、請求項３
    又は４に記載の方法。
  6. 【請求項６】 第１のデジタルワードを個別化する手段
    を含み、前記第１のデジタルワードが望ましい秘密量の
    関数であるパラメータ（ＡＰＰＬｉ）を基盤とする物理
    的なパラメータネットワーク（２）からもたらされるこ
    とを特徴とする、前記物理的なパラメータネットワーク
    からもたらされる集積回路の単一の識別子という手段に
    よりいくつかの秘密量（ＫＥＹｉ）を生成するセル。
  7. 【請求項７】 少なくとも１つのフィードバックレジス
    タ（２２、３２）を含み、前記フィードバックレジスタ
    が前記物理的なパラメータネットワーク（２）からもた
    らされる第１のワードの取り込みと、前記秘密量（ＫＥ
    Ｙｉ）の１つを提供することを意図していることを特徴
    とする、請求項６に記載のセル。
  8. 【請求項８】 前記物理的なパラメータネットワーク
    （２）からもたらされる前記第１のワードと第２のデジ
    タルワードを結合する結合器（６）を含み、前記第２の
    ワードが非揮発性メモリ（７、３７）から抽出され、望
    ましい量に従って選択されるパラメータ（ＡＰＰＬｉ）
    に左右されて選択されることを特徴とする、請求項６に
    記載のセル。
  9. 【請求項９】 前記非揮発性メモリに含まれるワード
    （Ｗｉ）の周波数帯変換器（１２）をさらに含み、前記
    周波数帯変換器（１２）が前記物理的なパラメータネッ
    トワーク（２）を基盤とすることを特徴とする、請求項
    ８に記載のセル。
JP2002294697A 2001-11-30 2002-10-08 単一の集積回路識別子の多様化 Pending JP2003198528A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0115531 2001-11-30
FR0115531A FR2823397A1 (fr) 2001-04-04 2001-11-30 Diversification d'un identifiant unique d'un circuit integre

Publications (1)

Publication Number Publication Date
JP2003198528A true JP2003198528A (ja) 2003-07-11

Family

ID=8869989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002294697A Pending JP2003198528A (ja) 2001-11-30 2002-10-08 単一の集積回路識別子の多様化

Country Status (3)

Country Link
US (1) US7796759B2 (ja)
EP (1) EP1391853A1 (ja)
JP (1) JP2003198528A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121689A (ja) * 2004-10-15 2006-05-11 Samsung Electronics Co Ltd Ｄｒｍシステムにおけるシステムキーを共有及び生成する方法、並びにその装置
JP2010258630A (ja) * 2009-04-22 2010-11-11 Dainippon Printing Co Ltd セキュリティトークン及びスクランブル鍵の派生方法
JP2012503814A (ja) * 2008-09-26 2012-02-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デバイス及びユーザの認証
JP2013055600A (ja) * 2011-09-06 2013-03-21 Lapis Semiconductor Co Ltd 鍵格納回路、半導体集積回路、及びシステム
JP2013101442A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp マイクロコンピュータおよびデータ処理装置
JP2015012409A (ja) * 2013-06-28 2015-01-19 ルネサスエレクトロニクス株式会社 半導体集積回路及びシステム
JP2015080252A (ja) * 2011-03-31 2015-04-23 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
JP2016503988A (ja) * 2012-12-17 2016-02-08 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム 物理的特性を使用して製造品目をマーク付けする方法および装置
JP2016531515A (ja) * 2013-08-23 2016-10-06 クアルコム，インコーポレイテッド 侵襲的なクローンアタックに抵抗するためのメモリベースｐｕｆのマスキング演算への回路遅延ベース物理的クローン化不能関数（ｐｕｆ）の適用
JPWO2015151980A1 (ja) * 2014-04-02 2017-04-13 ソニー株式会社 情報処理システム及びコンピュータプログラム
JPWO2016207944A1 (ja) * 2015-06-22 2017-09-14 三菱電機株式会社 真贋判定装置、及び真贋判定方法
JP2019161370A (ja) * 2018-03-09 2019-09-19 三菱重工業株式会社 情報配信装置、配信対象装置、情報配信システム、情報配信方法及びプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2825873A1 (fr) * 2001-06-11 2002-12-13 St Microelectronics Sa Stockage protege d'une donnee dans un circuit integre
FR2833119A1 (fr) 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
US7668702B2 (en) * 2002-07-19 2010-02-23 Applied Materials, Inc. Method, system and medium for controlling manufacturing process using adaptive models based on empirical data
EP1810326A1 (en) 2004-10-15 2007-07-25 Applied Materials, Inc. Die-level traceability mechanism for semiconductor assembly and test facility
US8713708B1 (en) * 2008-03-03 2014-04-29 Csr Technology Inc. Method and apparatus for controlling the use of data stored on a media sample
US9032476B2 (en) * 2009-05-12 2015-05-12 Empire Technology Development Llc Secure authentication
US7928762B1 (en) * 2010-05-14 2011-04-19 Raytheon Company Systems and methods for digitally decoding integrated circuit blocks
WO2012001615A1 (en) * 2010-06-27 2012-01-05 Infinite Memory Ltd. A method, circuit, device and system for authenticating an integrated circuit
US8949493B1 (en) * 2010-07-30 2015-02-03 Altera Corporation Configurable multi-lane scrambler for flexible protocol support
US9536112B2 (en) 2011-06-13 2017-01-03 Stmicroelectronics Asia Pacific Pte Ltd. Delaying or deterring counterfeiting and/or cloning of a component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332127A (ja) * 1989-06-29 1991-02-12 Kokusai Electric Co Ltd 秘話通信方式
JPH09325881A (ja) * 1996-06-05 1997-12-16 Nec Corp 擬似乱数発生装置
JPH10187546A (ja) * 1996-10-25 1998-07-21 Fuji Xerox Co Ltd 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置
JPH11154140A (ja) * 1997-09-19 1999-06-08 Internatl Business Mach Corp <Ibm> 電子的に提供されるサービスへのアクセスを制御する方法及びシステム
JP2001053739A (ja) * 1999-08-10 2001-02-23 Zeon Joho System Kk 暗号化通信方法
WO2001050530A1 (en) * 1999-12-30 2001-07-12 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529870A (en) 1980-03-10 1985-07-16 David Chaum Cryptographic identification, financial transaction, and credential device
US4663500A (en) 1982-02-22 1987-05-05 Nec Corporation Cryptographic system
DE3347483A1 (de) 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
JPH0691526B2 (ja) 1985-03-08 1994-11-14 株式会社東芝 通信システム
DE3736882C2 (de) * 1987-10-30 1997-04-30 Gao Ges Automation Org Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
US5227613A (en) 1989-01-24 1993-07-13 Matsushita Electric Industrial Co., Ltd. Secure encrypted data communication system having physically secure ic cards and session key generation based on card identifying information
US5036461A (en) 1990-05-16 1991-07-30 Elliott John C Two-way authentication system between user's smart card and issuer-specific plug-in application modules in multi-issued transaction device
DE4219739A1 (de) 1992-06-17 1993-12-23 Philips Patentverwaltung Verfahren und Schaltungsanordnung zum Prüfen einer Wertkarte
US6408388B1 (en) 1993-05-05 2002-06-18 Addison M. Fischer Personal date/time notary device
US5363448A (en) 1993-06-30 1994-11-08 United Technologies Automotive, Inc. Pseudorandom number generation and cryptographic authentication
US5495419A (en) * 1994-04-19 1996-02-27 Lsi Logic Corporation Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing
US6438718B1 (en) * 1994-06-15 2002-08-20 Texas Instruments Incorporated Wordline stress mode arrangement a storage cell initialization scheme test time reduction burn-in elimination
US5841866A (en) 1994-09-30 1998-11-24 Microchip Technology Incorporated Secure token integrated circuit and method of performing a secure authentication function or transaction
US5734819A (en) * 1994-10-12 1998-03-31 International Business Machines Corporation Method and apparatus for validating system operation
DE69613156T2 (de) 1995-10-09 2001-10-25 Matsushita Electric Industrial Co., Ltd. Optisches Wiedergabegerät zur Wiedergabe verschlüsselter Informationen
US5999629A (en) 1995-10-31 1999-12-07 Lucent Technologies Inc. Data encryption security module
US5680458A (en) 1995-11-14 1997-10-21 Microsoft Corporation Root key compromise recovery
US6073236A (en) 1996-06-28 2000-06-06 Sony Corporation Authentication method, communication method, and information processing apparatus
US5828753A (en) 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
US6230270B1 (en) 1997-01-03 2001-05-08 Texas Instruments Incorporated Integrated circuit identification system
TW401573B (en) 1997-01-10 2000-08-11 Victor Company Of Japan Methods, apparatuse, and systems for producing and writing cipher keys, reproducing information with a cipher key, and for permitting reproduction of information with a cipher key, and optical disc recorded with a cipher key
US6230267B1 (en) 1997-05-15 2001-05-08 Mondex International Limited IC card transportation key set
DE69805155T2 (de) 1998-01-14 2002-09-05 Irdeto Access B.V., Hoofddorp Integrierte Schaltung und Chipkarte mit einer solchen Schaltung
US6118873A (en) 1998-04-24 2000-09-12 International Business Machines Corporation System for encrypting broadcast programs in the presence of compromised receiver devices
JP3713141B2 (ja) 1998-05-19 2005-11-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラムの不正実行防止方法
US6317829B1 (en) 1998-06-19 2001-11-13 Entrust Technologies Limited Public key cryptography based security system to facilitate secure roaming of users
DE19843424A1 (de) * 1998-09-22 2000-03-23 Fraunhofer Ges Forschung Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen
EP0998073B1 (en) 1998-10-30 2006-06-14 Matsushita Electric Industrial Co., Ltd. Method and system for inter-equipment authentication and key delivery
US6161213A (en) 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6795837B1 (en) 1999-03-31 2004-09-21 Intel Corporation Programmable random bit source
US6253223B1 (en) 1999-06-08 2001-06-26 General Instrument Corporation Robust random number generator
US6308256B1 (en) 1999-08-18 2001-10-23 Sun Microsystems, Inc. Secure execution of program instructions provided by network interactions with processor
US6845450B1 (en) 2000-02-25 2005-01-18 Genesis Microchip Inc. Display unit storing and using a cryptography key
US6715078B1 (en) 2000-03-28 2004-03-30 Ncr Corporation Methods and apparatus for secure personal identification number and data encryption
JP4719957B2 (ja) * 2000-05-24 2011-07-06 株式会社日立製作所 記憶制御装置及び記憶システム並びに記憶システムのセキュリティ設定方法
DE60105368T2 (de) 2000-10-13 2005-09-22 Matsushita Electric Industrial Co., Ltd., Kadoma Kontaktlose Chipkarte, Antwortverfahren und entsprechendes Programm
FR2829331B1 (fr) 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete
US6641050B2 (en) * 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
FR2833119A1 (fr) 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
US7152942B2 (en) * 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332127A (ja) * 1989-06-29 1991-02-12 Kokusai Electric Co Ltd 秘話通信方式
JPH09325881A (ja) * 1996-06-05 1997-12-16 Nec Corp 擬似乱数発生装置
JPH10187546A (ja) * 1996-10-25 1998-07-21 Fuji Xerox Co Ltd 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置
JPH11154140A (ja) * 1997-09-19 1999-06-08 Internatl Business Mach Corp <Ibm> 電子的に提供されるサービスへのアクセスを制御する方法及びシステム
JP2001053739A (ja) * 1999-08-10 2001-02-23 Zeon Joho System Kk 暗号化通信方法
WO2001050530A1 (en) * 1999-12-30 2001-07-12 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121689A (ja) * 2004-10-15 2006-05-11 Samsung Electronics Co Ltd Ｄｒｍシステムにおけるシステムキーを共有及び生成する方法、並びにその装置
JP2012503814A (ja) * 2008-09-26 2012-02-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デバイス及びユーザの認証
JP2017073829A (ja) * 2008-09-26 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． デバイス及びユーザの認証
US9158906B2 (en) 2008-09-26 2015-10-13 Koninklijke Philips N.V. Authenticating a device and a user
JP2010258630A (ja) * 2009-04-22 2010-11-11 Dainippon Printing Co Ltd セキュリティトークン及びスクランブル鍵の派生方法
JP2016181927A (ja) * 2011-03-31 2016-10-13 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
JP2015080252A (ja) * 2011-03-31 2015-04-23 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
JP2013055600A (ja) * 2011-09-06 2013-03-21 Lapis Semiconductor Co Ltd 鍵格納回路、半導体集積回路、及びシステム
JP2013101442A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp マイクロコンピュータおよびデータ処理装置
JP2016503988A (ja) * 2012-12-17 2016-02-08 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム 物理的特性を使用して製造品目をマーク付けする方法および装置
JP2015012409A (ja) * 2013-06-28 2015-01-19 ルネサスエレクトロニクス株式会社 半導体集積回路及びシステム
US9846788B2 (en) 2013-06-28 2017-12-19 Renesas Electronics Corporation Semiconductor integrated circuit and system
US10216964B2 (en) 2013-06-28 2019-02-26 Renesas Electronics Corporation Semiconductor integrated circuit and system
JP2016531515A (ja) * 2013-08-23 2016-10-06 クアルコム，インコーポレイテッド 侵襲的なクローンアタックに抵抗するためのメモリベースｐｕｆのマスキング演算への回路遅延ベース物理的クローン化不能関数（ｐｕｆ）の適用
JPWO2015151980A1 (ja) * 2014-04-02 2017-04-13 ソニー株式会社 情報処理システム及びコンピュータプログラム
JPWO2016207944A1 (ja) * 2015-06-22 2017-09-14 三菱電機株式会社 真贋判定装置、及び真贋判定方法
JP2019161370A (ja) * 2018-03-09 2019-09-19 三菱重工業株式会社 情報配信装置、配信対象装置、情報配信システム、情報配信方法及びプログラム
US11128480B2 (en) 2018-03-09 2021-09-21 Mitsubishi Heavy Industries, Ltd. Information distribution device, distribution target device, information distribution system, information distribution method, and non-transitory computer-readable medium

Also Published As

Publication number Publication date
US7796759B2 (en) 2010-09-14
EP1391853A1 (fr) 2004-02-25
US20030103628A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
JP2003198528A (ja) 単一の集積回路識別子の多様化
CN109933995B (zh) 一种基于云服务及区块链的用户敏感数据保护及系统
CN100390695C (zh) 更少信息泄露的设备与方法
Balasch et al. Power analysis of Atmel CryptoMemory–recovering keys from secure EEPROMs
JP4906168B2 (ja) Ｉｃカードのための鍵配送ユニット
US8572386B2 (en) Secure device, information processing terminal, integrated circuit, terminal application generation apparatus, application authentication method
EP1273996B1 (en) Secure bootloader for securing digital devices
JP4659149B2 (ja) 電子チップの不正行為に対する保護の非対称暗号通信法
JP2004104539A (ja) メモリカード
US20060080732A1 (en) Tag privacy protecting method, tag device, backened device, updating device, update requesting device, programs for these devics, and recording medium storing these programs
US7191340B2 (en) Generation of a secret quantity based on an identifier of an integrated circuit
CN101494645B (zh) 认证下载到闪存的程序的装置及方法
CN101847296A (zh) 集成电路、加密通信装置、系统和方法以及信息处理方法
US8990578B2 (en) Password authentication circuit and method
JPH04263384A (ja) チップカードの保護を強化する方法及び装置
US7941672B2 (en) Regeneration of a secret quantity from an intergrated circuit identifier
EP3721577A1 (en) Improvements in and relating to remote authentication devices
Oswald et al. When reverse-engineering meets side-channel analysis–digital lockpicking in practice
JP4841790B2 (ja) 不正行為に対する保護のための暗号通信方法
US20080086781A1 (en) Method and system for glitch protection in a secure system
Tan Practical attacks on the Mifare Classic
JP2021506050A (ja) Ｉｐブロックの使用を許可して測定するためのシステム及び方法
US20040225889A1 (en) Authentication protocol with memory integrity verification
JP2003535536A (ja) 消耗期間のインターバルを自身の消費電力に適応させるためのデータ搬送器
JP2004326335A (ja) Ｉｃカード及び暗号処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101012