JP2004086085A - 暗号キー生成装置 - Google Patents
暗号キー生成装置 Download PDFInfo
- Publication number
- JP2004086085A JP2004086085A JP2002250061A JP2002250061A JP2004086085A JP 2004086085 A JP2004086085 A JP 2004086085A JP 2002250061 A JP2002250061 A JP 2002250061A JP 2002250061 A JP2002250061 A JP 2002250061A JP 2004086085 A JP2004086085 A JP 2004086085A
- Authority
- JP
- Japan
- Prior art keywords
- encryption key
- register
- write
- bus
- key generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】CPUに接続されたバスに入力端子が接続されている第1及び第2のレジスタ(140,150)と、前記第1及び第2のレジスタそれぞれの値を前記バスとは異なる信号線を介して受け取り、暗号キーを生成する暗号キー生成回路(170)と、前記暗号キーを前記バスとは異なる信号線を介して受け取り、前記CPUに送る第3のレジスタ(180)とを備える暗号キー生成装置。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、暗号キー生成装置に関し、特に、CPU(中央演算処理装置;Central Processing Unit)を内蔵したASIC(Application Specific Integrated Circuit)内での暗号キー生成装置に関する。
【0002】
【従来の技術】
従来、暗号処理専用ハードウェアと、この専用ハードウェア内部で生成される暗号キーとによって、暗号のエンコードやデコードが行われていた。このため暗号キーが外部に漏れることはなかった。
【0003】
例えば、特開平11−109856号公報には、復号鍵情報を不正に取得した第三者が暗号化されたプログラムまたは暗号化されたデータを容易に復号化することを防止するために、所定の暗号方式に対応した専用ハードウェアの外部から入力された第1復号鍵情報と、内部に格納された第2復号鍵情報とを用いて、内部で復号鍵を生成しており、外部に暗号キーが漏れることはなかった。
【0004】
しかし、最近のCPUの処理能力が向上してきたので、各種の暗号化方式に柔軟に対応できるようにリアルタイムにソフト処理をするようになってきた。暗号処理をソフトで行う場合には、暗号処理プログラムと暗号キーの二つが必要である。暗号処理プログラムのソースコードは、汎用OS(Operating System)では公開されている。このため、暗号キーがわかってしまうと、暗号の解析は可能になってしまう。
【0005】
そこで、暗号処理をソフトウェアで実行する場合には、暗号キーをCPUが組み込まれたチップ内の固定レジスタに割り当てたり、チップ内臓のフラッシュメモリに保存することによって、チップ外部に暗号キーが出ないようにする必要があった。チップ外部のフラッシュメモリなどに暗号キーを置くと、バス上に暗号キーが出てしまい、暗号処理が破られやすくなるからである。
【0006】
【発明が解決しようとする課題】
しかし、いったん、チップ内臓の専用レジスタでは暗号キーが盗まれてしまえば、暗号キーを変えることが難しい。また、内臓フラッシュメモリでは、チップコストが上がるし、書き換えはチップと接続している外部バス経由で行われるため、書き換え中に暗号キーを盗まれる可能性がある。
【0007】
本発明の目的は、上記問題点に考慮し、セキュリティの向上を図る暗号キー生成装置を提供することである。
【0008】
【課題を解決するための手段】
第1の発明は、CPUに接続されたバスに入力端子が接続されている第1及び第2のレジスタと、前記第1及び第2のレジスタそれぞれの値を前記バスとは異なる信号線を介して受け取り、暗号キーを生成する暗号キー生成回路と、前記暗号キーを前記バスとは異なる信号線を介して受け取り、前記CPUに送る第3のレジスタとを備える暗号キー生成装置である。
【0009】
第2の発明は、前記第1または第2のレジスタのうち少なくとも一つは、複数の固定データを格納している格納レジスタと、この格納レジスタのアドレスを指定する指定レジスタを備えることを特徴とする第1の発明記載の暗号キー生成装置である。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は本発明の実施形態に係る暗号キー生成装置の概略図であり、図2はこの暗号キー生成装置の動作フローチャートである。
暗号キー生成装置100はパッケージングされたASICチップで製造されており、CPU110には少なくとも2つの接続ピンがある。これら接続ピンの一方は、内部バス130a及び外部バス120経由で外部装置(例えばROM; Read Only Memory)200a,200bと接続されており、接続ピンの他方は、外部バス120に接続されていない内部バス130bにだけ接続されている。したがって、内部バス130bを流れるデータがチップの外に漏れることはない。
【0011】
次に、暗号キー生成装置100の動作を説明する。暗号キー生成装置が内蔵されているホームサーバ等の電源を入れると、CPU110はROM200aから暗号キー生成プログラムを読み込み実行する(S100)。このプログラムによって、CPU110は、ROM200aから第1のライト専用レジスタ140へ書き込むデータを読み込み、内部バス130b経由で第1のライト専用レジスタ140に書き込む(S110)。同様に、ROM200bから第2のライト専用レジスタ150用のデータを読み込み、内部バス130b経由で第2のライト専用レジスタ150に書き込む(S120)。ここで、ライト専用レジスタとは、通常のフリップフロップ回路の入力端子は内部バスに接続されているが、出力端子は内部バスに接続されておらず、内部バスとは異なる専用線160に接続されているものをいう。すなわち、第1及び第2のライト専用レジスタには、内部バスからはデータを書き込めるが、読み込むことはできない。
【0012】
続いて、第1及び第2のライト専用レジスタ140,150はそれぞれ、専用線160経由で暗号キー生成回路(例えば論理積(AND)回路)170へデータを送り、暗号キーを生成する(S130)。ここで、暗号キー生成回路170がAND回路の場合の暗号キー生成例を図3を用いて説明する。第1及び第2のライト専用レジスタのデータが4ビットであり、第1のライト専用レジスタの値が”1100”、第2のライト専用レジスタの値が”1001”であれば、各ビット毎に論理和を取るので、暗号キー生成回路170の出力すなわち暗号キーは”1000”となる。この暗号キーも、専用線160経由でリード専用レジスタ180に送られる(S140)。ここで、リード専用レジスタとは、通常のフリップフロップ回路の出力端子は内部バスに接続されているが、入力端子は内部バスに接続されておらず、内部バスとは異なる専用線160に接続されているものをいう。すなわち、リード専用レジスタには、内部バスからはデータを読み込めるが、書き込むことはできない。
【0013】
CPU110はリード専用レジスタ180に格納されている暗号キーを内部バス130b経由で読み込む。この取得した暗号キーとROM200aから読み込んだ暗号処理プログラムによって、所望の暗号処理を開始することができる(S150)。
【0014】
本実施形態によれば、暗号キー生成回路170の入出力端子は内部バスに接続されていないため、暗号キー生成装置100であるチップの外側からは暗号キー生成回路170を見ることができず、また、第1及び第2のライト専用レジスタのデータとリード専用レジスタのデータとの間の相関関係があることも理解できないので、セキュリティの向上を図ることができる。
【0015】
また、仮にリード専用レジスタ180から内部バス130bを経由してCPU110が読み込んだ暗号キーを盗まれても、次回からの暗号キーを変えることが容易である。
【0016】
本実施形態に係る暗号キー生成装置100は上述したようにライト専用レジスタ140,150に書き込むデータを変えるだけで暗号キーを変えることができ、例えば、数分毎にスクランブルコードが変わる有料コンテンツ番組などを受信して、テレビに表示するホームサーバ等のリアルタイムソフト処理に適用することができる。
【0017】
また、本実施形態は、暗号処理自体はCPU110でソフトウェア処理を行うので、各種暗号処理方式に対応することができ、バッチ処理のように時分割で暗号処理をさせることもできる。各種暗号処理としては、例えば、DTCP(Digital Transmission Content Protection)、CPRM(Content Protection for Recordable Media)、MULTI暗号アルゴリズム、DES(Data Encryption Standard)3−DES(Triple DES)、C2暗号記録技術(ローカル暗号記録技術)などに適用可能である。
【0018】
(ライト専用レジスタの変形例)
図4は、図1で説明したライト専用レジスタの変形例を示す概略図である。このライト専用レジスタ300は、ライト専用指定レジスタ310と固定データ格納レジスタ320で構成されている。固定データ格納レジスタ320には、複数のデータ(図ではデータ1〜4)が格納されており、出力端子は暗号キー生成回路170と専用線160を介して接続されている。そして、ライト専用指定レジスタ310によってアドレス指定された固定データが暗号キー生成回路170へ出力されるように構成されている。ライト専用指定レジスタ310の入力端子は内部バス130bに接続しており、出力端子は専用線160を介して固定データ格納レジスタ320に接続している。
【0019】
したがって、上述した暗号キー生成プログラムによって、CPU110は、固定データ格納レジスタ320に格納されている複数のデータのうちどのデータを指定するかという指定データをROM200からライト専用指定レジスタ310へ書き込むことによって、複数の固定データから任意のデータを指定することができる。
【0020】
本変形例の場合も、上述した実施形態と同様に、暗号キー生成回路170の入出力端子は内部バスに接続されていないため、暗号キー生成装置100であるチップの外側からは暗号キー生成回路170を見ることができず、また、第1及び第2のライト専用レジスタのデータとリード専用レジスタのデータとの間の相関関係があることも理解できない。
【0021】
上述した実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の趣旨を逸脱しない範囲であれば、適宜組合わせ及び変更することができることはいうまでもない。例えば、図4で説明したライト専用レジスタ300を図1の第1又は第2のライト専用レジスタのどちらか一方に用いてもよいし、両方に用いてもよい。また、暗号キー生成回路170が複数あってもよい。この場合、複数の暗号キー生成回路のうちどの暗号キーを使うかを選択するセレクタが必要である。このセレクタもまた、内部バスに接続されておらず、専用線160を介して、どの暗号キーを選択すればよいかという情報をライト専用レジスタなどから受け取ればよい。
【0022】
【発明の効果】
上述したように本発明によれば、セキュリティの向上を図る暗号キー生成装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る暗号キー生成装置の概略図。
【図2】図1の暗号キー生成装置の動作フローチャート。
【図3】暗号キー生成回路170がAND回路の場合の暗号キー生成例を示す図。
【図4】図1で説明したライト専用レジスタの変形例を示す概略図。
【符号の説明】
100 暗号キー生成装置
110 CPU
120 外部バス
130a、130b 内部バス
140 第1のライト専用レジスタ
150 第2のライト専用レジスタ
160 専用線
170 暗号キー生成回路
180 リード専用レジスタ
200a、200b ROM
300 ライト専用レジスタ
310 ライト専用指定レジスタ
320 固定データ格納レジスタ
Claims (2)
- CPUに接続されたバスに入力端子が接続されている第1及び第2のレジスタと、
前記第1及び第2のレジスタそれぞれの値を前記バスとは異なる信号線を介して受け取り、暗号キーを生成する暗号キー生成回路と、
前記暗号キーを前記バスとは異なる信号線を介して受け取り、前記CPUに送る第3のレジスタと
を備える暗号キー生成装置。 - 前記第1または第2のレジスタのうち少なくとも一つは、複数の固定データを格納している格納レジスタと、この格納レジスタのアドレスを指定する指定レジスタを備えることを特徴とする請求項1記載の暗号キー生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002250061A JP2004086085A (ja) | 2002-08-29 | 2002-08-29 | 暗号キー生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002250061A JP2004086085A (ja) | 2002-08-29 | 2002-08-29 | 暗号キー生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004086085A true JP2004086085A (ja) | 2004-03-18 |
Family
ID=32056984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002250061A Pending JP2004086085A (ja) | 2002-08-29 | 2002-08-29 | 暗号キー生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004086085A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020145629A (ja) * | 2019-03-08 | 2020-09-10 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 不揮発性メモリに保存された暗号鍵の更新 |
-
2002
- 2002-08-29 JP JP2002250061A patent/JP2004086085A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020145629A (ja) * | 2019-03-08 | 2020-09-10 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 不揮発性メモリに保存された暗号鍵の更新 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0809379B1 (en) | Authentication apparatus according to the challenge-response principle | |
US8923511B2 (en) | Enciphering apparatus and method, deciphering apparatus and method as well as information processing apparatus and method | |
US7472285B2 (en) | Apparatus and method for memory encryption with reduced decryption latency | |
US7165180B1 (en) | Monolithic semiconductor device for preventing external access to an encryption key | |
JP4551802B2 (ja) | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 | |
JPH03276345A (ja) | マイクロコントローラ | |
JP4758904B2 (ja) | 機密情報処理方法 | |
JP2002229861A (ja) | 著作権保護機能つき記録装置 | |
JPH08328962A (ja) | 端末機と、当該端末機に接続されるメモリカードからなるシステム | |
JP2004336178A (ja) | デバイス鍵保護方法およびその方法を利用可能な暗号化装置と復号装置ならびに映像送信装置と映像受信装置 | |
JP5645725B2 (ja) | データ処理装置およびデータ処理システムおよびその制御方法 | |
JP2000113587A (ja) | 記録装置および方法、復号装置および方法、提供媒体、並びに情報記録媒体 | |
JP2004208088A (ja) | デバイス鍵復号化装置、デバイス鍵暗号化装置、デバイス鍵暗号復号化装置、デバイス鍵復号化方法、デバイス鍵暗号化方法、デバイス鍵暗号復号化方法、及びそのプログラム | |
US7089426B1 (en) | Method and system for encryption | |
TW201209710A (en) | Microprocessor, method of protection and method of revoking first password | |
JPH11205304A (ja) | プログラムの不正使用防止方法 | |
JP2004086085A (ja) | 暗号キー生成装置 | |
JP2005006301A (ja) | コンテンツを再生する方法および装置 | |
KR101475821B1 (ko) | 시스템 온 칩에서 암호화 방법 및 장치 | |
JP5798007B2 (ja) | マイクロコンピュータおよびデータ処理装置 | |
US7707431B2 (en) | Device of applying protection bit codes to encrypt a program for protection | |
JP2000285025A (ja) | セキュリティ管理用電子デバイス | |
US20070174543A1 (en) | High-security mask ROM and data scramble/descramble method thereof | |
JP2017108293A (ja) | 半導体集積回路装置およびデータ処理装置 | |
JP4363796B2 (ja) | 復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |