CN109558339B - 安全系统及安全系统的操作方法 - Google Patents

安全系统及安全系统的操作方法 Download PDF

Info

Publication number
CN109558339B
CN109558339B CN201811041352.6A CN201811041352A CN109558339B CN 109558339 B CN109558339 B CN 109558339B CN 201811041352 A CN201811041352 A CN 201811041352A CN 109558339 B CN109558339 B CN 109558339B
Authority
CN
China
Prior art keywords
circuit
terminal
original data
write
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811041352.6A
Other languages
English (en)
Other versions
CN109558339A (zh
Inventor
陈信铭
吴孟益
黄柏豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN109558339A publication Critical patent/CN109558339A/zh
Application granted granted Critical
Publication of CN109558339B publication Critical patent/CN109558339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electronic Switches (AREA)
  • Fuses (AREA)

Abstract

本发明公开了一种安全系统。安全系统包括物理不可克隆函数电路、写入保护电路、存储器及读出解密电路。物理不可克隆函数电路提供多个随机字符串。写入保护电路接收写入地址及原始数据，并包括地址加扰单元。地址加扰单元根据物理不可克隆函数电路所提供的随机字符串加扰写入地址以产生加扰地址。存储器根据加扰地址储存对应于原始数据的储存数据。读出解密电路根据写入地址自存储器读出储存数据以取得原始数据。

Description

安全系统及安全系统的操作方法
技术领域
本发明是有关于一种安全系统，特别是指一种利用随机数字符串来提升数据安全的安全系统。
背景技术
随着电子装置所应用的领域越来越广，电子装置所处理的信息也越来越多。有时电子装置可能会需要处理较为敏感的信息。在此情况下，就可能会利用电子装置中独特的安全密钥来做身分识别及信息保护。然而，由于芯片和装置的逆向工程方法已经能够自动化，因此物理和旁路攻击也变得越来越强大，且成本也越能够负担。因此曝露敏感信息的问题也引发了人们的担忧。
为防止电子装置被未授权者存取，电子装置的制造者常需要投入大量的时间和金钱来发展反测量技术以防范外来的威胁。在现有技术中，由于物理不可克隆函数(physicalunclonable function，PUF)的集成电路的先天特性，物理不可克隆函数的集成电路常被应用于保护系统免于物理攻击，并提高逆向工程或骇入系统所需跨越的门坎。
物理不可克隆函数可以根据其在制造过程中无法控制的随机物理特性产生独特的位字符串。制程中产生的变异可能会来自制程操作上的极小变动、材料内容及/或环境参数的偏移。这些无法避免且无法预测的变异会被物理不可克隆函数放大，进而产生独特的位字符串。
虽然物理不可克隆函数能够产生难以预测的随机数位或安全密钥，然而这些机密信息需要固定储存在系统中，所以常常会储存在非挥发性的存储器中。因此若是以传统的方式储存在存储器中，对手便很可能在取得存储器之后，通过旁路攻击或其他的黑客手法破解取得其中的信息，导致整个系统的信息安全都陷入威胁。因此如何有效提升系统的安全性仍然是有待解决的问题。
发明内容
本发明的一实施例提供一种安全系统。安全系统包括物理不可克隆函数电路、写入保护电路、存储器及读出解密电路。
物理不可克隆函数电路提供多个随机字符串。写入保护电路接收写入地址及原始数据。写入保护电路包括地址加扰单元，地址加扰单元根据物理不可克隆函数电路所提供的随机字符串加扰写入地址以产生加扰地址。
存储器耦接于写入保护电路，并根据加扰地址储存对应于原始数据的储存数据。
读出解密电路耦接于存储器，并根据写入地址自存储器读出储存数据以取得原始数据。
本发明的另一实施例提供一种安全系统的操作方法。安全系统包括写入保护电路、存储器、物理不可克隆函数电路及读出解密电路。
安全系统的操作方法包括物理不可克隆函数电路提供多个随机字符串以产生随机字符串，写入保护电路接收写入地址及原始数据，写入保护电路根据随机字符串加扰写入地址以产生加扰地址，存储器根据加扰地址储存对应于原始数据的储存数据，及读出解密电路根据写入地址自存储器读出储存数据以取得原始数据。
附图说明
图1为本发明一实施例的安全系统的示意图。
图2为图1物理不可克隆函数电路的物理不可克隆函数单元的示意图。
图3为本发明另一实施例的物理不可克隆函数单元的示意图。
图4为本发明另一实施例的物理不可克隆函数单元的示意图。
图5为图1的安全系统的操作方法流程图。
其中，附图标记说明如下：
100 安全系统
110 写入保护电路
112 地址加扰单元
114 数据加密单元
120 存储器
130 读出解密电路
140 动态加密电路
150 传输总线
160 物理不可克隆函数电路
170 动态解密电路
180 应用电路
190 随机字符串产生器
RNS1、RNS2 随机字符串
DRNS 动态随机字符串
D1 原始数据
ED1 储存数据
TD1 传输数据
ADD1 写入地址
SADD1 加扰写入地址
PU 物理不可克隆函数单元
S1、S2 选择晶体管
W1、W2 开关晶体管
AT1、AT2 反熔丝晶体管
BL 位线
WL 字符线
SWL 开关控制线
AF1、AF2 反熔丝控制线
200 方法
S210至S290 步骤
具体实施方式
图1为本发明一实施例的安全系统100的示意图。安全系统100包括写入保护电路110、存储器120及读出解密电路130。存储器120可耦接于写入保护电路110及读出解密电路130。
在本发明的有些实施例中，存储器120可以是一次性写入的存储器(one-timeprogrammable memory)。为了避免存储器120中所储存的信息被对手窃取，安全系统100可以通过写入保护电路110将写入存储器120的数据加密，并且更动对应的写入地址。如此一来，在对手无法得知写入保护电路110是以何种方式进行加密，又以何种规则储存数据的情况下，将难以辨识出存储器120中所储存的数据。举例来说，即使对手通过逆向工程手法，例如被动式电压对比方式(Passive voltage contrast)，得知存储器120中每位所储存的数据，但由于存储器120并非存放原始的机密信息，所以即使被窃取，也不会危害到整个系统安全，如此一来，进而保护存储器120的信息安全。
在图1中，写入保护电路110可包括地址加扰单元112及数据加密单元114。在本发明的有些实施例中，当安全系统100欲将原始数据D1储存至对应于写入地址ADD1的存储器空间时，安全系统100可将原始数据D1及写入地址ADD1传送至写入保护电路110。写入保护电路110在接收到原始数据D1及写入地址ADD1之后，便可利用地址加扰单元112根据随机字符串RNS1加扰(scramble)写入地址ADD1以产生加扰地址SADD1，并可利用数据加密单元114根据随机字符串RNS2加密原始数据D1以产生储存数据ED1。接着，存储器120便可根据加扰地址SADD1储存对应于原始数据D1的储存数据ED1。
也就是说，对手在不知道地址加扰单元112是以何种方式进行加扰的情况下，就无法根据写入地址ADD1在存储器120取出储存数据ED1，而在不知道数据加密单元114是以何种方式进行加密的情况下，也无法将储存数据ED1还原成系统实际上使用的原始数据D1。由于对手无法得知地址与数据的对应关系，也无法从窃取的数据中直接得知系统实际使用的数据，因此安全系统100能够有效提升存储器120的数据安全性。在本发明得有些实施例中，倘若利用地址加扰单元112便足以保护存储器120中的数据安全，则设计者也可将数据加密单元114省略。在此情况下，储存数据ED1与所对应的原始数据D1也可具有相同的内容。
在本发明的有些实施例中，地址加扰单元112可将随机字符串RNS1与写入地址ADD1进行互斥或(exclusive OR)运算以产生加扰地址SADD1。举例来说，若写入地址ADD1为01100100而随机字符串RNS1为10111101，则在经过地址加扰单元112加扰所产生的加扰地址SADD1即为两者进行互斥或运算后的结果11011001。然而本发明并不限定以互斥或运算来对写入地址ADD1进行加扰，在本发明的其他实施例中，地址加扰单元112也可以使用其他可逆的运算方式来对写入地址ADD1进行加扰。
此外，数据加密单元114可更动原始数据D1的排列顺序，并根据随机字符串RNS2更动原始数据D1的内容，以产生储存数据ED1。举例来说，若原始数据D1的内容为00011000，则数据加密单元114可以先改变原始数据D1的排列顺序，例如每两个位的位置互换，而成为00100100，接着再与随机字符串RNS2进行互斥或运算以改变原始数据D1的内容并产生储存数据ED1。如此一来，即便对手自存储器120中取得了储存数据ED1，也将难以还原出实际系统所使用的原始数据D1。
再者，在本发明的有些实施例中，数据加密单元114也可以先根据随机字符串RNS2更动原始数据D1的内容，再进一步更动原始数据D1的排列顺序，或者数据加密单元114可以更动原始数据D1的排列顺序而不另外更动原始数据D1的内容，又或者更动原始数据D1的内容而不另外更动原始数据D1的排列顺序。
在本发明的有些实施例中，数据加密单元114可通过与存储器120的位线的耦接关系直接在储存数据时，以固定的方式将原始数据D1的排列顺序打乱，也可能是根据另外的随机字符串来决定如何更动原始数据D1的排列顺序，并在更动原始数据D1的排列顺序后，才继续进行加密操作或者存入存储器120中。再者，本发明也不限定数据加密单元114需以互斥或运算来更动原始数据D1的内容，在本发明的其他实施例中，数据加密单元114也可以使用其他可逆的运算方式来对原始数据D1进行加密。
在将储存数据ED1储存至存储器120中对应于加扰地址SADD1的空间之后，读出解密电路130可根据写入地址ADD1将储存数据ED1读出以协助取出原始数据D1。举例来说，读出解密电路130可以和地址加扰单元112以相同的方式对当初的写入ADD1地址进行加扰，如此一来，读出解密电路130将能够根据随机字符串RNS1及写入地址ADD1产生加扰地址SADD1以读出其中的储存数据ED1。在读出储存数据ED1之后，读出解密电路130还可进一步将储存数据ED1还原成原始数据D1。也就是说，读出解密电路130可根据随机字符串RNS2还原原始数据D1的内容，并将原始数据D1的排列顺序还原。也就是说，虽然存储器120是以加扰之后的地址配置来储存加密过的原始数据D1以达到资安保护的目的，然而系统仍然可以通过正常的地址取得原先的储存数据以完成所需的操作。
在本发明的有些实施例中，为确保写入地址在加扰之后不会与其他的写入地址产生冲突，也确保读出解密电路130能够正确地还原取出原始数据D1，随机字符串RNS1及随机字符串RNS2可以设计成不随时间更新变化的固定字符串。也就是说，写入保护电路110可以利用固定的随机字符串RNS1来对写入地址进行加扰，并利用固定的随机字符串RNS2来对原始数据D1进行加密，而读出解密电路130也将利用相同的随机字符串RNS1及随机字符串RNS2自存储器120中还原取出原始数据D1。在本发明的有些实施例中，随机字符串RNS1及随机字符串RNS2实质上也可以是相同的随机字符串。
在图1的实施例中，安全系统100还可包括物理不可克隆函数(PhysicalUnclonalbe Function，PUF)电路160。物理不可克隆函数电路160可提供多个随机字符串以产生写入保护电路110及读出解密电路130所需的随机字符串RNS1及RNS2。图2为物理不可克隆函数单元PU的示意图。物理不可克隆函数电路160可包括多个物理不可克隆函数单元PU，而物理不可克隆函数单元PU可利用一次性写入存储器单元的结构来实作。举例来说，物理不可克隆函数单元PU可包括选择晶体管S1、S2、开关晶体管W1及W2及反熔丝晶体管AT1及AT2。
选择晶体管S1具有第一端、第二端及控制端，选择晶体管S1的第一端耦接于位线BL，而选择晶体管S1的控制端耦接于字符线WL。开关晶体管W1具有第一端、第二端及控制端，开关晶体管W1的第一端耦接于选择晶体管S1的第二端，而开关晶体管W1的控制端耦接于开关控制线SWL。反熔丝晶体管AT1具有第一端、第二端及栅级结构，反熔丝晶体管AT1的第一端耦接于开关晶体管W1的第二端，反熔丝晶体管AT1的栅级结构耦接于反熔丝控制线AF1。
此外，选择晶体管S2具有第一端、第二端及控制端，选择晶体管S2的第一端耦接于位线BL，而选择晶体管S2的控制端耦接于字符线WL。开关晶体管W2具有第一端、第二端及控制端，开关晶体管W2的第一端耦接于选择晶体管S2的第二端，而开关晶体管W2的控制端耦接于开关控制线SWL。反熔丝晶体管AT2具有第一端、第二端及栅级结构，反熔丝晶体管AT2的第一端耦接于开关晶体管W2的第二端，反熔丝晶体管AT2的第二端可耦接于反熔丝晶体管AT1的第二端，而反熔丝晶体管AT2的栅级结构耦接于反熔丝控制线AF2。也就是说，反熔丝晶体管AT1及AT2可相耦接，开关晶体管W1及W2可由相同的控制线SWL所控制，而选择晶体管S1及S2可由相同的字符线WL所控制。
当物理不可克隆函数单元PU执行写入操作时，反熔丝晶体管AT1及AT2的栅级结构将同时通过反熔丝控制线AF1及AF2接收到相同的高电压，而反熔丝晶体管AT1及AT2的第一端及第二端(即汲极及源极)则将经由开关晶体管W1及W2以及选择晶体管S1及S2接收到低电压。在此情况下，由于制程差异会造成反熔丝晶体管AT1及AT2在先天结构特性上的差异，例如栅级氧化层质量的差异、局部缺陷分布的差异、栅级氧化层厚度的差异…等等，因此在写入操作的过程中，反熔丝晶体管AT1及AT2的其中一者的栅级氧化层会先被破坏。而被破坏的反熔丝晶体管会导致反熔丝晶体管AT1及AT2之间的结点电压被耦合(couple)至一中间电位，且此中间电位与反熔丝晶体管AT1及AT2所接受的高电压其压差(voltagedifference)并不足以将另一反熔丝晶体管破坏。也就是说，在正常的情况下，反熔丝晶体管AT1及AT2中只有一个反熔丝晶体管会在写入操作的过程中被破坏。
因此，在写入操作之后，反熔丝晶体管AT1及AT2的破裂状态(rupture condition)将会彼此相异。通过分别在反熔丝晶体管AT1及AT2的栅级结构上施加相同的读取电压，就可以经由开关晶体管W1及W2以及选择晶体管S1及S2来读出对应电流，以判读两者的破裂状态。由于反熔丝晶体管AT1及AT2的破裂状态是因为无法控制的制程变异所造成，因此自物理不可克隆函数单元PU中读出的位具有不可预测性，而可用来做为随机数位，而物理不可克隆函数电路160则可通过其中多个物理不可克隆函数单元PU来组合产生所需的随机字符串。
此外，图2所示的物理不可克隆函数单元PU仅为本发明的一实施例。在本发明的其他实施例中，物理不可克隆函数电路160也可利用其他的结构实作，例如图3及图4是本发明其他实施例的物理不可克隆函数单元PU1及PU2的示意图。图3的物理不可克隆函数单元PU1与图2的物理不可克隆函数单元PU差别在于物理不可克隆函数单元PU1可省略开关晶体管W1及W2。也就是说，物理不可克隆函数单元PU1可只包括选择晶体管S1、S2及反熔丝晶体管AT1及AT2，在此情况下，选择晶体管S1及S2的第一端可直接耦接于位线BL，而其他接线部份则与图2中的物理不可克隆函数单元PU雷同，所以不再复述。
此外，物理不可克隆函数单元PU也可利用如图4的结构来实现。在图4中，物理不可克隆函数单元PU2可将选择晶体管S1及S2也一并省略，而只包括反熔丝晶体管AT1及AT2。在此情况下，反熔丝晶体管AT1及AT2的第一端可以直接耦接至位线BL，且反熔丝晶体管AT1及AT2可具有双厚度的闸氧化层(dual gate oxide thickness)，其中反熔丝晶体管AT1及AT2的第一端可以用来控制操作选择，而反熔丝晶体管AT1及AT2的第二端则可能会在写入操作的过程中被破坏。如此一来，就可以将选择晶体管S1及S2省略，并达到与物理不可克隆函数单元PU相似的功能。
在有些实施例中，写入保护电路110、存储器120、物理不可克隆函数电路160可以互相整合在相同的电路中，使得存储器120中所储存的机密信息就能够获得更加完善的保护，而不容易被对手破解取得。另外，当安全系统100是建构在一芯片上时，因物理不可克隆函数电路160所产生的每一随机字符串都是唯一(unique)，所以每一颗芯片从物理不可克隆函数电路160所取得的随机字符串皆不相同。也就是说，每一颗芯片其写入保护电路110所采用的加密方式也会相异。当外界想要破解每一颗芯片时，会因为其中采用的加密方式皆不相同，所以破解相当不易且成本也非常高昂。
此外，安全系统100中的组件可能会设置在不同的芯片上，而不同芯片中的组件则可通过传输总线来传输信息。为了避免对手从传输总线上取得信息，安全系统100还可包括动态加密电路140。在图1中，动态加密电路140可耦接于读出解密电路130及传输总线150。安全系统100可在将原始数据D1传送至传输总线150之前，先通过动态加密电路140处理。动态加密电路140可以根据动态随机字符串DRNS加密原始数据D1以产生传输数据TD1，并将传输数据TD1传送至传输总线150。如此一来，即便对手通过侧录或其他黑客侵入的手段，自传输总线150取得传输数据TD1，也难以从中辨识出系统实际上所欲传送的原始数据D1。
在图1中，安全系统100还可包括动态解密电路170及应用电路180。动态解密电路170耦接于传输总线150，并可接收传输数据TD1。动态解密电路170可根据动态随机字符串DRNS将传输数据TD1解密还原成原始数据D1，使得应用电路180能够根据原始数据D1执行对应的操作。
此外，安全系统100还可包括随机字符串产生器190。随机字符串产生器190可以在应用电路180欲接收原始数据D1时，更新产生动态随机字符串DRNS，并将更新后的动态随机字符串DRNS传送至动态加密电路140及动态解密电路170。也就是说，每次通过传输总线150传送信息时，动态加密电路140都会使用不一样的动态随机字符串DRNS来对传送数据进行加密，而动态解密电路170则可根据对应的动态随机字符串DRNS来对传送数据进行解密。如此一来，就能够减少对手在长时间观测传输总线150上的信息后，破解安全系统100的加密方式或所使用的随机字符串的可能性，使得安全系统100能够更有效地保护系统中的敏感信息。
另外，随机字符串产生器190的实作方式可以有很多种，包括利用硬件实作出来的真实随机数生成器(true random number generator)或是利用软件产生随机字符串的确定性随机位产生器(deterministic random bit generator)，又或者是利用软硬件结合所实作出的混合随机数生成器(hybrid random number generator)。举例来说，混合随机数生成器可以通过将确定性随机位产生器及物理不可克隆函数电路加以结合来实作。在此情况下，物理不可克隆函数电路可以每隔一段间就将确定性随机位产生器所需的种子(seed)更新，藉此提高所述混合随机数生成器的乱度(randomness)。
此外，在本发明的部分实施例中，写入保护电路110、存储器120、读出解密电路130及动态加密电路140可设置在相同的芯片上或属于相同的硬件宏(hardware macro)，而动态解密电路170、应用电路180及随机字符串产生器190则可能设置在另一个相同的芯片上或属于另一个相同的硬件宏。在此情况下，写入保护电路110可以保护存储器120中所储存的数据，而动态加密电路140则可以保护在传输总线150上传输的数据。
在图1的实施例中，随机字符串RNS1及RNS2可以由物理不可克隆函数电路160所提供，然而本发明并不以此为限。在本发明的其他实施例中，随机字符串RNS1及RNS2也可以由随机字符串产生器190产生。此外，在本发明的其他实施例中，动态随机字符串DRNS、随机字符串RNS1及RNS2也都可以由外部的电路提供。
图5为本发明一实施例的安全系统100的操作方法200的流程图，方法200包括步骤S210至S290，但不限于图5所示的顺序。
S210：物理不可克隆函数电路160提供多个随机字符串以产生随机字符串
RNS1及RNS2
S220：写入保护电路110接收写入地址ADD1及原始数据D1；
S230：写入保护电路110根据随机字符串RNS1加扰写入地址ADD1以产生加扰地址SADD1；
S232：写入保护电路110根据随机字符串RNS2加密原始数据D1以产生储存数据ED1；
S240：存储器120根据加扰地址SADD1储存对应于原始数据D1的储存数据ED1；
S250：读出解密电路130根据写入地址ADD1自存储器120读出储存数据ED1；
S252：读出解密电路130将储存数据ED1还原成原始数据D1；
S260：当应用电路180欲接收原始数据D1时，随机字符串产生器190更新产生动态随机字符串DRNS以传送至动态加密电路140及动态解密电路170；
S270：动态加密电路140根据动态随机字符串DRNS加密原始数据D1以产生传输数据TD1；
S272：动态加密电路140将传输数据TD1经由传输总线150传送至动态解密电路170；
S280：动态解密电路170根据动态随机字符串DRNS将传输数据TD1解密还原成原始数据D1；
S290：应用电路180根据原始数据D1执行对应操作。
在步骤S230中，写入保护电路110可以例如将随机字符串RNS1与写入地址ADD1进行互斥或运算以产生加扰地址SADD1，然而本发明并不以此为限。在本发明的其他实施例中，写入保护电路110也可以利用其他的运算操作来将写入地址ADD1与随机字符串RNS1绞合(entangle)以产生加扰地址SADD1。
此外，在步骤S232中，写入保护电路110可以更动原始数据D1的排列顺序，并根据随机字符串RNS2更动原始数据D1的内容，例如但不限于利用随机字符串RNS2与原始数据D1进行互斥或运算来产生储存数据ED1。在本发明的其他实施例中，写入保护电路110也可能利用其他的运算方式来将随机字符串RNS2与原始数据D1绞合，并可根据其他的随机字符串来更动原始数据D1的排列顺序。
在图1中，写入保护电路110可利用不同的单元来执行步骤S230及步骤S232，因此在本发明的有些实施例中，步骤S230及S232也可平行进行，而不限定彼此之间的执行顺序。
通过步骤S230及S232，存储器120便可根据加扰地址SADD1储存储存数据ED1，使得对手难以从存储器120中取得实际上系统使用的原始数据D1。
而当安全系统100欲自存储器120中取出原始数据D1时，读出解密电路130便会在步骤S250及S252自存储器120读出储存数据ED1，并将储存数据ED1还原成原始数据D1。举例来说，读出解密电路130可将储存数据ED1根据随机字符串RNS2解密，并将原始数据D1的排列顺序还原，以取得原始数据D1的内容。也就是说，读出解密电路130会根据写入保护电路110对原始数据D1进行加密的方式来进行解密，以还原出原先的原始数据D1。在本发明的有些实施例中，若安全系统100是单纯通过地址加扰的方式来保护存储器120中所储存的数据，而并未利用对原始数据D1本身进行加密，则方法200也可将步骤S232省略。在此情况下，存储器120在步骤S240中所储存的储存数据ED1实质上便可能会和原始数据D1相同，而读出解密电路130也无需执行步骤S252。
在本发明的有些实施例中，随机字符串RNS1及RNS2可以是不随时间更新变化的固定字符串，以便写入保护电路110及读出解密电路130能够有效保护存储器120中的信息，而不至于在加扰存储器地址后，在存储器120的储存空间中产生冲突。
此外，通过步骤S260至S280，方法200就可以在传输总线150的传输过程中，避免原始数据D1被对手窃取。此外，由于步骤S260会在每一次传输数据时，更新产生不同的动态随机字符串DRNS，因此能够进一步加强对传输数据的保护，避免加密机制或动态随机字符串的内容被对手得知。
综上所述，本发明的实施例所提供的安全系统及操作安全系统的方法可以有效地保护存储器中的信息，并且在通过总线传输数据的过程中，也能够提供动态的加密保护，使得安全系统中的信息难以被对手取得或破解，提升系统中的信息安全。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (21)

1.一种安全系统，其特征在于，包括：
物理不可克隆函数电路，用以提供多个随机字符串；
写入保护电路，用以接收写入地址及原始数据，所述写入保护电路包括：
地址加扰单元，用以根据所述物理不可克隆函数电路所提供的第一随机字符串加扰所述写入地址以产生加扰地址；
存储器，耦接于所述写入保护电路，用以根据所述加扰地址储存对应于所述原始数据的储存数据；
读出解密电路，耦接于所述存储器，用以根据所述写入地址自所述存储器读出所述储存数据以取得所述原始数据；及
动态加密电路，耦接于所述读出解密电路及传输总线，所述动态加密电路用以根据动态随机字符串加密所述原始数据以产生传输数据，并将所述传输数据传送至所述传输总线。
2.如权利要求1所述的安全系统，其特征在于所述写入保护电路还包括数据加密单元，用以至少根据所述物理不可克隆函数电路提供的第二随机字符串对所述原始数据加密以产生对应于所述原始数据的所述储存数据。
3.如权利要求2所述的安全系统，其特征在于所述第一随机字符串及所述第二随机字符串是相同字符串。
4.如权利要求2所述的安全系统，其特征在于所述第一随机字符串及所述第二随机字符串是不随时间更新变化的固定字符串。
5.如权利要求2所述的安全系统，其特征在于所述数据加密单元是更动所述原始数据的排列顺序，及根据所述第二随机字符串更动所述原始数据的内容，以产生所述储存数据。
6.如权利要求5所述的安全系统，其特征在于所述读出解密电路是将所述储存数据根据所述第二随机字符串解密，及将所述排列顺序还原，以取得所述原始数据。
7.如权利要求1所述的安全系统，其特征在于，还包括：
动态解密电路，耦接于所述传输总线，用以接收所述传输数据，并根据所述动态随机字符串将所述传输数据解密还原成所述原始数据；及
应用电路，用以根据所述原始数据执行对应操作。
8.如权利要求7所述的安全系统，其特征在于，还包括：
随机字符串产生器，用以当所述应用电路欲接收所述原始数据时，更新产生所述动态随机字符串，并将更新后的所述动态随机字符串传送至所述动态加密电路及所述动态解密电路。
9.如权利要求1所述的安全系统，其特征在于所述物理不可克隆函数电路包括多个物理不可克隆函数单元，每一物理不可克隆函数单元包括：
第一选择晶体管，具有耦接于位线的第一端，第二端，及耦接于字符线的控制端；
第一开关晶体管，具有耦接于所述第一选择晶体管的所述第二端的第一端，第二端，及耦接于开关控制线的控制端；
第一反熔丝晶体管，具有耦接于所述第一开关晶体管的所述第二端的第一端，第二端，及耦接于第一反熔丝控制线的栅级结构；
第二选择晶体管，具有耦接于所述位线的第一端，第二端，及耦接于所述字符线的控制端；
第二开关晶体管，具有耦接于所述第二选择晶体管的所述第二端的第一端，第二端，及耦接于所述开关控制线的控制端；及
第二反熔丝晶体管，具有耦接于所述第二开关晶体管的所述第二端的第一端，耦接于所述第一反熔丝晶体管的所述第二端的第二端，及耦接于第二反熔丝控制线的栅级结构。
10.如权利要求1所述的安全系统，其特征在于所述物理不可克隆函数电路包括多个物理不可克隆函数单元，每一物理不可克隆函数单元包括：
第一选择晶体管，具有耦接于位线的第一端，第二端，及耦接于字符线的控制端；
第一反熔丝晶体管，具有耦接于所述第一选择晶体管的所述第二端的第一端，第二端，及耦接于第一反熔丝控制线的栅级结构；
第二选择晶体管，具有耦接于所述位线的第一端，第二端，及耦接于所述字符线的控制端；及
第二反熔丝晶体管，具有耦接于所述第二选择晶体管的所述第二端的第一端，耦接于所述第一反熔丝晶体管的所述第二端的第二端，及耦接于一第二反熔丝控制线的栅级结构。
11.如权利要求1所述的安全系统，其特征在于所述物理不可克隆函数电路包括多个物理不可克隆函数单元，每一物理不可克隆函数单元包括：
第一反熔丝晶体管，具有耦接于位线的第一端，第二端，及耦接于第一反熔丝控制线的栅级结构；及
第二反熔丝晶体管，具有耦接于所述位线的第一端，耦接于所述第一反熔丝晶体管的所述第二端的第二端，及耦接于第二反熔丝控制线的栅级结构。
12.如权利要求1所述的安全系统，其特征在于所述地址加扰单元是将所述第一随机字符串与所述写入地址进行互斥或运算以产生所述加扰地址。
13.一种安全系统的操作方法，其特征在于，所述安全系统包括写入保护电路、存储器、物理不可克隆函数电路、动态加密电路及读出解密电路，所述方法包括：
所述物理不可克隆函数电路提供多个随机字符串以产生第一随机字符串；
所述写入保护电路接收写入地址及原始数据；
所述写入保护电路根据所述第一随机字符串加扰所述写入地址以产生加扰地址；
所述存储器根据所述加扰地址储存对应于所述原始数据的储存数据；
所述读出解密电路根据所述写入地址自所述存储器读出所述储存数据以取得所述原始数据；
所述动态加密电路根据动态随机字符串加密所述原始数据以产生传输数据；及
所述动态加密电路将所述传输数据传送至传输总线。
14.如权利要求13所述的方法，其特征在于，还包括所述写入保护电路至少根据所述物理不可克隆函数电路所产生的第二随机字符串对所述原始数据加密以产生所述储存数据。
15.如权利要求14所述的方法，其特征在于所述写入保护电路至少根据所述物理不可克隆函数电路所产生的所述第二随机字符串对所述原始数据加密以产生所述储存数据报括：
所述写入保护电路更动所述原始数据的排列顺序；及
所述写入保护电路根据所述第二随机字符串更动所述原始数据的内容以产生所述储存数据。
16.如权利要求15所述的方法，其特征在于所述读出解密电路根据所述写入地址自所述存储器读出所述储存数据以取得所述原始数据报括：
所述读出解密电路将所述储存数据根据所述第二随机字符串解密；及
所述读出解密电路将所述排列顺序还原。
17.如权利要求14所述的方法，其特征在于所述第一随机字符串及所述第二随机字符串是相同的固定字符串。
18.如权利要求14所述的方法，其特征在于所述第一随机字符串及所述第二随机字符串是不随时间更新变化的固定字符串。
19.如权利要求13所述的方法，其特征在于所述写入保护电路根据所述第一随机字符串加扰所述写入地址以产生所述加扰地址是所述写入保护电路将所述第一随机字符串与所述写入地址进行互斥或运算以产生所述加扰地址。
20.如权利要求13所述的方法，其特征在于所述安全系统还包括动态解密电路及应用电路，及所述方法还包括：
所述动态解密电路根据所述动态随机字符串将所述传输数据解密还原成所述原始数据；及
所述应用电路根据所述原始数据执行对应操作。
21.如权利要求20所述的方法，其特征在于所述安全系统还包括随机字符串产生器，及所述方法还包括：
当所述应用电路欲接收所述原始数据时，所述随机字符串产生器更新产生所述动态随机字符串以传送至所述动态加密电路及所述动态解密电路。
CN201811041352.6A 2017-09-12 2018-09-07 安全系统及安全系统的操作方法 Active CN109558339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762557170P 2017-09-12 2017-09-12
US62/557,170 2017-09-12

Publications (2)

Publication Number Publication Date
CN109558339A CN109558339A (zh) 2019-04-02
CN109558339B true CN109558339B (zh) 2023-06-09

Family

ID=63244513

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201810945512.3A Active CN109495243B (zh) 2017-09-12 2018-08-20 使用随机数位的安全系统及安全系统的操作方法
CN201810971534.7A Active CN109493898B (zh) 2017-09-12 2018-08-24 物理不可克隆函数单元
CN201810971268.8A Active CN109493902B (zh) 2017-09-12 2018-08-24 随机码产生器及其相关控制方法
CN201811041352.6A Active CN109558339B (zh) 2017-09-12 2018-09-07 安全系统及安全系统的操作方法
CN201811050013.4A Active CN109493908B (zh) 2017-09-12 2018-09-10 非易失性存储器胞的编程方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201810945512.3A Active CN109495243B (zh) 2017-09-12 2018-08-20 使用随机数位的安全系统及安全系统的操作方法
CN201810971534.7A Active CN109493898B (zh) 2017-09-12 2018-08-24 物理不可克隆函数单元
CN201810971268.8A Active CN109493902B (zh) 2017-09-12 2018-08-24 随机码产生器及其相关控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811050013.4A Active CN109493908B (zh) 2017-09-12 2018-09-10 非易失性存储器胞的编程方法

Country Status (5)

Country Link
US (4) US10649735B2 (zh)
EP (3) EP3454318B1 (zh)
JP (3) JP6538908B2 (zh)
CN (5) CN109495243B (zh)
TW (5) TWI697809B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
EP3680800B1 (en) * 2018-08-10 2021-10-27 Shenzhen Weitongbo Technology Co., Ltd. Physical unclonable function (puf) device
US11263331B2 (en) * 2018-09-27 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device for checking randomness of identification key device, random key checker circuit, and method of checking randomness of electronic device
EP3640945B1 (en) * 2018-10-15 2021-03-17 Nxp B.V. Non-volatile memory with physical unclonable function
CN111723408B (zh) * 2019-03-21 2023-06-02 中芯国际集成电路制造(上海)有限公司 用于生成puf特征码的装置
US11121884B2 (en) * 2019-06-10 2021-09-14 PUFsecurity Corporation Electronic system capable of self-certification
CN110309574B (zh) * 2019-06-25 2023-01-06 北京智涵芯宇科技有限公司 可感知芯片电路物理完整性的puf电路及芯片
EP3770751B1 (en) * 2019-07-25 2023-10-18 PUFsecurity Corporation High speed encryption key generating engine
US20210051010A1 (en) * 2019-08-16 2021-02-18 PUFsecurity Corporation Memory Device Providing Data Security
CN110491434B (zh) * 2019-08-23 2021-04-02 上海华虹宏力半导体制造有限公司 一种闪存存储器装置及其编程方法
US11456867B2 (en) * 2019-10-25 2022-09-27 International Business Machines Corporation Trust-anchoring of cryptographic objects
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
CN113496988B (zh) * 2020-04-08 2023-12-12 长鑫存储技术有限公司 反熔丝单元及反熔丝阵列
US11233663B1 (en) * 2020-07-22 2022-01-25 Nxp Usa, Inc. Physically unclonable function having source bias transistors
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
CN113009817B (zh) * 2021-02-08 2022-07-05 浙江大学 一种基于控制器输出状态安全熵的工控系统入侵检测方法
US20230139712A1 (en) * 2021-11-04 2023-05-04 National Yang Ming Chiao Tung University Circuit apparatus and methods for puf source and generating random digital sequence
CN116092623B (zh) * 2023-04-12 2023-07-28 四川执象网络有限公司 一种基于基层医学质控的健康数据管理方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541996A (en) * 1994-12-12 1996-07-30 Itt Corporation Apparatus and method for a pseudo-random number generator for high precision numbers
US6292394B1 (en) 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
US7149114B2 (en) * 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US6970394B2 (en) * 2004-04-22 2005-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Programming method for electrical fuse cell and circuit thereof
US7133316B2 (en) * 2004-06-02 2006-11-07 Macronix International Co., Ltd. Program/erase method for P-channel charge trapping memory device
US7253496B2 (en) * 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
US20070061595A1 (en) * 2005-09-14 2007-03-15 Huang-Chung Chen Apparatus and method for protecting data
KR100763353B1 (ko) 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
JP2008047702A (ja) * 2006-08-16 2008-02-28 Nec Electronics Corp 半導体記憶装置
CA2645788C (en) * 2006-12-22 2010-01-26 Sidense Corp. A program lock circuit for a mask programmable anti-fuse memory array
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
US8304835B2 (en) * 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
WO2011086688A1 (ja) * 2010-01-15 2011-07-21 三菱電機株式会社 ビット列生成装置及びビット列生成方法
KR101614950B1 (ko) * 2010-04-12 2016-04-25 삼성전자주식회사 저장 장치에 물리적 식별자를 생성하는 방법 및 기계로 읽을 수 있는 저장 매체
US20120314474A1 (en) * 2011-06-09 2012-12-13 Hsin-Ming Chen Non-volatile memory cell structure and method for programming and reading the same
CN102393890B (zh) * 2011-10-09 2014-07-16 广州大学 一种抗物理入侵和旁路攻击的密码芯片系统及其实现方法
JP5831203B2 (ja) * 2011-12-20 2015-12-09 富士通株式会社 個体別情報生成装置、暗号化装置、認証システム、及び個体別情報生成方法
CN107612685A (zh) * 2011-12-29 2018-01-19 英特尔公司 使用在物理上不可克隆的函数的安全密钥存储
DE102012102254B4 (de) * 2012-03-16 2020-09-24 Infineon Technologies Ag Vorrichtung und Verfahren zur Rekonstruktion einer Bitfolge unter Vorkorrektur
US9304944B2 (en) * 2012-03-29 2016-04-05 Broadcom Corporation Secure memory access controller
US9275753B2 (en) * 2012-05-18 2016-03-01 Sidense Corp. Circuit and method for reducing write disturb in a non-volatile memory device
US8928347B2 (en) * 2012-09-28 2015-01-06 Intel Corporation Integrated circuits having accessible and inaccessible physically unclonable functions
KR102201062B1 (ko) * 2012-10-04 2021-01-11 인트린직 아이디 비브이 물리적 복제방지 기능으로서 이용되는 메모리로부터 암호 키를 생성하기 위한 시스템
CN103020549B (zh) * 2012-11-26 2016-05-11 北京华大信安科技有限公司 存储器的保护装置以及存储装置
US8938792B2 (en) 2012-12-28 2015-01-20 Intel Corporation Device authentication using a physically unclonable functions based key generation system
US9390291B2 (en) * 2012-12-29 2016-07-12 Intel Corporation Secure key derivation and cryptography logic for integrated circuits
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
KR102178386B1 (ko) 2013-07-26 2020-11-12 주식회사 아이씨티케이 홀딩스 랜덤성 테스트 장치 및 방법
US9992031B2 (en) * 2013-09-27 2018-06-05 Intel Corporation Dark bits to reduce physically unclonable function error rates
JP6354172B2 (ja) * 2014-01-20 2018-07-11 富士通株式会社 半導体集積回路及び認証システム
WO2015148659A1 (en) * 2014-03-25 2015-10-01 Mai Kenneth Wei-An Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs
US10216484B2 (en) * 2014-06-10 2019-02-26 Texas Instruments Incorporated Random number generation with ferroelectric random access memory
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
US10129036B2 (en) * 2014-09-18 2018-11-13 Intel Corporation Post-processing mechanism for physically unclonable functions
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US10805093B2 (en) 2014-10-13 2020-10-13 Intrinsic-Id B.V. Cryptographic device comprising a physical unclonable function
US10353638B2 (en) * 2014-11-18 2019-07-16 Microsemi SoC Corporation Security method and apparatus to prevent replay of external memory data to integrated circuits having only one-time programmable non-volatile memory
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
CN107251475B (zh) 2014-12-24 2020-07-28 本质Id有限责任公司 来自物理不可克隆功能的加密密钥产品
US11115022B2 (en) * 2015-05-07 2021-09-07 Northwestern University System and method for integrated circuit usage tracking circuit with fast tracking time for hardware security and re-configurability
CN104836669B (zh) * 2015-05-08 2018-04-06 东南大学 一种基于sram puf的安全认证方法及一种终端、认证系统
JP6617924B2 (ja) * 2015-06-18 2019-12-11 パナソニックＩｐマネジメント株式会社 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
EP3113409A1 (en) * 2015-07-01 2017-01-04 Secure-IC SAS Embedded test circuit for physically unclonable function
WO2017021254A1 (en) * 2015-08-06 2017-02-09 Intrinsic Id B.V Cryptographic device having physical unclonable function
WO2017025597A1 (en) 2015-08-11 2017-02-16 Koninklijke Philips N.V. Key sharing device and method
US9971566B2 (en) * 2015-08-13 2018-05-15 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Random number generating systems and related methods
CN105007285B (zh) * 2015-08-19 2018-07-24 南京万道电子技术有限公司 一种基于物理不可克隆函数的密钥保护方法和安全芯片
US10142103B2 (en) * 2015-12-07 2018-11-27 The Boeing Company Hardware assisted fast pseudorandom number generation
US10032521B2 (en) * 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN105743645B (zh) * 2016-01-25 2019-06-18 清华大学 基于puf的流秘钥生成装置、方法及数据加密、解密方法
CN106020771B (zh) 2016-05-31 2018-07-20 东南大学 一种基于puf的伪随机序列发生器
US10438025B2 (en) * 2016-10-04 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self-destruct SRAM-based authentication circuit
US10122538B2 (en) * 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
US9779832B1 (en) 2016-12-07 2017-10-03 Sandisk Technologies Llc Pulsed control line biasing in memory
JP2018113415A (ja) * 2017-01-13 2018-07-19 ルネサスエレクトロニクス株式会社 半導体装置
US11522724B2 (en) * 2017-12-11 2022-12-06 International Business Machines Corporation SRAM as random number generator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
多频率段物理不可克隆函数;项群良等;电子与信息学报;2007-2012 *

Also Published As

Publication number Publication date
JP2019054509A (ja) 2019-04-04
CN109495243B (zh) 2022-03-08
TW201913674A (zh) 2019-04-01
JP2019054233A (ja) 2019-04-04
EP3454320A1 (en) 2019-03-13
TWI677152B (zh) 2019-11-11
US10177924B1 (en) 2019-01-08
JP6609354B2 (ja) 2019-11-20
CN109493902B (zh) 2020-07-28
JP2019054504A (ja) 2019-04-04
US20190080778A1 (en) 2019-03-14
TW201914141A (zh) 2019-04-01
CN109558339A (zh) 2019-04-02
CN109493902A (zh) 2019-03-19
TW201913443A (zh) 2019-04-01
US10691414B2 (en) 2020-06-23
US20190081804A1 (en) 2019-03-14
CN109493908A (zh) 2019-03-19
EP3454319A3 (en) 2019-10-23
TWI697809B (zh) 2020-07-01
EP3454320B1 (en) 2021-03-17
TW201913446A (zh) 2019-04-01
US10649735B2 (en) 2020-05-12
TW201913442A (zh) 2019-04-01
TWI693530B (zh) 2020-05-11
CN109495243A (zh) 2019-03-19
CN109493908B (zh) 2021-03-05
US20190079732A1 (en) 2019-03-14
EP3454318B1 (en) 2022-05-11
EP3454319B1 (en) 2022-11-23
CN109493898A (zh) 2019-03-19
EP3454318A1 (en) 2019-03-13
EP3454318A3 (en) 2019-10-23
US10664239B2 (en) 2020-05-26
EP3454320A3 (en) 2019-10-23
TWI673714B (zh) 2019-10-01
CN109493898B (zh) 2020-11-24
EP3454319A1 (en) 2019-03-13
JP6593501B2 (ja) 2019-10-23
JP6538908B2 (ja) 2019-07-03
TWI684893B (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN109558339B (zh) 安全系统及安全系统的操作方法
US10915464B2 (en) Security system using random number bit string
JP6621894B2 (ja) 偽造防止通信システム
US9483664B2 (en) Address dependent data encryption
US20080107275A1 (en) Method and system for encryption of information stored in an external nonvolatile memory
CN104025500A (zh) 使用在物理上不可克隆的函数的安全密钥存储
US7752407B1 (en) Security RAM block
US7877615B2 (en) Semiconductor devices and scrambled data transmission methods thereof
TW201918923A (zh) 安全邏輯系統及操作安全邏輯系統的方法
EP3096259B1 (en) Security ram block with multiple partitions
US11372558B2 (en) Method for accessing one-time-programmable memory and associated circuitry
US11050575B2 (en) Entanglement and recall system using physically unclonable function technology
JP7170999B2 (ja) 機密データを保護することが可能な電子機器
US9069988B2 (en) Detecting key corruption
JP2010092117A (ja) データ処理装置及びデータ処理方法
CN116226831A (zh) 用来进行存储装置的权限管理的电子装置以及方法
JP2009044630A (ja) 暗号処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant