JP2019054233A - 単一のアンチヒューズトランジスタを有するｐｕｆユニット - Google Patents

単一のアンチヒューズトランジスタを有するｐｕｆユニット Download PDF

Info

Publication number
JP2019054233A
JP2019054233A JP2018139164A JP2018139164A JP2019054233A JP 2019054233 A JP2019054233 A JP 2019054233A JP 2018139164 A JP2018139164 A JP 2018139164A JP 2018139164 A JP2018139164 A JP 2018139164A JP 2019054233 A JP2019054233 A JP 2019054233A
Authority
JP
Japan
Prior art keywords
terminal
voltage
transistor
operating voltage
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018139164A
Other languages
English (en)
Other versions
JP6609354B2 (ja
Inventor
陳　信銘
Shinmei Chin
信銘 陳
孟益 ▲呉▼
孟益 ▲呉▼
Meng Yi Wu
柏豪 ▲黄▼
柏豪 ▲黄▼
Po-Hao Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2019054233A publication Critical patent/JP2019054233A/ja
Application granted granted Critical
Publication of JP6609354B2 publication Critical patent/JP6609354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Fuses (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

【課題】より安全性の高いＰＵＦユニットを提供する。【解決手段】ＰＵＦユニット１００は、アンチヒューズトランジスタ１１０と、制御回路１２０と、を含む。アンチヒューズトランジスタは、第１の端子と、第２の端子と、ゲート端子と、を有する。制御回路は、アンチヒューズトランジスタに結合される。登録動作中、制御回路は、アンチヒューズトランジスタのゲート端子に登録電圧を印加し、アンチヒューズトランジスタの第１の端子及び第２の端子に基準電圧を印加する。登録電圧は、基準電圧よりも高く、第１の端子又は第２の端子へのゲート端子上にラプチャ経路を生成するのに十分高い。【選択図】図１

Description

本発明は、ＰＵＦユニットに関し、より詳細には、単一のアンチヒューズトランジスタを有するＰＵＦユニットに関する。
電子デバイスの安全性を高めるために、集積回路のＰＵＦ（physically unclonable function：物理的複製困難ファンクション）は、その固有の特性により、物理的攻撃からシステムを保護し、リバースエンジニアリング又はシステムハッキングに対する障壁を高めるための解決策となり得る。ＰＵＦは、製造プロセスにおいて生成された制御不能なランダムの物理的特性によるビットストリングパターンを確立することができる。プロセス変動は、プロセス制御、材料内容、及び／又は環境ドリフトにおける非常に小さい不可避の変動に由来することができる。これら不可避かつ予測不可能な変動が、ユニークなビット列を生成するためにＰＵＦによって増幅される。
従来技術では、ＰＵＦユニットは、通常、相補ビットを特徴付ける２つの素子で形成され、プロセス変動がより容易に拡大するようにしている。しかし、セキュリティ脆弱性の影響を受けやすい特定のＰＵＦ技術をクラックし、秘密情報を取得する可能な方法がいくつか存在する。例えば、パッシブ電圧コントラスト検査を適用することができる。すなわち、敵対者は、透過型電子顕微鏡（ＴＥＭ）及び走査型電子顕微鏡（ＳＥＭ）設備を利用して、ＰＵＦユニットの２つの素子に電子ビームを印加することができる。より具体的には、素子がフローティングゲート技術を使用して情報を記憶する場合、フローティングゲートを走査するために電子ビームを適用することができ、電子検出器はフローティングゲートから発生する二次電子を吸収することができる。フローティングゲートから反射した二次電子を吸収した後、フローティングゲートが負にチャージされる場合、明るい画像が得られ、フローティングゲートがチャージされていない場合、暗い画像が得られる。したがって、電子検出器によって捕捉された画像を比較することによって、秘密ビット情報を得ることができる。したがって、たとえＰＵＦが予測不可能なビット列を生成することができても、情報の安全性に対する脅威は依然として存在する。
本発明の一実施形態は、ＰＵＦ（physically unclonable function:物理的複製困難ファンクション）ユニットを開示する。ＰＵＦユニットは、アンチヒューズトランジスタと、制御回路と、を含む。
アンチヒューズトランジスタは、第１の端子と、第２の端子と、ゲート端子と、を有する。制御回路は、アンチヒューズトランジスタに結合される。登録動作中、制御回路は、アンチヒューズトランジスタのゲート端子に登録電圧を印加し、アンチヒューズトランジスタの第１の端子及び第２の端子に基準電圧を印加する。登録電圧は基準電圧よりも高く、第１の端子又は第２の端子へのゲート端子上にラプチャ経路（rapture path）を生成するのに十分高い。
本発明の別の実施形態は、ＰＵＦユニットを動作させる方法を開示する。ＰＵＦユニットは、アンチヒューズトランジスタと、アンチヒューズトランジスタに結合された制御回路とを含む。
本方法は、制御回路が、登録動作中、アンチヒューズトランジスタのゲート端子に登録電圧を印加し、アンチヒューズトランジスタの第１の端子及び第２の端子に基準電圧を印加することを含む。登録電圧は基準電圧より高く、登録電圧は、第１の端子又は第２の端子へのゲート端子上にラプチャ経路を生成するのに十分高い。
本発明のこれら及び他の目的は、様々な図面及び図表に示す好ましい実施形態についての以下の発明を実施するための形態を読めば、当業者には間違いなく明らかになるであろう。
本発明の一実施形態によるＰＵＦユニットを示す。 登録動作中、図１におけるＰＵＦユニットによって受ける電圧を示す。 ランダムコードアクセス動作中、図１におけるＰＵＦユニットによって受ける電圧を示す。 本発明の別の実施形態によるＰＵＦユニットを示す。 図１におけるＰＵＦユニットを動作させるための方法のフローチャートを示す。
図１は、本発明の一実施形態によるＰＵＦ（physically unclonable function:物理的複製困難ファンクション）ユニット１００を示す。ＰＵＦユニットは、アンチヒューズトランジスタ１１０と、制御回路１２０と、差動検知回路１３０とを含む。
アンチヒューズトランジスタ１１０は、第１の端子と、第２の端子と、ゲート端子と、を有する。第１の端子及び第２の端子は、アンチヒューズトランジスタ１１０のソース及びドレインとすることができる。制御回路１２０は、アンチヒューズトランジスタ１１０に結合される。ＰＵＦユニット１００、は、セキュリティ目的のためにシステムによって要求されるエントロピービット又はランダムコードを生成するために使用することができる。エントロピービット又はランダムコードを生成するために、ＰＵＴユニットは登録動作（enroll operation）を実行し得る。
図２は、登録動作中、ＰＵＦユニット１００によって受ける電圧を示す。登録動作中、制御回路１２０は、アンチヒューズトランジスタ１１０のゲート端子に登録電圧ＶＰを印加し、アンチヒューズトランジスタ１１０の第１の端子及び第２の端子に基準電圧Ｖ０を印加することができる。登録電圧ＶＰは基準電圧Ｖ０よりも高く、第１の端子又は第２の端子へのゲート端子上にラプチャ経路を生成するのに十分高い。例えば、いくつかの実施形態では、登録電圧ＶＰは６Ｖとすることができ、基準電圧Ｖ０はシステム接地電圧又は０Ｖとすることができる。
アンチヒューズトランジスタ１１０に印加される大きな電圧ギャップにより、ゲート酸化物品質、局所的な欠陥、ゲート酸化物の薄膜化等の製造ばらつきにより引き起こされる、アンチヒューズトランジスタ１１０のゲート酸化物の局所的及び固有の特性に依存して、酸化物の特定の部分に低い抵抗を有するラプチャ経路を生成することができる。一般に、放電電流は最も抵抗の小さい経路を流れるため、ラプチャ経路は、アンチヒューズトランジスタ１１０のゲート端子と第１の端子の間、又はアンチヒューズトランジスタ１１０のゲート端子と第２の端子の間の酸化物上にもっとも生成されやすい。
ラプチャ経路がアンチヒューズトランジスタ１１０のゲート端子と第１の端子の間の酸化物上に生成される場合、電流は主として、その低い抵抗という固有性により、アンチヒューズトランジスタ１１０のゲート端子と第２の端子の間の酸化物によって耐えるストレスを軽減する。すなわち、一旦ラプチャ経路が生成されると、低い抵抗経路は、酸化物が再びラプチャされるのを防止し、通常、登録処理中に生成されたラプチャ経路は１つだけ存在する。
図１では、制御回路１２０は、電圧源１２１と、Ｐ型ゲート制御トランジスタ１２２と、Ｎ型ゲート制御トランジスタ１２３と、第１の登録トランジスタ１２４と、第２の登録トランジスタ１２５とを含む。Ｐ型ゲート制御トランジスタ１２２は、電圧源１２１に結合された第１の端子と、アンチヒューズトランジスタ１１０のゲート端子に結合された第２の端子と、選択ゲート線ＳＧに結合された制御端子と、を有する。Ｎ型ゲート制御トランジスタ１２３は、電圧源１２１に結合された第１の端子と、アンチヒューズトランジスタ１１０のゲート端子に結合された第２の端子と、選択ゲート線ＳＧに結合された制御端子と、有する。第１の登録トランジスタ１２４は、アンチヒューズトランジスタ１１０の第１の端子に結合された第１の端子と、登録ビット線ＢＬＰに結合された第２の端子と、登録ワード線ＷＬＰに結合された制御端子と、を有する。第２の登録トランジスタ１２５は、アンチヒューズトランジスタ１１０の第２の端子に結合された第１の端子と、登録ビット線ＢＬＰに結合された第２の端子と、登録ワード線ＷＬＰに結合された制御端子と、を有する。
図２において、選択ゲート線ＳＧは、高動作電圧ＶＨよりも低い低動作電圧ＶＬにあり、登録ビット線ＢＬＰは基準電圧Ｖ０にあり、登録ワード線ＷＬＰは高動作電圧ＶＨにある。また、電圧源１２１は、登録動作中、登録電圧ＶＰを供給する。いくつかの実施形態では、低動作電圧ＶＬは、基準電圧Ｖ０と同じにすることができ、高動作電圧ＶＨは、基準電圧Ｖ０より高いが、登録電圧ＶＰよりも低くすることができる。また、高動作電圧ＶＨは、第１の登録トランジスタ１２４及び第２の登録トランジスタ１２５をオンにするのに十分高い。
この場合、Ｐ型ゲート制御トランジスタ１２２はオンになり、アンチヒューズトランジスタ１１０のゲート端子はＰ型ゲート制御トランジスタ１２２を介して登録電圧ＶＰを受ける。さらに、第１の登録トランジスタ１２４及び第２の登録トランジスタ１２５がオンになり、アンチヒューズトランジスタ１１０の第１の端子及び第２の端子が、登録ビット線ＢＬＰから基準電圧Ｖ０を受ける。結果として、アンチヒューズトランジスタ１１０に印加される大きな電圧により、アンチヒューズトランジスタ１１０の第１の端子とゲート端子の間、又はアンチヒューズトランジスタ１１０の第２の端子とゲート端子との間のいずれかで、酸化物上にラプチャ経路を生成する。すなわち、各ＰＵＦユニット１００は、登録動作中、固有のラプチャ経路を生成することができる。
図１では、差動検知回路１３０は、第１のインバータ１３２と、第２のインバータ１３４と、を含む。第１のインバータ１３２は、第１の読み出しビット線ＢＬＲを介してアンチヒューズトランジスタ１１０の第１の端子に結合された入力端子と、第２の読み出しビット線ＢＬＲ´を介してアンチヒューズトランジスタ１１０の第２の端子に結合された出力端子と、を有する。第２のインバータ１３４は、第１のインバータ１３２の出力端子に結合された入力端子と、第１のインバータ１３２の入力端子に結合された出力端子と、を有する。すなわち、差動検知回路１３０は、自己帰還ラッチとみることができる。
図３は、読み出し動作中、ＰＵＦユニット１００によって受ける電圧を示す。図３では、読み出し動作中、選択ゲート線ＳＧを低動作電圧ＶＬから高動作電圧ＶＨに変更し、登録ビット線ＢＬＰが基準電圧Ｖ０にあり、登録ワード線ＷＬＰを高動作電圧ＶＨから低動作電圧ＶＬに変更する。また、電圧源１２１は、読み出し動作中、読み出し電圧ＶＲを供給する。
いくつかの実施形態では、読み出し電圧ＶＲは登録電圧ＶＰよりも低く、アンチヒューズトランジスタ１１０の酸化物を破壊するのに十分高いわけではない。例えば、登録電圧ＶＰは６Ｖとすることができ、読み出し電圧ＶＲは２Ｖとしてよい。また、読み出し電圧ＶＲを高動作電圧ＶＨよりも高くすることができる。したがって、Ｐ型ゲート制御トランジスタ１２２はオンになり、アンチヒューズトランジスタ１１０のゲート端子は、Ｐ型ゲート制御トランジスタ１２２を介して読み出し電圧ＶＲを受ける。さらに、第１の登録トランジスタ１２４及び第２の登録トランジスタ１２５は、読み出し動作中に最初にオンになり、アンチヒューズトランジスタ１１０の第１の端子及び第２の端子はまず基準電圧Ｖ０を受ける。この場合に、ラプチャ経路が、アンチヒューズトランジスタ１１０の第１の端子とゲート端子の間の酸化物上に生成されている場合、電流の大部分は、ラプチャ経路を通って、アンチヒューズトランジスタ１１０の第１の端子に流れる。
その後、登録ワード線ＷＬＰを高動作電圧ＶＨから低動作電圧ＶＬに変更し、第１の登録トランジスタ１２４及び第２の登録トランジスタ１２５はオフになる。したがって、アンチヒューズトランジスタ１１０の第１の端子を流れる電流は、第１の読み出しビット線ＢＬＲをチャージし始め、第１の読み出しビット線ＢＬＲ及び第２の読み出しビット線ＢＬＲ´に異なる電圧を引き起こす。結果として、差動検知回路１３０がトリガされ、チャージ電流により引き起こされた小さな電圧差が拡大され、アンチヒューズトランジスタ１１０に記憶されたビット情報を迅速かつ安定して読み出すことができる。
さらに、差動検知回路１３０は小さな電圧差を検知して拡大するのに使用されるため、ビット線をチャージし続けることは不必要であり、差動検知回路１３０の動作を妨害することさえある。したがって、登録ワード線ＷＬＰを高動作電圧ＶＨから低動作電圧ＶＬに変更した後、アンチヒューズトランジスタ１１０から発生する電流により引き起こされたビット線ＢＬＲとビット線ＢＬＲ´間の電圧差が安定する。この場合、選択ゲート線ＳＧを低動作電圧ＶＬから高動作電圧ＶＨに変更し、電圧源１２１を読み出し電圧ＶＲの供給から基準電圧Ｖ０の供給に変更することができる。すなわち、Ｐ型ゲート制御トランジスタ１２２はオフになり、したがって、Ｎ型ゲート制御トランジスタ１２３はオンになる。したがって、アンチヒューズトランジスタ１１０は電流の生成を停止し、差動検知回路１３０は電圧差を拡大してラッチすることによってエントロピービットを出力する。
ＰＵＦユニット１００に記憶されたエントロピービットは、単一のアンチヒューズトランジスタ１１０の酸化物の状態によって表されるため、従来技術で使用される、ＴＥＭ又はＳＥＭ検査による電圧コントラスト、ナノプローブによるゲート走査等のハッキングアプローチはもはや有効ではない。例えば、ナノプローブでアンチヒューズトランジスタ１１０の端子に検出電圧を印加すると、ラプチャ経路を通って一方の端子に流れる電流は、チャネルのオンにより他方の端子にも現れる。すなわち、酸化ラプチャ経路が、アンチヒューズトランジスタ１１０の第１の端子とゲート端子の間なのか、又はアンチヒューズトランジスタ１１０の第２の端子とゲート端子の間なのかを区別することが非常に困難である。さらに、検出又は検査中に発生したエラーにより、電圧コントラスト検査でＰＵＦユニット１００に記憶された秘密ビット情報を取得することはさらに困難になる。また、ゲート走査では、ラプチャ経路の位置を特定することができないため、ＰＵＦユニット１００に記憶されたビットを取得することができない。すなわち、ＰＵＦユニット１００は、より一層安全な方法でシステムにより必要とされるエントロピービットを生成することができる。
図４は、本発明の別の実施形態によるＰＵＦユニット２００を示す。ＰＵＦユニット１００及び２００は同様の構造を有し、同様の原理で動作することができる。しかし、ＰＵＦユニット２００の制御回路２２０は、第１の読み出しトランジスタ２２６と、第２の読み出しトランジスタ２２７と、をさらに含む。
第１の読み出しトランジスタ２２６は、第１の読み出しビット線ＢＬＲに結合された第１の端子と、アンチヒューズトランジスタ２１０の第１の端子に結合された第２の端子と、読み出しワード線ＷＬＲに結合された制御端子と、を有する。第２の読み出しトランジスタ２２７は、第２の読み出しビット線ＢＬＲ´に結合された第１の端子と、アンチヒューズトランジスタ２１０の第２の端子に結合された第２の端子と、読み出しワード線ＷＬＲに結合された制御端子と、を有する。この場合、差動検知回路２３０の第１のインバータ２３２及び第２のインバータ２３４は、第１の読み出しビット線ＢＬＲ及び第１の読み出しトランジスタ２２６を介してアンチヒューズトランジスタ２１０の第１の端子に結合される。また、第１のインバータ２３２及び第２のインバータ２３４は、第２の読み出しビット線ＢＬＲ´及び第２の読み出しトランジスタ２２７を介してアンチヒューズトランジスタ２１０の第２の端子に結合される。
第１の読み出しトランジスタ２２６及び第２の読み出しトランジスタ２２７は、登録動作中に差動検知回路２３０が損傷するのを防ぐのに使用することができる。例えば、図２に示す電圧を、低動作電圧ＶＬでの読み出しワード線ＷＬＲを用いた登録動作のためにＰＵＦユニット２００に印加することができる。この場合、第１の読み出しトランジスタ２２６及び第２の読み出しトランジスタ２２７はオフになる。したがって、差動検知回路２３０は、登録動作中に生成される電流によって妨害されない。
また、高動作電圧ＶＨから低動作電圧ＶＬに変更した読み出しワード線ＷＬＲを用いた読み出し動作のために図３に示す電圧をＰＵＦユニット２００に印加することができる。すなわち、読み出し動作中、登録ワード線ＷＬＰを高動作電圧ＶＨから低動作電圧ＶＬに変更した後、アンチヒューズトランジスタ１１０から発生した電流により引き起こされるビット線ＢＬＲとビット線ＢＬＲ´と間の電圧差が安定する。したがって、読み出しワード線ＷＬＲを高動作電圧ＶＨから低動作電圧ＶＬに変更すると、第１の読み出しトランジスタ２２６及び第２の読み出しトランジスタ２２７をオフにすることができる。結果として、ビット線ＢＬＲ及びビット線ＢＬＲ´のチャージが停止し、差動検知回路２３０は、ビット線ＢＬＲ及びＢＬＲ´の電圧をそれに応じてラッチすることによって電圧差を拡大し、エントロピービットを出力する。
図５は、ＰＵＦユニット１００を動作させるための方法３００のフローチャートを示す。方法３００は、ステップＳ３１０〜ステップＳ３４０を含むが、図５に示す順序に限定されない。
Ｓ３１０：登録動作中、制御回路１２０は、アンチヒューズトランジスタ１１０のゲート端子に登録電圧ＶＰを印加する。
Ｓ３２０：登録動作中、制御回路１２０は、アンチヒューズトランジスタ１１０の第１の端子及び第２の端子に基準電圧Ｖ０を印加する。
Ｓ３３０：読み出し動作中、制御回路１２０は、アンチヒューズトランジスタ１１０のゲート端子に読み出し電圧ＶＲを印加する。
Ｓ３４０：読み出し動作中、制御回路１２０は、アンチヒューズトランジスタ１１０の第１の端子及び第２の端子に基準電圧Ｖ０を印加する。
登録電圧ＶＰと基準電圧Ｖ０との間の電圧差が非常に大きいため、アンチヒューズトランジスタ１１０の第１の端子又は第２の端子へのゲート端子上にラプチャ経路が形成され、ステップＳ３１０及びＳ３２０において、アンチヒューズトランジスタ１１０を登録することができる。
その後、読み出し動作中、ステップＳ３３０、Ｓ３４０では、登録電圧ＶＰよりも低い読み出し電圧ＶＲがアンチヒューズトランジスタ１１０のゲート端子に印加され、エントロピービットは、アンチヒューズトランジスタ１１０の第１の端子及び第２の端子から発生する電流に従って読み出すことができる。
方法３００によれば、ＰＵＦユニット１００は、単一のアンチヒューズトランジスタ１１０でエントロピービットを生成するように登録され得る。アンチヒューズトランジスタ１１０に記憶されたエントロピービットは、差動検知回路１３０によって読み出すことができる。追加的に、いくつかの実施形態では、制御回路１２０は、異なる構造又は異なる素子で実装することができる。例えば、図４に示す制御回路２２０は、アンチヒューズトランジスタ２１０を制御するために使用することもでき、方法３００をＰＵＦユニット２００に印加することもできる。
要約すると、本発明の実施形態によって提供されるＰＵＦユニット及びＰＵＦユニットを動作させるための方法は、単一のアンチヒューズトランジスタでエントロピービットを生成することができる。ＰＵＦユニットに記憶されたエントロピービットは、アンチヒューズトランジスタの酸化物の状態によって表されるため、従来技術で使用されている電圧コントラスト検査及びゲート走査のようなハッキングアプローチに対してより安全な方法でエントロピービットを守ることができる。
当業者であれば、装置及び方法への多様な変更及び変形は発明の教示を保持しながら行ってよいことに容易に気づくだろう。したがって、上記の開示は、添付の特許請求の範囲の境界によってのみ制限されるものとして解釈されるべきである。

Claims (15)

  1. ＰＵＦユニットであって、
    第１の端子と、第２の端子と、ゲート端子とを有するアンチヒューズトランジスタと、
    前記アンチヒューズトランジスタに結合され、登録動作中、前記アンチヒューズトランジスタのゲート端子に登録電圧を印加し、前記アンチヒューズトランジスタの第１の端子及び第２の端子に基準電圧を印加するように構成された制御回路と、
    前記登録電圧は前記基準電圧よりも高く、前記第１の端子又は前記第２の端子への前記ゲート端子上にラプチャ経路を生成するのに十分に高い、ＰＵＦユニット。
  2. 読み出し動作中、前記アンチヒューズトランジスタの第１の端子及び第２の端子から発生する電流に従ってエントロピービットを出力するように構成された差動検知回路をさらに含む、請求項１に記載のＰＵＦユニット。
  3. 前記制御回路は、
    前記登録動作中、前記登録電圧を、前記読み出し動作中、前記登録電圧よりも低い読み出し電圧を供給するように構成された電圧源と、
    前記電圧源に結合された第１の端子と、前記アンチヒューズトランジスタのゲート端子に結合された第２の端子と、選択ゲート線に結合された制御端子と、を有するＰ型ゲート制御トランジスタと、
    前記電圧源に結合された第１の端子と、前記アンチヒューズトランジスタのゲート端子に結合された第２の端子と、前記選択ゲート線に結合された制御端子と、を有するＮ型ゲート制御トランジスタと、を含む、請求項２に記載のＰＵＦユニット。
  4. 前記制御回路は、
    前記アンチヒューズトランジスタの第１の端子に結合された第１の端子と、登録ビット線に結合された第２の端子と、登録ワード線に結合された制御端子と、を有する第１の登録トランジスタと、
    前記アンチヒューズトランジスタの第２の端子に結合された第１の端子と、前記登録ビット線に結合された第２の端子と、前記登録ワード線に結合された制御端子と、を有する第２の登録トランジスタと、をさらに含む、請求項３に記載のＰＵＦユニット。
  5. 登録動作中、前記選択ゲート線は高動作電圧よりも低い低動作電圧にあり、前記登録ビット線は前記基準電圧にあり、前記登録ワード線は前記基準電圧より高く前記登録電圧よりも低い前記高動作電圧にある、請求項４に記載のＰＵＦユニット。
  6. 前記差動検知回路は、
    第１の読み出しビット線を介して前記アンチヒューズトランジスタの第１の端子に結合された入力端子と、第２の読み出しビット線を介して前記アンチヒューズトランジスタの第２の端子に結合された出力端子と、を有する第１のインバータと、
    前記第１のインバータの出力端子に結合された入力端子と、前記第１のインバータの入力端子に結合された出力端子と、を有する第２のインバータと、を含む、請求項４に記載のＰＵＦユニット。
  7. 前記読み出し動作中、
    前記選択ゲート線を低動作電圧から高動作電圧に変更し、
    前記登録ビット線は前記基準電圧にあり、
    前記登録ワード線を前記高動作電圧から前記低動作電圧に変更する、請求項６に記載のＰＵＦユニット。
  8. 前記読み出し動作中、前記登録ワード線を前記高動作電圧から前記低動作電圧に変更した後に、前記選択ゲート線を前記低動作電圧から前記高動作電圧に変更する、請求項７に記載のＰＵＦユニット。
  9. 前記制御回路は、
    第１の読み出しビット線に結合された第１の端子と、前記アンチヒューズトランジスタの第１の端子に結合された第２の端子と、読み出しワード線に結合された制御端子と、を有する第１の読み出しトランジスタと、
    第２の読み出しビット線に結合された第１の端子と、前記アンチヒューズトランジスタの第２の端子に結合された第２の端子と、前記読み出しワード線に結合された制御端子と、を有する第２の読み出しトランジスタと、をさらに含む、請求項４に記載のＰＵＦユニット。
  10. 登録動作中、前記選択ゲート線は高動作電圧よりも低い低動作電圧にあり、前記登録ビット線は基前記準電圧にあり、前記登録ワード線は前記基準電圧よりも高く、前記登録電圧よりも低い前記高動作電圧にあり、前記読み出しワード線は低動作電圧にある、請求項９に記載のＰＵＦユニット。
  11. 前記差動検知回路は、
    前記第１の読み出しビット線に結合された入力端子と、前記第２の読み出しビット線に結合された出力端子と、を有する第１のインバータと、
    前記第１のインバータの出力端子に結合された入力端子と、前記第１のインバータの入力端子に結合された出力端子と、を有する第２のインバータと、を含む、請求項９に記載のＰＵＦユニット。
  12. 前記読み出し動作中、
    前記選択ゲート線を低動作電圧から高動作電圧に変更し、
    前記登録ビット線は前記基準電圧にあり、
    前記登録ワード線を前記高動作電圧から前記低動作電圧に変更し、
    前記読み出しワード線を前記高動作電圧から前記低動作電圧に変更する、請求項１１に記載のＰＵＦユニット。
  13. 読み出し動作中、前記登録ワード線を前記高動作電圧から前記低動作電圧に変更した後、前記選択ゲート線を前記低動作電圧から前記高動作電圧に変更し、前記登録ワード線を前記高動作電圧から前記低動作電圧に変更した後、前記読み出しワード線を前記高動作電圧から前記低動作電圧に変更する、請求項１２に記載のＰＵＦユニット。
  14. ＰＵＦユニットを動作させる方法であって、該ＰＵＦユニットは、アンチヒューズトランジスタと、該アンチヒューズトランジスタに結合された制御回路とを含み、当該方法は、
    登録動作中、
    前記制御回路が、前記アンチヒューズトランジスタのゲート端子に登録電圧を印加し、
    前記制御回路が、前記アンチヒューズトランジスタの第１の端子及び第２の端子に基準電圧を印加し、
    前記登録電圧は前記基準電圧よりも高く、前記登録電圧は前記第１の端子又は前記第２の端子への前記ゲート端子上にラプチャ経路を生成するのに十分に高い、方法。
  15. 読み出し動作中、
    前記制御回路が、前記アンチヒューズトランジスタのゲート端子に読み出し電圧を印加し、
    前記制御回路が、前記アンチヒューズトランジスタの前記第１の端子及び前記第２の端子に基準電圧を印加し、
    前記登録電圧は前記読み出し電圧よりも高く、前記読み出し電圧は前記基準電圧よりも高い、請求項１４に記載の方法。
JP2018139164A 2017-09-12 2018-07-25 単一のアンチヒューズトランジスタを有するｐｕｆユニット Active JP6609354B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762557170P 2017-09-12 2017-09-12
US62/557,170 2017-09-12
US16/038,143 US10177924B1 (en) 2017-09-12 2018-07-17 Physically unclonable function unit with one single anti-fuse transistor
US16/038,143 2018-07-17

Publications (2)

Publication Number Publication Date
JP2019054233A true JP2019054233A (ja) 2019-04-04
JP6609354B2 JP6609354B2 (ja) 2019-11-20

Family

ID=63244513

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018042189A Active JP6538908B2 (ja) 2017-09-12 2018-03-08 エントロピービットを用いたセキュリティシステム
JP2018139164A Active JP6609354B2 (ja) 2017-09-12 2018-07-25 単一のアンチヒューズトランジスタを有するｐｕｆユニット
JP2018156981A Active JP6593501B2 (ja) 2017-09-12 2018-08-24 ランダムコード生成器および関連するランダムコードの制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018042189A Active JP6538908B2 (ja) 2017-09-12 2018-03-08 エントロピービットを用いたセキュリティシステム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018156981A Active JP6593501B2 (ja) 2017-09-12 2018-08-24 ランダムコード生成器および関連するランダムコードの制御方法

Country Status (5)

Country Link
US (4) US10649735B2 (ja)
EP (3) EP3454318B1 (ja)
JP (3) JP6538908B2 (ja)
CN (5) CN109495243B (ja)
TW (5) TWI697809B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
CN111201533B (zh) * 2018-08-10 2023-06-23 深圳市为通博科技有限责任公司 物理不可克隆函数puf装置
US11263331B2 (en) * 2018-09-27 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device for checking randomness of identification key device, random key checker circuit, and method of checking randomness of electronic device
EP3640945B1 (en) * 2018-10-15 2021-03-17 Nxp B.V. Non-volatile memory with physical unclonable function
CN111723408B (zh) * 2019-03-21 2023-06-02 中芯国际集成电路制造(上海)有限公司 用于生成puf特征码的装置
US11121884B2 (en) * 2019-06-10 2021-09-14 PUFsecurity Corporation Electronic system capable of self-certification
CN110309574B (zh) * 2019-06-25 2023-01-06 北京智涵芯宇科技有限公司 可感知芯片电路物理完整性的puf电路及芯片
EP3770751B1 (en) 2019-07-25 2023-10-18 PUFsecurity Corporation High speed encryption key generating engine
US20210051010A1 (en) * 2019-08-16 2021-02-18 PUFsecurity Corporation Memory Device Providing Data Security
CN110491434B (zh) * 2019-08-23 2021-04-02 上海华虹宏力半导体制造有限公司 一种闪存存储器装置及其编程方法
US11456867B2 (en) * 2019-10-25 2022-09-27 International Business Machines Corporation Trust-anchoring of cryptographic objects
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
CN113496988B (zh) * 2020-04-08 2023-12-12 长鑫存储技术有限公司 反熔丝单元及反熔丝阵列
US11233663B1 (en) * 2020-07-22 2022-01-25 Nxp Usa, Inc. Physically unclonable function having source bias transistors
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
CN113009817B (zh) * 2021-02-08 2022-07-05 浙江大学 一种基于控制器输出状态安全熵的工控系统入侵检测方法
US20230139712A1 (en) * 2021-11-04 2023-05-04 National Yang Ming Chiao Tung University Circuit apparatus and methods for puf source and generating random digital sequence
CN116092623B (zh) * 2023-04-12 2023-07-28 四川执象网络有限公司 一种基于基层医学质控的健康数据管理方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541996A (en) * 1994-12-12 1996-07-30 Itt Corporation Apparatus and method for a pseudo-random number generator for high precision numbers
US6292394B1 (en) 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7177199B2 (en) 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
US7149114B2 (en) * 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US6970394B2 (en) 2004-04-22 2005-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Programming method for electrical fuse cell and circuit thereof
US7133316B2 (en) 2004-06-02 2006-11-07 Macronix International Co., Ltd. Program/erase method for P-channel charge trapping memory device
US7253496B2 (en) * 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
US20070061595A1 (en) * 2005-09-14 2007-03-15 Huang-Chung Chen Apparatus and method for protecting data
KR100763353B1 (ko) * 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
JP2008047702A (ja) * 2006-08-16 2008-02-28 Nec Electronics Corp 半導体記憶装置
KR101193348B1 (ko) * 2006-12-22 2012-10-19 싸이던스 코포레이션 마스크 프로그램 가능한 안티-퓨즈 아키텍처
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
US8304835B2 (en) * 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
CN102783028B (zh) * 2010-01-15 2016-02-03 三菱电机株式会社 比特列生成装置以及比特列生成方法
KR101614950B1 (ko) * 2010-04-12 2016-04-25 삼성전자주식회사 저장 장치에 물리적 식별자를 생성하는 방법 및 기계로 읽을 수 있는 저장 매체
US20120314474A1 (en) * 2011-06-09 2012-12-13 Hsin-Ming Chen Non-volatile memory cell structure and method for programming and reading the same
CN102393890B (zh) * 2011-10-09 2014-07-16 广州大学 一种抗物理入侵和旁路攻击的密码芯片系统及其实现方法
JP5831203B2 (ja) * 2011-12-20 2015-12-09 富士通株式会社 個体別情報生成装置、暗号化装置、認証システム、及び個体別情報生成方法
WO2013101085A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Secure key storage using physically unclonable functions
DE102012102254B4 (de) * 2012-03-16 2020-09-24 Infineon Technologies Ag Vorrichtung und Verfahren zur Rekonstruktion einer Bitfolge unter Vorkorrektur
US9304944B2 (en) * 2012-03-29 2016-04-05 Broadcom Corporation Secure memory access controller
CA2816237C (en) * 2012-05-18 2014-09-30 Sidense Corp. Circuit and method for reducing write disturb in a non-volatile memory device
US8928347B2 (en) * 2012-09-28 2015-01-06 Intel Corporation Integrated circuits having accessible and inaccessible physically unclonable functions
JP6267207B2 (ja) * 2012-10-04 2018-01-24 イントリンシツク・イー・デー・ベー・ベー 物理的クローン不能関数として使用されるメモリから暗号化キーを生成するためのシステム
CN103020549B (zh) * 2012-11-26 2016-05-11 北京华大信安科技有限公司 存储器的保护装置以及存储装置
US8938792B2 (en) 2012-12-28 2015-01-20 Intel Corporation Device authentication using a physically unclonable functions based key generation system
US9390291B2 (en) * 2012-12-29 2016-07-12 Intel Corporation Secure key derivation and cryptography logic for integrated circuits
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
TWI640863B (zh) 2013-07-26 2018-11-11 Ｉｃｔ韓國有限公司 測試隨機性的儀器以及方法
US9992031B2 (en) * 2013-09-27 2018-06-05 Intel Corporation Dark bits to reduce physically unclonable function error rates
JP6354172B2 (ja) * 2014-01-20 2018-07-11 富士通株式会社 半導体集積回路及び認証システム
WO2015148659A1 (en) * 2014-03-25 2015-10-01 Mai Kenneth Wei-An Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs
US10216484B2 (en) * 2014-06-10 2019-02-26 Texas Instruments Incorporated Random number generation with ferroelectric random access memory
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
US10129036B2 (en) 2014-09-18 2018-11-13 Intel Corporation Post-processing mechanism for physically unclonable functions
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
EP3207539B1 (en) 2014-10-13 2021-03-17 Intrinsic ID B.V. Cryptographic device comprising a physical unclonable function
US10353638B2 (en) * 2014-11-18 2019-07-16 Microsemi SoC Corporation Security method and apparatus to prevent replay of external memory data to integrated circuits having only one-time programmable non-volatile memory
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
WO2016102164A1 (en) * 2014-12-24 2016-06-30 Intrinsic Id B.V. Cryptographic key production from a physical unclonable function
US11115022B2 (en) * 2015-05-07 2021-09-07 Northwestern University System and method for integrated circuit usage tracking circuit with fast tracking time for hardware security and re-configurability
CN104836669B (zh) * 2015-05-08 2018-04-06 东南大学 一种基于sram puf的安全认证方法及一种终端、认证系统
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
JP6617924B2 (ja) * 2015-06-18 2019-12-11 パナソニックＩｐマネジメント株式会社 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
EP3113409A1 (en) * 2015-07-01 2017-01-04 Secure-IC SAS Embedded test circuit for physically unclonable function
KR102656990B1 (ko) * 2015-08-06 2024-04-12 인트린직 아이디 비브이 물리적 복제 방지 기능을 갖는 암호화 디바이스
WO2017025597A1 (en) 2015-08-11 2017-02-16 Koninklijke Philips N.V. Key sharing device and method
US9971566B2 (en) * 2015-08-13 2018-05-15 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Random number generating systems and related methods
CN105007285B (zh) * 2015-08-19 2018-07-24 南京万道电子技术有限公司 一种基于物理不可克隆函数的密钥保护方法和安全芯片
US10142103B2 (en) * 2015-12-07 2018-11-27 The Boeing Company Hardware assisted fast pseudorandom number generation
WO2017117663A1 (en) * 2016-01-08 2017-07-13 Sidense Corp. Puf value generation using an anti-fuse memory array
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN105743645B (zh) * 2016-01-25 2019-06-18 清华大学 基于puf的流秘钥生成装置、方法及数据加密、解密方法
CN106020771B (zh) 2016-05-31 2018-07-20 东南大学 一种基于puf的伪随机序列发生器
US10438025B2 (en) * 2016-10-04 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self-destruct SRAM-based authentication circuit
US10122538B2 (en) * 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
US9779832B1 (en) 2016-12-07 2017-10-03 Sandisk Technologies Llc Pulsed control line biasing in memory
JP2018113415A (ja) * 2017-01-13 2018-07-19 ルネサスエレクトロニクス株式会社 半導体装置
US11522724B2 (en) * 2017-12-11 2022-12-06 International Business Machines Corporation SRAM as random number generator

Also Published As

Publication number Publication date
JP6538908B2 (ja) 2019-07-03
CN109493902B (zh) 2020-07-28
US10664239B2 (en) 2020-05-26
EP3454318A3 (en) 2019-10-23
TW201913442A (zh) 2019-04-01
US10649735B2 (en) 2020-05-12
CN109493908B (zh) 2021-03-05
EP3454319A3 (en) 2019-10-23
JP6609354B2 (ja) 2019-11-20
TW201914141A (zh) 2019-04-01
US20190079732A1 (en) 2019-03-14
EP3454319B1 (en) 2022-11-23
JP2019054509A (ja) 2019-04-04
EP3454320B1 (en) 2021-03-17
US20190080778A1 (en) 2019-03-14
EP3454318A1 (en) 2019-03-13
TWI677152B (zh) 2019-11-11
US20190081804A1 (en) 2019-03-14
TWI673714B (zh) 2019-10-01
TW201913443A (zh) 2019-04-01
CN109493902A (zh) 2019-03-19
EP3454319A1 (en) 2019-03-13
TWI693530B (zh) 2020-05-11
CN109493908A (zh) 2019-03-19
TW201913674A (zh) 2019-04-01
US10177924B1 (en) 2019-01-08
EP3454320A3 (en) 2019-10-23
CN109493898A (zh) 2019-03-19
CN109495243A (zh) 2019-03-19
CN109558339A (zh) 2019-04-02
EP3454320A1 (en) 2019-03-13
US10691414B2 (en) 2020-06-23
CN109495243B (zh) 2022-03-08
CN109493898B (zh) 2020-11-24
JP2019054504A (ja) 2019-04-04
TW201913446A (zh) 2019-04-01
TWI697809B (zh) 2020-07-01
JP6593501B2 (ja) 2019-10-23
EP3454318B1 (en) 2022-05-11
CN109558339B (zh) 2023-06-09
TWI684893B (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
JP6609354B2 (ja) 単一のアンチヒューズトランジスタを有するｐｕｆユニット
US10032520B2 (en) Power system with detecting function
JP6474056B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法
US8380768B2 (en) Random number generator
JP2016105278A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
CN104978499B (zh) 用于制造数字电路的方法和数字电路
KR102037576B1 (ko) 반도체 장치 및 보안 시스템
US10423805B2 (en) Encryption engine with an undetectable/tamper-proof private key in late node CMOS technology
US20230315393A1 (en) Short channel effect based random bit generator
CN109492437B (zh) 具有用于检测对芯片的攻击的电路的芯片
US10242950B2 (en) Semiconductor device, method of manufacturing the same and generation method of unique information
US9735064B2 (en) Charge dynamics effect for detection of voltage contrast defect and determination of shorting location
CN112673263B (zh) 毛刺信号检测电路、安全芯片和电子设备
US9374080B2 (en) Method and apparatus for power-up detection for an electrical monitoring circuit
US6580370B2 (en) Integrated circuit with protection device
US10438022B2 (en) Logic encryption using on-chip memory cells
CN111309091B (zh) 半导体设备和包括半导体设备的半导体系统
US10170163B2 (en) Device and method for generating inherent information of integrated circuits for authentication purpose
KR20160132721A (ko) 반도체장치 및 반도체시스템
EP3043283B1 (en) Device and method for generating identification key
Wang et al. Implementation of stable PUFs using gate oxide breakdown
US20170288664A1 (en) Multi-orientation integrated cell, in particular input/output cell of an integrated circuit
KR102048175B1 (ko) 식별 키 생성 장치 및 방법
US20230344656A1 (en) Method for generating a physical unclonable function response

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191025

R150 Certificate of patent or registration of utility model

Ref document number: 6609354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250