CN112673263B - 毛刺信号检测电路、安全芯片和电子设备 - Google Patents

Abstract

提供了一种毛刺信号检测电路、安全芯片和电子设备，所述毛刺信号检测电路包括：电压采样模块，用于获取并输出电源电压的采样电压；检测单元阵列，包括阈值电压不同的多个金属氧化物半导体MOS管，所述多个MOS管的第一端连接至所述采样电压，所述多个MOS管的第二端连接至电源电压；开关阵列，包括所述多个MOS管对应的多个开关；信号生成电路，所述多个MOS管的漏端分别通过所述多个开关连接至所述信号生成电路。所述毛刺信号检测电路不仅能够检测电源电压或地电压上的毛刺，并且，所述毛刺信号检测电路具有可应用性强、灵敏度高、成本低以及可移植性强等优点。

Description

毛刺信号检测电路、安全芯片和电子设备

技术领域

本申请实施例涉及电子领域，并且更具体地，涉及毛刺信号检测电路、安全芯片和电子设备。

背景技术

安全芯片可以用于实现用户身份识别与关键数据存储等功能，其被广泛应用于金融领域，是攻击者的重点攻击对象。

攻击者可以通过故障攻击(如毛刺(power glitch)攻击)，使芯片工作在非正常状态下，从而导致芯片发生错误行为；此时，攻击者可以利用故障分析技术轻易获取安全芯片中的机密数据。通常情况下，可以通过毛刺信号检测电路检测电源电压(或地电压)上的毛刺，并及时给出报警信号，从而增加芯片系统的鲁棒性和安全性。

但是，现有的毛刺信号检测电路仅能够实现简单的毛刺信号检测功能，并不能针对固定幅值的毛刺信号检测，其可应用性低。此外，现有的毛刺信号检测电路不能调整毛刺信号的检测范围，其灵敏度较低。

发明内容

本申请实施例提供一种毛刺信号检测电路、安全芯片和电子设备，能够提高毛刺信号检测电路的可应用性和灵敏度。

第一方面，提供了一种毛刺信号检测电路，包括：

电压采样模块，用于获取并输出电源电压的采样电压；

检测单元阵列，包括阈值电压不同的多个金属氧化物半导体MOS管，所述多个MOS管的第一端连接至所述采样电压，所述多个MOS管的第二端连接至电源电压；

开关阵列，包括所述多个MOS管对应的多个开关；

信号生成电路，所述多个MOS管的漏端分别通过所述多个开关连接至所述信号生成电路；

其中，导通所述多个开关中的目标开关，并断开所述多个开关中除所述目标开关之外的开关时，所述信号生成电路用于根据所述目标开关的输出端的电压值的变化生成并输出目标信号，所述目标信号用于指示电源电压或地电压是否出现毛刺信号。

由于所述检测单元阵列包括的多个MOS管具有不同的阈值电压，因此，所述毛刺信号检测电路可以通过所述检测单元阵列和所述开关阵列，基于不同的阈值电压检测所述电源电压上是否出现毛刺信号以及所述地电压上是否出现毛刺信号。即通过选择不同的MOS管可对特定幅度的毛刺信号进行检测，进而提高毛刺信号检测电路的可应用性和灵敏度。

此外，所述检测单元阵列中的具有不同阈值电压的MOS管通过共用所述电压采样模块输出的采样电压，能够减少器件开销和芯片面积，进而降低成本；而且，毛刺信号检测电路还可以兼容数字(Complementary Metal-Oxide-Semiconductor Transistor，CMOS)工艺，能够增强毛刺信号检测电路的可移植性。

综上所述，毛刺信号检测电路不仅能够检测电源电压或地电压上的毛刺，并且所述毛刺信号检测电路具有可应用性强、灵敏度高、成本低以及可移植性强等优点。

在一些可能的实现方式中，所述多个MOS管包括：

多个第一MOS管；

所述第一MOS管的第一端为所述第一MOS管的栅端，所述第一MOS管的第二端为所述第一MOS管的源端。

在一些可能的实现方式中，所述开关阵列包括：

多个第二MOS管；

所述多个第二MOS管的源端分别连接至所述多个第一MOS管的漏端，所述多个第二MOS管的漏端连接至所述信号生成电路；

所述多个第二MOS管中的目标MOS管的栅端用于接收所述地电压；

所述多个第二MOS管中除目标MOS管之外的MOS管的栅端用于接收所述电源电压。

在一些可能的实现方式中，所述多个MOS管包括：

多个第三MOS管；

所述第三MOS管的第一端为所述第三MOS管的源端，所述第三MOS管的第二端为所述第三MOS管的栅端。

在一些可能的实现方式中，所述开关阵列包括：

多个第四MOS管；

所述多个第四MOS管的源端分别连接至所述多个第三MOS管的漏端，所述多个第四MOS管的漏端连接至所述信号生成电路；

所述多个第四MOS管中的目标MOS管的栅端用于接收所述地电压；

所述多个第四MOS管中除目标MOS管之外的MOS管的栅端用于接收所述电源电压或所述采样电压。

在一些可能的实现方式中，所述开关阵列还包括：

多个第五MOS管；

所述多个第五MOS管的源端用于接收所述电源电压，所述多个第五MOS管的漏端分别连接至所述多个第四MOS管的源端；

所述多个第五MOS管中的目标MOS管的栅端用于接收所述电源电压；

所述多个第五MOS管中除目标MOS管之外的MOS管的栅端用于接收所述地电压。

在一些可能的实现方式中，所述电压采样模块包括：

第一电容器和第六MOS管；

所述第六MOS管的栅端通过所述第一电容器连接至所述地电压，所述第六MOS管的源端连接至所述地电压。

在一些可能的实现方式中，所述电压采样模块还包括：

第七MOS管、第八MOS管以及第一反相器；

所述第六MOS管的栅端通过所述第七MOS管连接至所述电源电压，所述第六MOS管的漏端通过所述第八MOS管连接至所述地电压，所述第六MOS管的漏端通过所述第一反相器连接至所述第六MOS管的栅端。

在一些可能的实现方式中，所述电压采样模块包括：

电阻器和第二电容器；

所述电阻器的一端连接至所述电源电压，所述电阻器的另一端通过所述第二电容器连接至所述地电压。

在一些可能的实现方式中，所述信号生成电路为D触发器。

第二方面，提供了一种安全芯片，包括第一方面以及第一方面中任一可能的实现方式中所述的毛刺信号检测电路。

第三方面，提供了一种电子设备，包括：

第二方面所述的安全芯片，以及处理器，所述处理器用于接收所述安全芯片发送的目标信号，所述目标信号用于指示电源电压或地电压是否出现毛刺信号。

附图说明

图1是本申请实施例的毛刺信号检测电路的示意性结构图。

图2是图1所示的毛刺信号检测电路的另一示意性结构图。

图3是图1所示的毛刺信号检测电路中的正方向毛刺检测阵列的示意性电路图。

图4是图1所示的毛刺信号检测电路中的负方向毛刺检测阵列的示意性电路图。

图5是本申请实施例的毛刺信号检测电路中的开关阵列的示意性电路图。

图6和图7是本申请实施例的毛刺信号检测电路中的电压采样模块的示意性电路图。

图8是本申请实施例的毛刺信号检测电路中的信号生成电路的示意性结构图。

具体实施方式

下面将结合附图，对本申请实施例中的技术方案进行描述。

电源毛刺(power glitch)攻击通过快速改变输入到芯片的电源电压(或地电压)，使得芯片的某些电路单元受到影响；继而引起一个或者多个电路单元进入错误状态，使得芯片的处理器跳过或者根据错误状态实施错误操作；进而暴露了芯片内隐藏的安全信息。

其中，毛刺信号可以是电路的输入波形中包括有规律或没有规律的脉冲信号或尖峰信号。例如，电源电压上出现正方向的毛刺信号时的电压值等于所述电源电压上未出现毛刺信号时的电压值加所述毛刺信号的电压值。又例如，电源电压上出现负正方向的毛刺信号时的电压值等于所述电源电压上未出现毛刺信号时的电压值减去所述毛刺信号的电压值。

类似地，地电压上也可以出现正方向的毛刺信号和负方向的毛刺信号。

针对不稳定的电源电压，其也可以认为是稳定的电源电压上叠加有一个毛刺信号后的电压。针对不稳定的地电压，其也可以认为是在稳定的地电压上叠加一个毛刺信号后的电压。

图1是本申请实施例的毛刺信号检测电路10的示意性结构图。

请参见图1，所述毛刺信号检测电路10可以包括电压采样模块15、检测单元阵列11、开关阵列12以及信号生成电路13。

电压采样模块15用于获取并输出电源电压的采样电压。

检测单元阵列11可包括阈值电压不同的多个金属氧化物半导体(Metal-OxideSemiconductor，MOS)管，例如所述多个MOS管分别具有不同的阈值电压，所述多个MOS管的第一端连接至所述采样电压，所述多个MOS管的第二端连接至电源电压。

开关阵列12可包括所述多个MOS管对应的多个开关，所述多个开关可用于导通或断开所述检测单元阵列11中的多个MOS管与所述信号生成电路13之间的通路，例如，导通检测单元阵列11中具有特定阈值电压的MOS管与所述信号生成电路13之间的通路，并断开所述检测单元阵列中其他MOS管和所述信号生成电路13之间的通路，以使得所述信号生成电路13能够接收到具有特定阈值电压的MOS管的漏端传输的检测信号。

信号生成电路13可用于接收所述多个MOS管的漏端输出的检测信号，并基于检测信号生成目标信号。即所述多个MOS管的漏端可分别通过所述多个开关连接至所述信号生成电路13；例如所述多个MOS管的漏端分别连接至所述多个开关的一端，所述多个开关的另一端分别连接至所述信号生成电路的输入端。

导通所述开关阵列12中的目标开关，并断开所述开关阵列12中除所述目标开关之外的开关时，所述信号生成电路13用于根据所述目标开关的输出端的电压值的变化生成并输出目标信号，所述目标信号用于指示所述电源电压或地电压是否出现毛刺信号。

由于所述检测单元阵列11包括的多个MOS管具有不同的阈值电压，因此，所述毛刺信号检测电路10可以通过所述检测单元阵列11和所述开关阵列12，基于不同的阈值电压检测所述电源电压上是否出现毛刺信号以及所述地电压上是否出现毛刺信号。即通过具有不同的阈值电压的MOS管，可对特定幅度的毛刺信号进行检测，进而提高毛刺信号检测电路10的可应用性和灵敏度。

此外，所述检测单元阵列11中的具有不同阈值电压的MOS管通过共用所述电压采样模块15输出的采样电压，能够减少器件开销和芯片面积，进而降低成本；而且，毛刺信号检测电路10还可以兼容数字(Complementary Metal-Oxide-Semiconductor Transistor，CMOS)工艺，能够增强毛刺信号检测电路的可移植性。

综上所述，毛刺信号检测电路10不仅能够检测电源电压或地电压上的毛刺，并且所述毛刺信号检测电路具有可应用性强、灵敏度高、成本低以及可移植性强等优点。

图2是图1所示的毛刺信号检测电路10的另一示意性结构图。

请参见图2，所述检测单元阵列11可包括正方向毛刺检测阵列14和/或负方向毛刺检测阵列16，其中，所述电压采样模块15用于获取所述采样电压，并将所述采样电压分别输出至正方向毛刺检测阵列14和负方向毛刺检测阵列16。换句话说，正方向毛刺检测阵列14和负方向毛刺检测阵列16通过共用所述电压采样模块15输出的采样电压，能够减少器件开销和芯片面积，进而降低成本。

在本申请的一些实施例中，所述正方向毛刺检测阵列14可包括多个第一MOS管；所述多个第一MOS管中的每个第一MOS管的栅端连接至所述采样电压，所述多个第一MOS管中的每个第一MOS管的源端连接至电源电压。即上文涉及的所述多个MOS管的第一端包括所述多个第一MOS管的栅端，所述多个MOS管的第二端包括所述多个第一MOS管的源端。或者说，所述第一MOS管的第一端为所述第一MOS管的栅端，所述第一MOS管的第二端为所述第一MOS管的源端。

图3是图2所示的正方向毛刺检测阵列14的示意性电路图。

请参见图3，所述正方向毛刺检测阵列14可包括第一PMOS管141、第二PMOS管142和第三PMOS管143。

其中，所述采样电压VDD_C分别连接至第一PMOS管141的栅端、第二PMOS管142的栅端和第三PMOS管143的栅端；所述电源电压VDD分别连接至第一PMOS管141的源端、第二PMOS管142的源端和第三PMOS管143的源端。所述开关阵列12分别连接至所述第一PMOS管141的漏端P1、所述第二PMOS管142的漏端P2以及所述第三PMOS管143的漏端P3。

进一步地，可通过导通或断开开关阵列12中的第一PMOS管141对应的开关、第二PMOS管142对应的开关和第三PMOS管143对应的开关，来控制信号生成电路13接收具有特定阈值电压的MOS管的漏端输出的检测信号。例如，可导通第一PMOS管141对应的开关，并断开第二PMOS管142对应的开关和第三PMOS管143对应的开关，以便所述信号生成电路13接收第一PMOS管141的漏端输出的检测信号P1，并基于第一PMOS管141的漏端P1输出的检测信号(即第一PMOS管141的漏端电压的变化)生成目标信号。

以第一PMOS管141为例，当电源电压VDD受到正方向的毛刺攻击，即当电源电压VDD上出现正方向的毛刺信号时，电源电压VDD大于采样电压VDD_C；电源电压VDD与采样电压VDD_C的差值大于第一PMOS管141的阈值电压时，所述第一PMOS管141导通，所述第一PMOS管141的漏端电压上升，所述信号生成电路13可通过所述第一PMOS管141的漏端电压的变化生成所述目标信号。当地电压受到负方向的毛刺攻击，即当地电压上出现负方向的毛刺信号时，由于电压采样模块15中的电容器的电容耦合效应，所述第一PMOS管141的栅端电压(即所述采样电压VDD_C)下降，源端电压VDD保持不变，电源电压VDD与采样电压VDD_C的差值大于第一PMOS管141的阈值电压时，所述第一PMOS管141导通，所述第一PMOS管141的漏端电压上升，所述信号生成电路13可通过所述第一PMOS管141的漏端电压的变化生成所述目标信号。

在本申请的一些实施例中，所述负方向毛刺检测阵列16可包括多个第三MOS管；所述多个第三MOS管中的每个第三MOS管的源端连接至所述采样电压，所述多个第三MOS管中的每个第三MOS管的栅端连接至电源电压。即上文涉及的所述多个MOS管的第一端包括所述多个第三MOS管的源端，所述多个MOS管的第二端包括所述多个第三MOS管的栅端。或者说，所述第三MOS管的第一端为所述第三MOS管的源端，所述第三MOS管的第二端为所述第三MOS管的栅端。

图4是图2所示的负方向毛刺检测阵列16的示意性电路图。

请参见图4，所述负方向毛刺检测阵列16可包括第一NMOS管161、第二NMOS管162和第三NMOS管163。

其中，所述电源电压VDD分别连接至第一NMOS管161的栅端、第二NMOS管162的栅端和第三NMOS管163的栅端；所述采样电压VDD_C分别连接至第一NMOS管161的源端、第二NMOS管162的源端和第三NMOS管163的源端。所述开关阵列12分别连接至所述第一NMOS管161的漏端N1、所述第二NMOS管162的漏端N2以及所述第三NMOS管163的漏端N3。

此时，可通过导通或断开开关阵列12中的第一NMOS管161对应的开关、第二NMOS管162对应的开关和第三NMOS管163对应的开关，来控制信号生成电路接收具有特定阈值电压的MOS管的漏端输出的检测信号。例如，可导通第一NMOS管161对应的开关，并断开第二NMOS管162对应的开关和第三NMOS管163对应的开关，以便所述信号生成电路13接收第一NMOS管161的漏端输出的检测信号N1，并基于第一NMOS管161的漏端N1输出的检测信号(即第一NMOS管161的漏端电压的变化)生成目标信号。

以所述第一NMOS管161为例，当电源电压VDD受到负方向的毛刺攻击，即当电源电压VDD上出现负方向的毛刺信号时，采样电压VDD_C大于电源电压VDD；采样电压VDD_C与电源电压VDD的差值大于第一NMOS管161的阈值电压时，所述第一NMOS管161导通，所述第一NMOS管161的漏端电压上升，所述信号生成电路13可通过所述第一NMOS管161的漏端电压的变化生成所述目标信号。当地电压受到正方向的毛刺攻击，即当地电压上出现正方向的毛刺信号时，通过电压采样模块15中的电容器的电容耦合效应，所述第一NMOS管161的源端电压(即所述采样电压VDD_C)上升，栅端电压VDD保持不变，采样电压VDD_C与电源电压VDD的差值大于第一NMOS管161的阈值电压时，所述第一NMOS管161导通，所述第一NMOS管161的漏端电压上升，所述信号生成电路13可通过所述负方向毛刺检测阵列16中的MOS管的漏端电压的变化生成所述目标信号，所述信号生成电路13可通过所述第一NMOS管161的漏端电压的变化生成所述目标信号。

在本申请的一些实施例中，所述开关阵列12可包括多个第二MOS管；所述多个第二MOS管为所述正方向毛刺检测阵列14中的MOS管对应的MOS管，用于导通或断开所述正方向毛刺检测阵列14中的MOS管的漏端与所述信号生成电路13之间的通路。

例如，所述多个第二MOS管的源端可分别连接至所述正方向毛刺检测阵列14中的多个第一MOS管的漏端，所述多个第二MOS管中的每个第二MOS管的漏端可连接至所述信号生成电路13；所述多个第二MOS管中的目标MOS管的栅端可用于接收第一控制信号(例如所述地电压)；所述多个第二MOS管中除目标MOS管之外的MOS管的栅端可用于接收第二控制信号(例如所述电源电压VDD)。

图5是图2所示的开关阵列的示意性电路图。

请参见图5，作为示例，所述开关阵列12可包括所述第一PMOS管141对应的MOS管12-p1、所述第二PMOS管142对应的MOS管12-p2以及所述第三PMOS管143对应的MOS管12-p3。

以MOS管12-p1为例，所述MOS管12-p1的源端连接至所述第一PMOS管141的漏端，所述MOS管12-p1的栅端用于接收控制信号Sel-p1，若所述MOS管12-p1不是目标MOS管(即所述毛刺信号检测电路不通过所述第一PMOS管141检测毛刺信号)，则所述MOS管12-p1的栅端用于接收电源电压VDD，以断开所述MOS管12-p1，若所述MOS管12-p1是目标MOS管，则所述MOS管12-p1的栅端用于接收地电压，以导通所述MOS管12-p1。

假设电源电压VDD出现有正方向的毛刺信号或地电压上出现有负方向的毛刺信号，所述MOS管12-p1的源端电压为电源电压VDD。若所述MOS管12-p1的栅端连接至电源电压VDD，所述MOS管12-p1断开，即所述第一PMOS管141的漏端与所述信号生成电路13处于断开状态，所述毛刺信号检测电路10不通过所述第一PMOS管141检测毛刺信号；若所述MOS管12-p1的栅端连接至地电压，所述MOS管12-p1导通，即所述第一PMOS管141的漏端与所述信号生成电路13处于导通状态，所述毛刺信号检测电路10通过所述第一PMOS管141检测毛刺信号。

在本申请的一些实施例中，所述开关阵列12还可包括多个第四MOS管；所述多个第四MOS管为所述负方向毛刺检测阵列16中的MOS管对应的MOS管，用于控制所述负方向毛刺检测阵列16中的MOS管的漏端与所述信号生成电路13导通或断开。

例如，所述多个第四MOS管的源端可分别连接至所述负方向毛刺检测阵列16中的多个第三MOS管的漏端，所述多个第四MOS管中的每个第四MOS管的漏端可连接至所述信号生成电路13；所述多个第四MOS管中的目标MOS管的栅端可用于接收第三控制信号(例如所述地电压)；所述多个第四MOS管中除目标MOS管之外的MOS管的栅端可用于接收第四控制信号(例如所述电源电压VDD或采样电压VDD-C)。

例如，请继续参见图5，所述开关阵列12可包括第一NMOS管161对应的MOS管12-n11、第二NMOS管162对应的MOS管12-n12和第三NMOS管163对应的MOS管12-n1n。

以MOS管12-n11为例，所述MOS管12-n11的源端连接至所述第一PMOS管161的漏端，所述MOS管12-n11的栅端用于接收控制信号Sel-n1，若所述MOS管12-n11不是目标MOS管(即所述毛刺信号检测电路不通过所述第一NMOS管161检测毛刺信号)，则所述控制信号Sel-n1用于控制所述MOS管12-n11断开，若所述MOS管12-n11是目标MOS管，则所述控制信号Sel-n1用于控制所述MOS管12-n11导通。

假设电源电压VDD上出现有负方向的毛刺信号或地电压上出现有正方向的毛刺信号，即所述MOS管12-n11的源端电压为采样电压VDD-C；若所述MOS管12-n11的栅端连接至采样电压VDD-C，所述MOS管12-n11断开，即所述第一NMOS管161的漏端与所述信号生成电路13的通路处于断开状态，所述毛刺信号检测电路10不通过所述第一NMOS管161检测毛刺信号；若所述MOS管12-n11的栅端连接至地电压，所述MOS管12-n11导通，即所述第一NMOS管161的漏端与所述信号生成电路13的通路处于导通状态，所述毛刺信号检测电路10通过所述第一NMOS管161检测毛刺信号。

当然，所述MOS管12-n11的栅端也可以连接至电源电压VDD。

需要说明的是，对于PMOS管而言，当VSG-VTH＞0，PMOS管导通；当VSG-VTH＜0时，PMOS管关断。因此，对于负责关断正方向毛刺检测阵列14中MOS管通路的开关而言，源端电压为VDD，栅端电压也为VDD，通路可以保证关闭；而对于负责关断负方向毛刺检测阵列16中MOS管的通路的开关而言，源端电压为采样电压VDD_C，栅端电压为VDD，开关无法完全关断，通路仍能导通。

在本申请的一些实施例中，所述开关阵列还可包括多个第五MOS管，用于保证上述多个第四MOS管中的非目标MOS管处于断开状态。

例如，所述多个第五MOS管中的每个第五MOS管的源端可用于接收所述电源电压，所述多个第五MOS管的漏端可分别连接至所述多个第四MOS管的源端；所述多个第五MOS管中的目标MOS管的栅端可用于接收所述电源电压；所述多个第五MOS管中除目标MOS管之外的MOS管的栅端可用于接收所述地电压。

例如，请继续参见图5，所述多个第五MOS管可包括MOS管12-n11对应的MOS管12-n21、MOS管12-n12对应的MOS管12-n22和MOS管12-n1n对应的MOS管12-n2n。

以MOS管12-n21为例，所述MOS管12-n21的源端连接至所述电源电压VDD，所述MOS管12-n21的栅端用于接收控制信号Sel-n1，若所述MOS管12-n21不是目标MOS管(即所述毛刺信号检测电路不通过所述第一NMOS管161检测毛刺信号)，则所述控制信号Sel-n1用于控制所述MOS管12-n21导通，进而通过漏端输出的电源电压VDD控制MOS管12-n11断开，若所述MOS管12-n21是目标MOS管，则所述控制信号Sel-n1用于控制所述MOS管12-n21断开，进而通过所述第一NMOS管161的漏端电压导通MOS管12-n11。

假设电源电压VDD上出现有负方向的毛刺信号或地电压上出现有正方向的毛刺信号，即所述MOS管12-n11的源端电压为采样电压VDD-C；若所述MOS管12-n11的栅端连接至所述电源电压VDD且所述MOS管12-n21的栅端连接至地电压，则所述MOS管12-n11断开，即所述第一NMOS管161的漏端与所述信号生成电路13的通路处于断开状态，所述毛刺信号检测电路10不通过所述第一NMOS管161检测毛刺信号；若所述MOS管12-n11的栅端连接至地电压且所述MOS管12-n21的栅端连接至电源电压，所述MOS管12-n11导通，即所述第一NMOS管161的漏端与所述信号生成电路13的通路处于导通状态，所述毛刺信号检测电路10可通过所述第一NMOS管161检测毛刺信号。

图6和图7是图1所示的电压采样模块的示意性电路图。

请参见图6，所述电压采样模块15可包括第一电容器154和第六MOS管153。

其中，所述第六MOS管153的栅端通过所述第一电容器154连接至地电压，所述第六MOS管153的源端连接至地电压；所述电源电压上和所述地电压上均未出现毛刺信号时，所述第六MOS管153的漏端的电压值为所述地电压，所述第六MOS管153的栅端的电压值为所述第一电容器154采样的所述采样电压。所述第六MOS管153的栅端通过连接至所述电容器154，可以获取所述电容器154采样的不受毛刺信号影响的电源电压，通过将所述第六MOS管153连接至地电压，可以对所述第六MOS管153的漏极的电压进行重置，避免所述第六MOS管153漏端处于高阻悬空状态。由此，可以使得所述电源电压VDD上未出现毛刺信号且所述地电压上未出现毛刺信号时，所述第六MOS管153的漏端的电压值为所述地电压，所述第六MOS管153的栅端的电压值为通过所述第一电容器154采样的电源电压VDD，即采样电压VDD-C。

请继续参见图6，所述电压采样模块15还可包括第七MOS管156、第八MOS管155以及第一反相器157。

其中，所述第六MOS管153的栅端通过所述第七MOS管156连接至所述电源电压VDD，所述第六MOS管153的漏端通过所述第八MOS管155连接至所述地电压，所述第六MOS管153的漏端通过所述第一反相器157连接至所述第六MOS管153的栅端。

进一步地，用于控制所述第七MOS管156的控制信号和用于控制第八MOS管155的控制信号可以是一组反向信号。例如，所述第八MOS管155的栅端用于接收第一信号R，所述第七MOS管156的栅端用于接收第一信号R的反向信号R_b。

例如，所述第一信号R为高电平时，所述第七MOS管156和第八MOS管155均导通，即电源电压通过所述第七MOS管156对所述第一电容器154进行充电，使得所述第六MOS管153的栅端N的第一电压为“1”，且所述第六MOS管153的漏端M通过第八MOS管155连接至地，以使得所述第六MOS管153的漏端M的第二电压为“0”。然后，所述第一信号R为低电平时，所述第七MOS管156和第八MOS管155均断开，使得所述第六MOS管153的栅端N的第一电压维持在“1”，所述第六MOS管153的漏端M的第二电压维持在“0”。

即通过第七MOS管156和第八MOS管155能够使得所述第六MOS管153的栅端N被拉高至VDD，并使得所述第六MOS管153的漏端M被拉低至GND。

通过控制所述第一反相器157，可以保证所述第六MOS管153的漏端的电压处于“0”，进而保证所述毛刺信号检测电路10的性能。即使所述第六MOS管153的漏端的电压升高，第一反相器157也可以保证所述第六MOS管153的漏端的电压恢复至“0”。此外，通过所述第一反相器157，也可以避免所述第一电容器154出现漏电，进而保证所述电容器的电压值保持在电源电压。由此，所述毛刺信号检测电路可以实时检测所述电源电压或地电压是否收到毛刺攻击。

此外，所述第六MOS管153、所述检测单元阵列11中的MOS管以及所述第一反相器157可用于形成锁存器。第七MOS管156和第八MOS管155为所述锁存器的使能电路。或者说，所述第六MOS管153、所述检测单元阵列11中的MOS管、所述第一反相器157、所述第七MOS管156以及所述第八MOS管155可形成带使能控制的锁存器。

通过电容器和MOS管形成电压采样模块，不仅能够实现对电源电压的采样，还能够与检测单元阵列11中的MOS管形成锁存器，即可直接利用现有的锁存器制备本申请的毛刺信号检测电路，进一步提高了可应用性。

请参见图7，所述电压采样模块15可包括电阻器151和第二电容器152；所述电阻器151的一端连接至所述电源电压，所述电阻器151的另一端通过所述第二电容器152连接至所述地电压。

图8是本申请实施例的信号生成电路13的示意性结构图。

请参见图8，所述信号生成电路13可以为D触发器。

例如，所述D触发器的重置(RESET)端B连接至重置信号W，例如所述重置信号W可以是上述第一信号R；所述D触发器的D端连接至VDD；所述D触发器的检测端A连接至所述开关阵列12的输出端，用于接收检测信号，所述D触发器的输出端Q输出目标信号(即预警(ALARM)信号)。当然，所述信号生成电路13还可以是其他器件，例如比较器。可选地，所述目标信号也可以是差分信号。

应理解，上文的MOS管可以是金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。例如“N型”MOS管(NMOSFET)与“P型”MOS管(PMOSFET)。其中，“N型”MOS管和“P型”MOS管当作开关使用时，“N型”MOS管(衬底PN结指向内的MOS管或电流流出的MOS管)的栅端接高电平时导通，接低电平时关断；“P型”MOS管(PN结指向外的MOS管或电流流入的MOS管)的栅端接高电平时关断，接低电平时导通。

还应理解，图1至图8仅为本申请的示例，不应理解为对本申请的限制。

例如，毛刺信号检测电路10还可以包括阈值判决模块。

例如，所述开关阵列12的输出端通过所述阈值判决模块连接至所述信号生成电路13，所述阈值判决模块用于放大所述开关阵列12输出的信号，并将放大后的信号发送至所述信号生成电路13。例如所述阈值判决模块可包括第二反相器和第三反相器，所述开关阵列12的输出端通过第二反相器连接至所述第三反相器的一端，所述第三反相器的另一端连接至所述信号生成电路13。其中所述第二反相器的翻转阈值可小于所述第三反相器的翻转阈值。例如所述第二反相器的翻转阈值为0.3，所述第三反相器的翻转阈值为0.8，即通过降低所述第二反相器的翻转阈值提升所述毛刺信号检测电路10的灵敏度，并通过增大所述第三反相器的翻转阈值，保证所述毛刺信号检测电路10的稳定性。应理解，上述0.3和0.8仅为示例，本申请对所述第二反相器的翻转阈值和所述第三反相器的翻转阈值不做具体限定。通过所述阈值判决模块的配合，可以检测更低幅度的毛刺信号，进一步提升所述毛刺信号检测电路10的灵敏度。

又例如，附图中的开关阵列12和检测单元阵列11中的MOS管的数量仅为示例，不应理解为对本申请的限制。本领域技术人员可以根据实际需求设置多个MOS管。

本申请还提供了一种安全芯片，所述安全芯片可以包括上文所述的毛刺信号检测电路。例如，所述安全芯片可以是指纹传感器芯片或者处理器芯片等等。本申请还提供了一种电子设备，所述电子设备可以包括上文所述的安全芯片。例如，例如，智能手机、笔记本电脑、平板电脑、游戏设备等便携式或移动计算设备，以及电子数据库、汽车、银行自动柜员机(Automated Teller Machine，ATM)等其他电子设备。但本申请实施例对此并不限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及电路，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路、支路和模块，可以通过其它的方式实现。例如，以上所描述的支路是示意性的，例如，该模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到一个支路，或一些特征可以忽略，或不执行。

所述集成的模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以该权利要求的保护范围为准。

Claims (10)

1.一种毛刺信号检测电路，其特征在于，包括：

电压采样模块，用于获取并输出电源电压的采样电压；

检测单元阵列，包括多个金属氧化物半导体MOS管，所述多个MOS管的第一端连接至所述采样电压，所述多个MOS管的第二端连接至电源电压，其中，所述多个MOS管分别具有不同的阈值电压；

开关阵列，包括所述多个MOS管对应的多个开关；

信号生成电路，所述多个MOS管的漏端分别通过所述多个开关连接至所述信号生成电路；

其中，导通所述多个开关中的目标开关，并断开所述多个开关中除所述目标开关之外的开关时，所述信号生成电路用于根据所述目标开关的输出端的电压值的变化生成并输出目标信号，所述目标信号用于指示电源电压或地电压是否出现毛刺信号。

2.根据权利要求1所述的毛刺信号检测电路，其特征在于，所述多个MOS管包括：

多个第一PMOS管；

所述第一PMOS管的第一端为所述第一PMOS管的栅端，所述第一PMOS管的第二端为所述第一PMOS管的源端。

3.根据权利要求2所述的毛刺信号检测电路，其特征在于，所述开关阵列包括：

多个第二PMOS管；

所述多个第二PMOS管的源端分别连接至所述多个第一PMOS管的漏端，所述多个第二PMOS管的漏端连接至所述信号生成电路；

所述多个第二PMOS管中的目标PMOS管的栅端用于接收所述地电压；

所述多个第二PMOS管中除目标PMOS管之外的第二PMOS管的栅端用于接收所述电源电压。

4.根据权利要求1至3中任一项所述的毛刺信号检测电路，其特征在于，所述多个MOS管包括：

多个第一NMOS管；

所述第一NMOS管的第一端为所述第一NMOS管的源端，所述第一NMOS管的第二端为所述第一NMOS管的栅端。

5.根据权利要求4所述的毛刺信号检测电路，其特征在于，所述开关阵列包括：

多个第四PMOS管和多个第五PMOS管；

所述多个第四PMOS管的源端分别连接至所述多个第一NMOS管的漏端，所述多个第四PMOS管的漏端连接至所述信号生成电路；

所述多个第四PMOS管中的目标PMOS管的栅端用于接收所述地电压；

所述多个第四PMOS管中除目标PMOS管之外的第四PMOS管的栅端用于接收所述电源电压或所述采样电压；

所述多个第五PMOS管的源端用于接收所述电源电压，所述多个第五PMOS管的漏端分别连接至所述多个第四PMOS管的源端；

所述多个第五PMOS管中的目标PMOS管的栅端用于接收所述电源电压；

所述多个第五PMOS管中除目标PMOS管之外的第五PMOS管的栅端用于接收所述地电压。

6.根据权利要求1至3中任一项所述的毛刺信号检测电路，其特征在于，所述电压采样模块包括：

第一电容器、第六NMOS管、第七PMOS管、第八NMOS管以及第一反相器；

所述第六NMOS管的栅端通过所述第一电容器连接至所述地电压，所述第六NMOS管的栅端通过所述第七PMOS管连接至所述电源电压，所述第六NMOS管的源端连接至所述地电压，所述第六NMOS管的漏端通过所述第八NMOS管连接至所述地电压，所述第六NMOS管的漏端通过所述第一反相器连接至所述第六NMOS管的栅端。

7.根据权利要求1至3中任一项所述的毛刺信号检测电路，其特征在于，所述电压采样模块包括：

电阻器和第二电容器；

所述电阻器的一端连接至所述电源电压，所述电阻器的另一端通过所述第二电容器连接至所述地电压。

8.根据权利要求1至3中任一项所述的毛刺信号检测电路，其特征在于，所述信号生成电路为D触发器。

9.一种安全芯片，其特征在于，包括：

权利要求1至8中任一项所述的毛刺信号检测电路。

10.一种电子设备，其特征在于，包括：

权利要求9所述的安全芯片；和

处理器，所述处理器用于接收所述安全芯片发送的目标信号，所述目标信号用于指示电源电压或地电压是否出现毛刺信号。

Images