CN113985163B - Esd检测电路、集成电路及电子设备 - Google Patents

Esd检测电路、集成电路及电子设备 Download PDF

Info

Publication number
CN113985163B
CN113985163B CN202111203741.6A CN202111203741A CN113985163B CN 113985163 B CN113985163 B CN 113985163B CN 202111203741 A CN202111203741 A CN 202111203741A CN 113985163 B CN113985163 B CN 113985163B
Authority
CN
China
Prior art keywords
inverter
detection circuit
mos tube
resistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111203741.6A
Other languages
English (en)
Other versions
CN113985163A (zh
Inventor
许建超
孙添平
戴贵荣
陈世超
戴庆田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aixiesheng Technology Co Ltd
Original Assignee
Shenzhen Aixiesheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Aixiesheng Technology Co Ltd filed Critical Shenzhen Aixiesheng Technology Co Ltd
Priority to CN202111203741.6A priority Critical patent/CN113985163B/zh
Publication of CN113985163A publication Critical patent/CN113985163A/zh
Application granted granted Critical
Publication of CN113985163B publication Critical patent/CN113985163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及电路领域，特别涉及一种ESD检测电路、集成电路及电子设备。本实施例的ESD检测电路包括耦合单元、直流偏置单元、反相器；耦合单元的第一端连接待检测端，耦合单元的第一端用于接收所述待检测端的待检测信号，耦合单元的第二端连接至反相器的第一端；直流偏置单元的第一端连接本地接地端，直流偏置单元的第二端连接本地电源端，直流偏置单元的第三端连接反相器的第一端；反相器的第二端连接本地电源端，反相器的第三端连接本地接地端，反相器的第四端用于输出测试信号。本申请的ESD检测电路的检测阈值可以根据需要进行设置，ESD检测电路的灵敏度可以人为进行调节，ESD检测电路的适用范围较广。

Description

ESD检测电路、集成电路及电子设备
技术领域
本发明涉及电路领域，特别涉及一种ESD检测电路、集成电路及电子设备。
背景技术
近年来，系统级静电放电(ESD，Electrostatic Discharge)事件的可靠性问题在最先进的电路和系统中受到越来越多的关注。为了达到系统级ESD指标，有多种有效的方法被报道和研究。其中，芯片级解决方案由于几乎不增加成本，在集成电路行业内得到了广泛的应用，芯片级解决方案即设计一个专用的ESD事件ESD检测电路，从而检测ESD事件，然后由系统来执行必要的恢复操作，例如芯片复位，重新加载所有配置寄存器等。
如图1A、1B所示，为相关技术中两种ESD检测电路的结构，图1A中的电路结构由一个锁存电路构成；图1B中的改进设计是通过附加的电容CP1和CP2实现的，将两个电容放置在VDD和锁存电路的输入节点之间、VSS和锁存电路的输出节点之间。
然而，相关技术中存在以下缺点：(1)待检测电源/地与ESD检测电路自身是同一套电源/地，在系统级ESD测试时，这个电源/地同步抖动(幅度和相位几乎相同)，导致ESD检测电路很难检测到自己本身的电源/地的这种抖动；(2)从电路结构上分析，这种结构检测阈值门槛较高，至少要大于MOS管的阈值电压，导致灵敏度较低。
发明内容
本申请实施例的主要目的在于提出一种ESD检测电路、集成电路及电子设备，使得ESD检测电路的灵敏度可以人为进行调节，ESD检测电路的适用范围较广。
为实现上述目的，本申请实施例提供了一种ESD检测电路，包括：耦合单元、直流偏置单元、反相器；所述耦合单元的第一端连接待检测端，所述耦合单元的第一端用于接收所述待检测端的待检测信号，所述耦合单元的第二端连接至所述反相器的第一端；所述直流偏置单元的第一端连接本地接地端，所述直流偏置单元的第二端连接本地电源端，所述直流偏置单元的第三端连接所述反相器的第一端；所述反相器的第二端连接所述本地电源端，所述反相器的第三端连接所述本地接地端，所述反相器的第四端用于输出测试信号；所述耦合单元用于将所述待检测信号传递至所述反相器的第一端，所述直流偏置单元用于生成直流偏置电压，所述待检测信号与所述直流偏置电压叠加后共同输入至所述反相器的第一端。
本申请实施例还提供了一种集成电路，包括：上述的ESD检测电路。
本申请实施例还提供了一种电子设备，包括：上述的集成电路。
本申请的ESD检测电路的检测阈值可以根据需要进行设置，ESD检测电路的灵敏度可以人为进行调节，ESD检测电路的适用范围较广。
另外，所述ESD检测电路还包括信号调理与状态锁存单元；所述信号调理与状态锁存单元连接所述反相器的第四端，所述信号调理与状态锁存单元用于锁存所述测试信号的高电平状态并输出持续为高电平的调理信号。
另外，所述信号调理与状态锁存单元包括信号整形模块、毛刺滤波模块、状态锁存模块；所述信号整形模块的第一端连接所述反相器的第四端，所述信号整形模块的第二端连接所述毛刺滤波模块的第一端，所述毛刺滤波模块的第二端连接所述状态锁存模块的第一端，所述状态锁存模块的第二端输出所述调理信号。
另外，所述待检测端为待测接地端；所述耦合单元为第一电容，所述第一电容连接在所述待检测端与所述反相器第一端之间；所述直流偏置单元包括第一MOS管、第一电阻、第一电流源；所述第一MOS管的源极连接所述本地电源端，所述第一MOS管的漏极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第一电流源的第一端，所述第一电流源的第二端连接所述本地接地端，所述第一MOS管的栅极连接所述第一电阻的第二端。
另外，所述ESD检测电路还包括第二电阻；所述第二电阻设置在所述第一电阻的第一端与所述反相器的第一端之间。
另外，所述待检测端为待测电源端；所述直流偏置单元包括第二MOS管、第三电阻、第二电流源；所述第二MOS管的源极连接所述本地接地端，所述第二MOS管的漏极连接所述第三电阻的第二端，所述第三电阻的第二端连接所述第二电流源的第一端，所述第二电流源的第二端连接所述本地电源端，所述第二MOS管的栅极连接所述第三电阻的第二端。
另外，所述ESD检测电路还包括第四电阻；所述第四电阻设置在所述第三电阻的第一端与所述反相器的第一端之间。
另外，所述反相器包括第三MOS管、第四MOS管；所述第三MOS管的栅极连接所述第四MOS管的栅极，所述第三MOS管的源极连接所述本地电源端，所述第三MOS管的漏极连接所述第四MOS管的漏极，所述第四MOS管的源极连接所述本地接地端；所述第三MOS管的栅极与所述第四MOS管的栅极之间存在第一节点，所述第一节点为所述反相器的第一端；所述第三MOS管的漏极与所述第四MOS管的漏极之间存在第二节点，所述第二节点为所述反相器的第四端。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1A、图1B是相关技术中两种ESD检测电路的结构；
图2是根据本申请一实施例的ESD检测电路的结构示意图；
图3是根据本申请一实施例的ESD检测电路的结构示意图；
图4为VGSM3-VTHp的波形示意图；
图5为测试信号Y的波形图；
图6是根据本申请一实施例的ESD检测电路的结构示意图；
图7是根据本申请一实施例的ESD检测电路的结构示意图；
图8是根据本申请一实施例的信号调理与状态锁存单元的结构示意图；
图9是根据本申请一实施例的信号调理与状态锁存单元的具体的电路结构示意图；
图10是根据本申请一实施例的ESD检测电路的结构示意图；
图11是根据本申请一实施例的ESD检测电路的结构示意图；
图12是根据本申请一实施例的ESD检测电路的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
本申请一实施例涉及一种ESD检测电路，如图2所示，为本实施例的结构示意图，包括：耦合单元101、直流偏置单元102、反相器103。
具体地说，耦合单元101的第一端连接待检测端，耦合单元101的第一端用于接收待检测端的待检测信号，耦合单元101的第二端连接至反相器103的第一端；直流偏置单元102的第一端连接本地接地端VSSD，直流偏置单元102的第二端连接本地电源端VDD，直流偏置单元102的第三端连接反相器103的第一端；反相器103的第二端连接本地电源端VDD，反相器103的第三端连接本地接地端VSSD，反相器103的第四端用于输出测试信号；耦合单元101用于将待检测信号传递至反相器103的第一端，直流偏置单元102用于生成直流偏置电压，待检测信号与直流偏置电压叠加后共同输入至反相器103的第一端。
为了便于解释本申请的实现原理，下述结合本申请具体实施细节进行描述。
在一个实施例中，如图3所示，为本实施例的具体电路结构示意图，待检测端为待测接地端；耦合单元101为第一电容C1，第一电容连接在待检测端与反相器103第一端之间直流偏置单元包括第一MOS管M1、第一电阻R1、第一电流源Iss1；第一MOS管M1的源极连接电源VDD，第一MOS管M1的漏极连接第一电阻R1的第一端，第一电阻R1的第二端连接第一电流源Iss1的第一端，第一电流源Iss1的第二端连接本地接地端VSSD，第一MOS管M1的栅极连接第一电阻R1的第二端。
在一个实施例中，ESD检测电路还包括第二电阻R2；第二电阻R2设置在第一电阻R1的第一端与反相器103的第一端之间。第二电阻R2可以将直流电压Vbp2叠加到信号Vsens_p上。
具体地说，本申请的ESD检测电路用于检测待测接地端上的ESD事件。在这个电路中，VSSD_FarAway是待检测信号，它是位于芯片上距离本地接地端VSSD比较远的区域的地，不同于本地接地端VSSD。虽然最终所有地都是在印制电路板(PCB，PrintedCircuitBoard)，中上连在一起的，但是当印制电路板面积很大，在系统级ESD测试时，相距较远的地是明显不同步的。
在本实施例的ESD检测电路中，ESD事件是高频信号，高频信号发生在待测接地端，产生待检测信号VSSD_FarAway，耦合单元101用于耦合输入含有高频信号的VSSD_FarAway到Vsens_p节点，Vsens_p节点位于反相器103的第一端；由第一MOS管M1、第一电阻R1、第一电流源Iss1形成的直流偏置单元101用于产生直流偏置电压Vbp2，直流电压Vbp2会叠加到信号Vsens_p上，如下面表达式所示：
VSSDFarAway＝Asin(ω0t)
Vsensp＝Vbp2+Asin(ω0t)
在一个实施例中，如图3所示，反相器103包括第三MOS管M3、第四MOS管M4；第三MOS管M3的栅极连接第四MOS管M4的栅极，第三MOS管M3的源极连接本地电源端VDD，第三MOS管M3的漏极连接第四MOS管M4的漏极，第四MOS管M4的源极连接本地接地端VSSD；第三MOS管M3的栅极与第四MOS管M4的栅极之间存在第一节点，第一节点为反相器103的第一端，即为Vsens_p节点；第三MOS管M3的漏极与第四MOS管M4的漏极之间存在第二节点Y，第二节点为反相器103的第四端。
具体地说，第一MOS管M1、第三MOS管M3为PMOS管，第四MOS管M4为NMOS管。
具体地说，第三MOS管M3、第四MOS管M4形成的反相器103，用于将信号Vsens_p放大并转换为数字信号即测试信号Y。其中第三MOS管M3作为信号主放大管，而第四MOS管M4的主要作用是作为负载管，但也有少量的放大能力。
具体地说，第一电阻R1的第一端的电压为Vbp2，第一电阻R1的第二端的电压为Vbp1；在本实施例的ESD检测电路中，第一MOS管M1与第三MOS管M3是匹配设计的PMOS管，典型设计可以取完全相同的尺寸。具体地说，第一MOS管M1与第三MOS管M3两者的W/L要取得比较大，使得在给定的第一电流源Iss1的电流下，第一MOS管M1工作在亚阈值区和饱和区的边界，也就是：
而Vbp2的电压比Vbp1高一个第一电阻R1的压降：
Vbp2＝Vbp1+Iss1·R1
因此：
|VDD-Vbp2|＝VGSM3＝VTHp-Iss1·R1
这意味着第三MOS管M3的偏置点处于亚阈值区，比饱和区和亚阈值区的临界点刚好低一个第一电阻R1压降Iss1·R1。这种巧妙的偏置方式，使得第三MOS管M3工作在Class-C状态(也就是其导通角<180度)，并且其工作点几乎与工艺和温度无关，仅仅取决于第一电阻R1上的压降，而这个压降是可以较准确控制的。如下面的表达式所示：
VSSDFarAway＝Asin(ω0t)
VGSM3-VTHp＝Asin(ω0t)-Iss1·R1
具体地说，系统级ESD事件的波形类似于高频正弦波，如图4所示，为VGSM3-VTHp的波形示意图，根据上述的公式，可以得到反相器的输出测试信号Y的波形图，如图5所示的波形图，当正弦波的幅度A sin(ω0t)≤Iss1·R1时，不足以开启第三MOS管M3，因此测试信号Y一直是0，也就是认为没有系统级ESD事件发生；当正弦波的幅度A sin(ω0t)>Iss·R0后，第三MOS管M3将被开启，并将输入信号进行反向放大，测试信号Y将出现高电平。
因此，本申请的ESD检测电路的输出测试信号Y的信号仅与直流偏置单元中的第一电阻及第一电流源相关，即本申请的ESD检测电路对ESD事件的检测阈值与第一电阻及第一电流源相关，而第一电阻及第一电流源的值是可以根据用户需要进行设置的，使得本申请的ESD检测电路的检测阈值可以根据需要进行设置，ESD检测电路的灵敏度可以人为进行调节，ESD检测电路的适用范围较广。
在一个实施例中，如图6所示，为本实施例的电路结构示意图，待检测端为待测电源端；耦合单元为第一电容C1，第一电容C1连接在待检测端与反相器第一端之间；直流偏置单元包括第二MOS管M2、第三电阻R3、第二电流源Iss2；第二MOS管M2的源极连接本地接地端VSSD，第二MOS管M2的漏极连接第三电阻R3的第一端，第三电阻R3的第二端连接第二电流源Iss2的第一端，第二电流源Iss2的第二端连接本地电源端VDD，第二MOS管M2的栅极连接第三电阻R3的第二端。
在一个实施例中，如图6所示，ESD检测电路还包括第四电阻R4；第四电阻R4设置在第三电阻R3的第一端与反相器103的第一端之间。在本实施例的ESD检测电路中，VDD_FarAway是待检测信号，它是位于电路板比较远的区域的电源，不同于本地的VDD。
可以看到，本实施例所示ESD检测电路是与上一实施例相对应的对偶电路，在这个电路中第四MOS管M4是主放大管，第三MOS管M3是负载管，但也具有少量的放大能力。本实施例所示ESD检测电路的功能和原理与上一实施例的ESD检测电路是完全相似的，在此不再赘述。
在一个实施例中，ESD检测电路还包括信号调理与状态锁存单元；如图7所示，为本实施例的结构示意图，本实施例还包括信号调理与状态锁存单元104，信号调理与状态锁存单元104连接反相器103的第四端，信号调理与状态锁存单元104用于锁存测试信号Y的高电平状态并输出持续为高电平的调理信号。
具体地说，测试信号Y经过信号调理与状态锁存单元104处理后，最终产生ESD事件输出信号ESDDET_OUT。ESD检测电路输出的测试信号Y的高电平时间较为短暂，例如只有几ns，但是经过信号调理和状态锁存单元104后，会将这个高电平状态锁存起来，因此信号调理和状态锁存单元104输出的ESDDET_OUT会持续为高电平。
具体地说，由于ESD事件是偶发事件，其产生的脉冲及持续时间可能很短暂，那么ESD检测电路产生的测试信号Y也可能很短暂，必须对这个信号在“本地”加以适当的延长或记忆，以便于数字的后续处理，其原因有两点：
(1)在ESD事件持续期间，测试信号Y变为高，但是这段时间内电源和地波动极其大，极其不可靠，数字电路几乎不能正常工作，因此数字电路没有办法在这段时间内可靠处理，必须等这段“风浪”过去后，才能处理；
(2)这个状态必须在ESD检测电路本地加以延长或存储，因为在ESD事件持续期间，电源和地波动极其大，极其不可靠，信号不能可靠的传递到其它地方进行存储(可能会出错)，只有本地的电源和地是可靠的，因为它们同步跳动，压差基本维持不变；因此把状态就近存储在本地是最可靠的。
因此，本申请通过上述的信号调理与状态锁存单元，有效地解决了这些问题，并且可以将检测结果维持任意长时间，直到ESD事件“风浪”过去，直到数字电路采样到结果并做了适当的处理之后，数字最后才主动发CLEAR信号清除掉这个状态。
需要说明的是，当直到ESDDET_OUT被读取并进行适当处理后，信号调理与状态锁存单元才会接收到CLEAR信号，信号调理与状态锁存单元输出的ESDDET_OUT的高电平状态将被清除掉。
在一个实施例中，信号调理与状态锁存单元包括信号整形模块、毛刺滤波模块、状态锁存模块；如图8所示，为本实施例的信号调理与状态锁存单元的结构示意图，信号调理与状态锁存单元包括信号整形模块1041、毛刺滤波模块1042、状态锁存模块1043。
信号整形模块1041的第一端连接反相器103的第四端，信号整形模块的第二端连接毛刺滤波模块的第一端，毛刺滤波模块的第二端连接状态锁存模块的第一端，状态锁存模块的第二端输出调理信号。
信号整形模块1041用于对输入的信号即测试信号Y进行整形；毛刺滤波模块1042用于滤除输入信号中小于一定宽度的脉冲(此时通常称之为毛刺)，防止误触发；状态锁存模块，用于将高电平状态进行锁存。
如图9所示，为信号调理与状态锁存单元的具体的电路结构示意图，信号整形模块为BUF1，状态锁存模块由NOR1、NOR2、BUF2构成，其中输入信号通道实现SET功能即将ESDDET_OUT置1，CLEAR信号实现RESET功能，即ESDDET_OUT清0。
具体地说，由于ESD事件脉冲方向可能为正，也可能为负，仅在于电路板比较远的区域的电源和接地端的其中一端设置上述的ESD检测电路，只能检测一个方向的ESD脉冲；因此，在一个实施例中，可以在位于芯片比较远的区域的电源和接地端均设置上述的ESD检测电路，如图10所示，为本实施例的结构示意图，在本实施例的ESD检测电路中，VDD_FarAway和VSSD_FarAway是待检测信号，它们是位于芯片比较远的区域的电源和接地端，不同于本地的VDD和VSSD。其中VDD_FarAway和VSSD_FarAway是成对的电源和接地端，电源和接地端两者之间有较大的去耦电容C2。无论是VDD_FarAway还是VSSD_FarAway上的ESD脉冲信号，都会通过电源和接地端之间去耦电容C2的耦合作用，引起电源和接地端两者之间密切且同步的抖动，因此正的ESD事件检测由VDD检测单元即图3中的ESD检测电路负责，而负的ESD事件检测由VSSD检测单元图6中的ESD检测电路负责。
需要说明的是，VDD检测单元、VSSD检测单元这两者的输出结果需要进行合并，通过“或”合并之后，产生一个统一的ESDDET_OUT标志信号，也就是是说，只要VDD检测单元与VSSD检测单元其中一个单元输出有效，都会使得ESDDET_OUT有效。
在一个实施例中，ESD检测电路还包括控制开关、第三电容，如图11所示，为本实施例的电路结构示意图，控制开关S的第一端连接本地电源端VDD，控制开关S的第二端连接第三电容C3的第一端，第三电容的第二端连接第一电容的第二端。通过此种设置增加了阈值调节的档位，采用的方法是输入信号进行“电容分压”。图中以控制开关S为MOS管为例，实际中可以为其他类型的开关，本实施例不作具体限定。
需要说明的是，图11是在图3的ESD检测电路基础上进行的改造，当然也可以应用到图6的ESD检测电路中。
具体地说，当控制开关S断开时，第三电容C3不工作，此时，VSSD_FarAway信号会通过C1耦合，无衰减直通到Vsens_p，用式子表示为：
VSSDFarAway＝Asin(ω0t)
Vsensp＝Vbp2+Asin(ω0t)
当控制开关S闭合时，第三电容C3工作，第三电容C3与第一电容C1构成电容衰减网络，因此Vsens_p的幅度小于VSSD_FarAway信号幅度，用式子表示为：
VSSDFarAway＝Asin(ω0t)
需要说明的是，本实施例还可以根据实际需要增加多个控制开关与电容组成的结构进行并联连接，实现更多的档位调节，如图12所示，是存在两个控制开关S[0]、S[1]与第三电容C3和第四电容C4组成的结构为例进行说明，当所有控制开关S[0]、S[1]均闭合，第三电容C3和第四电容C4均工作，与第一电容C1构成电容衰减网络，因此Vsens_p的幅度小于VSSD_FarAway信号幅度，用式子表示为：
VSSDFarAway＝Asin(ω0t)
本发明一实施例涉及一种集成电路，包括上一实施例的ESD检测电路。
本实施例的集成电路通过使用上一实施例的ESD检测电路，使得集成电路的检测阈值可以根据需要进行设置，灵敏度可以人为进行调节，适用范围较广。
本发明一实施例涉及一种电子设备，包括上一实施例的集成电路。
本实施例的电子设备通过使用上一实施例的ESD检测电路，使得电子设备的检测阈值可以根据需要进行设置，灵敏度可以人为进行调节，适用范围较广。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种ESD检测电路，其特征在于，包括：耦合单元、直流偏置单元、反相器；
所述耦合单元的第一端连接待检测端，所述耦合单元的第一端用于接收所述待检测端的待检测信号，所述耦合单元的第二端连接至所述反相器的第一端；
所述直流偏置单元的第一端连接本地接地端，所述直流偏置单元的第二端连接本地电源端，所述直流偏置单元的第三端连接所述反相器的第一端；
所述反相器的第二端连接所述本地电源端，所述反相器的第三端连接所述本地接地端，所述反相器的第四端用于输出测试信号；
所述耦合单元用于将所述待检测信号传递至所述反相器的第一端，所述直流偏置单元用于生成直流偏置电压，所述待检测信号与所述直流偏置电压叠加后共同输入至所述反相器的第一端。
2.根据权利要求1所述的ESD检测电路，其特征在于，所述ESD检测电路还包括信号调理与状态锁存单元；
所述信号调理与状态锁存单元连接所述反相器的第四端，所述信号调理与状态锁存单元用于锁存所述测试信号的高电平状态并输出持续为高电平的调理信号。
3.根据权利要求2所述的ESD检测电路，其特征在于，所述信号调理与状态锁存单元包括信号整形模块、毛刺滤波模块、状态锁存模块；
所述信号整形模块的第一端连接所述反相器的第四端，所述信号整形模块的第二端连接所述毛刺滤波模块的第一端，所述毛刺滤波模块的第二端连接所述状态锁存模块的第一端，所述状态锁存模块的第二端输出所述调理信号。
4.根据权利要求1所述的ESD检测电路，其特征在于，所述待检测端为待测接地端；所述耦合单元为第一电容，所述第一电容连接在所述待检测端与所述反相器第一端之间；所述直流偏置单元包括第一MOS管、第一电阻、第一电流源；所述第一MOS管的源极连接所述本地电源端，所述第一MOS管的漏极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第一电流源的第一端，所述第一电流源的第二端连接所述本地接地端，所述第一MOS管的栅极连接所述第一电阻的第二端。
5.根据权利要求4所述的ESD检测电路，其特征在于，所述ESD检测电路还包括第二电阻；
所述第二电阻设置在所述第一电阻的第一端与所述反相器的第一端之间。
6.根据权利要求1所述的ESD检测电路，其特征在于，所述待检测端为待测电源端；所述耦合单元为第一电容，所述第一电容连接在所述待检测端与所述反相器第一端之间；所述直流偏置单元包括第二MOS管、第三电阻、第二电流源；所述第二MOS管的源极连接所述本地接地端，所述第二MOS管的漏极连接所述第三电阻的第一端，所述第三电阻的第二端连接所述第二电流源的第一端，所述第二电流源的第二端连接所述本地电源端，所述第二MOS管的栅极连接所述第三电阻的第二端。
7.根据权利要求6所述的ESD检测电路，其特征在于，所述ESD检测电路还包括第四电阻；
所述第四电阻设置在所述第三电阻的第一端与所述反相器的第一端之间。
8.根据权利要求1所述的ESD检测电路，其特征在于，所述反相器包括第三MOS管、第四MOS管；
所述第三MOS管的栅极连接所述第四MOS管的栅极，所述第三MOS管的源极连接所述本地电源端，所述第三MOS管的漏极连接所述第四MOS管的漏极，所述第四MOS管的源极连接所述本地接地端；
所述第三MOS管的栅极与所述第四MOS管的栅极之间存在第一节点，所述第一节点为所述反相器的第一端；所述第三MOS管的漏极与所述第四MOS管的漏极之间存在第二节点，所述第二节点为所述反相器的第四端。
9.一种集成电路，其特征在于，包括：权利要求1至8任一项所述的ESD检测电路。
10.一种电子设备，其特征在于，包括：权利要求9所述的集成电路。
CN202111203741.6A 2021-10-15 2021-10-15 Esd检测电路、集成电路及电子设备 Active CN113985163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111203741.6A CN113985163B (zh) 2021-10-15 2021-10-15 Esd检测电路、集成电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111203741.6A CN113985163B (zh) 2021-10-15 2021-10-15 Esd检测电路、集成电路及电子设备

Publications (2)

Publication Number Publication Date
CN113985163A CN113985163A (zh) 2022-01-28
CN113985163B true CN113985163B (zh) 2024-04-30

Family

ID=79738839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111203741.6A Active CN113985163B (zh) 2021-10-15 2021-10-15 Esd检测电路、集成电路及电子设备

Country Status (1)

Country Link
CN (1) CN113985163B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115313551B (zh) * 2022-08-09 2024-04-30 深圳市爱协生科技股份有限公司 电池充电保护芯片和电池装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255304A (zh) * 2011-07-19 2011-11-23 北京大学 Esd电源箝位电路
CN103022996A (zh) * 2011-09-21 2013-04-03 中芯国际集成电路制造(北京)有限公司 静电放电保护电路和静电放电保护方法
CN103760444A (zh) * 2014-01-24 2014-04-30 电子科技大学 一种esd瞬态检测电路
CN104622461A (zh) * 2014-12-31 2015-05-20 北京瀚景锦河科技有限公司 一种多导联的ecg信号采集装置
CN106876380A (zh) * 2015-12-11 2017-06-20 联发科技股份有限公司 静电放电保护电路及用于静电放电保护的方法
CN108886363A (zh) * 2016-03-31 2018-11-23 高通股份有限公司 静电放电(esd)隔离输入/输出(i/o)电路
CN110058094A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种esd检测电路以及电子系统
CN113451293A (zh) * 2020-03-26 2021-09-28 长鑫存储技术有限公司 静电放电保护电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525316B2 (en) * 2005-09-06 2009-04-28 3M Innovative Properties Company Electrostatic discharge event and transient signal detection and measurement device and method
US9435841B2 (en) * 2012-04-13 2016-09-06 International Business Machines Corporation Integrated circuit protection during high-current ESD testing
US9013843B2 (en) * 2012-08-31 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple device voltage electrostatic discharge clamp

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255304A (zh) * 2011-07-19 2011-11-23 北京大学 Esd电源箝位电路
CN103022996A (zh) * 2011-09-21 2013-04-03 中芯国际集成电路制造(北京)有限公司 静电放电保护电路和静电放电保护方法
CN103760444A (zh) * 2014-01-24 2014-04-30 电子科技大学 一种esd瞬态检测电路
CN104622461A (zh) * 2014-12-31 2015-05-20 北京瀚景锦河科技有限公司 一种多导联的ecg信号采集装置
CN106876380A (zh) * 2015-12-11 2017-06-20 联发科技股份有限公司 静电放电保护电路及用于静电放电保护的方法
CN108886363A (zh) * 2016-03-31 2018-11-23 高通股份有限公司 静电放电(esd)隔离输入/输出(i/o)电路
CN110058094A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种esd检测电路以及电子系统
CN113451293A (zh) * 2020-03-26 2021-09-28 长鑫存储技术有限公司 静电放电保护电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ESD防护器件HMM和TLP测试方法及性能评价;徐晓英;甘瑛洁;浦实;徐朕;冯婉琳;黄为;;高电压技术;20170430(第04期);全文 *

Also Published As

Publication number Publication date
CN113985163A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
JP4390706B2 (ja) フェイルセーフ差動増幅器回路
CN110462415B (zh) 毛刺信号检测电路、安全芯片和电子设备
US7663515B2 (en) High-speed serial interface circuit and electronic instrument
US8385036B2 (en) System and method for negative voltage protection
CN113985163B (zh) Esd检测电路、集成电路及电子设备
CN104714193A (zh) 一种高精度低功耗电源毛刺检测电路
CN112673263B (zh) 毛刺信号检测电路、安全芯片和电子设备
US8542277B2 (en) Controlling apparatus and controlling method for signal outputing circuit and video system
US11763037B2 (en) Power glitch signal detection circuit, security chip and electronic apparatus
CN108169694B (zh) 一种具有温度、工艺补偿功能的毛刺检测电路
US20210119590A1 (en) Low power receiver circuit for isolated data communications
CN101566658A (zh) 瞬态侦测电路
CN101493489B (zh) 瞬时侦测电路以及集成电路
CN210157165U (zh) 下电复位电路及电源装置
US10447266B2 (en) Low power energy detector
CN107071401B (zh) 检波对数视频放大器自检电路
CN107395192B (zh) 双向接口电路
CN113066413B (zh) 一种时钟数据恢复装置及方法
CN113866597B (zh) 一种差分信号单端误触发检测判断系统及方法
US7106125B1 (en) Method and apparatus to optimize receiving signal reflection
CN106959603B (zh) 一种宽温度范围低温漂定时系统及其定时方法
TW202211606A (zh) 電荷幫浦裝置
CN115589225A (zh) 输入缓冲电路以及半导体存储器
CN117811547A (zh) 外部时钟检测电路、时钟同步电路和电源管理芯片
CN117491726A (zh) 一种信号检测电路和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Aixiesheng Technology Co.,Ltd.

Address before: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant