TW201904073A - 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置 - Google Patents

薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置 Download PDF

Info

Publication number
TW201904073A
TW201904073A TW107117802A TW107117802A TW201904073A TW 201904073 A TW201904073 A TW 201904073A TW 107117802 A TW107117802 A TW 107117802A TW 107117802 A TW107117802 A TW 107117802A TW 201904073 A TW201904073 A TW 201904073A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
oxide semiconductor
film transistor
content ratio
thin film
Prior art date
Application number
TW107117802A
Other languages
English (en)
Other versions
TWI667796B (zh
Inventor
金昇鎭
李禧成
李昭珩
金敏澈
梁晸碩
朴志皓
任曙延
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170068037A external-priority patent/KR102344003B1/ko
Priority claimed from KR1020170169420A external-priority patent/KR102449467B1/ko
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW201904073A publication Critical patent/TW201904073A/zh
Application granted granted Critical
Publication of TWI667796B publication Critical patent/TWI667796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明揭露一種包括能夠應用於要求高速驅動的高解析度平板顯示裝置的氧化物半導體層的薄膜電晶體(TFT)、一種包含該TFT閘極驅動器、以及一種包含該閘極驅動器的顯示裝置。該TFT包括由銦-鎵-鋅-錫氧化物(IGZTO)組成的第一氧化物半導體層和包括銦-鎵-鋅氧化物(IGZO)的第二氧化物半導體層。該第二氧化物半導體層的鎵(Ga)與銦(In)的含量比(Ga/In)高於該第一氧化物半導體層的Ga與In的含量比(Ga/In)，以及該第二氧化物半導體層的鋅(Zn)與In的含量比(Zn/In)高於該第一氧化物半導體層的Zn與In的含量比(Zn/In)。

Description

薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
本發明涉及一種薄膜電晶體、一種包含該薄膜電晶體的閘極驅動器、以及一種包含閘極驅動器的顯示裝置。
隨著資訊導向社會的進步，用於顯示影像的顯示裝置的各種需求逐步增加。因此，各種顯示裝置，例如液晶顯示(LCD)裝置、電漿顯示面板(PDP)裝置，以及發光顯示裝置最近已被採用。發光顯示裝置的例子包括：有機發光顯示裝置，其使用有機發光二極體(OLED)作為發光元件；以及發光二極體顯示裝置，其使用微發光二極體作為發光元件。
每個面板顯示裝置包括顯示面板、閘極驅動器、資料驅動器、以及時序控制器。該顯示面板包括複數條資料線、複數條閘極線、以及分別設置在由該複數條資料線和該複數條閘極線的交叉點所界定的複數個區域中的複數個像素。當閘極信號藉由使用薄膜電晶體(TFT)作為開關元件供應到閘極線時，每一個像素通過資料線供應資料電壓。每一個像素利用該資料電壓發出具有特定亮度的光。
最近，以相當於超高解析度(UHD)的高解析度顯示影像的平面面板顯示裝置已問世，以及以相當於8K UHD的高解析度顯示影像的平面面板顯示裝置已在開發中。該UHD標示3840×2160的解析度，以及8K UHD標示7680×4320的解析度。
具有例如UHD或是8K UHD高解析度的平面面板顯示裝置需要高速驅動，因此，單線掃描時間，即閘極信號供應至一條閘極線的時間縮短。該單線掃描時間對應於每個像素的資料電壓供應期間。因此，如果該單線掃描 時間縮短，一期望的資料電壓不會被充電於每個像素，使得畫質降低。為了解決該問題，具有高電子移動的TFT應作為開關元件使用。
在包含氧化物基半導體層的TFT作為開關元件使用的情況下，與作為開關元件使用之包含複晶矽基半導體層的TFT相比，製造成本得以降低以及電子移動較低。因此，要求高速驅動的高解析度平面面板顯示裝置需要包含氧化物基半導體層的TFT。
然而，應用到要求高速驅動的高解析度平面面板顯示裝置的TFT的氧化物基半導體層，由於每英吋像素(PPI)和高電子移動性，應實施為短通道。在先前技術中，使用基於包含銦-鎵-鋅氧化物(IGZO)的半導體層的TFT，因為這樣，難確保高電子移動性。而且，如果使用包含IGZO的半導體層作為一單層，由於通道的長度變化，臨界電壓便急速轉換。因此，在維持一期望臨界電壓值的狀態下，較難實現短通道。
圖1為顯示在包含IGZO基半導體層的TFT中當通道長度改變時汲極-源極電流相對於閘極-源極電壓的曲線圖。
圖1顯示在包含作為單層之IGZO基的半導體層的TFT通道長度由4μm變為10μm的條件下，藉由測量相對於閘極-源極電壓的汲極-源極電流而得到的實驗結果。如圖1所示，可以看出在通道長度縮短為4μm或更短的情況下，與通道長度為5μm到10μm的情況相比，臨界電壓負偏移約-5V。因此，如果通道長度縮為4μm或更短，較難確保所需的驅動特性。
如果在沉積作為單層之IGZO基半導體層的過程中，製造設備的電源、壓力、以及溫度調整至一特定範圍，在如圖1所示之短通道中臨界電壓為負偏移的問題便能解決。然而在這種情況下，由於諸如製造設備的功率、壓力和溫度的條件，考慮到諸如膜均勻性的其他因素的自由度就顯著地降低。
因此，要求高速驅動的高解析度平板顯示裝置需要包含氧化物半導體層的TFT，而不須限制製造設備的自由度。
因此，本發明意旨在於提供一種薄膜電晶體(TFT)、一種包含該TFT的閘極驅動器、以及一種包含該閘極驅動器的顯示裝置，該閘極驅動器確實消除一個或多個該先前技術的限制和缺點。
本發明旨在提供一種TFT、一種包括該TFT的閘極驅動器、以及一種包括該閘極驅動器的顯示裝置，其基本上消除了由於先前技術的限制和缺點導致的一個或多個問題。
本發明的一個態樣旨在提供一種包含能夠應用於要求高速驅動的高解析度的平板顯示裝置的氧化物半導體層的TFT、一種包含該TFT的閘極驅動器、以及一種包含該閘極驅動器的顯示裝置。
本發明的其他優點和特徵將部分在下面的描述中闡述，並且部分對於本領域具有通常技藝者在檢視以下內容時將變得顯而易見，或者可以從本發明的實踐中獲知。本發明的目的和其他優點可以通過書面描述及其申請專利範圍以及附圖中特別指出的結構來實現和獲得。
為了實現這些和其他優點並且根據本發明的目的，如本文所體現和廣泛描述的，提供一種TFT，包括一第一氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)及氧(O)；以及一第二氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)及氧(O)。該第二氧化物半導體層的鎵(Ga)與銦(In)的含量比(Ga/In)高於該第一氧化物半導體層的Ga與In的含量比(Ga/In)，以及該第二氧化物半導體層的鋅(Zn)與銦(In)的含量比(Zn/In)高於該第一氧化物半導體層的Zn與In的含量比(Zn/In)。
在本發明的另一態樣中，提供一種閘極驅動器，包括輸出閘極信號的複數個級。該複數個級的每一個包括根據本發明實施例的TFT。
本發明的另一態樣，提供一種包括顯示面板的顯示裝置，該顯示面板包括複數條資料線、複數條閘極線、以及分別設置在由該複數條資料線和該複數條閘極線的交叉點所界定的複數個區域中的複數個像素。該複數個像素的每一個包括該TFT。
須了解，本發明前述一般描述和以下詳細描述都是示例性和解釋性的，並且旨在提供如請求保護的本發明的進一步說明。
100‧‧‧薄膜電晶體(TFT)
110‧‧‧閘極電極
120‧‧‧閘極絕緣層
130‧‧‧氧化物半導體層
131‧‧‧第一氧化物半導體層
131'‧‧‧第一半導體材料層
132‧‧‧第二氧化物半導體層
132'‧‧‧第二半導體材料層
133‧‧‧光阻圖案
140‧‧‧源極電極
150‧‧‧汲極電極
160‧‧‧鈍化層
170‧‧‧層間絕緣層
300‧‧‧緩衝層
1000‧‧‧有機發光顯示裝置
1100‧‧‧顯示面板
1110‧‧‧顯示面板
1120‧‧‧第二基板
1200‧‧‧閘極驅動器
1300‧‧‧源極驅動IC
1400‧‧‧可撓性薄膜
1500‧‧‧電路板
1600‧‧‧時序控制器
Gk‧‧‧第k條閘極線
Dj‧‧‧第j條資料線
ST1‧‧‧第一開關電晶體
VDDL‧‧‧第二源極電壓線
DT‧‧‧驅動電晶體
Cst‧‧‧電容器
OLED‧‧‧有機發光二極體
VSSL‧‧‧第一源極電壓線
ST2‧‧‧第二開關電晶體
SEk‧‧‧第k條初始化線
Rq‧‧‧第q條參考電壓線
STT1‧‧‧級
NQ‧‧‧上拉節點
NQB‧‧‧下拉節點
NC‧‧‧節點控制器
TU‧‧‧上拉電晶體
OT‧‧‧輸出端
TD‧‧‧下拉電晶體
VGLT‧‧‧閘極低壓端
CT1‧‧‧第一接觸孔
CT2‧‧‧第二接觸孔
DA‧‧‧顯示區域
NDA‧‧‧非顯示區域
P‧‧‧像素
S101~S105‧‧‧步驟
所附圖式說明了本發明的實施例，並且與說明書一起用於解釋本發明的原理，其中圖式被納入以提供對本發明的進一步理解，並且被併入及構成本申請的一部分。在圖式中： 圖1是顯示在包含IGZO基半導體層的TFT中，當通道長度變化時汲極-源極電流相對於閘極-源極電壓的曲線圖；圖2是說明根據本發明一實施例之顯示裝置的透視圖；圖3是說明圖2中所示之第一基板、閘極驅動器、源極驅動機體電路(IC)、可撓性薄膜、電路板和時序控制器的平面圖；圖4是說明圖3之像素的電路圖；圖5是說明圖3之閘極驅動器的一部分的電路圖；圖6是說明根據本發明一實施例之TFT的平面圖；圖7是說明沿著圖6之I-I'線所截取的示例的剖視圖；圖8是用於描述根據本發明一實施例之TFT的氧化物半導體層的例示性示意圖；圖9是顯示在根據本發明一實施例的TFT中，當通道長度變化時汲極-源極電流相對於閘極-源極電壓的曲線圖；圖10是顯示蝕刻速率相對於第二氧化物半導體層的每一種鎵(Ga)含量和鋅(Zn)含量的變化的圖表；圖11A和圖11B是說明圖7的區域A的實施例的放大剖視圖；圖12是顯示在沉積第一氧化物半導體層和第二氧化物半導體的過程中，第一氧化物半導體層和第二氧化物半導體層的每一層的蝕刻速率相對於第一基板的溫度的圖表；圖13是顯示在沉積第一氧化物半導體層和第二氧化物半導體層的過程中，第一氧化物半導體層和第二氧化物半導體層的剖面表面相對於第一基板的溫度的影像；圖14A至圖14C是顯示關於Zn含量的變化的第二氧化物半導體層的材料特性分析影像；圖15是顯示當第一氧化物半導體層的厚度為300Å時，TFT的PBTS臨界電壓偏移值和NBTIS臨界電壓偏移值相對於第二氧化物半導體層的厚度變化的圖表；圖16是說明根據本發明一實施例之製造TFT的方法的流程圖；圖17A至圖17E是用於描述根據本發明一實施例之製造TFT的方法的剖面圖；圖18是說明根據本發明另一實施例之TFT的平面圖； 圖19是說明沿著圖18之Ⅱ-Ⅱ'線所截取的示例的剖視圖；圖20是說明根據本發明另一實施例之TFT的平面圖；圖21是說明沿著圖20之Ⅲ-Ⅲ'線所截取的示例的剖視圖；以及圖22是說明沿著圖20之Ⅲ-Ⅲ'線所截取的另一示例的剖面圖。
現在將詳細參考本發明的示例性實施例，其示例在附圖中示出。只要有可能，在整個圖式中將使用相同的參考標號來表示相同或相似的部分。
在本說明書中，相同的參考標號表示相同的元件。在以下描述中，當確定相關已知功能或配置的詳細描述不必要地模糊本發明的重點時，將省略詳細描述。這裡使用的每個元件的名稱是考慮到說明書的容易描述而選擇的，並且可以與實際產品的名稱不同。
通過以下參考附圖描述的實施例，將闡明本發明的優點和特徵及其實現方法。然而，本發明可以以不同的形式實施，並且不應該被解釋為限於這裡闡述的實施例。反而是，提供這些實施例是為了使本發明徹底和完整，並且將本發明的範圍完全傳達給本領域技術人員。此外，本發明僅由申請專利範圍的範圍限定。
用於描述本發明的實施例的圖式中發明的形狀、尺寸、比率、角度和數量僅僅是示例，因此，本發明不限於所示出的細節。相同的參考標號始終表示相同的元件。在以下描述中，當確定相關已知功能或配置的詳細描述不必要地模糊本發明的重點時，將省略詳細描述。
在建構元件時，該元件被解釋為包括誤差範圍，儘管沒有明確的描述。
本發明的各種實施例的特徵可以部分地或整體地彼此耦合或組合，並且可以彼此不同地互操作並且可以技術性驅動，如本領域技術人員可以充分理解的。本發明的實施例可以彼此獨立地執行，或者可以以相互依賴的關係一起執行。
在下文中，將參考附圖詳細描述本發明的示例性實施例。
以下將描述根據本發明一實施例的顯示裝置是發光顯示裝置的示例，但是本發明的實施例不限於此。根據本發明一實施例的顯示裝置可以實 現為液晶顯示(LCD)裝置、發光顯示裝置、場發射顯示裝置和電泳顯示裝置的其中之一。發光顯示裝置的實例包括使用有機發光二極管(OLED)作為發光元件的有機發光顯示裝置、以及使用微發光二極體作為發光元件的發光二極體顯示裝置。
圖2是說明根據本發明一實施例之顯示裝置的透視圖。圖3是說明圖2中所示的第一基板、閘極驅動器、源極驅動積體電路(IC)、可撓性薄膜、電路板和時序控制器的平面圖。
參照圖2和圖3，根據本發明一實施例的有機發光顯示裝置1000可以包括顯示面板1100、閘極驅動器1200、資料驅動器、可撓性薄膜1400、電路板1500、以及時序控制器1600。
顯示面板1100可以包括第一基板1110和第二基板1120。第一基板1110和第二基板1120的每一個可以為塑料、玻璃等。例如，如果第一基板1110為塑料，第一基板1110可以形成為聚醯亞胺、聚乙烯對苯二甲酸酯(PET)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)等。例如，如果第一基板由塑料形成，則有機發光顯示裝置1000可以實施為能摺疊或彎曲的可撓性顯示裝置。第二基板1120可以為玻璃、塑料膜、和封裝膜。
第一基板1110可以為其上設置有複數個TFT的TFT基板。複數條閘極線、複數條資料線、以及複數個像素P可以設置在第一基板1110面對第二基板1120的一個表面上。像素P可以分別設置在該等閘極線和該等資料線的交叉結構所界定的複數個區域中。如圖3所示，顯示面板1100可以被劃分為顯示區域DA和非顯示區域NDA，顯示區域DA中設置有像素P以顯示影像，而非顯示區域NDA不顯示影像。閘極線、資料線和像素P可以設置在顯示區域DA中。可以在非顯示區域NDA中設置閘極驅動器1200、複數個焊墊、以及將資料線連接到焊墊的複數條鏈接線。
每個像素P可以包括作為開關元件的至少一個電晶體，該電晶體由對應閘極線的閘極信號導通，並且將對應資料線的資料電壓傳送到對應像素P的元件。該電晶體可以是TFT。
例如，如圖4中那樣，每個像素P可以包括有機發光二極體OLED、驅動電晶體DT、複數個開關電晶體ST1和ST2、以及電容器Cst。複數個開關電晶體ST1和ST2可以包括第一開關電晶體ST1和第二開關電晶體ST2。在圖 4中，為了便於描述，僅說明連接到第j條(其中j是等於或大於2的整數)資料線Dj、第q條(其中q是等於或大於2的整數)參考電壓線Rq、第k條(其中k是等於或大於2的整數)閘極線Gk和第k條初始化線SEk的一個像素P。
有機發光二極體OLED可以用通過驅動電晶體DT供應的電流發光。有機發光二極體OLED的陽極電極可以連接到驅動電晶體DT的源極電極，而陰極電極可以連接到第一源極電壓線VSSL，通過該第一源極電壓線VSSL供應第一源極電壓。第一源極電壓線VSSL可以是低位準電壓線，通過該低位準電壓線供應低位準源極電壓。
有機發光二極體OLED可以包括陽極、電洞傳輸層、有機發光層、電子傳輸層、以及陰極電極。在有機發光二極體OLED中，當電壓施加到陽極電極和陰極電極時，電洞和電子可以分別通過電洞傳輸層和電子傳輸層移動到有機發光層，並且可以在有機發光層中結合以發射光。
驅動電晶體DT可以設置在有機發光二極體OLED與第二源極電壓線VDDL之間，通過該第二源極電壓線VDDL供應第二源極電壓。驅動電晶體DT可以基於源電極與其閘極電極之間的電壓差控制從第二源極電壓線VDDL流到有機發光二極體OLED的電流。驅動電晶體DT的閘極可以連接到第一開關電晶體ST1的第一電極，汲極可以連接到第二源極電壓線VDDL，而源極可以連接到有機發光二極體OLED的陽極電極。第二源極電壓線VDDL可以是高位準電壓線，通過該高電壓線供應高位準源電壓。
第一開關電晶體ST1可以透過第k條閘極線Gk的第k條閘極信號導通，並且可以將第j條資料線Dj的資料電壓供應給驅動電晶體DT的閘極電極。第一開關電晶體ST1的閘極可以連接到第k條閘極線Gk，源極可以連接到驅動電晶體DT的閘極，而汲極可以連接到第j條資料線Dj。
第二開關電晶體ST2可以透過第k條初始化線SEk的第k條初始化信號導通，並且可以將第q條參考電壓線Rq連接到驅動電晶體DT的源極。第二開關電晶體ST2的閘極可以連接到第k條初始化線SEk，第一電極可以連接到第q條參考電壓線Rq，而第二電極可以連接到驅動電晶體DT的源極。
電容器Cst可以設置在驅動電晶體DT的閘極電極與源極電極之間。電容器Cst可以儲存驅動電晶體DT的閘極電壓與源極電壓之間的電壓差。
電容器Cst的一個電極可以連接到驅動電晶體DT的閘極電極和第一開關電晶體ST1的源極，而另一個電極可以連接到驅動電晶體DT的源極電極、第二開關電晶體的汲極電極、以及有機發光二極體OLED的陽極電極。
在圖4中，每個像素P的驅動電晶體DT、第一開關電晶體ST1，和第二開關電晶體ST2可以是TFT。再者，於圖4中，說明了每個像素P的驅動電晶體DT、第一開關電晶體ST1和第二開關電晶體ST2均被實現為具有N型半導體特性的N型半導體電晶體的示例，但是本發明的實施例不限於此。在其他實施例中，每個像素P的驅動電晶體DT、第一開關電晶體ST1和第二開關電晶體ST2均被實現為具有P型半導體特性的P型半導體電晶體。
閘極驅動器1200可以根據從時序控制器1600輸入的閘極控制信號向閘極線供應閘極信號。閘極驅動器1200可以設置為在非顯示區域NDA中的面板嵌入(GIP)類型的閘極驅動器，位於顯示面板1100的顯示區域DA的一側或兩側的外部。在這種情況下，閘極驅動器1200可以包括複數個電晶體，用於根據閘極控制信號將閘極信號輸出到閘極線。這裡，複數個電晶體中的每一個可以是TFT。
例如，如圖5中所示，閘極驅動器1200可以包括彼此依賴地連接的複數個級STT1，而該等STT1級可以依序將閘極信號輸出至閘極線。
如圖5中所示，級STT1可以各自包括上拉節點NQ；下拉節點NQB；當上拉節點NQ用閘極高電壓充電時導通的上拉電晶體TU；當下拉節點NQB用閘極高電壓充電時導通的下拉電晶體TD；以及用於控制上拉節點NQ和下拉節點NQB的充電或放電的節點控制器NC。
節點控制器NC可以連接到起始信號線，通過該起始信號線輸入前端級的開始信號或進位信號，以及連接到時脈線，通過該時脈線輸入複數個閘極時脈信號的其中之一。節點控制器NC可以根據通過起始信號線輸入的前端級的起始信號或進位信號以及通過時脈線輸入的閘極時脈信號來控制上拉節點NQ和下拉節點NQB的充電或放電。為了穩定地控制級STT1的輸出，當上拉節點NQ用閘極高電壓充電時，節點控制器NC可以將下拉節點NQB放電到閘極低電壓，而當下拉節點NQB被閘極高電壓充電時，節點控制器NC可以將上拉節點NQ放電到閘極低電壓。為此，節點控制器NC可以包括複數個電晶體。
當級STT1被上拉時，即，當上拉節點NQ被閘極高電壓充電時，上拉電晶體TU可以導通並且可以輸出時脈線CL的閘極時脈信號到輸出端OT。當級STT1被下拉時，即，當下拉節點NQB被閘極高電壓充電時，下拉電晶體TD可以導通並且可以將輸出端OT放電到閘極低壓端VGLT的閘極低電壓。
在圖5中，包含在閘極驅動器1200中每個級STT1的上拉電晶體TU、下拉電晶體TD和節點控制器NC的複數個電晶體均可以實現為TFT。此外，在圖5中，說明了包含在閘極驅動器1200中的每個級STT1的上拉電晶體TU、下拉電晶體TD和節點控制器NC的複數個電晶體的示例均被實現為具有N型半導體特性的N型半導體電晶體，但是本發明的實施例不限於此。在其他實施例中，包含在上拉電晶體TU、下拉電晶體TD和閘極驅動器1200中的每個級STT1的節點控制器NC的複數個電晶體均被實現為具有P型半導體特性的P型半導體電晶體。
閘極驅動器1200可以實現為類似積體電路(IC)的驅動晶片。在這種情況下，閘極驅動器1200可以以薄膜覆晶(COF)類型安裝在閘極可撓性薄膜上，且該閘極可撓性薄膜可以附著在顯示面板1100的第一基板1110上。
資料驅動器可以包含至少一個源極驅動器IC 1300。源極驅動器IC 1300可以從時序控制器1600接收數位視訊資料和源極控制信號。源極驅動器IC 1300可以依據源極控制信號將數位視訊資料轉換成類比資料電壓，並可分別將資料電壓供應至資料線。
在源極驅動器IC 1300被實現為類似IC的驅動晶片的情況下，源極驅動IC 1300可以安裝在如圖2和圖3中的可撓性薄膜1400上。將焊墊連接到源極驅動IC 1300的複數條線和將焊墊連接到電路板1500的線的複數條線可以設置在可撓性薄膜1400上。可以藉由使用各向異性導電膜將可撓性薄膜1400附著在諸如設置在顯示面板110的非顯示區域NDA中的資料焊墊的焊墊上，因此，焊墊可以連接到可撓性薄膜1400的線。或者，源極驅動IC 1300可以以玻璃覆晶(COG)類型或塑料覆晶(COP)類型直接附著在顯示面板1100的第一基板1110的焊墊上。
可以設置複數個可撓性薄膜1400，並且可以將電路板1500附著在可撓性薄膜1400上。分別實現為驅動晶片的複數個電路可以安裝在電路板1500 上。例如，時序控制器1600可以安裝在電路板1500上。電路板1500可以是印刷電路板(PCB)或是可撓性PCB(FPCB)。
時序控制器1600可以通過電路板1500的電纜從外部系統板接收數位視頻資料和時序信號。時序控制器1600基於時序信號可以產生用於控制閘極驅動器1200的操作時序的閘極控制信號、以及用於控制複數個設置的源極驅動IC 1300的源極控制信號。時序控制器1600可以將閘極控制信號供應給閘極驅動器1200，並且可以將源極控制信號供應給源極驅動IC 1300。
如上所述，在根據本發明一實施例的顯示裝置中，每個像素P可以包括至少一個TFT作為開關元件，並且在閘極驅動器1200被實現為GIP類型的情況下，閘極驅動器1200可以包括複數個電晶體，用於順序地將閘極信號輸出到閘極線。因此，在由於高解析度而要求高速驅動的顯示裝置中，包含在閘極驅動器1200中的複數個電晶體的每一個的電子遷移率應該增加，以便閘極驅動器1200穩定地輸出閘極信號。
在下文中，將根據本發明一實施例詳述一種包含氧化物半導體層的TFT，其可應用於閘極驅動器1200的電晶體和由於高解析度而要求高速驅動的顯示裝置的像素P的電晶體。
圖6為說明根據本發明一實施例之TFT的平面圖；圖7為說明沿著圖6的I-I'線所截取的示例的剖面圖。
在圖6和圖7中，說明了在使用背溝道蝕刻(BCE)製程之反交錯結構中實現根據本發明一實施例的TFT的示例。反交錯結構可以具有底閘結構，其中閘極電極設置在主動層下面。
參照圖6和圖7，根據本發明一實施例的TFT100可以包括閘極電極110、氧化物半導體層130、源極電極140、以及汲極電極150。
TFT 100可以設置在第一基板1110上。第一基板1110可以由塑料、玻璃等形成。
緩衝層300可以設置在第一基板1110上，用於保護TFT 100免受水穿透第一基板1110的影響。緩衝層300可以包括交替堆疊的多個無機層。例如，緩衝層300可以由多層形成，其中氧化矽(SiOx)、氮化矽(SiNx)、和SiON的一個或多個無機層交替堆疊。可以省略緩衝層300。
閘極電極110可以設置在緩衝層300上。閘極電極110可以設置為具有比氧化物半導體層130的區域寬的區域，以阻擋從第一基板1110入射在氧化物半導體層130上的光，從而閘極電極110可以覆蓋氧化物半導體層130。因此，可以保護氧化物半導體層130免受從第一基板1110入射的光的影響。閘極電極110可以由包括鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、和銅(Cu)中的一種或其合金的單層或多層形成。
閘極電極120可以設置在閘極電極110上。閘極絕緣層120可以由無機層形成，並且例如，可以由SiOx、SiNx或其多層形成。
氧化物半導體層130可以設置在閘級緩衝層120上。氧化物半導體層130可以設置為與閘極電極110重疊，其間具有閘極絕緣層120。
氧化物半導體層130可以包括第一氧化物半導體層131和第二氧化物半導體層132。第二氧化物半導體層132的導電性可以低於第一氧化物半導體層131，並且帶隙可以大於第一氧化物半導體層131。第一氧化物半導體層131可以是電子移動通過的主通道層，從而可以靠近閘極電極110來設置。因此，第一氧化物半導體層131可以被定義為比第二氧化物半導體層132更靠近閘極電極110而設置的層，而第二氧化物半導體層132可以被定義為更遠離第二氧化物半導體層132而設置的層。例如，在TFT 100以如圖6和圖7中之反交錯結構實現的情況下，由於閘極電極110設置在氧化物半導體層130下面，第一氧化物半導體層131可以設置在閘極絕緣層120上，且第二氧化物半導體層132可以設置在第一氧化物半導體層131上。
源極電極140可以直接接觸第二氧化物半導體層132的一側及作為主要通道層的第一氧化物半導體層131的一側。詳言之，源極電極140可以直接接觸第一氧化物半導體層131的一個側表面和第二氧化物半導體層132的一個側表面和上表面的一部分。此外，汲極電極150可以直接接觸第一氧化物半導體層131的另一側和第二氧化物半導體層132的另一側。詳言之，汲極電極150可以直接接觸第一氧化物半導體層131的另一側表面和第二氧化物半導體層132的另一側表面及上表面的一部分源極電極140和汲極電極150均可以由包括Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的一種或者其合金的單層或多層形成。
鈍化層160可以設置在氧化物半導體層130、源極電極140、和汲極電極150上。鈍化層160可以由無機層形成，並且例如，可以由SiOx、SiNx，或是其多層形成。
第一氧化物半導體層131可以由銦-鎵-鋅-錫氧化物(IGZTO)組成，以代替銦-鎵-鋅氧化物(IGZO)，用於增加電子遷移率。更詳細而言，第一氧化物半導體層131的電子遷移率可以調節到15cm2/V．s或更高，並且為了滿足正偏壓溫度應力(PBTS)特性和負偏壓溫度照射應力(NBTIS)特性，銦-鎵-鋅-錫(IGZT)的含量應滿足以下條件。在第一氧化物半導體層131中，銦(In)與錫(Sn)的含量比可以是2.5In/Sn5，鎵(Ga)與Sn的含量比可以是1Ga/Sn2，以及鋅(Zn)與Sn的含量比可以為2.5Zn/Sn5。滿足PBTS特性和NBTIS特性的條件可以表示臨界電壓偏移值在-5V至2V的範圍內的情況。這裡，每個元素的含量表示為原子百分比。
然而，如果氧化物半導體層130由基於IGZTO的單層形成，則臨界電壓可以基於通道長度的變化而移位，並且由於這樣，在維持期望的臨界電壓值的狀態下難以實現短通道。也就是說，如果氧化物半導體層130由基於IGZTO的單層形成，則由於通道長度變化(CLV)的影響，難以實現短通道並確保期望的驅動特性。CLV可以基於通道長度的變化來表示臨界電壓移位的程度。
因此，為了在氧化物半導體層130被實現為短通道的情況下防止臨界電壓移位，氧化物半導體層130還可以包括含有銦-鎵-鋅氧化物(IGZO)的第二氧化物半導體層132。例如，第二氧化物半導體層132可以由IGZO或IGZTO組成。在第二氧化物半導體層132由IGZTO形成的情況下，第二氧化物半導體層132的IGZT的組成比可以與第一氧化物半導體層131的IGZT的組成比不同。
在氧化物半導體層130包括含有IGZTO的第一氧化物半導體層131和含有IGZO或IGZTO的第二氧化物半導體層133的情況下，該第二氧化物半導體層133具有與第一氧化物半導體層131的組成比不同的組成比，氧化物半導體層130可以具有如圖8中的異質接面結構。這裡，由於薄層之間的費米能級(Fermi energy level)差異，在第一氧化物半導體層131與第二氧化物半導體層132之間的接面部分中形成由內置電位造成的空乏區，並且該內置電位造成在接面部分的能帶彎曲。氧化物半導體層130可以控制總電荷密度，因為包括空乏區， 從而防止臨界電壓基於通道長度而移位。也就是說，在本發明的一實施例中，由於設置第二氧化物半導體層132，因此在由高遷移率薄層形成的氧化物半導體層130中有效地控制了電荷密度的增加，從而防止臨界電壓基於氧化物半導體層130的通道長度的變化而移位。結果，在本發明的一實施例中，電子遷移率增加，此外，確保了TFT的裝置特性。
此外，錫(Sn)與氧之間的結合力強於銦(In)與氧之間的結合力。因此，在第二氧化物半導體層132由IGZTO形成的情況下，與第二氧化物半導體層132由IGZO形成的情況相比，化學電阻增加，並且氧空缺降低。因此，改善了包括由IGZTO形成的第二氧化物半導體層132的TFT的PBTS特性和NBTIS特性，並且提高了TFT的可靠性。
圖9是顯示在根據本發明一實施例的TFT中，當通道長度變化時汲極-源極電流相對於閘極-源極電壓的曲線圖。圖9顯示在包含第一氧化物半導體層131和第二氧化物半導體層的TFT中，藉由在將通道長度改變為4μm至10μm的同時測量相對於閘極-源極電壓的汲極-源極電流而獲得的實驗結果。例如，藉由在汲極-源極電壓Vds設定為10V、第一氧化物半導體層131的IGZT的組成比設定為4：1：4：1、且第二氧化物半導體層132的IGZT的組成比設定為4：12：16：1的條件下進行實驗，獲得了圖9的實驗結果。即，在圖9中，顯示了第二氧化物半導體層132由IGZTO形成的示例。
參照圖9，可以看見根據本發明一實施例的TFT中，臨界電壓相對於通道長度的變化幾乎沒有移位。亦即，在根據本發明一實施例的TFT中，實施短通道，且維持所需的臨界電壓，從而確保了TFT所要的裝置特性。
再來，如圖9中，如果氧化物半導體層130的通道具有長度4μm和寬度4μm，電子遷移率可約為23cm2/V×s。如圖1中所示，電子遷移率與在相同的通道寬度和通道長度的情況相比具有高數值，包含IGZO基半導體層的TFT的電子遷移率為約10cm2/V×s的情況相比。如上所述，在根據本發明一實施例的TFT中，即使當氧化物半導體層被實現為短通道時，臨界電壓也不會移位，並且電子遷移率顯著地增強。
再者，第二氧化物半導體層132可以不用作通道，但是可以覆蓋並保護第一氧化物半導體層131，以使第一氧化物半導體層131穩定地用作通道。為此，第二氧化物半導體層132的Ga與Sn的含量比(Ga/Sn)可以高於第一氧化 物半導體層131的Ga與Sn的含量比(Ga/Sn)。或者是，第二氧化物半導體層132可以由IGZO形成，而可以不包括Sn。在這種情況下，第二氧化物半導體層132的導電率可以低於第一氧化物半導體層131，並且可以比第一氧化物半導體層131的帶隙更大。
圖10是顯示蝕刻速率相對於第二氧化物半導體層的Ga含量和Zn含量的每一種的變化的圖表。
圖10顯示藉由在相同條件下測量蝕刻速率同時順序地將第二氧化物半導體層132的IGZT的組成比改變為4：1：4：1，4：4：4：1，4：8：4：1，4：12：4：1，4：8：8：1，4：8：12：1和4：12：16：1而獲得的結果。如圖10中那樣，如果在第二氧化物半導體層132中僅Ga的含量增加，則第二氧化物半導體層132的蝕刻速率降低。因此，蝕刻第二氧化物半導體層132所花費的時間增加。
如圖10中，如果在第二氧化物半導體層132中Zn的含量增加，則第二氧化物半導體層132的蝕刻速率增加。因此，為了防止第二氧化物半導體層132的蝕刻時間增加，Zn的含量應隨著Ga的含量而增加。因此，第二氧化物半導體層132的Ga與In的含量比(Ga/In)可以高於第一氧化物半導體層131的Ga與In的含量比(Ga/In)。此外，第二氧化物半導體層132的Zn與In的含量比(Zn/In)可以高於第一氧化物半導體層131的Zn與In的含量比(Zn/In)。
為了檢查關於第二氧化物半導體層132的Ga和Zn中的每一種的含量變化的裝置特性，第一氧化物半導體層131的IGZT的組成比已設定為4：1：4：1，如表1中所示，並且在改變第二氧化物半導體層132的Ga和Zn的含量的同時測量CLV和電子遷移率。在表1中，CLV表示通道長度為4μm時的臨界電壓與通道長度為12μm時的臨界電壓之間的差值。CLV小表示臨界電壓的變化相對於通道長度的變化小。
參照表1，當第二氧化物半導體層132的Ga含量增加時，CLV值降低。而且，即使當Ga的含量和Zn的含量增加以調節蝕刻速率時，CLV值也降低，並且確保了20cm2/V×s的電子遷移率。
然而，當Zn的含量在第二氧化物半導體層132中連續增加時，TFT 100的PBTS特性和NBTIS特性劣化，並且應考慮到劣化來設計Zn的含量。滿足PBTS特性和NBTIS特性的條件可以表示臨界電壓偏移值在-5V至2V的範圍內的情況。這將在下面參考圖14A至圖14C做詳細描述。
如上所述，由於第二氧化物半導體層132由具有與第一氧化物半導體層131的組成比不同的組成比的IGZO或IGZTO形成，所以即使當氧化物半導體層130被實現為短通道時也防止了臨界電壓移位，第二氧化物半導體層132覆蓋並保護第一氧化物半導體層131，以使第一氧化物半導體層131穩定地用作通道，並且第二氧化物半導體層132的蝕刻速率增加。在這種情況下，如果第二氧化物半導體層132由IGZTO形成，則第二氧化物半導體層132的IGZT的組成比應滿足以下條件。在第二氧化物半導體層132中，Sn與In的含量比可以是0.1Sn/In0.5，Ga與In的含量比可以是2Ga/In4，以及Zn與In的含量比可以是2Zn/In8。此外，如果第二氧化物半導體層132由IGZO形成，則第二氧化物半導體層132的IGZ的組成比應滿足以下條件。在第二氧化物半導體層132中，Ga與In的含量比可以是2Ga/In4，並且Zn與In的含量比可以是2Zn/In8。這裡，每個元素的含量表示為原子百分比。
再者，第二氧化物半導體層132的In與Sn的含量比可以基本上等於或高於第一氧化物半導體層131的In與Sn的含量比。此外，第二氧化物半導體 層132的Ga與Sn的含量比可以高於第一氧化物半導體層131的Ga與Sn的含量比。另外，第二氧化物半導體層132的Zn與Sn的含量比可以高於第一氧化物半導體層131的Zn與Sn的含量比。
此外，第二氧化物半導體層132的In含量可以低於第一氧化物半導體層131的In含量。而且，第二氧化物半導體層132的Ga含量可以高於第一氧化物半導體層131的Ga含量。此外，第二氧化物半導體層132的Zn含量可以高於第一氧化物半導體層131的Zn含量。另外，第二氧化物半導體層132的Sn含量可以低於第一氧化物半導體層131的Sn含量。
圖11A和圖11B是說明圖7的區域A的實施例的放大剖視圖。
參照圖11A和圖11B，第一氧化物半導體層131的每個側表面的斜面可以以銳角的第一角度“θ1”形成。第二氧化物半導體層132的每個側表面的斜面可以形成為如圖11A中的直角的第二角度“θ2”，或者可以形成為如圖11B中的銳角的第三角度“θ3”。
詳言之，氧化物半導體層130可以包括含有IGZTO的第一氧化物半導體層131和含有IGZO或IGZTO的第二氧化物半導體層132，該第二氧化物半導體層132具有與第一氧化物半導體層131的組成比不同的組成比。因此，如圖12所示，在沉積第一氧化物半導體層131和第二氧化物半導體層132的過程中，第一氧化物半導體層131的蝕刻速率和第二氧化物半導體層132的蝕刻速率相對於第一基板1110的溫度而有差異性變化。在圖12中，在第一氧化物半導體層131的IGZT的組成比為4：1：4：1並且第二氧化物半導體層132的IGZT的組成比為4：12：16：1的條件下，在沉積第一氧化物半導體層131和第二氧化物半導體層132的過程中，顯示了相對於第一基板1110的溫度的第一氧化物半導體層131的蝕刻速率和第二氧化物半導體層132的蝕刻速率。
如圖12中，當在沉積第一氧化物半導體層131和第二氧化物半導體層132的過程中第一基板1110的溫度低於200℃時，第一氧化物半導體層131的蝕刻速率(Å/秒)高於第二氧化物半導體層132的蝕刻速率。在第一氧化物半導體層131如圖7中那樣設置在第二氧化物半導體層132下面的情況下，如果第一氧化物半導體層131的蝕刻速率高於第二氧化物半導體層132的蝕刻速率，則第二氧化物半導體層132的每個側表面的斜率可以形成為鈍角，如圖13的室溫下、100℃和150℃。即，第二氧化物半導體層132的每個側表面可以形成為倒錐形結構。 在這種情況下，即使當設置源極電極140和汲極電極150以覆蓋第一氧化物半導體層131的側表面和第二氧化物半導體層132的側表面時，也可以在第一氧化物半導體層131與第二氧化物半導體層132之間的邊界中形成空隙。因此，用於蝕刻源極電極140和汲極電極150的蝕刻劑可以滲透到該空隙中，並且第一氧化物半導體層131和第二氧化物半導體層132可以被滲透到該空隙中的蝕刻劑額外地蝕刻。為此，第一氧化物半導體層131和第二氧化物半導體層132可以形成為具有不期望的通道長度或通道寬度。
然而，如圖12中，當在沉積第一氧化物半導體層131和第二氧化物半導體層132的過程中第一基板1110的溫度等於或高於200℃時，第一氧化物半導體層131的蝕刻速率(Å/秒)基本上等於或低於第二氧化物半導體層132的蝕刻速率。在這種情況下，第二氧化物半導體層132的每個側表面的斜率可以形成為如圖13的200℃和250℃下的銳角或直角。即，第二氧化物半導體層132的每個側表面可以形成為錐形結構。在這種情況下，即使當設置源極電極140和汲極電極150以覆蓋第一氧化物半導體層131的側表面和第二氧化物半導體層132的側表面時，在第一氧化物半導體層131和第二氧化物半導體層132之間的邊界中也不會形成空隙。因此，防止了第一氧化物半導體層131和第二氧化物半導體層132被滲透到該空隙中的蝕刻劑額外地蝕刻。因此，第一氧化物半導體層131和第二氧化物半導體層132形成為具有期望的通道長度或通道寬度。
圖14A至圖14C是顯示關於Zn含量的變化的第二氧化物半導體層的材料特性分析影像。
在圖14A至圖14C中，顯示了第二氧化物半導體層132由IGZTO形成的示例。在這種情況下，圖14A顯示當第二氧化物半導體層132的IGZT的組成比為4：12：12：1時，第二氧化物半導體層132的材料特性分析影像。圖14B顯示當第二氧化物半導體層132的IGZT的組成比為4：12：16：1時，第二氧化物半導體層132的材料特性分析影像。圖14C顯示當第二氧化物半導體層132的IGZT的組成比為4：12：20：1時，第二氧化物半導體層132的材料特性分析影像。圖14A至圖14C中所示的每個材料特性分析影像具有透射電子顯微鏡快速傅立葉轉換(TEM FFT)圖案。
如圖14A中，當第二氧化物半導體層132的IGZT的組成比為4：12：12：1時，在第二氧化物半導體層132的材料特性分析測量點處僅顯示出一 個方向上的晶軸(虛線)。此外，如圖14B所示，當第二氧化物半導體層132的IGZT的組成比為4：12：16：1時，在第二氧化物半導體層132的材料特性分析測量點處僅顯示出一個方向上的晶軸(虛線)。然而，如圖14C所示，當第二氧化物半導體層132的IGZT的組成比為4：12：20：1時，在第二氧化物半導體層132的材料特性分析測量點處顯示出三個方向上的晶軸(虛線)。
在如圖14C的第二氧化物半導體層132中顯示出三個方向上的晶軸(虛線)的情況下，該情況表示在第二氧化物半導體層132的材料特性分析測量點中發生結構相分離。即，該情況表示在第二氧化物半導體層132中以化學計量發生變形，並且在這種情況下，TFT 100的PBTS特性和NBTIS特性會劣化。因此，第二氧化物半導體層132的Zn與In的含量比(Zn/In)可以低於5。
此外，可以設置第一氧化物半導體層131，使得在材料特性分析測量點處僅顯示出一個方向上的晶軸，如圖14A中所示的第二氧化物半導體層132。在這種情況下，第一氧化物半導體層131中所示的晶軸可以與第二氧化物半導體層132中所示的晶軸平行。
圖15是顯示當第一氧化物半導體層的厚度為300Å時，TFT的PBTS臨界電壓偏移值和NBTIS臨界電壓偏移值相對於第二氧化物半導體層的厚度變化的圖表。
圖15顯示當第一氧化物半導體層131的厚度固定為300Å並且第二氧化物半導體層132的厚度改變為100Å、200Å、300Å、400Å和500Å時，TFT 100的PBTS臨界電壓偏移值“PBTS△Vth”和NBTIS臨界電壓偏移值“NBTIS△Vth”。此外，圖15顯示當第一氧化物半導體層131由IGZTO形成、第二氧化物半導體層132由IGZTO形成、第一氧化物半導體層131的IGZT的組成比為4：1：4：1、以及第二氧化物半導體層132的IGZT的組成比為4：12：16：1時，TFT 100的PBTS臨界電壓偏移值“PBTS△Vth”和NBTIS臨界電壓偏移值“NBTIS△Vth”。
基於薄膜沉積均勻性和電子遷移率特性，第一氧化物半導體層131可以形成為具有100Å或更大的厚度，並且基於處理時間，第一氧化物半導體層131可以形成為具有1,000Å或更小的厚度。因此，基於臨界電壓的偏移和接觸第一氧化物半導體層131的上或下絕緣層的氧或氫濃度，第一氧化物半導體層131的厚度可以預先設定為100Å至1,000Å。在圖15中，在第一氧化物半導體層131的厚度為300Å的條件下進行了實驗。
參照圖15，基於設置在顯示裝置中的TFT 100的臨界電壓的正偏移，BTS臨界電壓偏移值“BTS△Vth”可以在-5V至2V的範圍內。BTS臨界電壓偏移值“BTS△Vth”包括PBTS臨界電壓偏移值“PBTS△Vth”和NBTIS臨界電壓偏移值“NBTIS△Vth”。
如圖15中，當第二氧化物半導體層132的厚度為100Å時，TFT 100的BTS臨界電壓偏移值“BTS△Vth”在-5V至2V的範圍之外。此外，當第二氧化物半導體層132的厚度為500Å時，TFT 100的BTS臨界電壓偏移值“BTS△Vth”在-5V至2V的範圍之外。另一方面，當第二氧化物半導體層132的厚度為200Å、300Å、或400Å時，TFT 100的BTS臨界電壓偏移值“BTS△Vth”在-5V至2V的範圍內。
因此，基於TFT 100的BTS臨界電壓偏移值“BTS△Vth”，當第一氧化物半導體層131的厚度為300Å時，第二氧化物半導體層132的厚度可以為200Å、300Å、或400Å。也就是說，第二氧化物半導體層132的厚度可以設定為比第一氧化物半導體層131的厚度厚三分之一(1/3)，並且比第一氧化物半導體層131的厚度薄五分之三(5/3)。
圖16是說明根據本發明一實施例之製造TFT的方法的流程圖。圖17A至圖17E是用於描述根據本發明一實施例之製造TFT的方法的剖面圖。
在下文中，將參照圖16和圖17A至圖17E詳細描述根據本發明一實施例之製造TFT的方法。
首先，如圖17A所示，閘極電極110可以形成在第一基板1110上，閘極絕緣層120可以形成在閘極電極110上(圖16的S101)。
詳細來說，第一金屬層可以通過濺鍍製程形成在第一基板1110上。隨後，可以在第一金屬層上形成光阻圖案，然後，藉由通過蝕刻第一金屬層的光罩製程圖案化第一金屬層，可以形成閘極電極110。閘極電極110可以由包括Mo、Al、Cr、Au、Ti、Ni、Nd、和Cu中的一種或其合金的單層或多層形成。
或者，可以在第一基板1110上形成緩衝層300，用於保護TFT 100免受水穿透第一基板1110的影響，並且可以在緩衝層300上形成閘極電極110。在這種情況下，緩衝層300可以包括交替堆疊的複數個無機層。例如，緩衝層300可以由多層形成，其中SiOx、SiNx和SiON的一個或多個無機層交替堆疊。緩衝層300可以通過電漿增強化學氣相沉積(PECVD)製程形成。
隨後，閘極絕緣層120可以形成在閘極電極110上。閘極絕緣層120可以由無機層形成，並且例如，可以由SiOx，SiNx或其多層形成。可以通過PECVD製程形成閘極絕緣層120。
第二，如圖17B所示，第一半導體材料層131'和第二半導體材料層132'可以形成在閘極絕緣層120上，並且可以在第二半導體層132'上形成光阻圖案133(圖16的S102)。
詳細來說，第一半導體材料層131'可以形成在閘極絕緣層120上。第一半導體材料層131'可以由IGZTO形成，用於增加電子遷移率。
隨後，可以在第一半導體材料層131'上形成第二半導體材料層132'。第二半導體材料層132'可以包括IGZO，用於防止臨界電壓由於通道長度的變化而快速移位。第二半導體材料層132'可以由IGZO或IGZTO形成。如果第二半導體材料層132'由IGZTO形成，則第二半導體材料層132'可以具有與第一半導體材料層131'不同的組成比。第一半導體材料層131'和第二半導體材料層132'可以連續地沉積在相同的設備中。而且，第一半導體材料層131'和第二半導體材料層132'可以在第一基板1110的溫度保持在200℃或更高的狀態下沉積。
之後，光阻圖案133可以形成在第二半導體材料層132'上。
第三，如圖17C所示，可以藉由同時蝕刻第一半導體材料層131'和第二半導體材料層132'形成第一氧化物半導體層131和第二氧化物半導體層132，並且可以去除光阻圖案133(圖16的S103)。
詳細來說，如上參考圖12和圖13所述，在沉積第一半導體材料層131'和第二半導體材料層132'的過程中，在第一半導體材料層131'和第二半導體材料層132'於第一基板1110的溫度低於200℃的條件下被蝕刻的情況下，第二氧化物半導體層132的側表面的斜面可以以鈍角形成，因為第一半導體材料層131的蝕刻速率高於第二半導體材料層132'的蝕刻速率。在這種情況下，即使當設置源極電極140和汲極電極150以覆蓋第一氧化物半導體層131的側表面和第二氧化物半導體層132的側表面時，也可以在第一氧化物半導體層131與第二氧化物半導體層132之間的邊界中形成空隙。因此，用於蝕刻源極電極140和汲極電極150的蝕刻劑可以滲透到該空隙中，並且第一氧化物半導體層131和第二氧化物半導體層132可以被滲透到該空隙中的蝕刻劑額外地蝕刻。因此，第一氧化物半 導體層131和第二氧化物半導體層132可以形成為具有不期望的通道長度或通道寬度。
然而，如圖12所示，在沉積在第一半導體材料層131'和第二半導體材料層132'的過程中，在第一半導體材料層131'和第二半導體材料層132'於第一基板1110的溫度保持在200℃或更高的溫度的條件下被蝕刻的情況下，第二氧化物半導體層132的側表面的斜面可以以銳角形成，因為第一半導體材料層131'的蝕刻速率等於或者低於第二半導體材料層132'的蝕刻速率。在這種情況下，即使當設置源極電極140和汲極電極150以覆蓋第一氧化物半導體層131的側表面和第二氧化物半導體層132的側表面時，在第一氧化物半導體層131與第二氧化物半導體層132的邊界之間也不會形成空隙。因此，防止了第一氧化物半導體層131和第二氧化物半導體層132被滲透到該空隙中的蝕刻劑額外地蝕刻。因此，第一氧化物半導體層131和第二氧化物半導體層132形成為具有期望的通道長度或通道寬度。
第一氧化物半導體層131和第二氧化物半導體層132可以藉由利用能夠同時蝕刻第一半導體材料層131'和第二半導體材料層132'的蝕刻劑，如草酸，同時蝕刻第一半導體材料層131'和第二半導體材料層132'來形成。隨後，可以通過去除製程移除光阻圖案133。
第四，如圖17D所示，可以形成源極電極140和汲極電極150(圖16的S104)。
源極電極140可以直接接觸第二氧化物半導體層132的一側和作為主通道層的第一氧化物半導體層131的一側。詳言之，源極電極140可以直接接觸第一氧化物半導體層131的一個側表面和第二氧化物半導體層132的一個側表面和上表面的一部分。此外，汲極電極150可以直接接觸第一氧化物半導體層131的另一側和第二氧化物半導體層132的另一側。詳細地，汲極電極150可以直接接觸第一氧化物半導體層131的另一側表面和第二氧化物半導體層132的另一側表面和上表面的一部分。源極電極140和汲極電極150可以各自由包括Mo、Al、Cr、Au、Ti、Ni、Nd、和Cu中的一種或其合金的單層或多層形成。
第五，如圖17E所示，可以在氧化物半導體層130、源極電極140和汲極電極150上設置鈍化層160(圖16的S105)。
鈍化層160可以由無機層構成，以及例如，可以由SiOx、SiNx，或是其多層形成。
圖18是說明根據本發明另一實施例之TFT的平面圖。圖19是說明沿著圖18之II-Ⅱ'線所截取的示例的剖面圖。
除了第一氧化物半導體層131在第一方向(X軸方向)上的長度設定為長於第二氧化物半導體層132在第一方向(該X軸方向)上的長度之外，圖18和圖19的描述與上面參考圖6和圖7給出的描述基本上是相同的，因此，省略重複的描述。
在圖18和圖19中，第一氧化物半導體層131可以具有比第二氧化物半導體層132的區域寬的區域，從而在源極電極140和汲極電極150中的每一個與作為主通道層的第一氧化物半導體層131之間的接觸區域被增大了。因此，在圖18和圖19中所示之本發明的另一個實施例中，減小了接觸電阻。
圖20是說明根據本發明另一實施例之TFT 100的平面圖。圖21是說明沿著圖20之Ⅲ-Ⅲ'線所截取的示例的剖面圖。
在圖20和圖21中，說明了根據本發明另一實施例的TFT 100以共面結構來設置。該共面結構可以具有頂閘結構，其中閘極電極設置在主動層上。
參考圖20和圖21，根據本發明另一實施例的TFT 100可以包括閘極電極110、氧化物半導體層130、源極電極140、以及汲極電極150。
TFT 100可以設置在第一基板1110上。第一基板1110可以由塑料、玻璃等材質形成。
緩衝層300可以設置在第一基板1110上，用於保護TFT 100免受水穿透第一基板1110的影響。緩衝層300可以包括交替堆疊的複數個無機層。例如，緩衝層300可以由多層形成，其中SiOx、SiNx和SiON的一個或多個無機層交替堆疊。緩衝層300可以省略掉。
氧化物半導體層130可以形成在緩衝層300上。氧化物半導體層130可以包括第一氧化物半導體層131和第二氧化物半導體層132。第一氧化物半導體層131可以是電子移動通過的主通道層，因此，可以靠近閘極電極110來設置。因此，第一氧化物半導體層131可以被定義為比第二氧化物半導體層132更靠近閘極電極110設置的層，並且第二氧化物半導體層132可以被定義為比第一氧化物半導體層131更遠離閘極電極110設置的層。例如，在如圖20和圖21所示 之共面結構中實現TFT 100的情況下，由於閘極電極110設置在氧化物半導體層130上，所以第二氧化物半導體層132可以設置在第一基板1110或第一基板1110的緩衝層300上，並且第一氧化物半導體層131可以設置在第二氧化物半導體層132上。
可以在氧化物半導體層130下面形成光阻擋層，用於阻擋從第一基板1110入射在氧化物半導體層130上的光。
閘極絕緣層120可以設置在氧化物半導體層130上。閘極絕緣層120可以由無機層形成，並且例如，可以由SiOx、SiNx或其多層形成。
閘極電極110可以形成在閘極絕緣層120上。閘極電極110可以設置為與氧化物半導體層130重疊，其間具有閘極絕緣層120。閘極電極110可以由包括Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的一種或其合金的單層或多層形成。
在圖21中，說明了閘極絕緣層120僅設置在閘極電極110與氧化物半導體層130之間的示例，但是本發明的實施例不限於此。在其他實施例中，閘極絕緣層120可以被形成以覆蓋第一基板1110和氧化物半導體層130。
層間絕緣層170可以形成在閘極電極110和氧化物半導體層130上。層間絕緣層170可以由無機層形成，並且例如，可以由SiOx、SiNx或其多層形成。
第一接觸孔CT1和第二接觸孔CT2可以形成在層間絕緣層170中，該第一接觸孔CT1穿過層間絕緣層170並暴露第一氧化物半導體層131的一側，而該第二接觸孔CT2穿過層間絕緣層170並暴露第一氧化物半導體層131的另一側。
源極電極140和汲極電極150可以形成在層間絕緣層170上。源極電極140可以通過第一接觸孔CT1接觸第一氧化物半導體層131的一側。汲極電極150可以通過第二接觸孔CT2接觸第一氧化物半導體層131的另一側。
鈍化層160可以形成在源極電極140和源極電極150上。鈍化層160可以由無機層形成，並且例如，可以由SiOx、SiNx或其多層形成。
第一氧化物半導體層131可以由IGZTO代替IGZO形成，以增加電子遷移率。
此外，第二氧化物半導體層132可以由IGZTO形成。詳言之，第二氧化物半導體層132的IGZT的組成比可以與第一氧化物半導體層131的IGZT 的組成比不同，從而即使當氧化物半導體層130被實施為短通道時，也能防止臨界電壓偏移。第二氧化物半導體層132覆蓋並保護第一氧化物半導體層131，以使第一氧化物半導體層131穩定地用作通道，並且第二氧化物半導體層132的蝕刻速率增加。
第一氧化物半導體層131的IGZT的組成比和第二氧化物半導體層132的IGZT的組成比與上面參照圖6至圖13給出的描述基本上是相同的，因此，可以省略重複的描述。
圖22是說明沿著圖20之Ⅲ-Ⅲ'線所截取的另一示例的剖面圖。
除了源極電極140和汲極電極150連接到第二氧化物半導體層132和第一氧化物半導體層131之外，圖22的描述與上面參考圖20和圖21給出的描述基本上是相同的。因此省略重複的描述。
參照圖22，第一接觸孔CT1和第二接觸孔CT2中的每一個可以穿過第一氧化物半導體層131和層間絕緣層170，並且可以暴露第二氧化物半導體層132。因此，源極電極140可以通過第一接觸孔CT1連接到第一氧化物半導體層131和第二氧化物半導體層132，並且汲極電極150可以通過第二接觸孔CT2連接到第一氧化物半導體層131和第二氧化物半導體層132。
如以上所述，依據本發明的實施例，對應於主通道層的第一氧化物半導體層可以由IGZTO形成，而第二氧化物半導體層可以由IGZO形成。結果，根據本發明的實施例，電子遷移率增加，此外，防止臨界電壓基於通道長度而移位。因此，本發明的實施例可以應用於由於高解析度而要求高速驅動的平板顯示裝置。
再者，依據本發明的實施例，第一氧化物半導體層的側表面的斜面可以形成為具有銳角，並且第二氧化物半導體層的側表面的斜面可以形成為具有直角或銳角。如果源極電極和汲極電極覆蓋第一氧化物半導體層的側表面和第二氧化物半導體層的側表面，則在第一氧化物半導體層與第二氧化物半導體層之間的邊界中不會形成空隙。因此，根據本發明的實施例，防止了第一氧化物半導體層和第二氧化物半導體層被穿透到該空隙中的蝕刻劑額外地蝕刻。因此，根據本發明的實施例，第一氧化物半導體層和第二氧化物半導體層可以形成為具有期望的通道長度或通道寬度。
再者，根據本發明的實施例，為了防止TFT的PBTS特性和NBTIS特性劣化，可以形成第二氧化物半導體層，使得第二氧化物半導體層的Zn與In的含量比(Zn/In)低於5。
再來，在本發明的實施例中，基於TFT的臨界電壓的正偏移和負偏移，第二氧化物半導體層的厚度可以設定為比第一氧化物半導體層的厚度厚三分之一(1/3)，並且比第一氧化物半導體層的厚度薄五分之三(5/3)。
如以上所述，依據本發明的實施例，氧化物半導體層可以包括：第一氧化物半導體層，其對應於主通道層並且包含IGZTO；以及包含IGZO的第二氧化物半導體層。第二氧化物半導體層可以包含IGZO或IGZTO。如果第二氧化物半導體層包含IGZTO，則第二氧化物半導體層的IGZTO的組成比可以與第一氧化物半導體層的IGZTO的組成比不同。結果，根據本發明的實施例，電子遷移率增加，此外，防止臨界電壓基於通道長度而移位。因此，本發明的實施例可以應用於由於高解析度而要求高速驅動的平板顯示裝置。
再者，依據本發明的實施例，第一氧化物半導體層的側表面的斜面可以形成為具有銳角，並且第二氧化物半導體層的側表面的斜面可以形成為具有直角或銳角。如果源極電極和汲極電極覆蓋第一氧化物半導體層的側表面和第二氧化物半導體層的側表面，則在第一氧化物半導體層與第二氧化物半導體層之間的邊界中不會形成空隙。因此，根據本發明的實施例，防止了第一氧化物半導體層和第二氧化物半導體層被穿透到該空隙中的蝕刻劑額外地蝕刻。因此，根據本發明的實施例，第一氧化物半導體層和第二氧化物半導體層可以形成為具有期望的通道長度或通道寬度。
再者，根據本發明的實施例，為了防止TFT的PBTS特性和NBTIS特性劣化，可以形成第二氧化物半導體層，使得第二氧化物半導體層的Zn與In的含量比(Zn/In)低於5。
對於本領域技術人員顯而易見的是，在不脫離本發明的精神或範圍的情況下，可以在本發明中進行各種修改和變化。因此，本發明旨在涵蓋本發明的修改和變化，只要它們落入所附申請專利範圍及其等同物的範圍內。
本申請案主張2017年5月31日提交的韓國專利申請第10-2017-0068037號和2017年12月11日提交的韓國專利申請第10-2017-0169420號的權益，該申請通過引用結合於此，如同在此完全闡述一樣。

Claims (22)

  1. 一種薄膜電晶體，包括：一第一氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)以及氧(O)；以及一第二氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、以及氧(O)，其中，該第二氧化物半導體層的Ga與In的含量比(Ga/In)高於該第一氧化物半導體層的Ga與In的含量比(Ga/In)，以及該第二氧化物半導體層的Zn與In的含量比(Zn/In)高於該第一氧化物半導體層的Zn與In的含量比(Zn/In)。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中，該第二氧化物半導體層的Zn與In的含量比(Zn/In)低於5。
  3. 如申請專利範圍第1項所述的薄膜電晶體，其中，該第二氧化物半導體層的厚度比該第一氧化物半導體層的厚度厚三分之一，且比該第一氧化物半導體層的厚度薄五分之三。
  4. 如申請專利範圍第1項所述的薄膜電晶體，進一步包括一閘極電極，設置為比該第二氧化物半導體層更靠近該第一氧化物半導體層。
  5. 如申請專利範圍第4項所述的薄膜電晶體，其中，該閘極電極設置在該第一氧化物半導體層下面，以及該第二氧化物半導體層設置在該第一氧化物半導體層上。
  6. 如申請專利範圍第5項所述的薄膜電晶體，其中，該第一氧化物半導體層具有比該第二氧化物半導體層更高的導電率，以用作一主通道層。
  7. 如申請專利範圍第5項所述的薄膜電晶體，其中，該第一氧化物半導體層的一個側表面的傾斜角是銳角，以及該第二氧化物半導體層的一個側表面的傾斜角為90度或銳角。
  8. 如申請專利範圍第5項所述的薄膜電晶體，進一步包括： 一源極電極，接觸該第一氧化物半導體層的一側和該第二氧化物半導體層的一側；以及一汲極電極，接觸該第一氧化物半導體層的另一側和該第二氧化物半導體層的另一側。
  9. 如申請專利範圍第8項所述的薄膜電晶體，其中，在該源極電極和該汲極電極彼此分離的方向上該第一氧化物半導體層的長度比在該源極電極和該汲極電極彼此分離的方向上該第二氧化物半導體層的長度長。
  10. 如申請專利範圍第4項所述的薄膜電晶體，其中，該閘極電極設置在該第一氧化物半導體層上，以及該第二氧化物半導體層設置在第一氧化物半導體層下。
  11. 如申請專利範圍第10項所述的薄膜電晶體，進一步包括：一源極電極，通過一第一接觸孔接觸該第一氧化物半導體層的一側，該第一接觸孔穿過覆蓋該第一半導體層和該第二半導體層及該閘極電極的一層間絕緣層；以及一汲極電極，通過一第二接觸孔接觸該第一氧化物半導體層的另一側，該第二接觸孔穿過該層間絕緣層。
  12. 如申請專利範圍第11項所述的薄膜電晶體，其中，該源極電極通過另外穿過該第一氧化物半導體層的該第一接觸孔接觸該第二氧化物半導體層的一側，以及該汲極電極通過另外穿過該第一氧化物半導體層的該第二接觸孔接觸該第二氧化物半導體層的另一側。
  13. 如申請專利範圍第1項所述的薄膜電晶體，其中，該第二氧化物半導體層進一步包括錫(Sn)。
  14. 如申請專利範圍第13項所述薄膜電晶體，其中，該第二氧化物半導體層的In與Sn的含量比(In/Sn)等於或高於該第一氧化物半導體層的In與Sn的含量比(In/Sn)。
  15. 如申請專利範圍第1項所述的薄膜電晶體，其中，該第二氧化物半導體層的原子百分比中Ga的含量高於該第一氧化物半導體層的原子百分比中Ga的含量，並且該第二氧化物半導體層的原子百分比中Zn含量高於該第一氧化物半導體層的原子百分比中Zn的含量。
  16. 如申請專利範圍第13項所述的薄膜電晶體，其中，該第二氧化物半導體層的原子百分比中In的含量低於該第一氧化物半導體層的原子百分比中In的含量，並且該第二氧化物半導體層的原子百分比中Sn的含量低於該第一氧化物半導體層的原子百分比中Sn的含量。
  17. 如申請專利範圍第1項所述的薄膜電晶體，其中，在該第一氧化物半導體層中，In與Sn的含量比滿足2.5 In/Sn 5，Ga與Sn的含量比滿足1 Ga/Sn 2，並且Zn與Sn的含量比滿足2.5 鋅/Sn 5。
  18. 如申請專利範圍第1項所述的薄膜電晶體，其中，在該第二氧化物半導體層中，Ga與In的含量比滿足2 Ga/In 4，並且Zn與In的含量比滿足2 Zn/In 8。
  19. 如申請專利範圍第13項所述的薄膜電晶體，其中，在該第二氧化物半導體層中，Ga與In的含量比滿足2 Ga/In 4，Zn與In的含量比滿足2 Zn/In 8，並且Sn與In的含量比滿足0.1 Sn/In 0.5。
  20. 一種閘極驅動器，包括輸出閘極信號的複數個級，該複數個級的每一個包含一薄膜電晶體，其中，該薄膜電晶體包括：一第一氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、以及氧(O)；以及一第二氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、以及氧(O)，其中，該第二氧化物半導體層的Ga與In的含量比(Ga/In)高於該第一氧化物半導體層的Ga與In的含量比(Ga/In)，以及該第二氧化物半導體層的Zn與In的含量比(Zn/In)高於該第一氧化物半導 體層的Zn與In的含量比(Zn/In)。
  21. 一種顯示裝置，包括一顯示面板，該顯示面板包括：複數條資料線、複數條閘極線、以及分別設置在由該複數條資料線和該複數條閘極線的交叉點所界定的複數個區域中的複數個像素，該複數個像素的每一個包含一薄膜電晶體，其中，該薄膜電晶體包括：一第一氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、以及氧(O)；以及一第二氧化物半導體層，包含銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、以及氧(O)，其中，該第二氧化物半導體層的Ga與In的含量比(Ga/In)高於該第一氧化物半導體層的Ga與In的含量比(Ga/In)，以及該第二氧化物半導體層的Zn與In的含量比(Zn/In)高於該第一氧化物半導體層的Zn與In的含量比(Zn/In)。
  22. 如申請專利範圍第21項所述的顯示裝置，其中，該顯示面板進一步包括一閘極驅動器，將閘極信號輸出至該複數條閘極線，以及該閘極驅動器包括該薄膜電晶體。
TW107117802A 2017-05-31 2018-05-24 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置 TWI667796B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170068037A KR102344003B1 (ko) 2017-05-31 2017-05-31 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
??10-2017-0068037 2017-05-31
KR1020170169420A KR102449467B1 (ko) 2017-12-11 2017-12-11 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
??10-2017-0169420 2017-12-11

Publications (2)

Publication Number Publication Date
TW201904073A true TW201904073A (zh) 2019-01-16
TWI667796B TWI667796B (zh) 2019-08-01

Family

ID=64279075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117802A TWI667796B (zh) 2017-05-31 2018-05-24 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置

Country Status (5)

Country Link
US (4) US10930790B2 (zh)
JP (1) JP6636570B2 (zh)
CN (2) CN108987482B (zh)
DE (1) DE102018112532B4 (zh)
TW (1) TWI667796B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767186B (zh) * 2019-02-13 2022-06-11 日商神戶製鋼所股份有限公司 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
US11380815B2 (en) 2019-06-21 2022-07-05 PlayNitride Display Co., Ltd. Semiconductor material substrate, micro light emitting diode panel and method of fabricating the same
TWI790405B (zh) * 2019-06-21 2023-01-21 錼創顯示科技股份有限公司 半導體材料基板、微型發光二極體面板及其製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
CN207818085U (zh) * 2017-12-29 2018-09-04 昆山国显光电有限公司 模组结构及包括模组结构的柔性显示装置
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102602527B1 (ko) * 2019-01-15 2023-11-15 삼성디스플레이 주식회사 표시 장치
KR20200102041A (ko) * 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR20210051551A (ko) * 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치
KR20210059834A (ko) * 2019-11-15 2021-05-26 삼성디스플레이 주식회사 표시 장치
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5224073B2 (ja) * 2010-03-26 2013-07-03 住友金属鉱山株式会社 酸化物蒸着材とその製造方法
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
WO2011132769A1 (ja) * 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
KR101058880B1 (ko) 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI613824B (zh) * 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN104335353B (zh) 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
TWI661553B (zh) * 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
JP6077978B2 (ja) 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI635613B (zh) 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP2014214359A (ja) * 2013-04-26 2014-11-17 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014229638A (ja) 2013-05-17 2014-12-08 出光興産株式会社 酸化物半導体薄膜
JP2014229666A (ja) 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP6326270B2 (ja) 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6097653B2 (ja) * 2013-08-05 2017-03-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路およびそれを用いた表示装置
KR20150025621A (ko) 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6142200B2 (ja) 2013-09-30 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
WO2015064468A1 (ja) * 2013-10-30 2015-05-07 三菱瓦斯化学株式会社 亜鉛、スズおよび酸素から実質的になる酸化物のエッチング液およびエッチング方法
WO2015108110A1 (ja) 2014-01-15 2015-07-23 株式会社神戸製鋼所 薄膜トランジスタ
TWI577032B (zh) 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
CN107408580B (zh) * 2015-04-28 2020-10-27 三菱电机株式会社 晶体管、薄膜晶体管基板以及液晶显示装置
KR102609932B1 (ko) 2015-09-09 2023-12-04 이노럭스 코포레이션 디스플레이 디바이스
KR20170068037A (ko) 2015-12-09 2017-06-19 현대오트론 주식회사 리드 프레임 일체형 파워 모듈 패키지
KR102423436B1 (ko) 2015-12-16 2022-07-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
JP6875088B2 (ja) 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
KR102329159B1 (ko) 2016-10-31 2021-11-23 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
KR101898186B1 (ko) 2016-11-24 2018-09-12 현대오트론 주식회사 Isg 시스템에서 시동모터 동력을 활용한 etc 밸브 구동 제어 장치 및 그 제어 방법
CN108735762B (zh) 2017-04-24 2021-06-15 瀚宇彩晶股份有限公司 画素结构
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
KR102418493B1 (ko) 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102393552B1 (ko) 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767186B (zh) * 2019-02-13 2022-06-11 日商神戶製鋼所股份有限公司 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
US11380815B2 (en) 2019-06-21 2022-07-05 PlayNitride Display Co., Ltd. Semiconductor material substrate, micro light emitting diode panel and method of fabricating the same
TWI790405B (zh) * 2019-06-21 2023-01-21 錼創顯示科技股份有限公司 半導體材料基板、微型發光二極體面板及其製造方法

Also Published As

Publication number Publication date
CN108987482A (zh) 2018-12-11
CN114975635A (zh) 2022-08-30
TWI667796B (zh) 2019-08-01
US20230420572A1 (en) 2023-12-28
DE102018112532A1 (de) 2018-12-06
JP2018207106A (ja) 2018-12-27
JP6636570B2 (ja) 2020-01-29
US11417774B2 (en) 2022-08-16
US20210143279A1 (en) 2021-05-13
US20220344512A1 (en) 2022-10-27
CN108987482B (zh) 2022-05-17
US20180350995A1 (en) 2018-12-06
DE102018112532B4 (de) 2022-09-22
US11791418B2 (en) 2023-10-17
US10930790B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
TWI667796B (zh) 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
US10553727B2 (en) Thin film transistor, method of manufacturing the same, and organic light emitting display device including the same
US10074669B2 (en) Display device
US9660090B2 (en) Array substrate
TWI693696B (zh) 電子裝置
US11764307B2 (en) Thin film transistor, gate driver including the same, and display device including the same
US11227875B2 (en) Display device
KR102586428B1 (ko) 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US9899530B2 (en) Low temperature poly-silicon thin-film transistor and manufacturing method thereof
KR20210129294A (ko) 표시 장치 및 그 제조 방법
CN113889487A (zh) 显示装置
US20160027873A1 (en) Thin film transistor
US20240120342A1 (en) Thin film transistor, transistor array substrate, and method for fabricating the transistor array substrate
TW202406157A (zh) 主動元件基板