TW201732968A - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TW201732968A
TW201732968A TW105106700A TW105106700A TW201732968A TW 201732968 A TW201732968 A TW 201732968A TW 105106700 A TW105106700 A TW 105106700A TW 105106700 A TW105106700 A TW 105106700A TW 201732968 A TW201732968 A TW 201732968A
Authority
TW
Taiwan
Prior art keywords
circuit board
wafer
semiconductor package
package structure
pad
Prior art date
Application number
TW105106700A
Other languages
English (en)
Other versions
TWI588919B (zh
Inventor
謝智正
Original Assignee
尼克森微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尼克森微電子股份有限公司 filed Critical 尼克森微電子股份有限公司
Priority to TW105106700A priority Critical patent/TWI588919B/zh
Priority to US15/439,464 priority patent/US10043728B2/en
Application granted granted Critical
Publication of TWI588919B publication Critical patent/TWI588919B/zh
Publication of TW201732968A publication Critical patent/TW201732968A/zh
Priority to US16/022,947 priority patent/US10297522B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種半導體封裝結構及其製造方法，包括提供第一表面貼合元件、第一電路板以及第二電路板。第一表面貼合元件包含第一晶片以及一導電架，第一導電架包括有相連的第一載板以及第一金屬件。第一晶片的第一側電性相接於第一導電架的第一載板。第一晶片的第二側與第一金屬件分別透過一第一焊墊、一第二焊墊連接到第一電路板。第二電路板與第一載板連接，使第一表面貼合元件位於第一電路板以及第二電路板之間。

Description

半導體封裝結構及其製造方法
本發明有關於一種半導體封裝製程，特別是一種提供雙面散熱功能的半導體封裝結構及其製造方法。
高度集成、微型化的半導體產品不僅是消費型產品的潮流，同時也逐步滲透至電機控制應用。與此同時，無刷直流電機馬達(Brushless DC motor，BLDC)在車用電子、醫療產品設備，或是家電產品等衆多市場也呈現相同態勢，其所佔市場比重正逐漸超過其他各類電機。隨着對BLDC電機需求的不斷增長以及相關電機技術的日漸成熟，BLDC電機控制系統的開發策略已逐漸從分立式電路發展成功率模組形式。
基本電機系統如圖16所示包含三個主要單元：功率電子元件、閘極驅動器和控制單元。除了將分立式功率電子元件，如IGBT，快速順向功率二極體(FRD)，MOSFET，與其他相關零件及溫度檢測裝置，包裝成模組外，也有些應用將閘極驅動器整合到模組裡，除三相控制完全整合在同一模組中，在有些大電流的應用中也有封成單相模組的。此類功率模組是屬於大電流功率以及大電流的應用，其所使用的半導體元件會產生相當大的熱量，因此傳統規劃的模組封裝體散熱能力顯得不足，需要額外的散熱設計，以便有效地釋放熱量。
該些習知技術雖然能合理運作並有一定的效果，然而存有一 些缺失如美國專利公開第20090160044號，第20130020694號，以及20130020694號，就公開有相關的技術。首先，傳統功率模組製作的方式是以晶片黏貼(Die Attach)加上打線(wire bonding)為主，另有將鋁線改成鋁帶(Aluminum ribbon)的作法，或是使用導電率與散熱能力較佳的銅材，如銅線或銅帶(copper ribbon)來降低線阻。如前所述，由於傳統作法是將功率模組中的功率晶片使用打線的方式進行電氣連接，功率晶片所產生的熱能不容易被有效的散熱。
此外，由於使用打線方式，寄生電感增大從而影響操作頻率。再者，寄生電感所引發的電磁干擾(EMI)也是一個不能被忽略的技術問題，需要被抑制。關於前述散熱問題，雖然當前有雙面冷卻的技術被提出，並被使用在混合動力的汽車上，但是還是以晶片黏貼方式進行組裝，生產程序複雜，良率控制不佳，晶片測試涵蓋率不足與特性匹配不易等問題，造成成品功效不一致。
分立式組件組裝電子電路有其簡易性，生產成本低，可大量生產等好處，目前大部分電路板也是以此種方式生產。功率模組具備良好的可靠度與散熱能力優越的優點。如何結合這兩種不同的組裝技術的優點，完成具有雙面冷卻能力，生產簡單的功率模組是此次重點。
有鑑於此，本發明有感上述缺失提出一種設計合理並有效改善上述缺失之作法。
本發明的主要目的在於提供一種半導體封裝結構及其製造方法，具有雙面散熱的技術效果。
本發明其中一個實施例提供一種半導體封裝結構的製造方法，包括下列步驟：提供第一表面貼合元件，第一表面貼合元件由第一晶片與第一導電架所構成，其中第一導電架包含第一載板與第一金屬件，第一載板與第一金屬件相連並形成第一容置區，並使 第一晶片位於第一容置區。第一晶片的第一側電性相接第一載板。
然後，提供第一電路板與第一表面貼合元件結合，其中第一晶片的第二側與第一金屬件分別透過第一焊墊、第二焊墊連接到第一電路板。
提供第二電路板與第一載板連接，使第一表面貼合元件位於第一電路板以及第二電路板之間。
根據本發明的半導體封裝結構的製造方法，其中第一焊墊以及第二焊墊連接於第一電路板上的同一平面。
根據本發明的半導體封裝結構的製造方法，其中第一表面貼合元件更包括第一強化晶片，透過第一電路板上的金屬層連接到第一晶片的第二側。
根據本發明的半導體封裝結構的製造方法，進一步形成閉迴路金屬環，設置於第一電路板與第二電路板之間，並圍繞第一表面貼合元件。
本發明另一實施例提供一種半導體封裝結構，包括有第一表面貼合元件第一電路板以及第二電路板。第一表面貼合元件包括有第一導電架與第一晶片，第一導電架包含第一載板與第一金屬件，第一載板與第一金屬件相連並形成第一容置區。第一晶片，位於第一容置區，第一晶片的第一側電性連接第一載板。
一第一電路板與第一表面貼合元件結合，第一晶片的第二側與第一金屬件分別透過第一焊墊、第二焊墊連接到第一電路板。第二電路板與第一載板連接，使第一表面貼合元件位於第一電路板以及第二電路板之間。
根據本發明的半導體封裝結構，進一步包括有第二表面貼合元件，包括有第二導電架以及第二晶片。第二導電架，包含第二載板與第二金屬件，第二載板與第二金屬件相連形成第二容置區。第二晶片位於第二容置區，第二晶片的第二側電性連接於第二載 板，且第二金屬件與第二晶片的第二側位於同一側。其中第二晶片的第二側與第二金屬件分別透過第三焊墊、第四焊墊連接到第一電路板。
本發明至少具有下列技術效果：
1.提供雙面冷卻散熱(double side cooling)的性能，並且具備低熱電阻的優勢。
2.提供防電磁波干擾(EMI)的技術功效。
3.使用表面貼合技術(Surface mounting Technology，SMT)，能大為簡化製程及生產成本，有助於大量生產(Mass Production，MP)。
4.有效降低電阻，滿足於車用電子產品的高電流的需求。
5.本發明提供的半導體封裝結構無需傳統封裝中的打線製程，易於生產與重工(rework)，可靠度高。
6.相較於習知技術，本發明所揭露的半導體封裝結構，不僅體積小，並且能容納更多的功率晶片。
7.使用本發明所提供的半導體封裝結構及其製造方法，其寄生電感大為降低，並且能提高操作頻率。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
100‧‧‧第一表面貼合元件
110‧‧‧第一晶片
111‧‧‧第一側
112‧‧‧第二側
120‧‧‧第一導電架
121‧‧‧第一載板
1211‧‧‧第一承接面
1212‧‧‧第一傳導面
122‧‧‧第一金屬件
123‧‧‧第一容置區
140‧‧‧導電層
150‧‧‧FRD晶片
200‧‧‧第一電路板
210‧‧‧第一焊墊
220‧‧‧第二焊墊
230‧‧‧第三焊墊
240‧‧‧第四焊墊
250‧‧‧第五焊墊
260‧‧‧第六焊墊
270‧‧‧導電金屬層
280‧‧‧第一導熱金屬層
290‧‧‧第一結合層
300‧‧‧第二電路板
360‧‧‧導電膠
370‧‧‧第二導電層
380‧‧‧第二導熱金屬層
390‧‧‧第二結合層
400‧‧‧金屬柱
410‧‧‧第一閉迴路金屬環
420‧‧‧第二閉迴路金屬環
430‧‧‧固定膠
500‧‧‧第一散熱片
510‧‧‧第二散熱片
600‧‧‧導電框架
610‧‧‧金屬件
620‧‧‧植球焊錫凸塊
700‧‧‧功率模組
710‧‧‧功率元件
720‧‧‧閘極驅動器
730‧‧‧控制單元
740‧‧‧馬達單元
800‧‧‧第二表面貼合元件
810‧‧‧第二晶片
811‧‧‧第一側
812‧‧‧第二側
820‧‧‧第二導電架
821‧‧‧第二載板
8211‧‧‧第二承接面
8212‧‧‧第二傳導面
822‧‧‧第二金屬件
823‧‧‧第二容置區
850‧‧‧FRD晶片
1000‧‧‧電氣連接端子
S100~S600‧‧‧流程步驟
圖1是本發明半導體封裝結構及其製造方法的第一流程圖。
圖2是本發明半導體封裝結構及其製造方法的第二流程圖。
圖3是本發明半導體封裝結構及其製造方法的第三流程圖。
圖4是本發明半導體封裝結構及其製造方法的第四流程圖。
圖5是本發明半導體封裝結構及其製造方法的導電框架第一製程示意圖。
圖6是本發明半導體封裝結構及其製造方法的導電框架第二製程 示意圖。
圖7是本發明半導體封裝結構及其製造方法的導電框架第三製程示意圖。
圖8是本發明半導體封裝結構及其製造方法的導電框架第四製程示意圖。
圖9是本發明半導體封裝結構及其製造方法的第一表面貼合元件的示意圖。
圖10是本發明半導體封裝結構及其製造方法的第一電路板示意圖。
圖11是本發明半導體封裝結構及其製造方法的半導體封裝結構的第一示意圖。
圖12是本發明半導體封裝結構及其製造方法的半導體封裝結構的第二示意圖。
圖13是本發明半導體封裝結構及其製造方法的半導體封裝結構的第三示意圖。
圖14是本發明半導體封裝結構及其製造方法的半導體封裝結構的第四示意圖。
圖15是本發明半導體封裝結構及其製造方法的半導體封裝結構的另一實施例示意圖。
圖16是本發明半導體封裝結構及其製造方法的半導體封裝結構應用於電路中的示意圖。
以下係藉由特定的具體實例說明本發明所揭露「半導體封裝結構及其製造方法」的實施方式，熟悉此技術之人士可由本說明書所揭示的內容輕易瞭解本發明的其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明的精神下進行各種修飾與變更。又本發明的圖式僅為簡單說明，並非依實際尺寸 描繪，亦即未反應出相關構成的實際尺寸，先予敘明。以下的實施方式係進一步詳細說明本發明的相關技術內容，但並非用以限制本發明的技術範疇。
請參考圖1至圖4，為本發明一實施例的半導體封裝結構的製造方法的流程圖。本發明實施例所提供的製造方法可應用於對相同或不同種類的元件進行封裝。前述的元件例如是功率電晶體、集成電路元件或是二極體等等。在功率模組之內的最重要功率半導體部件通常是絕緣閘極雙極型電晶體(IGBT)或金屬氧化物半導體場效電晶體(MOSFET)，也可以包括快速順向功率二極體(FRD)，或是其他功率元件的組合，這類半導體部件通常由Si、SiC、GaN、GaAS或其它合適的材料製成。在本發明中以功率分立器件MOSFET為例進行說明。
在步驟S100中，提供第一表面貼合元件。第一表面貼合元件100請參考圖9至圖12，由第一晶片110以及第一導電架120構成，其中第一導電架120包含有相連的第一載板121以及第一金屬件122。第一載板121以及第一金屬件122形成第一容置區123。第一晶片110位於第一容置區123，第一晶片110的第一側111電性相接第一載板121，第一金屬件122與第一晶片110的第二側112位於同一側。
換句話說，第一晶片110的一側電性連接於第一導電架120的第一載板121，且第一導電架120的第一金屬件122位於第一晶片110的側邊。進一步說，第一金屬件122的一端連接第一載板121，另一端透過第一焊墊210而連接第一電路板200。第一金屬件122的另一端與第一晶片110的第二側112位於同一側。關於步驟S100的其他部分容後說明。
在步驟S200中，提供第一電路板與第一表面貼合元件結合，請配合參考請參考圖9至圖12。第一晶片110的第二側112與第一金屬件122分別透過第一焊墊210、第二焊墊220連接到第一電 路板200。
換句話說，第一表面貼合元件100固定於第一電路板200，第一晶片110的第一側111透過第一導電架120而電性連接於第一焊墊210，第一晶片110的第二側112電性連接於第二焊墊220，其中第一焊墊210以及第二焊墊220可設計位於第一電路板200上的同一平面。關於步驟S200的其他部分容後說明。
在步驟S300中，提供第二電路板300與第一載板121連接，使第一表面貼合元件100位於第一電路板200以及第二電路板300之間，請配合參考圖11以及圖12。關於步驟S300的其他部分容後說明。
請參考圖2，對步驟S100做進一步的說明。在步驟S100中，還進一步包含：步驟S110，晶片表面金屬化；步驟S111，形成金屬件；以及步驟S112，固定晶片於導電架S112。
在步驟S110中，晶片表面金屬化。提供表面金屬化的晶片，以第一晶片110以金屬氧化物半導體場效電晶體(MOSFET)為例，如圖11第一晶片110的第一側111為汲極(Drain)，透過導電層140貼合於第一導電架120，第二側112包含有閘極(Gate)以及源極(Source)。閘極以及源極表面分別形成有對應於閘極的第二焊墊220，以及對應於源極的第三焊墊230，原本焊墊一般是鋁等金屬，無法直接與電路板焊接使用的焊料作連接，需使用無電電鍍製程、濺鍍製程、以及蒸鍍製程所構成的組合其中之一，對第一晶片110進行表面金屬化，形成TiCu，NiAu等金屬焊墊。
在步驟S111中，能使用蝕刻法、沖壓法、黏接法、植球法，以及印刷法所構成的組合其中之一，在導電框架上形成金屬件，請參考圖5至圖8。導電框架600的材質可以是銅、銅合金、鐵鎳等等具有電氣傳導能力的金屬，導電框架600一般是平板狀，其表面可以鍍上錫、銀、錫銀銅合金、鎳、鎳合金等，能與錫相接合的金屬。
步驟S110的形成金屬件，有多種實施方式。如圖5所示，導電框架600能利用蝕刻法或沖壓法，將金屬凸塊形狀的金屬件610形成於導電框架600上，金屬凸塊的作用，主要是將晶片背面的汲極導引到與晶片正面的源極，閘極至同一平面，並與電路板做電氣連接。如圖6所示，或使用與晶片黏貼相同的黏接法將金屬凸塊610黏接在導電框架600上。如圖7所示，或使用植球法，也就是打線機植球工藝，將打線所形成球型金屬凸塊620固定於導電框架600上。如圖8所示，對於薄片，小於75um可以使用印刷法，將焊料、導電膠或燒結銀印刷在導電框架600上。如圖9所示，對導電框架600進行切割，從而形成包含有第一導電架120以及第一晶片110的第一表面貼合元件100。
步驟S112，固定晶片於導電架，如圖5-8所示，使用點膠、焊接，網版塗佈、共晶焊接(Eutectic Soldering)、以及導電膜所構成的組合其中之一，將具有導電性的接合材料，把第一晶片100固定在第一導電架120。前述具有導電性的接合材料，也就是第一晶片100以及第一導電架120之間的導電層140，其材質可以是銀膠、奈米銀、燒結銀、錫膏，以及銅膏等等，在此第一晶片100並不限於同一類型單一晶片，其可以是數顆IGBT或MOSFET晶片並聯搭配數顆FRD的組合。最後進行切割分離，至此完成分立式功率元件封裝，如圖9所示，統稱預先封裝分立式功率元件。此分立式功率完件完成後，可以進行涵蓋率更周全的測試與電氣參數匹配篩選。
請參考圖3，對步驟S200做進一步說明。在步驟S200中，還進一步包含：步驟S210，形成金屬層於第一電路板；步驟S211，固定第一表面貼合元件於第一電路板。
在步驟S210中，請配合參考圖10，使用熱壓貼附法或電鍍法，將導電金屬層270結合到第一電路板200上。第一電路板200作為搭載各元件的基板，可以使用絕緣陶瓷或金屬核心電路板 (Metal Core PCB，MCPCB)。以絕緣陶瓷基板做說明，導電金屬層270的材質一般是銅Cu或鋁Al等，使用前述的熱壓貼附法或電鍍法將導電金屬層270附着於絕緣陶瓷基板第一電路板200，提供電氣、機械連接與散熱路徑。製程上採用直接銅結合工藝(Direct Bonding Copper，DBC)、直接電鍍銅工藝(Direct Plating Copper，DPC)、直接鋁結合工藝(Direct Aluminum Bonding，DAB)、活性金屬焊工藝(AMB)，將導電金屬層270結合到第一電路板200。
關於所述的絕緣陶瓷材料，可以是Al2O3，Si3N4，AlN，AlSiC等等。第一電路板200能進行單面或雙面的金屬層，如導電金屬層270以及第一散熱金屬層280，前者作為第一電路板200上的電路區，後者作為散熱用，容後說明。
在步驟S211中，固定第一表面貼合元件於第一電路板。請參考圖11，此步驟使用的是表面黏著技術製程(Surface Mounting Technology，SMT)，將第一表面貼合元件100、第二表面貼合元件800、電氣連接端子1000以及其他的元件(未繪出)放置固定與焊接在第一電路板200上。圖11為方便說明，僅將單相電橋電路繪出，第一表面貼合元件100為上橋功率元件，第二表面貼合元件800為下橋功率元件。
請參考圖11至圖13。每一表面貼合元件至少包括一個功率晶片，在本發明中的第一晶片110為MOSFET或是IGBT，在此以MOSFET做說明。第一晶片110一側的汲極透過第一導電架120而電性連接於第一焊墊210，第一晶片另一側的閘極、源極，電性連接於第二焊墊220以及第三焊墊230。第一焊墊210、第二焊墊220，以及第三焊墊230位於第一電路板200的同一側，另外第一表面貼合元件100內部置放一顆第一強化晶片，比如功率二極體或快速順向功率二極體(FRD)晶片。在本發明中以FRD晶片150為例。FRD晶片150用以強化電路效能，第一晶片110與FRD晶片150同時被封入第一表面貼合元件100，且110的源極與FRD 晶片150的陽極，透過第一電路板200上的270金屬層將電路連接在一起。進一步說，第一強化晶片透過第一電路板200上的金屬層270，而連接到第一晶片110的第二側112。
另外下橋第二表面貼合元件800也相同，內部置放一顆FRD晶片850，強化電路效能，第二晶片810與FRD晶片850同時被封入第二表面貼合元件800，且810的源極與FRD晶片850的陽極，透過200上的金屬層290將電路連接在一起。其中第二晶片810一側的汲極透過第二導電架820而電性連接於第五焊墊250，第二晶片810另一側的閘極對應於第四焊墊240，源極對應於第六焊墊260。第五焊墊250、第四焊墊240，以及第六焊墊260位於第一電路板200上的同一平面。
進一步說，第二表面貼合元件800包括有第二導電架820以及第二晶片810。第二導電架820包含第二載板821與第二金屬件822，第二載板821與第二金屬件822相連形成第二容置區823。第二晶片810位於第二容置區823，第二晶片810的第一側811電性連接於第二載板821，且第二金屬件822與第二晶片810的第二側812位於同一側。其中第二晶片810的第二側812與第二金屬件822分別透過第四焊墊240、第五焊墊250連接到第一電路板。
第一表面貼合元件100與第二表面貼合元件800的連接點，為此單相半橋的輸出端，其係透過金屬層270將上橋的源極透過第三焊墊230與下橋的汲極第五焊墊250連接一起，形成相位輸出端(Phase Out)，將其他元件，如被動元件，Bootstrap Diode及驅動IC元件，預先組裝的功率元件，電氣端子元件，按表面黏著技術(SMT)流程，將所有零件放置固定於主電路基板200上，送入焊錫爐進行融化後固化。
其後，進行主電路基板200的電性連通測試與功能測試，以便在此階段將不良品移除更換。
為配合元件形式不同，如驅動元件，可能提供的是裸晶形式，IC片需打連接線與主電路基板進行電性連通。另將IC片有打連接線的地方點膠固定強化。功率端子1000和信號端子除焊接外，也可通過超音波焊接在絕緣陶瓷基板的金屬層上。
在步驟S300中，提供第二電路板，請配合參考圖12。第二電路板300基本與第一電路板200相同，包含第二導電層370、第二散熱金屬層380。第二導電層370可以作為第二電路板300的電路，導電膠360可以是焊料，作用是固定結合第二電路板300以及第一表面貼合元件100與第二表面貼合元件800。第一表面貼合元件100與第二表面貼合元件800其汲極端電位不同，對應到第二導電層370的電路不能連接在一起。完成固化程序後，第二電路板300與圖11組件接合在一起，形成三明治結構，此時已經具備雙面散熱能力。
在步驟S400中，形成電氣連接端子，如圖11中所示的電氣連接端子1000。在步驟S500中，形成一閉迴路金屬環，設置於第一電路板200以及第二電路板300之間，並圍繞第一表面貼合元件100，從而提供防止電磁波干擾(EMI)，關於步驟S500容後進一步說明。在步驟S600中，進行封膠作業。如圖13，最後在成品四周塗佈固定膠430於第一電路板200以及第二電路板300之間，除強化上下基板結合力外，也提供防潮防濕的能力，提高使用壽命。
本發明的一實施例中進一步配置有散熱片，從而提供良好的散熱功能，請參考圖14。根據本發明提供的半導體封裝結構的製造方法，適用於具有大電功率和大電流的應用，請配合參考圖16，功率模組700包含許多功率元件710，在運作中會產生很高的熱量，因此需要適當的散熱媒介以便有效的釋放由晶片產生的熱量。本發明的半導體封裝結構為薄型平面的三明治結構，非常適合各類型散熱裝置的添加與安裝，如應用在插槽式散熱裝置，或簡單如 下常見的散熱片，其包括下列步驟：形成第一散熱金屬層280於第一電路板200上，形成第二導熱金屬層380於第二電路板300上，貼附第一散熱片500於第一導熱金屬層280，貼附第二散熱片510於第二導熱金屬層380。
第一散熱片500以及第二散熱片510可以是銅或鋁的金屬材質，並使用金屬錫膏等相關散熱係數較佳材料作為第一結合層290以及第二結合層390，從而強化第一散熱片500以及第一電路板200之間，第二散熱片510以及第二電路板300之間的結合性能，達到最小熱傳導路徑以及低熱阻，大幅提升散熱效能。
關於步驟S500，形成一閉迴路金屬環，請參考圖4以及圖15。為了進一步提供防止電磁波干擾(EMI)，形成一閉迴路金屬環，設置於第一電路板200與第二電路板300之間，並圍繞第一表面貼合元件100。閉迴路金屬環進一步包含有第一閉迴路金屬環410、第二閉迴路金屬環420，以及金屬柱400。
步驟S500進一步說明如下：提供第一閉迴路金屬環410，設置於第一電路板200上並圍繞第一電路板200四周，將所有電子零件封閉於閉迴路金屬環410中。提供第二閉迴路金屬環420，設置於第二電路板300上，圍繞第二電路板300四周。提供金屬柱400，設置於第一電路板200以及第二電路板300之間，且金屬柱400的兩端分別電性連接於第一閉迴路金屬環410以及第二閉迴路金屬環420。金屬柱400、第一閉迴路金屬環410，以及第二閉迴路金屬環420，可以接到第一電路板200以及第二電路板300上的適當電位點，比如接電點，從而起到強化防電磁波干擾的作用。
請參考圖11至圖16，本發明的半導體封裝結構的製造方法，進一步包含有下列步驟：提供第二表面貼合元件800，第二表面貼合元件800由第二晶片810以及第二導電架820構成，其中第二導電架820包含有相連的第二載板821以及第二金屬件822，如圖 11所示。第二載板821以及第二金屬件822形成第二容置區823。第二晶片810位於第二容置區823，第二晶片810的一側電性連接於第二導電架820的第二載板821，且第二導電架820的第二金屬件822位於第二晶片810的側邊。換句話說，第二晶片820的第二側812電性連接於第二載板821，且第二金屬件822與第二晶片810的第二側812位於同一側。
然後固定第二表面貼合元件800於第一電路板200，第二晶片810的第一側811透過第二導電架820而電性連接於第五焊墊250，第二晶片810的第二側812電性連接於第四焊墊240與第六焊墊260，且第三焊墊230、第四焊墊240以及第五焊墊250位於第一電路板200上的同一平面。換句話說，第二晶片810的第二側812與第二金屬件822分別透過第五焊墊250與第四焊墊240、第六焊墊260而連接到第一電路板200。
如圖13所示，將第二表面貼合元件800的一側貼合於第二電路板300，使第二表面貼合元件800位於第一電路板200以及第二電路板300之間。
以上所述僅為本發明的較佳可行實施例，非因此侷限本發明的專利範圍，故舉凡運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的保護範圍內。
100‧‧‧第一表面貼合元件
200‧‧‧第一電路板
280‧‧‧第一導熱金屬層
300‧‧‧第二電路板
380‧‧‧第二導熱金屬層
430‧‧‧固定膠
800‧‧‧第二表面貼合元件
1000‧‧‧電氣連接端子

Claims (13)

  1. 一種半導體封裝結構的製造方法，其包括：提供一第一表面貼合元件，該第一表面貼合元件由一第一晶片與一第一導電架所構成，其中該第一導電架包含一第一載板與一第一金屬件，該第一載板與該第一金屬件相連並形成一第一容置區，並使該第一晶片位於該第一容置區，該第一晶片的一第一側電性相接該第一載板；提供一第一電路板與該第一表面貼合元件結合，其中該第一晶片的該第二側與該第一金屬件分別透過一第一焊墊、一第二焊墊連接到該第一電路板；以及提供一第二電路板，與該第一載板連接，使該第一表面貼合元件位於該第一電路板以及該第二電路板之間。
  2. 如請求項1所述的半導體封裝結構的製造方法，其中該第一焊墊以及該第二焊墊連接於該第一電路板上的同一平面。
  3. 如請求項1所述的半導體封裝結構的製造方法，其中該第一表面貼合元件更包括一第一強化晶片，透過該第一電路板上的一金屬層連接到該第一晶片的該第二側。
  4. 如請求項1所述的半導體封裝結構的製造方法，其中該提供該第二電路板步驟後，更進一步包括：形成一閉迴路金屬環，設置於該第一電路板與該第二電路板之間，並圍繞該第一表面貼合元件。
  5. 如請求項1所述的半導體封裝結構的製造方法，其中提供一第二電路板的步驟後，更進一步包括：塗佈固定膠於該第一電路板以及該第二電路板之間。
  6. 如請求項1所述的半導體封裝結構的製造方法，其中在提供該第一表面貼合元件的步驟前，包括：使用蝕刻法、沖壓法、黏接法、植球法以及印刷法其中之一，形成該第一金屬件於該第一導電架上。
  7. 一種半導體封裝結構，包括：一第一表面貼合元件，包括有：一第一導電架，包含一第一載板與一第一金屬件，該第一載板與該第一金屬件相連並形成一第一容置區；及一第一晶片，位於該第一容置區，該第一晶片的一第一側電性連接該第一載板；一第一電路板，與該第一表面貼合元件結合，該第一晶片的該第二側與該第一金屬件分別透過一第一焊墊、一第二焊墊連接到該第一電路板；以及一第二電路板，與該第一載板連接，使該第一表面貼合元件位於該第一電路板以及該第二電路板之間。
  8. 如請求項7所述的半導體封裝結構，其中該第一焊墊以及該第二焊墊連接於該第一電路板上的同一平面。
  9. 如請求項7所述的半導體封裝結構，其中該第一表面貼合元件更包括一第一強化晶片，透過該第一電路板上的一金屬層連接到該第一晶片的該第二側。
  10. 如請求項7所述的半導體封裝結構，其中該第一晶片為絕緣閘極雙極型電晶體(IGBT)或金屬氧化物半導體場效電晶體 (MOSFET)，該第一強化晶片為功率二極體。
  11. 如請求項7所述的半導體封裝結構，其中更包括：一閉迴路金屬環，設置於該第一電路板與該第二電路板之間，並圍繞該第一表面貼合元件。
  12. 如請求項7所述的半導體封裝結構，其中更包括有：一第二表面貼合元件，包括有：一第二導電架，包含一第二載板與一第二金屬件，該第二載板與該第二金屬件相連形成一第二容置區；及一第二晶片，位於該第二容置區，該第二晶片的一第二側電性連接於該第二載板；其中該第二晶片的該第二側與該第二金屬件分別透過一第三焊墊、一第四焊墊連接到該第一電路板。
  13. 如請求項7所述的半導體封裝結構，其中更包含有一第一散熱片以及一第二散熱片，該第一散熱片相接於該第一電路板，該第二散熱片相接於該第二電路板。
TW105106700A 2016-03-04 2016-03-04 半導體封裝結構及其製造方法 TWI588919B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105106700A TWI588919B (zh) 2016-03-04 2016-03-04 半導體封裝結構及其製造方法
US15/439,464 US10043728B2 (en) 2016-03-04 2017-02-22 Semiconductor package structure and manufacturing method thereof
US16/022,947 US10297522B2 (en) 2016-03-04 2018-06-29 Semiconductor package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105106700A TWI588919B (zh) 2016-03-04 2016-03-04 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI588919B TWI588919B (zh) 2017-06-21
TW201732968A true TW201732968A (zh) 2017-09-16

Family

ID=59688014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106700A TWI588919B (zh) 2016-03-04 2016-03-04 半導體封裝結構及其製造方法

Country Status (2)

Country Link
US (2) US10043728B2 (zh)
TW (1) TWI588919B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664701B (zh) * 2018-07-04 2019-07-01 朋程科技股份有限公司 功率元件封裝結構
TWI705579B (zh) * 2019-07-19 2020-09-21 李蕙如 主動式rgb發光二極體顯示器載板
TWI723816B (zh) * 2020-03-23 2021-04-01 綠達光電股份有限公司 具散熱結構的馬達功率積體電路
TWI760242B (zh) * 2021-05-31 2022-04-01 微智冷科技股份有限公司 複合結構與封裝架構
TWI767543B (zh) * 2020-10-05 2022-06-11 欣興電子股份有限公司 封裝結構
US11631626B2 (en) 2020-10-05 2023-04-18 Unimicron Technology Corp. Package structure
TWI800381B (zh) * 2022-05-19 2023-04-21 璦司柏電子股份有限公司 內建閘極驅動晶片的覆晶封裝功率電晶體模組
TWI801237B (zh) * 2022-05-10 2023-05-01 尼克森微電子股份有限公司 功率封裝模組
TWI828503B (zh) * 2022-12-30 2024-01-01 創世電股份有限公司 半導體功率元件與半導體功率封裝結構
TWI831615B (zh) * 2023-02-17 2024-02-01 同欣電子工業股份有限公司 功率晶片封裝結構

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700024276A1 (it) * 2017-03-03 2018-09-03 Spal Automotive Srl Macchina elettrica
CN108091621A (zh) * 2017-12-21 2018-05-29 乐健科技（珠海）有限公司 内嵌开关芯片的器件模组及其制作方法
CN112289819A (zh) * 2019-07-25 2021-01-29 李蕙如 主动式rgb发光二极管显示器载板
CN110429071B (zh) * 2019-08-13 2021-09-21 丰鹏创科科技(珠海)有限公司 功率器件模组及其制备方法
CN110444520B (zh) * 2019-08-13 2021-06-01 丰鹏创科科技(珠海)有限公司 具有电绝缘散热体的功率器件模组及其制备方法
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
CN112117251B (zh) * 2020-09-07 2022-11-25 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN117672977A (zh) * 2022-08-22 2024-03-08 荣耀终端有限公司 Mosfet封装结构及其制作方法、电路板组件、电子设备
CN116913792B (zh) * 2023-07-21 2024-03-22 上海林众电子科技有限公司 一种双面散热封装模块及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492695B2 (ja) 2007-12-24 2010-06-30 株式会社デンソー 半導体モジュールの実装構造
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
TWM507066U (zh) * 2015-05-15 2015-08-11 Niko Semiconductor Co Ltd 晶片封裝結構

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664701B (zh) * 2018-07-04 2019-07-01 朋程科技股份有限公司 功率元件封裝結構
US10804189B2 (en) 2018-07-04 2020-10-13 Actron Technology Corporation Power device package structure
TWI705579B (zh) * 2019-07-19 2020-09-21 李蕙如 主動式rgb發光二極體顯示器載板
TWI723816B (zh) * 2020-03-23 2021-04-01 綠達光電股份有限公司 具散熱結構的馬達功率積體電路
TWI767543B (zh) * 2020-10-05 2022-06-11 欣興電子股份有限公司 封裝結構
US11631626B2 (en) 2020-10-05 2023-04-18 Unimicron Technology Corp. Package structure
TWI760242B (zh) * 2021-05-31 2022-04-01 微智冷科技股份有限公司 複合結構與封裝架構
TWI801237B (zh) * 2022-05-10 2023-05-01 尼克森微電子股份有限公司 功率封裝模組
TWI800381B (zh) * 2022-05-19 2023-04-21 璦司柏電子股份有限公司 內建閘極驅動晶片的覆晶封裝功率電晶體模組
TWI828503B (zh) * 2022-12-30 2024-01-01 創世電股份有限公司 半導體功率元件與半導體功率封裝結構
TWI831615B (zh) * 2023-02-17 2024-02-01 同欣電子工業股份有限公司 功率晶片封裝結構

Also Published As

Publication number Publication date
US20180308781A1 (en) 2018-10-25
US10043728B2 (en) 2018-08-07
US10297522B2 (en) 2019-05-21
US20170256473A1 (en) 2017-09-07
TWI588919B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
TWI588919B (zh) 半導體封裝結構及其製造方法
US7446411B2 (en) Semiconductor structure and method of assembly
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8466548B2 (en) Semiconductor device including excess solder
CN102593081B (zh) 包括散热器的半导体器件
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
CN205752150U (zh) 半导体装置
TWI485817B (zh) 微電子封裝及其散熱方法
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
US20090108467A1 (en) Device with a plurality of semiconductor chips
TWI446493B (zh) 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體
KR101519062B1 (ko) 반도체 소자 패키지
JP2002203942A (ja) パワー半導体モジュール
WO2008091742A2 (en) Pre-molded clip structure
CN104485321A (zh) 半导体管芯封装件及其制造方法
JP2007234690A (ja) パワー半導体モジュール
EP2871676B1 (en) Semiconductor device
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20080029875A1 (en) Hermetically sealed semiconductor device module
TW202129866A (zh) 半導體裝置
JP6422736B2 (ja) パワーモジュール
US20210217679A1 (en) Leadframe spacer for double-sided power module
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
WO2020227589A1 (en) Electronic device with double-sided cooling
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス