TW201535739A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201535739A
TW201535739A TW103118878A TW103118878A TW201535739A TW 201535739 A TW201535739 A TW 201535739A TW 103118878 A TW103118878 A TW 103118878A TW 103118878 A TW103118878 A TW 103118878A TW 201535739 A TW201535739 A TW 201535739A
Authority
TW
Taiwan
Prior art keywords
layer
impurity concentration
nitride semiconductor
semiconductor layer
semiconductor device
Prior art date
Application number
TW103118878A
Other languages
English (en)
Inventor
Hidetoshi Fujimoto
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201535739A publication Critical patent/TW201535739A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明提供一種可提高閘極之導通電壓之半導體裝置。 實施形態之半導體裝置具備：第1氮化物半導體層；第2氮化物半導體層，其設置於第1氮化物半導體層上，且帶隙大於第1氮化物半導體層；源極電極，其設置於第2氮化物半導體層上；汲極電極，其設置於第2氮化物半導體層上；第3氮化物半導體層，其設置於源極電極與汲極電極之間之第2氮化物半導體層上，交替地積層含有p型雜質之高雜質濃度層、與p型雜質之濃度低於高雜質濃度層且帶隙大於高雜質濃度層之低雜質濃度層，且最下層及最上層為高雜質濃度層；及閘極電極，其設置於第3氮化物半導體層上。

Description

半導體裝置 [相關申請案]
本申請案享受以日本專利申請案2014-52734號(申請日：2014年3月14日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置。
於開關電源或反相器等之電路中，使用有開關元件或二極體等半導體元件。對該等半導體元件要求有高耐壓、低導通電阻。而且，耐壓與導通電阻之關係存在由元件材料決定之取捨關係。
藉由迄今為止之技術開發之進步，半導體元件於接近作為主要元件材料之矽之極限之前實現低導通電阻。為了進一步降低導通電阻，必須變更元件材料。藉由將GaN或AlGaN等氮化物半導體或碳化矽(SiC)等寬帶隙半導體用作開關元件材料，而可改善由材料決定之取捨關係，從而飛躍地實現低導通電阻化。
於使用有GaN或AlGaN等氮化物半導體之元件中，作為可獲得低導通電阻之元件，例如可列舉使用有AlGaN/GaN異質構造之HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)。HEMT係藉由異質接合界面通道之高遷移率、與利用極化而產生之高電子濃度而實現低導通電阻。
然而，HEMT係利用極化而使電子產生，故而於閘極電極下亦存 在高濃度之電子。因此，通常成為閾值電壓為負之常導通型元件。於安全動作方面，期待閾值電壓為正之常斷開型元件。而且，於常斷開型元件中為了使導通電流增加而期待提高閘極之導通電壓。
本發明提供一種可提高閘極之導通電壓之半導體裝置。
本發明之一態樣之半導體裝置具備：第1氮化物半導體層；第2氮化物半導體層，其設置於上述第1氮化物半導體層上，且帶隙大於上述第1氮化物半導體層；源極電極，其設置於上述第2氮化物半導體層上；汲極電極，其設置於上述第2氮化物半導體層上；第3氮化物半導體層，其設置於上述源極電極與上述汲極電極之間之上述第2氮化物半導體層上，交替地積層含有p型雜質之高雜質濃度層、與上述p型雜質之濃度低於上述高雜質濃度層且帶隙大於上述高雜質濃度層之低雜質濃度層，且最下層及最上層為上述高雜質濃度層；及 閘極電極，其設置於上述第3氮化物半導體層上。
10‧‧‧基板
12‧‧‧緩衝層
14‧‧‧通道層(第1氮化物半導體層)
16‧‧‧障壁層(第2氮化物半導體層)
18‧‧‧源極電極
20‧‧‧汲極電極
22‧‧‧頂蓋層(第3氮化物半導體層)
22a‧‧‧高雜質濃度層
22b‧‧‧低雜質濃度層
26‧‧‧閘極電極
100‧‧‧HEMT(半導體裝置)
圖1係實施形態之半導體裝置之模式剖面圖。
本說明書中，有對同一或類似之構件標註同一之符號而省略重複之說明的情形。
本說明書中，所謂「氮化物半導體」係例如GaN系半導體。所謂GaN系半導體係具備GaN(氮化鎵)、AlN(氮化鋁)、InN(氮化銦)及該等之中間組成之半導體之總稱。
本說明書中，所謂「不摻雜」意指未有意地導入雜質。
實施形態之半導體裝置具備：第1氮化物半導體層；第2氮化物半導體層，其設置於第1氮化物半導體層上，且帶隙大於第1氮化物半導體層；源極電極，其設置於第2氮化物半導體層上；汲極電極，其 設置於第2氮化物半導體層上；第3氮化物半導體層，其設置於源極電極與汲極電極之間之第2氮化物半導體層上，交替地積層含有p型雜質之高雜質濃度層、與p型雜質之濃度低於高雜質濃度層且帶隙大於高雜質濃度層之低雜質濃度層，且最下層及最上層為高雜質濃度層；及閘極電極，其設置於第3氮化物半導體層上。
圖1係本實施形態之半導體裝置之模式剖面圖。本實施形態之半導體裝置係使用有GaN系半導體之HEMT。
如圖1所示，半導體裝置(HEMT)100具備基板10、緩衝層12、通道層(第1氮化物半導體層)14、障壁層(第2氮化物半導體層)16、源極電極18、汲極電極20、頂蓋層(第3氮化物半導體層)22、及閘極電極26。
基板10例如由矽(Si)所形成。除矽以外，例如亦可應用藍寶石(Al2O3)或碳化矽(SiC)。
於基板10上設置有緩衝層12。緩衝層12具備緩和基板10與通道層14之間之晶格失配之功能。緩衝層12例如由氮化鋁鎵(AlWGa1-WN(0<W<1))之多層構造所形成。
於緩衝層12上設置有通道層14。通道層14例如為不摻雜之AlZGa1-ZN(0≦Z<1)。更具體而言，例如為不摻雜之GaN。通道層14之膜厚例如為大於等於0.5μm且小於等於3μm。
於通道層14上設置有障壁層16。障壁層16之帶隙大於通道層14之帶隙。障壁層16例如為不摻雜之AlUGa1-UN(0<U≦1、Z<U)。更具體而言，例如為不摻雜之Al0.20Ga0.80N。障壁層16之膜厚例如為大於等於20nm且小於等於50nm。
通道層14與障壁層16之間成為異質接合界面。HEMT100之導通動作時，於異質接合界面形成二維電子氣而成為載體。
於障壁層16上形成有源極電極18與汲極電極20。源極電極18與 汲極電極20例如為金屬電極，金屬電極例如為以鋁(Al)為主成分之電極。源極電極18及汲極電極20、與障壁層16之間較理想為歐姆接觸。源極電極18與汲極電極20之距離例如為18μm左右。
於障壁層16上之源極電極18與汲極電極20之間設置有頂蓋層22。頂蓋層22具備增加通道層14之電位而使HEMT100之閾值上升之功能。
頂蓋層22具備交替地積層高雜質濃度層22a與低雜質濃度層22b之構造。頂蓋層22之最下層及最上層為高雜質濃度層22a。
圖1中例示了高雜質濃度層22a為3層、低雜質濃度層22b為2層之情形，但層數並不限於3層與2層。又，高雜質濃度層22a之組成、p型雜質濃度、及膜厚亦可每層不同。同樣地，低雜質濃度層22b之組成、p型雜質濃度、及膜厚亦可每層不同。
於高雜質濃度層22a中含有p型雜質。p型雜質例如為Mg(鎂)。就使HEMT100之閾值上升之觀點而言，較理想為高雜質濃度層22a之p型雜質濃度為大於等於1×1018atoms/cm3。
又，就使頂蓋層22與閘極電極26之接合為歐姆接觸之觀點而言，較理想為頂蓋層22中之p型雜質之濃度於與閘極電極26接觸之最上層之高雜質濃度層22a成為最大。最上層之高雜質濃度層22a之p型雜質濃度較理想為大於等於1×1019atoms/cm3。
高雜質濃度層22a例如為p型之AlXGa1-XN(0≦X<1)。更具體而言，例如為p型GaN。高雜質濃度層22a之膜厚例如為大於等於1nm且小於等於10nm。高雜質濃度層22a為單晶。
雜質濃度例如可藉由SIMS(Secondary Ion Mass Spectrometry)進行分析。
低雜質濃度層22b之p型雜質濃度低於高雜質濃度層22a。又，低雜質濃度層22b之帶隙大於高雜質濃度層22a。
低雜質濃度層22b例如為不摻雜之AlYGa1-YN(0<Y≦1、X<Y)。更具體而言，例如為不摻雜之Al0.40Ga0.60N。低雜質濃度層22b之膜厚例如為大於等於1nm且小於等於10nm。低雜質濃度層22b為單晶。
於頂蓋層22上設置有閘極電極26。閘極電極26例如為金屬電極。金屬電極例如為設為鉑(Pt)與金(Au)之積層構造之電極。閘極電極26與最上層之高雜質濃度層22a之間較理想為歐姆接觸。
其次，對本實施形態之半導體裝置之製造方法之一例進行說明。
首先，準備基板10、例如Si基板。其次，例如於Si基板上藉由磊晶成長使緩衝層12成長。
其次，於緩衝層12上藉由磊晶成長而形成成為通道層14之不摻雜之GaN、成為障壁層16之不摻雜之Al0.20Ga0.80N。
其次，藉由利用磊晶成長使成為高雜質濃度層22a之p型GaN、成為低雜質濃度層22b之不摻雜之Al0.40Ga0.60N交替連續地成膜而形成頂蓋層22。
頂蓋層22例如於障壁層16表面形成經圖案化之絕緣膜，於障壁層16表面選擇性地成長。
其次，於障壁層16表面，藉由金屬膜之成膜與圖案化而形成源極電極18及汲極電極20。又，藉由金屬膜之成膜與圖案化，於頂蓋層22上形成閘極電極26。
藉由上述製造方法製造圖1所示之半導體裝置100。
其次，對本實施形態之半導體裝置100之作用及效果進行說明。
於本實施形態之HEMT100中，於閘極電極26之正下方存在包含p型雜質之頂蓋層22，藉此通道層14之電位增加。因此，抑制二維電子氣之產生，HEMT100之閾值與不存在頂蓋層22之情形相比上升。若異質接合界面之傳導帶下端之能量變為靠費米能階更高能量側，則於 閘極電壓為0V時通道層14亦空乏化，從而HEMT100成為常斷開動作。
為了使HEMT100之導通電流增加，較理想為增大導通動作時對閘極電極26施加之閘極之導通電壓。然而，若導通動作時之閘極之導通電壓過大，則例如於源極電極18與閘極電極26間流通之閘極漏電流增大，從而有產生消耗電力之增大或動作不良之虞。
若增大頂蓋層22之帶隙，則障壁層16與頂蓋層22之間之pn接面之順方向之升壓(rising voltage)上升，結果可增加閘極之導通電壓。
另一方面，於GaN系半導體中，帶隙越大，p型雜質之活化率越低，越難以形成p型半導體。例如，若比較GaN與AlGaN、GaN與AlN，則帶隙較小之GaN之p型雜質之活化率較高。因此，於帶隙較大之半導體中，難以提高p型雜質濃度而增加通道層14之電位。
於本實施形態中，使帶隙較小之高雜質濃度層22a、與帶隙較大之低雜質濃度層22b積層。藉由該構成，於p型雜質之活化率較高之高雜質濃度層22a之幫助下，提高頂蓋層22整體之p型雜質濃度。而且，於帶隙較大之低雜質濃度層22b之幫助下，增大頂蓋層22整體之帶隙。
因此，以頂蓋層22整體，可實現帶隙較大且p型雜質濃度較高之氮化物半導體層。因此，可實現進行常斷開動作且閘極之導通電壓較高之HEMT100。
低雜質濃度層22b之膜厚較理想為大於等於1nm且小於等於10nm，較理想為大於等於2nm且小於等於6nm。
若低雜質濃度層22b之膜厚低於上述範圍，則難以增大頂蓋層22整體之帶隙。又，若超過上述範圍，則有頂蓋層22整體之p型雜質濃度不足之虞。
高雜質濃度層22a之膜厚較理想為大於等於1nm且小於等於10 nm，較理想為大於等於2nm且小於等於6nm。
若高雜質濃度層22b之膜厚低於上述範圍，則難以增大頂蓋層22整體之p型雜質濃度。又，若超過上述範圍，則有頂蓋層22整體之帶隙變得過小之虞。
又，就頂蓋層22具備使高雜質濃度層22a與低雜質濃度層22b之各自之性質平均化之特性的觀點而言，低雜質濃度層22b及高雜質濃度層22b之各自之膜厚較理想為小於等於10nm。又，就頂蓋層22具備使高雜質濃度層22a與低雜質濃度層22b之各自之性質平均化之特性的觀點而言，頂蓋層22較理想為成為超晶格構造。
又，頂蓋層(第3氮化物半導體層)22之平均鋁組成較理想為低於障壁層(第2氮化物半導體層)16之平均鋁組成。若頂蓋層22之帶隙寬於障壁層16之帶隙，則閘極電極26正下方之壓電極化量變大，而有HEMT100之閾值降低之虞。
頂蓋層22之平均鋁組成係藉由各高雜質濃度層22a之鋁組成與膜厚之積、及各低雜質濃度層22b之鋁組成與膜厚之積的總和除以頂蓋層22之膜厚而求出。
例如，若設為高雜質濃度層22a之第i(1≦i)層之組成為AlXiGa1-XiN、膜厚由Tai表示、低雜質濃度層22b之第i(1≦i)層之組成為AlYiGa1-YiN、膜厚由Tbi表示，則於高雜質濃度層22a有n層(1≦i≦n)之情形時，頂蓋層22之鋁平均組成由下述式表示。
因此，例如，若設為障壁層16之組成由AlUGa1-UN表示，則較理想為充分滿足下述式。
再者，頂蓋層22之平均鋁組成可藉由利用SIMS之膜厚方向之組成分析而求出。又，例如，於頂蓋層22為超晶格構造之情形時，亦可藉由光致發光法求出。
如上，根據本實施形態，提供一種進行常斷開動作且可提高閘極之導通電壓之HEMT100。
於實施形態中，作為氮化物半導體層之材料以GaN或AlGaN為例進行了說明，但例如亦可應用含有銦(In)之InGaN、InAlN、InAlGaN。又，作為氮化物半導體層之材料亦可應用AlN。
又，於實施形態中，作為障壁層以非摻雜之AlGaN為例進行了說明，但亦可應用n型之AlGaN。
對本發明之若干個實施形態進行了說明，但該等實施形態係作為例而出示者，並未意圖限定發明之範圍。該等新穎之實施形態可以其他各種各樣之形態實施，且可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。例如，亦可將一實施形態之構成要素置換或變更為其他實施形態之構成要素。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明與其均等之範圍內。
10‧‧‧基板
12‧‧‧緩衝層
14‧‧‧通道層(第1氮化物半導體層)
16‧‧‧障壁層(第2氮化物半導體層)
18‧‧‧源極電極
20‧‧‧汲極電極
22‧‧‧頂蓋層(第3氮化物半導體層)
22a‧‧‧高雜質濃度層
22b‧‧‧低雜質濃度層
26‧‧‧閘極電極
100‧‧‧HEMT(半導體裝置)

Claims (8)

  1. 一種半導體裝置，其特徵在於具備：第1氮化物半導體層；第2氮化物半導體層，其設置於上述第1氮化物半導體層上，且帶隙大於上述第1氮化物半導體層；源極電極，其設置於上述第2氮化物半導體層上；汲極電極，其設置於上述第2氮化物半導體層上；第3氮化物半導體層，其設置於上述源極電極與上述汲極電極之間之上述第2氮化物半導體層上，交替地積層含有p型雜質之高雜質濃度層、與上述p型雜質之濃度低於上述高雜質濃度層且帶隙大於上述高雜質濃度層之低雜質濃度層，且最下層及最上層為上述高雜質濃度層；及閘極電極，其設置於上述第3氮化物半導體層上。
  2. 如請求項1之半導體裝置，其中上述高雜質濃度層為AlXGa1-XN(0≦X<1)，上述低雜質濃度層為AlYGa1-YN(0<Y≦1、X<Y)。
  3. 如請求項2之半導體裝置，其中上述第1氮化物半導體層為AlZGa1-ZN(0≦Z<1)，上述第2氮化物半導體層為AlUGa1-UN(0<U≦1、Z<U)。
  4. 如請求項3之半導體裝置，其中上述第3氮化物半導體層之平均鋁組成低於上述第2氮化物半導體層之平均鋁組成。
  5. 如請求項1至4中任一項之半導體裝置，其中上述低雜質濃度層之膜厚為大於等於1nm且小於等於10nm。
  6. 如請求項1至4中任一項之半導體裝置，其中上述高雜質濃度層之膜厚為大於等於1nm且小於等於10nm。
  7. 如請求項1至4中任一項之半導體裝置，其中上述高雜質濃度層之p型雜質濃度為大於等於1×1018atoms/cm3。
  8. 如請求項1至4中任一項之半導體裝置，其中上述第3氮化物半導體層中之上述p型雜質之濃度於最上層之上述高雜質濃度層成為最大。
TW103118878A 2014-03-14 2014-05-29 半導體裝置 TW201535739A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052734A JP6189235B2 (ja) 2014-03-14 2014-03-14 半導体装置

Publications (1)

Publication Number Publication Date
TW201535739A true TW201535739A (zh) 2015-09-16

Family

ID=54069845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118878A TW201535739A (zh) 2014-03-14 2014-05-29 半導體裝置

Country Status (4)

Country Link
US (1) US9412856B2 (zh)
JP (1) JP6189235B2 (zh)
CN (1) CN104916633A (zh)
TW (1) TW201535739A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608608B (zh) * 2017-02-20 2017-12-11 新唐科技股份有限公司 電晶體

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
JP2016207890A (ja) * 2015-04-24 2016-12-08 トヨタ自動車株式会社 ヘテロ接合半導体装置
CN105895687B (zh) * 2016-04-18 2019-03-05 中国电子科技集团公司第五十五研究所 一种基于再生长技术降低GaN HEMT器件欧姆接触电阻的方法及GaN HEMT器件
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN108511522B (zh) * 2018-03-16 2022-04-26 英诺赛科（珠海）科技有限公司 p-GaN基增强型HEMT器件
TWI730516B (zh) * 2018-12-12 2021-06-11 日商闊斯泰股份有限公司 氮化物半導體基板以及氮化物半導體裝置
CN112510087B (zh) * 2020-12-01 2023-07-11 晶能光电股份有限公司 p型栅增强型GaN基HEMT器件及其制备方法
US11942326B2 (en) * 2020-12-16 2024-03-26 Semiconductor Components Industries, Llc Process of forming an electronic device including a doped gate electrode
KR102578828B1 (ko) * 2021-03-29 2023-09-15 삼성전자주식회사 고전자이동도 트랜지스터
KR20220153962A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법
CN114122107B (zh) * 2021-10-28 2023-07-18 华南理工大学 一种周期栅结构的p-GaN常闭型功率器件
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管
WO2023238852A1 (ja) * 2022-06-09 2023-12-14 ローム株式会社 窒化物半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064480A (ja) * 1983-09-20 1985-04-13 Toshiba Corp 電界効果トランジスタの製造方法
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP2010103425A (ja) 2008-10-27 2010-05-06 Sanken Electric Co Ltd 窒化物半導体装置
JP5457046B2 (ja) * 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
JP2011233751A (ja) * 2010-04-28 2011-11-17 Panasonic Corp 窒化物半導体トランジスタ
JP5367637B2 (ja) 2010-05-24 2013-12-11 株式会社東芝 半導体素子
JP5620767B2 (ja) 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP5810521B2 (ja) * 2010-12-08 2015-11-11 日亜化学工業株式会社 高電子移動度トランジスタ
US8604486B2 (en) 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608608B (zh) * 2017-02-20 2017-12-11 新唐科技股份有限公司 電晶體

Also Published As

Publication number Publication date
US20150263154A1 (en) 2015-09-17
CN104916633A (zh) 2015-09-16
JP6189235B2 (ja) 2017-08-30
US9412856B2 (en) 2016-08-09
JP2015177064A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
JP6189235B2 (ja) 半導体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
KR101636136B1 (ko) 반도체 장치
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
JP5793120B2 (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US20140110759A1 (en) Semiconductor device
TWI424568B (zh) Semiconductor device
JP6229172B2 (ja) 半導体装置
US9252255B2 (en) High electron mobility transistor and method of manufacturing the same
JP2015179786A (ja) 半導体装置
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
US20150263155A1 (en) Semiconductor device
JP5779284B2 (ja) スイッチング素子
TW201633538A (zh) 半導體裝置
JP2015173151A (ja) 半導体装置
CN106206708A (zh) 半导体装置
JP2014187085A (ja) 半導体装置
JP5721782B2 (ja) 半導体装置
JP5793101B2 (ja) 半導体装置
JP2015056413A (ja) 窒化物半導体装置
JP2017050434A (ja) 半導体装置
JP2014241379A (ja) 半導体装置