TW201505054A - 將嵌入於板件中的多層式陶瓷電容器、製造該電容器的方法，以及製造具有多層式陶瓷電容器嵌入於其內的板件的方法 - Google Patents
將嵌入於板件中的多層式陶瓷電容器、製造該電容器的方法，以及製造具有多層式陶瓷電容器嵌入於其內的板件的方法 Download PDFInfo
- Publication number
- TW201505054A TW201505054A TW102137443A TW102137443A TW201505054A TW 201505054 A TW201505054 A TW 201505054A TW 102137443 A TW102137443 A TW 102137443A TW 102137443 A TW102137443 A TW 102137443A TW 201505054 A TW201505054 A TW 201505054A
- Authority
- TW
- Taiwan
- Prior art keywords
- ceramic body
- point
- multilayer ceramic
- ceramic capacitor
- multilayer
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000919 ceramic Substances 0.000 claims abstract description 89
- 238000007747 plating Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 20
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000032798 delamination Effects 0.000 description 13
- 238000007664 blowing Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000005336 cracking Methods 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
所提供的是將嵌入於板件中的多層陶瓷電容器，其包括：陶瓷體；透過陶瓷體的端面交替曝露的第一與第二內部電極；形成於陶瓷體的端面上的第一與第二外部電極；以及包圍第一與第二外部電極的第一與第二鍍覆層，其中當自第一或第二外部電極之帶體之一端至帶體的另一端的距離界定為A，並且虛擬線與第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A□0.6，其中自與第一或第二鍍覆層之表面向陶瓷體內垂直間隔達3微米之點位朝陶瓷體之長度方向描繪虛擬線，點位在距離帶體之一端1/2×A的點位處。
Description
本申請案主張於2013年7月17日在韓國智慧財產局所申請的第10-2013-0084170號韓國專利申請案的優先權，其揭示係引用含括於本文中。
本發明係關於將嵌入於板件內的多層陶瓷電容器、製造該電容器的方法、以及製造具有多層陶瓷電容器嵌入於其內之板件的方法。
多層晶片電子組件的多層陶瓷電容器(MLCC)是安裝在包括如液晶顯示器(LCD)、電漿顯示面板(PDP)、及諸如此類等顯示裝置、電腦、個人數位助理器(PDA)、手機、及諸如此類在內各種電子產品之印刷電路
板上用以充放電的晶片型電容器。
多層陶瓷電容器(MLCC)由於其尺寸小、電容量高、易於安裝、及諸如此類等優點而可當作各種電子裝置的組件。
最近，隨著如智慧型手機、平板個人電腦(PC)、或諸如此類等可攜式智慧型裝置的效能已提升，計算用應用處理器(AP)的驅動速度已增加。當AP的驅動速度如上所述增加時，應該將高頻電流快速供應至AP。
多層陶瓷電容器有將電流供應至AP的功用。因此，為了如上所述快速供應高頻電流，應該使用具有低等效串聯電感(ESL)的多層陶瓷電容器或應該將多層陶瓷電容器嵌入於板件內，以極度減少多層陶瓷電容器與AP之間的距離。
在使用低ESL多層陶瓷電容器的前例中，可出現結構性問題。因此，近來，已積極採用將多層陶瓷電容器嵌入於板件內的後例。
在將嵌入於板件內的多層陶瓷電容器中，主要由銅(Cu)所構成的金屬層係形成於外部電極的表面。
將多層陶瓷電容器嵌內板件內後，金屬層有藉由使用雷射光束之通孔(via hole)處理以及以銅填充通孔之鍍覆處理將板件上之電路電連接至多層陶瓷電容器的作用。
在將多層陶瓷電容器嵌入板件內後，通孔係使用雷射光束穿透樹脂層予以形成而曝露多層陶瓷電容
器的外部電極，並且通孔係藉由鍍覆處理，以銅予以填充，而使外部接線與多層陶瓷電容器的外部電極互相電連接。
在此情況下，雷射光束可因外部電極中的玻璃成分予以吸收，同時又穿透多層陶瓷電容器的鍍覆層，陶瓷體從而遭到直接破壞。因此，鍍覆層應該厚，並且外部電極應該具有均勻厚度和平坦表面。
當外部電極的厚度不均勻，並且外部電極的表面不平坦時，可在鍍覆層的表面產生漫反射，而破壞鍍覆層附近的樹脂部位。因此，通孔的內部可在進行鍍覆處理時，遭到非均勻鍍覆而在貫孔(via)電極內造成破裂、或諸如此類。
同時，若附接並且壓縮增層膜(built-up film)後在晶片與環氧層之間產生間隔，則可產生脫層。因此，重要的是將增層膜緊接於晶片。
另外，多層陶瓷電容器的陶瓷體與外部電極之間可有外部電極厚度所產生的步階(step)。在此情況下，若步階過大，則多層陶瓷電容器與增層膜之間的間隔係增加，而增加脫層的可能性。
因此，為了減少脫層，外部電極的厚度或鍍覆層的厚度係予以減少。在此情況下，陶瓷體在雷射處理期間可遭到破壞，從而使減少外部電極的厚度或鍍覆層的厚度已有限制。
因此，為了減少因外部電極與陶瓷體之間步階所致的脫層，可逐漸減少外部電極的厚度致使未在外
部電極末端部位形成陡峭的步階。
將嵌入內於板件內的多層陶瓷電容器是薄於未嵌入於板件內而是安裝在其上的多層陶瓷電容器。在多層陶瓷電容器將嵌入於板件內的例子中，若陶瓷體的厚度過薄，則將膏料薄敷於內部電極的曝露面而形成外部電極。因此，高溫可靠度可因鍍覆溶液滲透而降低。
另外，若為了增加內部電極的曝露面的厚度而增加外部電極的黏度，則可按照厚度增加帶面(band surface)，致使帶面的平坦度降低，並且末端部位(distal end portion)的角度增大，從而造成上述貫孔電極內的破裂或脫層。
後述專利文件1包括陶瓷體、外部電極、以及鍍覆層、並且未特別限制與鍍覆層平坦度有關的數值。
(專利文件1)第10-2011-0122008號韓國公開專利案
本發明的一個態樣提供將嵌入於板件內的多層陶瓷電容器，其能夠防止使用雷射光束處理通孔時破壞陶瓷體，並且防止板件與嵌入於板件內之多層陶瓷電容器之間的脫層。
根據本發明的一個態樣，提供有將嵌入於板件內的多層陶瓷電容器，其包括：具有複數介電層層壓於其內的陶瓷體；具有各介電層插置於其間並透過陶瓷體的兩端面交替曝露的複數第一與第二內部電極；分別形成
於陶瓷體之兩端面上並且電連接至第一與第二內部電極的第一與第二外部電極；以及包圍第一與第二外部電極的第一與第二鍍覆層，其中當自該第一或第二外部電極之帶體之一端至該帶體的另一端的距離界定為A，並且虛擬線與該第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A0.6，其中自與該第一或第二鍍覆層之該表面向該陶瓷體內垂直間隔達3微米之點位朝該陶瓷體之長度方向描繪該虛擬線，該點位在距離該等帶體之一端1/2×A的點位處。
當該第一或第二外部電極之該等帶體之一端界定為P、與P間隔1/10×A的點位界定為Q、並且自Q朝該陶瓷體之厚度方向所垂直描繪之虛擬線與該第一或第二鍍覆層之表面上之點位相交的點位界定為R時，由劃線PQ與劃線PR所形成的夾角(θ)等於或小於35度。
陶瓷體可具有80微米或更小的厚度。
根據本發明的另一個態樣，提供有製造將嵌入於板件中之多層陶瓷電容器的方法，其包括：製備複數陶瓷坯片；使用導電膏在各自的陶瓷坯片上形成複數第一與第二內部電極；藉由朝多層體之厚度方向交替堆疊具有第一與第二內部電極形成於其上之複數陶瓷坯片以形成多層體；藉由燒結多層體形成陶瓷體；在陶瓷體的兩端面形成第一與第二外部電極，以接觸第一與第二內部電極的曝露部位，並藉以分別電連接至該第一與第二內部電極；以及形成包圍第一與第二外部電極的第一與第二鍍覆層，
其中當自該第一或第二外部電極之帶體之一端至該帶體的另一端的距離界定為A，並且虛擬線與該第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A0.6，其中自與該第一或第二鍍覆層之該表面向該陶瓷體內垂直間隔達3微米之點位朝該陶瓷體之長度方向描繪該虛擬線，該點位在距離該等帶體之一端1/2×A的點位處。
第一與第二外部電極的形成可包括：在膏料內浸泡陶瓷體的兩端以形成第一與第二外部電極；以及朝第一與第二外部電極的帶體吹空氣。
在吹空氣時，所吹空氣的速度與方向可經調整以控制第一與第二外部電極之帶體的表面平坦度以及陶瓷體與第一和第二外部電極之間的夾角。
根據本發明的另一個態樣，提供有製造具有多層陶瓷電容器嵌入於其內之板件的方法，該方法包括：製備多層陶瓷電容器；在板件內形成凹部；將多層陶瓷電容器安裝在凹部內；將增層膜黏附於板件並且以高溫和高壓壓縮增層膜，增層膜係由環氧材料所形成；在板件內形成通孔，以曝露多層陶瓷電容器的外部電極；以及用導電材料填充通孔，以製造具有多層陶瓷電容器嵌入於其內之板件，其中在多層陶瓷體中，當自該第一或第二外部電極之帶體之一端至該帶體的另一端的距離界定為A，並且虛擬線與該第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A0.6，其中自與該
第一或第二鍍覆層之該表面向該陶瓷體內垂直間隔達3微米之點位朝該陶瓷體之長度方向描繪該虛擬線，該點位在距離該等帶體之一端1/2×A的點位處。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
110a‧‧‧第一主面
110b‧‧‧第二主面
110c‧‧‧第一側面
110d‧‧‧第二側面
111‧‧‧介電層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
131‧‧‧第一外部電極
131a、131b‧‧‧帶體
131c‧‧‧頭部
132‧‧‧第二外部電極
132a、132b‧‧‧帶體
132c‧‧‧頭部
141‧‧‧第一鍍覆層
142‧‧‧第二鍍覆層
200‧‧‧吹空氣裝置
配合附加圖式經由底下的詳細說明將更清楚理解本發明的上述及其它態樣、特徵以及其它優點，其中：第1圖是根據本發明一個具體實施例除了金屬層外表示多層陶瓷電容器的透視圖；第2圖是第1圖的側視圖；第3圖是根據本發明具體實施例之多層陶瓷電容器的橫向剖面圖；第4圖是根據本發明具體實施例概要表示在陶瓷體的端面上形成外部電極之處理的圖示；第5及6圖是表示陶瓷體端部與外部電極和形成於陶瓷體的端部上之鍍覆層用以描述第3圖多層陶瓷電容器中所含括元件之間尺寸關係的橫向剖面圖。
現在將引用附加圖式詳細說明本發明的具體實施例。
然而，本發明可用許多不同形成予以體現，並且不應予以推斷為受限於本文所提的具體實施例。
反而，這些具體實施例係用於使本揭露透徹且完整，並且將完全傳達本發明的範疇給熟悉本技術的
人士。
在圖式中，元件的形狀及尺寸可為了清楚而誇大，並且全篇將使用相同的元件符號指定相同或相稱的組件。
將界定六面體陶瓷體的方向以便清楚地說明本發明的具體實施例。整個圖式所示的L、W和T分別意指長度方向、寬度方向、以及厚度方向。此處，厚度方向可如同層壓介電層的方向。
另外，在本具體實施例中，為了方便說明，陶瓷體的兩端面意指第一與第二外部電極朝陶瓷體的長度方向形成於其上的表面，而其側面意指與兩端面垂直相交的表面。
第1圖是除了金屬層外根據本發明的一個具體實施例概要表示多層陶瓷電容器的透視圖；第2圖是第1圖的側視圖；而第3圖是根據本發明的具體實施例之多層陶瓷電容器的橫向剖面圖。
請參閱第1至3圖，根據本發明的具體實施例的多層陶瓷電容器100可包括陶瓷體110、第一與第二內部電極121與122、第一與第二外部電極131與132、以及第一與第二鍍覆層141與142。
陶瓷體110可形成為具有第一與第二主面110a與110b及第一與第二側面110c與110d的六面體。第一與第二主面110a與110b可朝長度方向L和寬度方向W擴展。第一與第二側面110c與110d可朝厚度方向T和長
度方向L擴展。
可藉由朝厚度方向T堆疊複數介電層111，並且接著燒結複數介電層111而形成陶瓷體110。可形成陶瓷體110，使具有80微米(μm)或更小的厚度。陶瓷體110的形狀和尺寸及介電層111的數量不侷限於第1至3圖所示的本具體實施例。
使陶瓷體110成形的複數介電層111可處於燒結狀態。相鄰的介電層111可互相整合，而使其間的邊界若未使用掃描式電子顯微鏡(SEM)則可不顯而易見。
陶瓷體110可包括有助於多層陶瓷電容器之電容形成的主動區、以及分別形成於主動區上與下部位中用以防止第一與第二內部電極121與122因物理或化學應力所致破壞的上與下邊際部位。
介電層111的厚度可依據多層陶瓷電容器100的電容量設計而隨意變更。介電層111可包括具有高介電係數的陶瓷粉末，例如基於鈦酸鋇(BaTiO3)的粉末或基於鈦酸鍶(SrTiO3)的粉末。然而，本發明不侷限於此。
第一與第二內部電極121與122(其為一對具有相反極性之電極)可藉由在朝厚度方向T堆疊的介電層111上以預定厚度印製含括有導電金屬的導電膏予以形成，但朝介電層111的堆疊方向透過陶瓷體110的兩端面予以交替曝露。第一與第二內部電極121與122可藉由置於其間的介電層111而互相電隔絕。
亦即，第一與第二內部電極121與122可透
過其交替曝露於陶瓷體110的兩端面的部位，予以分別電連接至形成於陶瓷體110的兩端面上的第一與第二外部電極131與132。
因此，將電壓施加於第一與第二外部電極131與132時，可在彼此相向的第一與第二內部電極121與122之間累積電荷。在此情況下，多層陶瓷電容器100的電容量可與第一及第二內部電極121及122互相重疊區的面積成比例。
第一與第二內部電極121與122的寬度可取決於其使用而定。例如，第一與第二內部電極121與122的寬度範圍鑑於陶瓷體110的尺寸可定為0.2微米至1.0微米。然而，本發明不侷限於此。
另外，形成第一與第二內部電極121與122之導電膏內所含括的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金。然而，本發明不侷限於此。
另外，就印製導電膏的方法而言，可使用網版印刷法、凹版印刷法、或諸如此類。然而，本發明不侷限於此。
第一與第二外部電極131與132可形成於陶瓷體110的兩端面上，但部分包覆陶瓷體110的上與下部位。第一與第二外部電極131與132可包括包覆陶瓷體110的第一與第二主面110a與110b的部位的帶體131a、131b、132a、和132b，並且朝長度方向L包覆陶瓷體110的兩端面的頭部131c與132c。
根據相關技術，就形成外部電極的方法而言，主要已使用在含括金屬成分之膏料中浸泡陶瓷體110的方法。
然而，至於根據相關技術的浸泡法，由於膏料的界面張力，塗敷於帶體131a、131b、132a、和132b的膏料厚度可大於塗敷於第一與第二內部電極121與122得以曝露之頭部131c與132c的膏料厚度。因此，第一與第二外部電極131與132之帶體131a、131b、132a、和132b的平坦度可降低，並且第一與第二外部電極131與132之帶體131a、131b、132a、和132b的末端部位夾角可增大。
請參閱第4圖，在本具體實施例中，具有一對吹空氣孔的吹空氣裝置200可置於陶瓷體110上。因此，在第二外部電極132浸泡於膏料內後，可透過吹空氣孔朝所浸泡第二外部電極132的兩帶體132a與132b吹空氣。
在如上所述吹空氣時，塗敷於第二外部電極132之帶體132a與132b的膏料係移至頭部132c，而可不使用到高黏度膏料即可提升帶體132a與132b的平坦度、以及可減小帶體132a與132b兩末端部位的夾角。
此處，第二外部電極132之帶體132a與132b的表面平坦度以及第二外部電極132對陶瓷體110的夾角可藉由調整空氣速度和空氣方向予以控制。
第4圖的參考符號AB指示經由吹空氣裝置200下吹的空氣方向。另外，雖然第6圖僅表示第二外部電極132，第一外部電極131之帶體131a與131b的表面平
坦度及第一外部電極131對陶瓷體110的角度也可藉由相同方法予以控制。
第一與第二鍍覆層141與142可主要由銅(Cu)構成並且予以在陶瓷體110的兩端面上形成同時包覆第一與第二外部電極131與132的所有頭部131c與132c及帶體131a、131b、132a、和132b。
第5及6圖是表示陶瓷體端部與外部電極和陶瓷體端部附近所形成鍍覆層用以描述第3圖多層陶瓷電容器中所含括元件之間尺寸關係的橫向剖面圖。
在下文中，將參照第5及6圖說明根據本具體實施例之多層陶瓷電容器100中脫層與貫孔電極內破裂頻率及外部電極帶體角度與平坦度之間的關係。
在將根據本具體實施例之多層陶瓷電容器100嵌入於板件內的處理中，首先在板件內形成用於嵌入多層陶瓷電容器的凹部。其次，黏帶係貼附於板件的一個表面，並且多層陶瓷電容器係安裝在凹部內。接著，環氧材料形成的增層膜係附著於具有多層陶瓷電容器嵌入於其內的板件，並且係以高溫和高壓予以壓縮。然後，移除貼附於板件之一個表面的黏帶，以及將環氧樹脂所形成的增層膜附接於板件具有多層陶瓷電容器嵌入於其內之另一表面，並且以高溫和高壓予以壓縮。
在根據本具體實施例所製造多層陶瓷電容器100嵌入板件內後，通孔係使用雷射光束處理並且予以鍍覆，並且進行回流測試。
此處，自第二外部電極132之帶體132a與132b的一端至其另一端的距離係界定為A，並且，虛擬線與第二鍍覆層142之表面上之點位相交處之點位之間的距離界定為B，其中自與第二鍍覆層142之表面向陶瓷體110內垂直間隔達3微米之點位朝陶瓷體110之長度方向描繪該虛擬線，該點位在距離帶體132a之一端1/2×A的點位處。
底下第1表顯示以260℃的溫度於10分鐘在鍍覆處理完成於其上之板件上持續進行五次回流處理後貫孔電極內破裂頻率的結果。
請參閱第1表，可了解在外部電極的帶體的平坦度為55%或更小的情況下，貫孔電極內出現破裂。另外，可了解隨著平坦度逐漸降低，貫孔電極內的破裂產生率也跟著降低。因此，可了解外部電極帶體的平坦度為了避免貫孔電極內的破裂可為60%或更大。
同時，陶瓷體100與第二外部電極132之間的夾角有別地受到吹空氣法控制後，第二外部電極132上形成第二鍍覆層142以製造多層陶瓷電容器100，多層陶瓷電容器100係嵌入於板件內。接著，進行回流測試。
此處，第二外部電極142之帶體之一端界定為P、與P間隔1/10×A之點位界定為Q、並且自Q朝陶瓷體之厚度方向所垂直描繪之虛擬線與第二鍍覆層之表面上之點位相交的點位界定為R。得以計算由劃線PQ與畫線PR所形成的夾角θ，並且取得以各自夾角回流處理後陶瓷體與外部電極之間所產生脫層的頻率。
底下第2表顯示以260℃用10分鐘在鍍覆處理完成於其上之板件上持續進行五次回流處理後觀察板件剖面的脫層頻率結果。
請參閱第2表，在外部電極帶體末端角度為35度或更小的情況下，未產生脫層。然而，在外部電極帶體末端角度為40度或更大的情況下，產生脫層。隨著外部電極帶末端的角度增加，脫層頻率提高。亦即，可了解外部電極末端的角度θ可為35度或更小以避免脫層。
如上所述，根據本發明的具體實施例，得以控制多層陶瓷電容器中陶瓷體、外部電極、以及鍍覆層之間厚度的比率以避免陶瓷體中可靠度降低及破裂。
儘管已結合具體實施例顯示並說明本發明，所屬領域的技術人員將明顯得知可作修改及變化而不
違背如附加之申請專利範圍所界定之本發明之精神與範疇。
110‧‧‧陶瓷體
132‧‧‧第二外部電極
142‧‧‧第二鍍覆層
Claims (10)
- 多層陶瓷電容器，將被嵌入於板件內，該多層陶瓷電容器包含：陶瓷體，具有複數介電層層壓於其內；複數第一與第二內部電極，具有各該介電層插置於其間，並透過該陶瓷體的兩端面交替曝露，第一與第二外部電極，分別形成於該陶瓷體之該兩端面上，並且電連接至該第一與第二內部電極；以及第一與第二鍍覆層，包圍該第一與第二外部電極，其中當自該第一或第二外部電極之帶體之一端至該帶體的另一端的距離界定為A，並且虛擬線與該第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A0.6，其中自與該第一或第二鍍覆層之該表面向該陶瓷體內垂直間隔達3微米之點位朝該陶瓷體之長度方向描繪該虛擬線，該點位在距離該等帶體之一端1/2×A的點位處。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中當該第一或第二外部電極之該等帶體之一端界定為P、與P間隔1/10×A的點位界定為Q、並且自Q朝該陶瓷體之厚度方向所垂直描繪之虛擬線與該第一或第二鍍覆層之表面上之點位相交的點位界定為R時，由劃線PQ與劃線PR所形成的夾角(θ)等於或小於35度。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中 該陶瓷體具有80微米或更小的厚度。
- 一種製造多層陶瓷電容器的方法，該多層陶瓷電容器將被嵌入於板件內，該方法包含：製備複數陶瓷坯片；使用導電膏在該等各自的陶瓷坯片上形成複數第一與第二內部電極；藉由朝多層體之厚度方向交替堆疊具有該第一與第二內部電極形成於其上之該複數陶瓷坯片以形成該多層體；藉由燒結該多層體形成陶瓷體；在該陶瓷體的兩端面形成第一與第二外部電極，以接觸該第一與第二內部電極的曝露部位，並藉以分別電連接至該第一與第二內部電極；以及形成包圍該第一與第二外部電極的第一與第二鍍覆層，其中當自該第一或第二外部電極之帶體之一端至該帶體的另一端的距離界定為A，並且虛擬線與該第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A0.6，其中自與該第一或第二鍍覆層之該表面向該陶瓷體內垂直間隔達3微米之點位朝該陶瓷體之長度方向描繪該虛擬線，該點位在距離該等帶體之一端1/2×A的點位處。
- 如申請專利範圍第4項所述的方法，其中當該第一或第二外部電極之該等帶體之一端界定為P、與P間隔 1/10×A之點位界定為Q、並且自Q朝該陶瓷體之厚度方向所垂直描繪之虛擬線與該第一或第二鍍覆層之表面上之點位相交的點位界定為R時，由劃線PQ與畫線PR所形成的夾角(θ)等於或小於35度。
- 如申請專利範圍第4項所述的方法，其中該多層體係形成具有80微米或更小的厚度。
- 如申請專利範圍第4項所述的方法，其中該第一與第二外部電極的形成包括：在膏料內浸泡該陶瓷體的兩端以形成該第一與第二外部電極；以及朝該第一與第二外部電極的該等帶體吹空氣。
- 如申請專利範圍第7項所述的方法，其中在該吹空氣時，該所吹空氣的速度與方向係經調整以控制該第一與第二外部電極之該等帶體的表面平坦度以及該陶瓷體與該第一和第二外部電極之間的夾角。
- 一種製造板件的方法，該板件具有多層陶瓷電容器嵌入於其內，該方法包含：製備該多層陶瓷電容器；在該板件內形成凹部；將該多層陶瓷電容器安裝在該凹部內；將增層膜黏附於該板件，並且以高溫和高壓壓縮該增層膜，該增層膜係由環氧材料所形成；在該板件內形成通孔，以曝露該多層陶瓷電容器的外部電極；以及 用導電材料填充該等通孔，以製造具有該多層陶瓷電容器嵌入於其內之該板件，其中在該多層陶瓷體中，當自該第一或第二外部電極之帶體之一端至該帶體的另一端的距離界定為A，並且虛擬線與該第一或第二鍍覆層之表面上之點位相交處之點位之間的距離界定為B時，滿足B/A0.6，其中自與該第一或第二鍍覆層之該表面向該陶瓷體內垂直間隔達3微米之點位朝該陶瓷體之長度方向描繪該虛擬線，該點位在距離該等帶體之一端1/2×A的點位處。
- 如申請專利範圍第9項所述的方法，其中當該第一或第二外部電極之該等帶體之一端界定為P、與P間隔1/10×A之點位界定為Q、並且自Q朝該陶瓷體之厚度方向所垂直描繪之虛擬線與該第一或第二鍍覆層之表面上之點位相交的點位界定為R時，由劃線PQ與畫線PR所形成的夾角(θ)等於或小於35度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130084170A KR101434107B1 (ko) | 2013-07-17 | 2013-07-17 | 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201505054A true TW201505054A (zh) | 2015-02-01 |
| TWI488201B TWI488201B (zh) | 2015-06-11 |
Family
ID=51751293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102137443A TWI488201B (zh) | 2013-07-17 | 2013-10-17 | 將嵌入於板件中的多層式陶瓷電容器、製造該電容器的方法，以及製造具有多層式陶瓷電容器嵌入於其內的板件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9099250B2 (zh) |
| JP (1) | JP2015023269A (zh) |
| KR (1) | KR101434107B1 (zh) |
| CN (1) | CN104299783B (zh) |
| TW (1) | TWI488201B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2669679C1 (ru) * | 2014-12-10 | 2018-10-12 | Хуавэй Текнолоджиз Ко., Лтд. | Способ управления системой беспроводной связи и соответствующий аппарат |
| JP2016149484A (ja) * | 2015-02-13 | 2016-08-18 | Tdk株式会社 | 積層コンデンサ |
| JP6867745B2 (ja) * | 2015-02-13 | 2021-05-12 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
| JP6406191B2 (ja) * | 2015-09-15 | 2018-10-17 | Tdk株式会社 | 積層電子部品 |
| JP6931519B2 (ja) * | 2015-10-06 | 2021-09-08 | Tdk株式会社 | 電子部品 |
| JP6933090B2 (ja) * | 2017-10-30 | 2021-09-08 | Tdk株式会社 | 電子部品 |
| JP7089404B2 (ja) * | 2018-05-22 | 2022-06-22 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR102137783B1 (ko) * | 2018-09-18 | 2020-07-24 | 삼성전기주식회사 | 세라믹 전자 부품 |
| JP7505679B2 (ja) * | 2019-03-27 | 2024-06-25 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| KR20210089860A (ko) * | 2020-01-09 | 2021-07-19 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조 방법 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3758408B2 (ja) * | 1998-06-24 | 2006-03-22 | 株式会社村田製作所 | セラミック電子部品 |
| JP2001035738A (ja) * | 1999-07-15 | 2001-02-09 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP3630056B2 (ja) | 2000-01-26 | 2005-03-16 | 株式会社村田製作所 | チップ型電子部品及びチップ型コンデンサ |
| JP2003115416A (ja) * | 2001-10-05 | 2003-04-18 | Murata Mfg Co Ltd | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| JP2003234239A (ja) | 2002-02-12 | 2003-08-22 | Murata Mfg Co Ltd | 電子部品の外部電極製造方法 |
| JP4362079B2 (ja) * | 2003-03-27 | 2009-11-11 | Ｔｄｋ株式会社 | 積層型チップコンデンサおよびその製造方法 |
| JP2005123407A (ja) * | 2003-10-16 | 2005-05-12 | Murata Mfg Co Ltd | チップ型電子部品の外部電極形成方法 |
| JP3747940B2 (ja) * | 2004-06-03 | 2006-02-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| US7206187B2 (en) * | 2004-08-23 | 2007-04-17 | Kyocera Corporation | Ceramic electronic component and its manufacturing method |
| JP4341576B2 (ja) * | 2005-04-12 | 2009-10-07 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| JP4418969B2 (ja) * | 2005-06-03 | 2010-02-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2008226941A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | セラミックコンデンサの製造方法 |
| US20080239621A1 (en) * | 2007-03-29 | 2008-10-02 | Azizuddin Tajuddin | Clip-on leadframe |
| JP5151877B2 (ja) * | 2008-09-30 | 2013-02-27 | Ｔｄｋ株式会社 | 導電性ペーストおよび電子部品の製造方法 |
| JP2010123865A (ja) * | 2008-11-21 | 2010-06-03 | Murata Mfg Co Ltd | セラミック電子部品および部品内蔵基板 |
| JP2010153485A (ja) * | 2008-12-24 | 2010-07-08 | Tdk Corp | 電子部品 |
| JP5388676B2 (ja) * | 2008-12-24 | 2014-01-15 | イビデン株式会社 | 電子部品内蔵配線板 |
| JP2011228644A (ja) * | 2010-03-29 | 2011-11-10 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| KR20110122008A (ko) | 2010-05-03 | 2011-11-09 | 삼성전기주식회사 | 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법 |
| JP2012028465A (ja) * | 2010-07-21 | 2012-02-09 | Tdk Corp | 電子部品の製造方法 |
| KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
| JP2012182355A (ja) | 2011-03-02 | 2012-09-20 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| KR101539808B1 (ko) * | 2011-06-23 | 2015-07-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101548773B1 (ko) * | 2011-08-22 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조 |
| KR101823160B1 (ko) * | 2012-04-26 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
-
2013
- 2013-07-17 KR KR1020130084170A patent/KR101434107B1/ko active IP Right Grant
- 2013-10-17 TW TW102137443A patent/TWI488201B/zh not_active IP Right Cessation
- 2013-10-24 JP JP2013220991A patent/JP2015023269A/ja active Pending
- 2013-10-30 US US14/067,912 patent/US9099250B2/en active Active
- 2013-11-12 CN CN201310559654.3A patent/CN104299783B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023269A (ja) | 2015-02-02 |
| US20150022943A1 (en) | 2015-01-22 |
| CN104299783B (zh) | 2017-08-04 |
| TWI488201B (zh) | 2015-06-11 |
| KR101434107B1 (ko) | 2014-08-25 |
| CN104299783A (zh) | 2015-01-21 |
| US9099250B2 (en) | 2015-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI488201B (zh) | 將嵌入於板件中的多層式陶瓷電容器、製造該電容器的方法，以及製造具有多層式陶瓷電容器嵌入於其內的板件的方法 | |
| US9646770B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| US9305704B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR102061503B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR102122934B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US8953300B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US10622148B2 (en) | Multi-layer ceramic capacitor | |
| US9526174B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
| JP5587442B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP2014120751A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| JP2014165489A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2014179578A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR101197787B1 (ko) | 적층형 세라믹 캐패시터 및 이의 제조방법 | |
| JP2014132633A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| US9589725B2 (en) | Multilayer ceramic capacitor, mounting circuit board thereof, and manufacturing method of the same | |
| US20140085852A1 (en) | Multilayer ceramic electronic component | |
| CN109961953B (zh) | 多层电容器及其制造方法和具有该多层电容器的板 | |
| US20150016019A1 (en) | Multilayer ceramic electronic component to be embedded in board | |
| US10573462B2 (en) | Capacitor component | |
| US10840016B2 (en) | Capacitor component | |
| JP2020120097A (ja) | キャパシタ部品及びその製造方法 | |
| KR20180058034A (ko) | 적층형 커패시터 | |
| KR20150049919A (ko) | 적층 세라믹 커패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |