JP2012028465A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2012028465A JP2012028465A JP2010164199A JP2010164199A JP2012028465A JP 2012028465 A JP2012028465 A JP 2012028465A JP 2010164199 A JP2010164199 A JP 2010164199A JP 2010164199 A JP2010164199 A JP 2010164199A JP 2012028465 A JP2012028465 A JP 2012028465A
- Authority
- JP
- Japan
- Prior art keywords
- electrode paste
- face
- element body
- dimension
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】ブロット工程後の電極ペーストの形状寸法を所望の範囲に制御できる電子部品の製造方法を提供する。
【解決手段】この電子部品の製造方法では、素体2の端面2aに付着させた電極ペーストP1の厚さS0、及び平板10にさせた電極ペーストP2の厚さdに基づいて、素体2の端面2aの電極ペーストP1を平板10の電極ペーストP2に対して押し込む押込量Sを規定している。これにより、素体2の側面2bにおけるBノボリ及びH寸法を所望の範囲に収めることが可能となる。Bノボリを抑えることで、積層セラミックコンデンサ1を実装する際のチップ立ちの発生を抑制できる。また、H寸法を抑えることで、積層セラミックコンデンサ1を製品の規格寸法に収めることが容易となる。
【選択図】図1
【解決手段】この電子部品の製造方法では、素体2の端面2aに付着させた電極ペーストP1の厚さS0、及び平板10にさせた電極ペーストP2の厚さdに基づいて、素体2の端面2aの電極ペーストP1を平板10の電極ペーストP2に対して押し込む押込量Sを規定している。これにより、素体2の側面2bにおけるBノボリ及びH寸法を所望の範囲に収めることが可能となる。Bノボリを抑えることで、積層セラミックコンデンサ1を実装する際のチップ立ちの発生を抑制できる。また、H寸法を抑えることで、積層セラミックコンデンサ1を製品の規格寸法に収めることが容易となる。
【選択図】図1
Description
本発明は、電子部品の製造方法に関する。
積層セラミックコンデンサといった電子部品の製造工程には、例えば素体の端面に端子電極を形成する端子電極形成工程が含まれる。また、端子電極形成工程には、素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、電極ペーストを所定の厚さで塗布した平板に素体の端面を押し当て、浸漬工程で付着した電極ペーストの余剰部分を除去するブロット工程とが含まれる場合がある(例えば特許文献1参照)。
ところで、上述したブロット工程では、条件によって素体に付着した電極ペーストの形状寸法が変化してしまうことがある。例えば、端面に隣接する他の側面に付着した電極ペーストにおける素体の長手方向の寸法(以下「B寸法」と称す)は、当該側面の中央付近で最大となり、側面の縁付近で最小となる傾向があるが、この最大B寸法と最小B寸法との差(以下「Bノボリ」と称す)がブロット工程の前後で変化することが考えられる。また、上記側面に付着した電極ペーストの最大厚さ(以下「H寸法」と称す)がブロット工程の前後で変化することも考えられる。
このBノボリがブロット工程前に比べて肥大すると、電子部品をハンダなどによって基板に実装する際、電子部品の他方の端部が基板から離れて電子部品が起立する現象、いわゆるチップ立ちが発生するおそれがある。また、H寸法がブロット工程前に比べて肥大すると、電子部品を製品の規格寸法に収めることが困難になるという問題が生じる。
本発明は、上記課題の解決のためになされたものであり、ブロット工程後の電極ペーストの形状寸法を所望の範囲に制御できる電子部品の製造方法を提供することを目的とする。
上記課題の解決のため、本発明に係る電子部品の製造方法は、素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、電極ペーストを付着させた平板に素体の端面を押し当て、浸漬工程で付着した電極ペーストの余剰部分を除去するブロット工程と、を含む電子部品の製造方法であって、浸漬工程において端面に付着させた電極ペーストの厚さをS0、平板に付着させた電極ペーストの厚さをd、ブロット工程において端面の電極ペーストを平板の電極ペーストに対して押し込む押込量をSとした場合に、S≦d+S0/2かつS≦S0+S0/2を満たすことを特徴としている。
この電子部品の製造方法では、素体の端面に付着させた電極ペーストの厚さ、及び平板にさせた電極ペーストの厚さに基づいて、素体の端面の電極ペーストを平板の電極ペーストに対して押し込む押込量を規定している。これにより、素体の側面におけるBノボリ及びH寸法を所望の範囲に収めることが可能となる。Bノボリを抑えることで、電子部品を実装する際のチップ立ちの発生を抑制できる。また、H寸法を抑えることで、電子部品を製品の規格寸法に収めることが容易となる。
また、S≦dかつS≦S0を更に満たすことが好ましい。この場合、一層確実にBノボリ及びH寸法を所望の範囲に収めることができる。また、ブロット工程後、焼成を行った後の端面の電極ペーストの厚さ(以下「T寸法」と称す)を所望の範囲に抑えることも可能となる。
また、素体の端面の対角線長さをDとした場合に、d≦D/√2を更に満たすことが好ましい。この範囲では、dの調整によってT寸法を容易に調整できる。
また、本発明に係る電子部品の製造方法は、素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、電極ペーストを付着させた平板に素体の端面を押し当て、浸漬工程で付着した電極ペーストの余剰部分を除去する複数回のブロット工程と、を含む電子部品の製造方法であって、最終のブロット工程において、直前のブロット工程を実施した後の端面の電極ペーストの厚さをS0、平板に付着させた電極ペーストの厚さをd、ブロット工程において端面の電極ペーストを平板の電極ペーストに対して押し込む押込量をSとした場合に、S≦d+S0/2かつS≦S0+S0/2を満たすことを特徴としている。
この電子部品の製造方法では、素体の端面に付着させた電極ペーストの厚さ、及び平板にさせた電極ペーストの厚さに基づいて、素体の端面の電極ペーストを平板の電極ペーストに対して押し込む押込量を規定している。これにより、素体の側面におけるBノボリ及びH寸法を所望の範囲に収めることが可能となる。Bノボリを抑えることで、電子部品を実装する際のチップ立ちの発生を抑制できる。また、H寸法を抑えることで、電子部品を製品の規格寸法に収めることが容易となる。
本発明によれば、ブロット工程後の電極ペーストの形状寸法を所望の範囲に制御できる。
以下、図面を参照しながら、本発明に係る電子部品の製造方法の好適な実施形態について詳細に説明する。
本発明の一実施形態に係る電子部品の製造方法を適用して作製される積層セラミックコンデンサの一例を示す斜視図である。
図1に示すように、積層セラミックコンデンサ1は、誘電体層を複数積層してなる素体2と、素体2の長手方向の端面2a,2aを覆うように形成された一対の端子電極3,3とを備えている。素体2は、長手方向の2つの端面2aと、端面2aに隣接する4つの側面2bとを有する略直方体形状をなしている。
素体2を構成する誘電体層は、例えばBaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系といった誘電体セラミックを含むセラミックグリーンシートの積層体を焼結することによって形成されている。素体2では、各誘電体層は、互いの境界が視認できない程度に一体化されている。
素体2の内部には、図示しない第1の内部電極及び第2の内部電極が設けられている。第1の内部電極及び第2の内部電極は、例えばNiを含む導電性ペーストを印刷等によってセラミックグリーンシートにパターン形成し、当該パターンがセラミックグリーンシートと共に焼結されることによって形成されている。
第1の内部電極と第2の内部電極とは、少なくともグリーンシート1層分に相当する誘電体層を挟むようにして積層方向に交互に配置されている。また、第1の内部電極の端部は、素体における長手方向の端面2aの一方まで伸び、第2の内部電極の端部は、素体における長手方向の端面2aの他方まで延びている。
第1の内部電極と第2の内部電極とによって挟まれる素体領域は、積層セラミックコンデンサ1における静電容量を実質的に発生させる部分である。
端子電極3は、例えば導電性金属粉末及びガラスフリットを含む電極ペーストを素体2の端面2aに付与し、これを焼き付けることによって形成される。焼き付けられた端子電極3の表面には、必要に応じてめっき層が形成される。電極ペーストの付与には、例えば浸漬法を用いることができる。
次に、上述した積層セラミックコンデンサ1の製造方法について説明する。
積層セラミックコンデンサ1を製造する場合、まず、例えばBaTiO3を主成分とする誘電体粉末に樹脂バインダと所定の溶剤を加えたスラリーを準備する。次に、キャリアフィルム上に所定の厚さでシート状に塗布し、キャリアフィルム上にセラミックシートを形成してなるグリーンシートを準備する。次に、例えばNi又はAgを主成分とする導体ペーストをスクリーン印刷することにより、セラミックシート上に矩形の導体パターンをマトリクス状に形成する。
所定の乾燥を行った後、導体パターンを形成したセラミックシートをキャリアフィルムから剥離して所定の順序で積層し、さらに、導体パターンを形成しないセラミックシートを積層方向の両端にそれぞれ積層する。これにより、セラミックシートの積層体が形成される。
積層体を形成した後、所定のプレス装置を用いて積層体を積層方向にプレスし、各セラミックシートを互いに圧着させる。この後、積層体をダイシングによってチップ化するダイシング工程、チップ化した積層体を焼成して素体2を得る焼成工程、素体2の端面に端子電極3を形成する端子電極形成工程、及び端子電極3の表面にめっきを施すめっき工程を行うことにより、図1に示した積層セラミックコンデンサ1が完成する。
続いて、上述した製造工程のうち、素体2の端面に端子電極3を形成する端子電極形成工程について更に詳細に説明する。
端子電極形成工程では、まず、電極ペースト浴に素体2の端面2aを片方ずつ浸漬させる浸漬工程を実施する。この浸漬工程により、図2に示すように、素体2の端面2aの全体と、端面2aに隣接する他の側面2bの一部とを覆うように電極ペーストP1が付着する。
次に、浸漬工程で付着した電極ペーストP1の余剰部分を除去するブロット工程を実施する。ブロット工程では、図3に示すように、電極ペーストP2を所定の厚さで塗布した平板10を準備する。そして、平板10上の電極ペーストP2に向けて素体2の端面2aを押し当てる。これにより、素体2の端面2aに付着した電極ペーストP1のうち、その余剰部分が除去される。
ところで、上述したブロット工程では、平板10上の電極ペーストP2に素体2の端面2aを押し当てることにより、電極ペーストP1が素体2の側面2b側に回り込むことがある。このため、ブロット工程の条件によっては、素体2に付着した電極ペーストP1の形状寸法が変化してしまうことがある。
例えば、図2に示すように、素体2の端面2aに隣接する他の側面2bに付着した電極ペーストP1における素体2の長手方向の寸法(B寸法)は、当該側面2bの中央付近で最大となり、側面2bの縁付近で最小となる傾向があるが、この最大B寸法と最小B寸法との差(Bノボリ)がブロット工程の前後で変化することが考えられる。また、側面2bに付着した電極ペーストP1の最大厚さ(H寸法)がブロット工程の前後で変化することも考えられる。
このBノボリがブロット工程前に比べて肥大すると、積層セラミックコンデンサ1をハンダなどによって基板に実装する際、積層セラミックコンデンサ1の他方の端部が基板から離れて起立する現象、いわゆるチップ立ちが発生するおそれがある。また、H寸法がブロット工程前に比べて肥大すると、積層セラミックコンデンサ1を製品の規格寸法に収めることが困難になるという問題が生じる。
そこで、本実施形態では、浸漬工程において端面2aに付着させた電極ペーストP1の厚さをS0、平板10に付着させた電極ペーストP2の厚さをd、ブロット工程において端面2aの電極ペーストP1を平板の電極ペーストP2に対して押し込む押込量をSとした場合に、以下の式を満たすようにブロット工程における押込量Sを設定する。
S≦d+S0/2かつS≦S0+S0/2…(1)
S≦dかつS≦S0…(2)
なお、この押込量Sは、より正確には、図3に示すように、端面2aに付着している導電性ペーストP1の先端が平板10上の電極ペーストP2に接した状態を基準とし、この状態から端面2aを電極ペーストP2側に押込んだ量、で定義される。
S≦d+S0/2かつS≦S0+S0/2…(1)
S≦dかつS≦S0…(2)
なお、この押込量Sは、より正確には、図3に示すように、端面2aに付着している導電性ペーストP1の先端が平板10上の電極ペーストP2に接した状態を基準とし、この状態から端面2aを電極ペーストP2側に押込んだ量、で定義される。
このように押込量Sを設定することにより、素体2の側面2bにおけるBノボリ及びH寸法を所望の範囲に収めることが可能となる。Bノボリを抑えることで、積層セラミックコンデンサ1を基板などに実装する際のチップ立ちの発生を抑制できる。また、H寸法を抑えることで、積層セラミックコンデンサ1を製品の規格寸法に収めることが容易となる。さらに、ブロット工程後、焼成を行った後の端面2aの電極ペーストP1の厚さ(以下「T寸法」と称す)を所望の範囲に抑えることも可能となる。
また、本実施形態では、素体2の端面2aの対角線長さをDとした場合に、以下の式を満たすようにブロット工程における平板10上の電極ペーストの厚さdを設定する。
d≦D/√2…(3)
d≦D/√2…(3)
上記式(3)に関し、例えばd=d1のときのT寸法をT1、d=d2のときのT寸法をT2とすると、dの変化によるTの変化量ΔThは、以下の式で表される。
ΔTh=(T2−T1)/(d2−d1)=ΔT/Δd…(4)
ΔTh=(T2−T1)/(d2−d1)=ΔT/Δd…(4)
この式(4)は、ΔThが大きければ、dの調整によるT寸法の調整範囲が広いことを意味し、ΔThが小さければ、dの調整によるT寸法の調整範囲が狭いことを意味している。式(3)を満たすdを用いることにより、ΔThを十分に確保できるので、dの調整によってT寸法を容易に調整することが可能となる。
なお、上述した実施形態では、浸漬工程の後にブロット工程を1回だけ実施することを想定しているが、ブロット工程を複数回行うようにしてもよい。この場合、直前のブロット工程を実施した後の端面2aの電極ペーストの厚さをS0と置き換えて押込量Sを設定することにより、上述した実施形態と同様の効果を得ることができる。
以下、本発明に係る電子部品の製造方法についての効果確認試験について説明する。
この試験では、まず、端面2aが500μm×500μmの略正方形状(D=約707μm)をなす素体2のサンプルを複数準備した。次に、浸漬工程によって端面2aに電極ペーストP1を厚さS0(=140μm)で付着させ、ブロット工程におけるd及びsを変化させた場合のBノボリ、H寸法、T寸法、及びΔThを測定した。
図4は、この効果確認試験結果の一例を示す図である。同図では、総合判定を行うに当たり、ブロット工程後のBノボリが40μm未満、かつH寸法が15μm未満、かつチップ立ちの発生がサンプル1000個当たり10個未満である場合を◎(優)とし、ブロット工程後のBノボリが40μm以上55μm未満、かつH寸法が15μm以上20μm未満、かつチップ立ちの発生がサンプル1000個当たり10個以上20個未満である場合を○(良)とし、ブロット工程後のBノボリが55μm以上、またはH寸法が20μm以上、またはチップ立ちの発生がサンプル1000個当たり20個以上である場合を×(不可)とした。
図5は、図4に示した効果確認試験結果を、横軸をd、縦軸をSとして示したグラフである。図4及び図5に示すように、押込量SがS≦d+S0/2かつS≦S0+S0/2を満たす範囲では、Bノボリが55μm未満、H寸法が20μ未満、チップ立ちの発生が20個未満に抑えられており、総合判定が○以上となっている。
押込み量Sが更にS≦dかつS≦S0を満たす範囲では、Bノボリが40μm未満、H寸法が15μm未満、チップ立ちの発生が10個未満に抑えられており、総合判定が◎となっている。一方、押込み量Sが上述の範囲外である場合には、Bノボリが55μm以上、またはH寸法が20μm以上、またはチップ立ちの発生が20個以上となっており、総合判定が×となっている。
また、図4に示すように、d≦D/√2(=500μm)を満たす範囲では、ΔThの平均がいずれも0.01μm以上確保されており、ΔThの判定が○(OK)となっている。一方、d>D/√2となる範囲では、ΔThの平均が0.01μm未満となっており、ΔThの判定が×(NG)となっている。
また、図6は、効果確認試験結果の別の例を示す図である。この試験は、上記試験とは異なる寸法の素体2を対象としたものであり、端面2aが1240μm×1260μmの略直方体形状(D=約1768μm)をなす素体2のサンプルを複数準備した。次に、浸漬工程によって端面2aに電極ペーストP1を厚さS0(=340μm)で付着させ、ブロット工程におけるd及びsを変化させた場合のBノボリ、H寸法、T寸法、及びΔThを測定した。
同図では、総合判定を行うに当たり、ブロット工程後のBノボリが45μm未満、かつH寸法が30μm未満、かつチップ立ちの発生がサンプル1000個当たり10個未満である場合を◎(優)とし、ブロット工程後のBノボリが45μm以上60μm未満、かつH寸法が30μm以上40μm未満、かつチップ立ちの発生がサンプル1000個当たり10個以上20個未満である場合を○(良)とし、ブロット工程後のBノボリが60μm以上、またはH寸法が40μm以上、またはチップ立ちの発生がサンプル1000個当たり20個以上である場合を×(不可)とした。
図7は、図6に示した効果確認試験結果を、横軸をd、縦軸をSとして示したグラフである。図6及び図7に示すように、押込量SがS≦d+S0/2かつS≦S0+S0/2を満たす範囲では、Bノボリが60μm未満、H寸法が40μ未満、チップ立ちの発生が20個未満に抑えられており、総合判定が○以上となっている。
押込み量Sが更にS≦dかつS≦S0を満たす範囲では、Bノボリが45μm未満、H寸法が30μm未満、チップ立ちの発生が10個未満に抑えられており、総合判定が◎となっている。一方、押込み量Sが上述の範囲外である場合には、Bノボリが60μm以上、またはH寸法が40μm以上、またはチップ立ちの発生が20個以上となっており、総合判定が×となっている。
また、図6に示すように、d≦D/√2(=1250μm)を満たす範囲では、ΔThの平均がいずれも0.01μm以上確保されており、ΔThの判定が○(OK)となっている。一方、d>D/√2となる範囲では、ΔThの平均が0.01μm未満となっており、ΔThの判定が×(NG)となっている。
以上のことから、本発明に係る電子部品の製造方法のように、ブロット工程の際の押込量Sを設定することにより、ブロット工程後の電極ペーストP1の形状寸法を所望の範囲に制御でき、Bノボリ及びH寸法を抑えられることが確認できた。また、平板10上の電極ペーストP2の厚さdを素体2の端面2aの対角線長さDに応じて設定することにより、ΔThを確保できるようになることが確認できた。
1…積層セラミックコンデンサ、2…素体、2a…端面、2b…側面、10…平板、P1,P2…電極ペースト。
Claims (4)
- 素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、
電極ペーストを付着させた平板に前記素体の端面を押し当て、前記浸漬工程で付着した前記電極ペーストの余剰部分を除去するブロット工程と、を含む電子部品の製造方法であって、
前記浸漬工程において前記端面に付着させた前記電極ペーストの厚さをS0、前記平板に付着させた前記電極ペーストの厚さをd、前記ブロット工程において前記端面の前記電極ペーストを前記平板の電極ペーストに対して押し込む押込量をSとした場合に、S≦d+S0/2かつS≦S0+S0/2を満たすことを特徴とする電子部品の製造方法。 - S≦dかつS≦S0を更に満たすことを特徴とする請求項1記載の電子部品の製造方法。
- 前記素体の端面の対角線長さをDとした場合に、d≦D/√2を更に満たすことを特徴とする請求項1又は2記載の電子部品の製造方法。
- 素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、
電極ペーストを付着させた平板に前記素体の端面を押し当て、前記浸漬工程で付着した前記電極ペーストの余剰部分を除去する複数回のブロット工程と、を含む電子部品の製造方法であって、
最終のブロット工程において、直前のブロット工程を実施した後の前記端面の前記電極ペーストの厚さをS0、前記平板に付着させた前記電極ペーストの厚さをd、前記ブロット工程において前記端面の前記電極ペーストを前記平板の電極ペーストに対して押し込む押込量をSとした場合に、S≦d+S0/2かつS≦S0+S0/2を満たすことを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164199A JP2012028465A (ja) | 2010-07-21 | 2010-07-21 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164199A JP2012028465A (ja) | 2010-07-21 | 2010-07-21 | 電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012028465A true JP2012028465A (ja) | 2012-02-09 |
Family
ID=45781067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010164199A Withdrawn JP2012028465A (ja) | 2010-07-21 | 2010-07-21 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012028465A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014131009A (ja) * | 2012-12-31 | 2014-07-10 | Samsung Electro-Mechanics Co Ltd | 電子部品及び電子部品の製造方法 |
JP2015023269A (ja) * | 2013-07-17 | 2015-02-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法 |
CN110706924A (zh) * | 2018-07-10 | 2020-01-17 | 新烯科技有限公司 | 电子部件的制造方法和装置 |
-
2010
- 2010-07-21 JP JP2010164199A patent/JP2012028465A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014131009A (ja) * | 2012-12-31 | 2014-07-10 | Samsung Electro-Mechanics Co Ltd | 電子部品及び電子部品の製造方法 |
US9543076B2 (en) | 2012-12-31 | 2017-01-10 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and method of manufacturing the same |
JP2015023269A (ja) * | 2013-07-17 | 2015-02-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法 |
US9099250B2 (en) | 2013-07-17 | 2015-08-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor to be embedded in board, method of manufacturing the same, and method of manufacturing board having multilayer ceramic capacitor embedded therein |
CN110706924A (zh) * | 2018-07-10 | 2020-01-17 | 新烯科技有限公司 | 电子部件的制造方法和装置 |
CN110706924B (zh) * | 2018-07-10 | 2022-04-01 | 新烯科技有限公司 | 电子部件的制造方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10453612B2 (en) | Multilayer ceramic capacitor | |
US10068709B2 (en) | Electronic component and method for manufacturing the same | |
US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
JP5440309B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP5313289B2 (ja) | 積層セラミックコンデンサ | |
WO2011071146A1 (ja) | 積層型セラミックコンデンサ | |
JP5777179B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2014203862A (ja) | セラミック電子部品およびその製造方法 | |
JP2017195329A (ja) | 積層セラミック電子部品 | |
JP2018060875A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2017028253A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2018037473A (ja) | 積層セラミックコンデンサ | |
WO2013108533A1 (ja) | セラミック電子部品 | |
JP2012028465A (ja) | 電子部品の製造方法 | |
JP2015109409A (ja) | 電子部品 | |
JP2015008313A (ja) | 積層セラミック電子部品 | |
JP2015084360A (ja) | 積層セラミックコンデンサ | |
JP2009088420A (ja) | 積層セラミックコンデンサ | |
JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2015043424A (ja) | 積層セラミックコンデンサ | |
JP2018160500A (ja) | 電子部品の製造方法 | |
KR101538594B1 (ko) | 세라믹 전자 부품 및 그 실장 구조체 | |
JP5879913B2 (ja) | セラミック電子部品の製造方法 | |
JP2015015500A (ja) | セラミック電子部品及びその実装構造体 | |
CN216015095U (zh) | 层叠陶瓷电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131001 |