JP2012028465A

JP2012028465A - 電子部品の製造方法

Info

Publication number: JP2012028465A
Application number: JP2010164199A
Authority: JP
Inventors: Daisuke Hirota; 大輔廣田; Toru Sotomi; 透外海
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2010-07-21
Filing date: 2010-07-21
Publication date: 2012-02-09

Abstract

【課題】ブロット工程後の電極ペーストの形状寸法を所望の範囲に制御できる電子部品の製造方法を提供する。
【解決手段】この電子部品の製造方法では、素体２の端面２ａに付着させた電極ペーストＰ１の厚さＳ_０、及び平板１０にさせた電極ペーストＰ２の厚さｄに基づいて、素体２の端面２ａの電極ペーストＰ１を平板１０の電極ペーストＰ２に対して押し込む押込量Ｓを規定している。これにより、素体２の側面２ｂにおけるＢノボリ及びＨ寸法を所望の範囲に収めることが可能となる。Ｂノボリを抑えることで、積層セラミックコンデンサ１を実装する際のチップ立ちの発生を抑制できる。また、Ｈ寸法を抑えることで、積層セラミックコンデンサ１を製品の規格寸法に収めることが容易となる。
【選択図】図１

Description

本発明は、電子部品の製造方法に関する。

積層セラミックコンデンサといった電子部品の製造工程には、例えば素体の端面に端子電極を形成する端子電極形成工程が含まれる。また、端子電極形成工程には、素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、電極ペーストを所定の厚さで塗布した平板に素体の端面を押し当て、浸漬工程で付着した電極ペーストの余剰部分を除去するブロット工程とが含まれる場合がある（例えば特許文献１参照）。

特開昭６３−４５８１３号公報

ところで、上述したブロット工程では、条件によって素体に付着した電極ペーストの形状寸法が変化してしまうことがある。例えば、端面に隣接する他の側面に付着した電極ペーストにおける素体の長手方向の寸法（以下「Ｂ寸法」と称す）は、当該側面の中央付近で最大となり、側面の縁付近で最小となる傾向があるが、この最大Ｂ寸法と最小Ｂ寸法との差（以下「Ｂノボリ」と称す）がブロット工程の前後で変化することが考えられる。また、上記側面に付着した電極ペーストの最大厚さ（以下「Ｈ寸法」と称す）がブロット工程の前後で変化することも考えられる。

このＢノボリがブロット工程前に比べて肥大すると、電子部品をハンダなどによって基板に実装する際、電子部品の他方の端部が基板から離れて電子部品が起立する現象、いわゆるチップ立ちが発生するおそれがある。また、Ｈ寸法がブロット工程前に比べて肥大すると、電子部品を製品の規格寸法に収めることが困難になるという問題が生じる。

本発明は、上記課題の解決のためになされたものであり、ブロット工程後の電極ペーストの形状寸法を所望の範囲に制御できる電子部品の製造方法を提供することを目的とする。

上記課題の解決のため、本発明に係る電子部品の製造方法は、素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、電極ペーストを付着させた平板に素体の端面を押し当て、浸漬工程で付着した電極ペーストの余剰部分を除去するブロット工程と、を含む電子部品の製造方法であって、浸漬工程において端面に付着させた電極ペーストの厚さをＳ_０、平板に付着させた電極ペーストの厚さをｄ、ブロット工程において端面の電極ペーストを平板の電極ペーストに対して押し込む押込量をＳとした場合に、Ｓ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２を満たすことを特徴としている。

この電子部品の製造方法では、素体の端面に付着させた電極ペーストの厚さ、及び平板にさせた電極ペーストの厚さに基づいて、素体の端面の電極ペーストを平板の電極ペーストに対して押し込む押込量を規定している。これにより、素体の側面におけるＢノボリ及びＨ寸法を所望の範囲に収めることが可能となる。Ｂノボリを抑えることで、電子部品を実装する際のチップ立ちの発生を抑制できる。また、Ｈ寸法を抑えることで、電子部品を製品の規格寸法に収めることが容易となる。

また、Ｓ≦ｄかつＳ≦Ｓ_０を更に満たすことが好ましい。この場合、一層確実にＢノボリ及びＨ寸法を所望の範囲に収めることができる。また、ブロット工程後、焼成を行った後の端面の電極ペーストの厚さ（以下「Ｔ寸法」と称す）を所望の範囲に抑えることも可能となる。

また、素体の端面の対角線長さをＤとした場合に、ｄ≦Ｄ／√２を更に満たすことが好ましい。この範囲では、ｄの調整によってＴ寸法を容易に調整できる。

また、本発明に係る電子部品の製造方法は、素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、電極ペーストを付着させた平板に素体の端面を押し当て、浸漬工程で付着した電極ペーストの余剰部分を除去する複数回のブロット工程と、を含む電子部品の製造方法であって、最終のブロット工程において、直前のブロット工程を実施した後の端面の電極ペーストの厚さをＳ_０、平板に付着させた電極ペーストの厚さをｄ、ブロット工程において端面の電極ペーストを平板の電極ペーストに対して押し込む押込量をＳとした場合に、Ｓ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２を満たすことを特徴としている。

本発明によれば、ブロット工程後の電極ペーストの形状寸法を所望の範囲に制御できる。

本発明の一実施形態に係る電子部品の製造方法を適用して作製される積層セラミックコンデンサの一例を示す斜視図である。浸漬工程後の電極ペーストの様子を示す図である。ブロット工程前後の電極ペーストの様子を示す図である。本発明に係る電子部品の製造方法の効果確認試験結果の一例を示す図である。図４に示した効果確認試験結果を示すグラフである。本発明に係る電子部品の製造方法の効果確認試験結果の他の例を示す図である。図６に示した効果確認試験結果を示すグラフである。

以下、図面を参照しながら、本発明に係る電子部品の製造方法の好適な実施形態について詳細に説明する。

本発明の一実施形態に係る電子部品の製造方法を適用して作製される積層セラミックコンデンサの一例を示す斜視図である。

図１に示すように、積層セラミックコンデンサ１は、誘電体層を複数積層してなる素体２と、素体２の長手方向の端面２ａ，２ａを覆うように形成された一対の端子電極３，３とを備えている。素体２は、長手方向の２つの端面２ａと、端面２ａに隣接する４つの側面２ｂとを有する略直方体形状をなしている。

素体２を構成する誘電体層は、例えばＢａＴｉＯ_３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系、又は（Ｂａ，Ｃａ）ＴｉＯ_３系といった誘電体セラミックを含むセラミックグリーンシートの積層体を焼結することによって形成されている。素体２では、各誘電体層は、互いの境界が視認できない程度に一体化されている。

素体２の内部には、図示しない第１の内部電極及び第２の内部電極が設けられている。第１の内部電極及び第２の内部電極は、例えばＮｉを含む導電性ペーストを印刷等によってセラミックグリーンシートにパターン形成し、当該パターンがセラミックグリーンシートと共に焼結されることによって形成されている。

第１の内部電極と第２の内部電極とは、少なくともグリーンシート１層分に相当する誘電体層を挟むようにして積層方向に交互に配置されている。また、第１の内部電極の端部は、素体における長手方向の端面２ａの一方まで伸び、第２の内部電極の端部は、素体における長手方向の端面２ａの他方まで延びている。

第１の内部電極と第２の内部電極とによって挟まれる素体領域は、積層セラミックコンデンサ１における静電容量を実質的に発生させる部分である。

端子電極３は、例えば導電性金属粉末及びガラスフリットを含む電極ペーストを素体２の端面２ａに付与し、これを焼き付けることによって形成される。焼き付けられた端子電極３の表面には、必要に応じてめっき層が形成される。電極ペーストの付与には、例えば浸漬法を用いることができる。

次に、上述した積層セラミックコンデンサ１の製造方法について説明する。

積層セラミックコンデンサ１を製造する場合、まず、例えばＢａＴｉＯ_３を主成分とする誘電体粉末に樹脂バインダと所定の溶剤を加えたスラリーを準備する。次に、キャリアフィルム上に所定の厚さでシート状に塗布し、キャリアフィルム上にセラミックシートを形成してなるグリーンシートを準備する。次に、例えばＮｉ又はＡｇを主成分とする導体ペーストをスクリーン印刷することにより、セラミックシート上に矩形の導体パターンをマトリクス状に形成する。

所定の乾燥を行った後、導体パターンを形成したセラミックシートをキャリアフィルムから剥離して所定の順序で積層し、さらに、導体パターンを形成しないセラミックシートを積層方向の両端にそれぞれ積層する。これにより、セラミックシートの積層体が形成される。

積層体を形成した後、所定のプレス装置を用いて積層体を積層方向にプレスし、各セラミックシートを互いに圧着させる。この後、積層体をダイシングによってチップ化するダイシング工程、チップ化した積層体を焼成して素体２を得る焼成工程、素体２の端面に端子電極３を形成する端子電極形成工程、及び端子電極３の表面にめっきを施すめっき工程を行うことにより、図１に示した積層セラミックコンデンサ１が完成する。

続いて、上述した製造工程のうち、素体２の端面に端子電極３を形成する端子電極形成工程について更に詳細に説明する。

端子電極形成工程では、まず、電極ペースト浴に素体２の端面２ａを片方ずつ浸漬させる浸漬工程を実施する。この浸漬工程により、図２に示すように、素体２の端面２ａの全体と、端面２ａに隣接する他の側面２ｂの一部とを覆うように電極ペーストＰ１が付着する。

次に、浸漬工程で付着した電極ペーストＰ１の余剰部分を除去するブロット工程を実施する。ブロット工程では、図３に示すように、電極ペーストＰ２を所定の厚さで塗布した平板１０を準備する。そして、平板１０上の電極ペーストＰ２に向けて素体２の端面２ａを押し当てる。これにより、素体２の端面２ａに付着した電極ペーストＰ１のうち、その余剰部分が除去される。

ところで、上述したブロット工程では、平板１０上の電極ペーストＰ２に素体２の端面２ａを押し当てることにより、電極ペーストＰ１が素体２の側面２ｂ側に回り込むことがある。このため、ブロット工程の条件によっては、素体２に付着した電極ペーストＰ１の形状寸法が変化してしまうことがある。

例えば、図２に示すように、素体２の端面２ａに隣接する他の側面２ｂに付着した電極ペーストＰ１における素体２の長手方向の寸法（Ｂ寸法）は、当該側面２ｂの中央付近で最大となり、側面２ｂの縁付近で最小となる傾向があるが、この最大Ｂ寸法と最小Ｂ寸法との差（Ｂノボリ）がブロット工程の前後で変化することが考えられる。また、側面２ｂに付着した電極ペーストＰ１の最大厚さ（Ｈ寸法）がブロット工程の前後で変化することも考えられる。

このＢノボリがブロット工程前に比べて肥大すると、積層セラミックコンデンサ１をハンダなどによって基板に実装する際、積層セラミックコンデンサ１の他方の端部が基板から離れて起立する現象、いわゆるチップ立ちが発生するおそれがある。また、Ｈ寸法がブロット工程前に比べて肥大すると、積層セラミックコンデンサ１を製品の規格寸法に収めることが困難になるという問題が生じる。

そこで、本実施形態では、浸漬工程において端面２ａに付着させた電極ペーストＰ１の厚さをＳ_０、平板１０に付着させた電極ペーストＰ２の厚さをｄ、ブロット工程において端面２ａの電極ペーストＰ１を平板の電極ペーストＰ２に対して押し込む押込量をＳとした場合に、以下の式を満たすようにブロット工程における押込量Ｓを設定する。
Ｓ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２…（１）
Ｓ≦ｄかつＳ≦Ｓ_０…（２）
なお、この押込量Ｓは、より正確には、図３に示すように、端面２ａに付着している導電性ペーストＰ１の先端が平板１０上の電極ペーストＰ２に接した状態を基準とし、この状態から端面２ａを電極ペーストＰ２側に押込んだ量、で定義される。

このように押込量Ｓを設定することにより、素体２の側面２ｂにおけるＢノボリ及びＨ寸法を所望の範囲に収めることが可能となる。Ｂノボリを抑えることで、積層セラミックコンデンサ１を基板などに実装する際のチップ立ちの発生を抑制できる。また、Ｈ寸法を抑えることで、積層セラミックコンデンサ１を製品の規格寸法に収めることが容易となる。さらに、ブロット工程後、焼成を行った後の端面２ａの電極ペーストＰ１の厚さ（以下「Ｔ寸法」と称す）を所望の範囲に抑えることも可能となる。

また、本実施形態では、素体２の端面２ａの対角線長さをＤとした場合に、以下の式を満たすようにブロット工程における平板１０上の電極ペーストの厚さｄを設定する。
ｄ≦Ｄ／√２…（３）

上記式（３）に関し、例えばｄ＝ｄ１のときのＴ寸法をＴ１、ｄ＝ｄ２のときのＴ寸法をＴ２とすると、ｄの変化によるＴの変化量ΔＴｈは、以下の式で表される。
ΔＴｈ＝（Ｔ２−Ｔ１）／（ｄ２−ｄ１）＝ΔＴ／Δｄ…（４）

この式（４）は、ΔＴｈが大きければ、ｄの調整によるＴ寸法の調整範囲が広いことを意味し、ΔＴｈが小さければ、ｄの調整によるＴ寸法の調整範囲が狭いことを意味している。式（３）を満たすｄを用いることにより、ΔＴｈを十分に確保できるので、ｄの調整によってＴ寸法を容易に調整することが可能となる。

なお、上述した実施形態では、浸漬工程の後にブロット工程を１回だけ実施することを想定しているが、ブロット工程を複数回行うようにしてもよい。この場合、直前のブロット工程を実施した後の端面２ａの電極ペーストの厚さをＳ_０と置き換えて押込量Ｓを設定することにより、上述した実施形態と同様の効果を得ることができる。

以下、本発明に係る電子部品の製造方法についての効果確認試験について説明する。

この試験では、まず、端面２ａが５００μｍ×５００μｍの略正方形状（Ｄ＝約７０７μｍ）をなす素体２のサンプルを複数準備した。次に、浸漬工程によって端面２ａに電極ペーストＰ１を厚さＳ_０（＝１４０μｍ）で付着させ、ブロット工程におけるｄ及びｓを変化させた場合のＢノボリ、Ｈ寸法、Ｔ寸法、及びΔＴｈを測定した。

図４は、この効果確認試験結果の一例を示す図である。同図では、総合判定を行うに当たり、ブロット工程後のＢノボリが４０μｍ未満、かつＨ寸法が１５μｍ未満、かつチップ立ちの発生がサンプル１０００個当たり１０個未満である場合を◎（優）とし、ブロット工程後のＢノボリが４０μｍ以上５５μｍ未満、かつＨ寸法が１５μｍ以上２０μｍ未満、かつチップ立ちの発生がサンプル１０００個当たり１０個以上２０個未満である場合を○（良）とし、ブロット工程後のＢノボリが５５μｍ以上、またはＨ寸法が２０μｍ以上、またはチップ立ちの発生がサンプル１０００個当たり２０個以上である場合を×（不可）とした。

図５は、図４に示した効果確認試験結果を、横軸をｄ、縦軸をＳとして示したグラフである。図４及び図５に示すように、押込量ＳがＳ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２を満たす範囲では、Ｂノボリが５５μｍ未満、Ｈ寸法が２０μ未満、チップ立ちの発生が２０個未満に抑えられており、総合判定が○以上となっている。

押込み量Ｓが更にＳ≦ｄかつＳ≦Ｓ_０を満たす範囲では、Ｂノボリが４０μｍ未満、Ｈ寸法が１５μｍ未満、チップ立ちの発生が１０個未満に抑えられており、総合判定が◎となっている。一方、押込み量Ｓが上述の範囲外である場合には、Ｂノボリが５５μｍ以上、またはＨ寸法が２０μｍ以上、またはチップ立ちの発生が２０個以上となっており、総合判定が×となっている。

また、図４に示すように、ｄ≦Ｄ／√２（＝５００μｍ）を満たす範囲では、ΔＴｈの平均がいずれも０．０１μｍ以上確保されており、ΔＴｈの判定が○（ＯＫ）となっている。一方、ｄ＞Ｄ／√２となる範囲では、ΔＴｈの平均が０．０１μｍ未満となっており、ΔＴｈの判定が×（ＮＧ）となっている。

また、図６は、効果確認試験結果の別の例を示す図である。この試験は、上記試験とは異なる寸法の素体２を対象としたものであり、端面２ａが１２４０μｍ×１２６０μｍの略直方体形状（Ｄ＝約１７６８μｍ）をなす素体２のサンプルを複数準備した。次に、浸漬工程によって端面２ａに電極ペーストＰ１を厚さＳ_０（＝３４０μｍ）で付着させ、ブロット工程におけるｄ及びｓを変化させた場合のＢノボリ、Ｈ寸法、Ｔ寸法、及びΔＴｈを測定した。

同図では、総合判定を行うに当たり、ブロット工程後のＢノボリが４５μｍ未満、かつＨ寸法が３０μｍ未満、かつチップ立ちの発生がサンプル１０００個当たり１０個未満である場合を◎（優）とし、ブロット工程後のＢノボリが４５μｍ以上６０μｍ未満、かつＨ寸法が３０μｍ以上４０μｍ未満、かつチップ立ちの発生がサンプル１０００個当たり１０個以上２０個未満である場合を○（良）とし、ブロット工程後のＢノボリが６０μｍ以上、またはＨ寸法が４０μｍ以上、またはチップ立ちの発生がサンプル１０００個当たり２０個以上である場合を×（不可）とした。

図７は、図６に示した効果確認試験結果を、横軸をｄ、縦軸をＳとして示したグラフである。図６及び図７に示すように、押込量ＳがＳ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２を満たす範囲では、Ｂノボリが６０μｍ未満、Ｈ寸法が４０μ未満、チップ立ちの発生が２０個未満に抑えられており、総合判定が○以上となっている。

押込み量Ｓが更にＳ≦ｄかつＳ≦Ｓ_０を満たす範囲では、Ｂノボリが４５μｍ未満、Ｈ寸法が３０μｍ未満、チップ立ちの発生が１０個未満に抑えられており、総合判定が◎となっている。一方、押込み量Ｓが上述の範囲外である場合には、Ｂノボリが６０μｍ以上、またはＨ寸法が４０μｍ以上、またはチップ立ちの発生が２０個以上となっており、総合判定が×となっている。

また、図６に示すように、ｄ≦Ｄ／√２（＝１２５０μｍ）を満たす範囲では、ΔＴｈの平均がいずれも０．０１μｍ以上確保されており、ΔＴｈの判定が○（ＯＫ）となっている。一方、ｄ＞Ｄ／√２となる範囲では、ΔＴｈの平均が０．０１μｍ未満となっており、ΔＴｈの判定が×（ＮＧ）となっている。

以上のことから、本発明に係る電子部品の製造方法のように、ブロット工程の際の押込量Ｓを設定することにより、ブロット工程後の電極ペーストＰ１の形状寸法を所望の範囲に制御でき、Ｂノボリ及びＨ寸法を抑えられることが確認できた。また、平板１０上の電極ペーストＰ２の厚さｄを素体２の端面２ａの対角線長さＤに応じて設定することにより、ΔＴｈを確保できるようになることが確認できた。

１…積層セラミックコンデンサ、２…素体、２ａ…端面、２ｂ…側面、１０…平板、Ｐ１，Ｐ２…電極ペースト。

Claims

素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、
電極ペーストを付着させた平板に前記素体の端面を押し当て、前記浸漬工程で付着した前記電極ペーストの余剰部分を除去するブロット工程と、を含む電子部品の製造方法であって、
前記浸漬工程において前記端面に付着させた前記電極ペーストの厚さをＳ_０、前記平板に付着させた前記電極ペーストの厚さをｄ、前記ブロット工程において前記端面の前記電極ペーストを前記平板の電極ペーストに対して押し込む押込量をＳとした場合に、Ｓ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２を満たすことを特徴とする電子部品の製造方法。
Ｓ≦ｄかつＳ≦Ｓ_０を更に満たすことを特徴とする請求項１記載の電子部品の製造方法。
前記素体の端面の対角線長さをＤとした場合に、ｄ≦Ｄ／√２を更に満たすことを特徴とする請求項１又は２記載の電子部品の製造方法。
素体の端面を電極ペースト中に浸漬し、当該端面の全体とこれに隣接する他の側面の一部とを覆うように電極ペーストを付着させる浸漬工程と、
電極ペーストを付着させた平板に前記素体の端面を押し当て、前記浸漬工程で付着した前記電極ペーストの余剰部分を除去する複数回のブロット工程と、を含む電子部品の製造方法であって、
最終のブロット工程において、直前のブロット工程を実施した後の前記端面の前記電極ペーストの厚さをＳ_０、前記平板に付着させた前記電極ペーストの厚さをｄ、前記ブロット工程において前記端面の前記電極ペーストを前記平板の電極ペーストに対して押し込む押込量をＳとした場合に、Ｓ≦ｄ＋Ｓ_０／２かつＳ≦Ｓ_０＋Ｓ_０／２を満たすことを特徴とする電子部品の製造方法。