TW201438228A - 半導體裝置以及其製造方法 - Google Patents

半導體裝置以及其製造方法 Download PDF

Info

Publication number
TW201438228A
TW201438228A TW103104718A TW103104718A TW201438228A TW 201438228 A TW201438228 A TW 201438228A TW 103104718 A TW103104718 A TW 103104718A TW 103104718 A TW103104718 A TW 103104718A TW 201438228 A TW201438228 A TW 201438228A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
transistor
insulating film
oxygen
Prior art date
Application number
TW103104718A
Other languages
English (en)
Other versions
TWI658594B (zh
Inventor
Hajime Tokunaga
Takuya Handa
Kenichi Okazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201438228A publication Critical patent/TW201438228A/zh
Application granted granted Critical
Publication of TWI658594B publication Critical patent/TWI658594B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本發明的一個方式提供一種具有高場效移動率的電晶體等或者提供一種電特性穩定的電晶體等。本發明的一個方式包括其一部分重疊設置的第一氧化物半導體層、第二氧化物半導體層、閘極絕緣膜以及閘極電極，其中，第二氧化物半導體層位於第一氧化物半導體層和閘極絕緣膜之間，閘極絕緣膜位於第二氧化物半導體層和閘極電極之間，並且，第一氧化物半導體層的氧缺損量少於第二氧化物半導體層的氧缺損量。

Description

半導體裝置以及其製造方法
本發明係關於一種物體、方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。例如，本發明特別係關於一種半導體層、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置。或者，本發明特別係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的生產方法。或者，本發明特別係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的驅動方法。例如，本發明特別係關於一種包括電晶體的半導體裝置、顯示裝置、發光裝置或上述裝置的驅動方法。或者，例如本發明特別係關於一種包括該半導體裝置、該顯示裝置或該發光裝置的電子裝置。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子裝置等都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術備受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可以用於電晶體的半導體膜，已知的是矽膜。
關於用於電晶體的半導體膜的矽膜，根據用途分別使用非晶矽膜或多晶矽膜。例如，當應用於構成大型的顯示裝置的電晶體時，較佳為使用已有大面積基板上進行成膜的技術的非晶矽膜。另一方面，當應用於構成一起形成有驅動電路的高功能的顯示裝置的電晶體時，較佳為使用可以製造具有高場效移動率的電晶體的多晶矽膜。作為形成多晶矽膜的方法，已知藉由對非晶矽膜進行高溫下的加熱處理或雷射處理形成的方法。
近年來，氧化物半導體膜受到關注。例如，已公開了使用包含銦、鎵及鋅的非晶氧化物半導體膜的電晶體(參照專利文獻1)。
因為氧化物半導體膜可以利用濺射法等形成，所以可以應用於構成大型的顯示裝置的電晶體的通道形成區域。另外，使用氧化物半導體膜的電晶體具有高場效移動率，因而可以實現一起形成有驅動電路的高性能的顯示裝置。此外，因為可以改良使用非晶矽膜的電晶體的生產裝置的一部分而利用，所以該電晶體在可以抑制生產投資的方面上優勢。
並且，已知使用氧化物半導體膜的電晶體的洩漏電流在關閉狀態下極小。例如，公開了一種應用了使 用氧化物半導體膜的電晶體的低洩漏特性的低耗電的CPU等(參照專利文獻2)。
此外，還公開了藉由使用由氧化物半導體層而成的活性層構成阱型電勢可以得到具有高場效移動率的電晶體(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2012-257187號公報
[專利文獻3]日本專利申請公開第2012-59860號公報
本發明的目的之一是提供一種具有高場效移動率的電晶體等或者提供一種電特性穩定的電晶體等。
或者，本發明的目的之一是提供一種關閉狀態時的電流小的電晶體等。
或者，本發明的目的之一是提供一種包括上述電晶體等的半導體裝置等或者提供一種新穎的半導體裝置等。
或者，本發明的目的之一是提供一種高生產率的半導體裝置等，提供一種能夠以低成本製造的半導體裝置等或者提供一種高良率的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存 在。此外，本發明的一個方式並不需要解決所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載看來除這些目的外的目的是顯然的，從而可以從說明書、圖式、申請專利範圍等的記載中抽出除這些目的外的目的。
本發明的一個方式例如是一種半導體裝置，包括：其一部分重疊地設置的第一氧化物半導體層、第二氧化物半導體層、閘極絕緣膜和閘極電極，其中，第二氧化物半導體層位於第一氧化物半導體層和閘極絕緣膜之間，閘極絕緣膜位於第二氧化物半導體層和閘極電極之間，並且，第一氧化物半導體層的氧缺損量少於第二氧化物半導體層的氧缺損量。
或者，本發明的一個方式例如是一種半導體裝置，包括：其一部分重疊地設置的第一氧化物半導體層、第二氧化物半導體層、第三氧化物半導體層、閘極絕緣膜和閘極電極，其中，第三氧化物半導體層位於第二氧化物半導體層和閘極絕緣膜之間，第二氧化物半導體層位於第一氧化物半導體層和第三氧化物半導體層之間，閘極絕緣膜位於第三氧化物半導體層和閘極電極之間，並且，第二氧化物半導體層的氧缺損量多於第一氧化物半導體層及第三氧化物半導體層的氧缺損量。
或者，本發明的一個方式例如是一種半導體裝置的製造方法，包括如下步驟：形成第一氧化物半導體層；在第一氧化物半導體層上形成第二氧化物半導體層；在第二氧化物半導體層上形成閘極絕緣膜；在閘極絕緣膜 上形成閘極電極，其中，在包含氧的氛圍下藉由濺射法形成第一氧化物半導體層，並且，在不包含氧的氛圍下藉由濺射法形成第二氧化物半導體層。
或者，本發明的一個方式例如是一種半導體裝置的製造方法，包括如下步驟：形成第一氧化物半導體層；在第一氧化物半導體層上形成第二氧化物半導體層；在第二氧化物半導體層上形成第三氧化物半導體層；在第三氧化物半導體層上形成閘極絕緣膜；以及在閘極絕緣膜上形成閘極電極，其中，在包含氧的氛圍下藉由濺射法形成第一氧化物半導體層及第三氧化物半導體層，並且，在不包含氧的氛圍下藉由濺射法形成第二氧化物半導體層。
此外，根據本發明的一個方式的半導體裝置例如較佳為使用同一靶材形成第一氧化物半導體層及第二氧化物半導體層。
另外，根據本發明的一個方式的半導體裝置例如較佳為使用具有同樣的原子數比的靶材形成第一氧化物半導體層及第二氧化物半導體層。
本發明的一個方式可以提供一種具有高場效移動率的電晶體等或者提供一種電特性穩定的電晶體等。
或者，本發明的一個方式可以提供一種關閉時的電流小的電晶體等。
或者，本發明的一個方式可以提供一種包括上述電晶體等的半導體裝置等或者提供一種新穎的半導體裝置等。
或者，本發明的一個方式可以提供一種高生產率的半導體裝置等，提供一種能夠以低成本製造的半導體裝置等或者提供一種高良率的半導體裝置等。
100‧‧‧基板
102‧‧‧基底絕緣膜
104‧‧‧閘極電極
106a‧‧‧氧化物半導體層
106b‧‧‧氧化物半導體層
106c‧‧‧氧化物半導體層
112‧‧‧閘極絕緣膜
116a‧‧‧源極電極
116b‧‧‧汲極電極
118‧‧‧保護絕緣膜
200‧‧‧基板
202‧‧‧基底絕緣膜
204‧‧‧閘極電極
206a‧‧‧氧化物半導體層
206b‧‧‧氧化物半導體層
206c‧‧‧氧化物半導體層
212‧‧‧閘極絕緣膜
216a‧‧‧源極電極
216b‧‧‧汲極電極
218‧‧‧保護絕緣膜
234‧‧‧導電膜
236‧‧‧氧化物半導體層
242‧‧‧絕緣膜
300‧‧‧基板
304‧‧‧閘極電極
306a‧‧‧氧化物半導體層
306b‧‧‧氧化物半導體層
306c‧‧‧氧化物半導體層
312‧‧‧閘極絕緣膜
316a‧‧‧源極電極
316b‧‧‧汲極電極
318‧‧‧保護絕緣膜
318a‧‧‧氧化矽層
318b‧‧‧氧化矽層
318c‧‧‧氮化矽層
400‧‧‧基板
404‧‧‧閘極電極
406a‧‧‧氧化物半導體層
406b‧‧‧氧化物半導體層
406c‧‧‧氧化物半導體層
412‧‧‧閘極絕緣膜
416a‧‧‧源極電極
416b‧‧‧汲極電極
418‧‧‧保護絕緣膜
445‧‧‧絕緣膜
449‧‧‧佈線
451‧‧‧半導體基板
453‧‧‧元件分離區域
456‧‧‧佈線
457‧‧‧閘極絕緣膜
459‧‧‧閘極電極
460‧‧‧半導體膜
461a‧‧‧雜質區域
461b‧‧‧雜質區域
465‧‧‧絕緣膜
466c‧‧‧電極
467‧‧‧絕緣膜
469a‧‧‧接觸插頭
469b‧‧‧接觸插頭
470‧‧‧絕緣膜
471‧‧‧絕緣膜
472‧‧‧絕緣膜
473a‧‧‧佈線
473b‧‧‧佈線
474‧‧‧電極
475‧‧‧絕緣膜
500‧‧‧微型電腦
501‧‧‧直流電源
502‧‧‧匯流排線
503‧‧‧電源閘控制器
504‧‧‧電源閘
505‧‧‧CPU
506‧‧‧揮發性記憶部
507‧‧‧非揮發性記憶部
508‧‧‧介面
509‧‧‧檢測部
511‧‧‧光感測器
512‧‧‧放大器
513‧‧‧AD轉換器
514‧‧‧光電轉換元件
516‧‧‧電晶體
517‧‧‧電晶體
518‧‧‧電晶體
519‧‧‧電晶體
530‧‧‧發光元件
700‧‧‧基板
719‧‧‧發光元件
720‧‧‧絕緣膜
721‧‧‧絕緣膜
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧像素
741‧‧‧電晶體
742‧‧‧電容器
743‧‧‧切換元件
744‧‧‧信號線
750‧‧‧像素
751‧‧‧電晶體
752‧‧‧電容器
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧電極
782‧‧‧發光層
783‧‧‧電極
784‧‧‧分隔壁
791‧‧‧電極
792‧‧‧絕緣膜
793‧‧‧液晶層
794‧‧‧絕緣膜
795‧‧‧隔離物
796‧‧‧電極
797‧‧‧基板
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧送風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1A、1B1和1B2是說明根據本發明的一個方式的電晶體的一部分的剖面圖以及對應於該剖面圖的帶結構的圖；圖2A、2B1和2B2是說明根據本發明的一個方式的電晶體的一部分的剖面圖以及對應於該剖面圖的帶結構的圖；圖3A至3C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖4A至4E是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖5A至5C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖6A至6D是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖7A和7B是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖8A至8D是示出根據本發明的一個方式的電晶體 的一個例子的俯視圖及剖面圖；圖9A至9C是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖10A至10C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖11A至11C是示出根據本發明的一個方式的電晶體的製造方法的一個例子的俯視圖及剖面圖；圖12是示出根據本發明的一個方式的半導體裝置的一個例子的塊圖；圖13A和13B是示出根據本發明的一個方式的半導體裝置的一個例子的剖面圖及電路圖；圖14A至14C是示出根據本發明的一個方式的CPU的一個例子的塊圖；圖15A至15C是示出根據本發明的一個方式的EL顯示裝置的一個例子的電路圖、俯視圖及剖面圖；圖16A和16B是示出根據本發明的一個方式的液晶顯示裝置的一個例子的電路圖及剖面圖；圖17A至17C是示出根據本發明的一個方式的電子裝置的一個例子的圖；圖18是示出電晶體的電特性的圖；圖19A和19B是示出電晶體的通態電流及場效移動率的圖；圖20是示出白色LED的發射光譜的圖；圖21是示出電晶體的閘極BT壓力測試前後的劣化 的圖。
參照圖式詳細地說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標記。
另外，在某一個實施方式中所說明的內容(也可以是其一部分的內容)對於該實施方式所說明的其他內容(也可以是其一部分的內容)可以進行應用、組合或置換等。
另外，在圖式中，為便於清楚地說明有時對大小、層的厚度或區域進行誇張的描述。因此，本發明並不侷限於圖式中的尺寸。
另外，在圖式中示意性地示出理想例子，形狀或數值等並不侷限於圖式所示。例如，可以包括製造技術所引起的形狀不均勻、誤差所引起的形狀不均勻、雜訊所引起的信號、電壓或電流的不均勻或者時序(timing)偏差所引起的信號、電壓或電流的不均勻等。
注意，電壓大多指某個電位與標準電位(例 如，接地電位(GND)或源電位)之間的電位差。由此，可以將電壓改稱為電位。
即使在本說明書中記載為“電連接”時，有時在現實的電路中沒有物理連接的部分而只是佈線延伸。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
在本說明書中，例如當以“直徑”、“粒徑”、“大小”、“尺寸”、“寬度”等規定物體的形狀時，也可以稱為能夠容納物體的最小的立方體的一邊長度或物體的一個剖面的圓當量直徑。物體的一個剖面的圓當量直徑是指其面積與物體的一個剖面相等的正圓的直徑。
注意，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的境界不太清楚，因此有時不能完全地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不太清楚，因此有時不能完全地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記在的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是構成半導體的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。有時由於包含雜質而例如使載子陷阱形成在半導體中，使載子移動率降低或者使結晶性降低等。在半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第一族元素、第二族元素、第十四族元素、第十五族元素或主要成分之外的遷移金屬等，特別是，例如有氫(包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體時，有時雜質的混入導致氧缺損的產生。此外，在半導體是矽時，作為改變半導體的特性的雜質，例如有氧、除了氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
此外，在本說明書中，過剩氧例如是指超過化學計量組成的量的氧。或者，過剩氧例如是指藉由加熱釋放的氧。過剩氧例如能夠在膜或層的內部移動。過剩氧的移動包括在膜或層的原子之間移動的情況以及以與構成膜或層的氧置換的方式一個接一個移動的情況。此外，包含過剩氧的絕緣膜例如具有藉由加熱處理釋放氧的功能。
另外，在本說明書中，氧化物半導體例如包含銦。包含銦的氧化物半導體的載子移動率(電子移動率)高。此外，氧化物半導體較佳為包含元素M。作為元素M，例如有鋁、鎵、釔或錫等。元素M例如是與氧的鍵能高的元素。元素M例如是具有增高氧化物半導體的能隙的功能的元素。此外，氧化物半導體較佳為包含鋅。 如果氧化物半導體包含鋅則容易成為結晶氧化物半導體。此外，氧化物半導體的價帶頂端的能量(Ev)有時例如可以由鋅的原子數比控制。
注意，氧化物半導體也可以不包含銦。氧化物半導體例如可以是Zn-Sn氧化物或Ga-Sn氧化物。
另外，氧化物半導體也可以是一種In-M-Zn氧化物，其中In和M的原子數比分別為低於50atomic%、50atomic%以上，或者In和M的原子數比分別為低於25atomic%、75atomic%以上。此外，氧化物半導體也可以是一種In-M-Zn氧化物，其中In和M的原子數比分別為25atomic%以上、低於75atomic%，或者In和M的原子數比分別為34atomic%以上、低於66atomic%。
此外，氧化物半導體的能隙大。氧化物半導體的能隙為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。
下面，說明氧化物半導體中的雜質的影響。另外，為了使電晶體的電特性穩定，減少氧化物半導體中的雜質濃度來使其高純度本質化是有效的。此外，在氧化物半導體中，主要成分之外(低於1atomic%)的輕元素、半金屬元素、金屬元素等是雜質。例如，氫、鋰、碳、氮、氟、鈉、矽、氯、鉀、鈣、鈦、鐵、鎳、銅、鍺、鍶、鋯及鉿有時在氧化物半導體中成為雜質。因此，較佳為減少與氧化物半導體靠近的膜中的雜質濃度。
例如，有時因氧化物半導體包含矽而形成雜 質態。此外，氧化物半導體的表層上的矽形成雜質態。因此，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量時的氧化物半導體的內部、表層上的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3。
此外，有時氫在氧化物半導體中形成雜質態而增大載子密度。因此，在藉由SIMS測量時，氧化物半導體的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。另外，有時氮在氧化物半導體中形成雜質態而增大載子密度。因此，在藉由SIMS測量時，氧化物半導體的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
下面，說明本說明書中的氧化物半導體的結晶性。
氧化物半導體例如也可以具有非單晶。非單晶例如具有CAAC(C Axis Aligned Crystal)、多晶、微晶或非晶部。
氧化物半導體例如也可以具有CAAC。另外，將具有CAAC的氧化物半導體稱為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)。
有時例如可以在使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC- OS時確認到其結晶部。在大多情況下，在TEM的觀察影像中，包含在CAAC-OS中的結晶部的尺寸為能夠容納在一個邊長為100nm的立方體內的尺寸。此外，在TEM的觀察影像中，有時無法明確地確認到CAAC-OS的結晶部之間的邊界。此外，在TEM的觀察影像中，有時無法明確地確認到CAAC-OS的晶界(grain boundary)。例如因為CAAC-OS不具有明確的晶界，所以不容易產生雜質的偏析。另外，例如因為CAAC-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，例如因為CAAC-OS不具有明確的晶界，所以不容易發生電子移動率的降低。
CAAC-OS例如有時具有多個結晶部，且在該多個結晶部中c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致。此外，當使用X線繞射(XRD：X-Ray Diffraction)裝置並採用平面外(out-of-plane)法進行分析時，有時在CAAC-OS膜中出現呈現配向的2θ為31°附近的峰值。另外，有時在CAAC-OS的電子繞射圖案中觀察到斑點(亮點)。注意，尤其將使用電子束徑為10nmΦ以下或5nmΦ以下的電子線而得到的電子繞射圖案稱為奈米束電子繞射圖案。另外，例如CAAC-OS在不同的結晶部之間有時a軸及b軸的方向不同。如上所述，例如在CAAC-OS中，有時c軸配向且a軸或/及b軸在宏觀上不一致。
在包括在CAAC-OS中的結晶部中，例如c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS 的表面的法線向量的方向上一致。並且，當從垂直於ab面的方向看時金屬原子排列為三角形或六角形，當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶之間可以a軸及b軸的方向不同。在本說明書中，“垂直”的詞語包括80°以上且100°以下的範圍，較佳為包括85°以上且95°以下的範圍。並且，“平行”的詞語包括-10°以上且10°以下的範圍，較佳為包括-5°以上且5°以下的範圍。
另外，例如CAAC-OS可以藉由降低缺陷態密度形成。在氧化物半導體中，氧缺損例如是缺陷態。氧缺損有時成為陷阱能階或因俘獲氫而成為載子發生源。例如，為了形成CAAC-OS，重要的是不在氧化物半導體中產生氧缺損。因此，CAAC-OS是缺陷態密度低的氧化物半導體。或者，CAAC-OS是氧缺損少的氧化物半導體。
將雜質濃度低且缺陷態密度低(氧缺損的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體具有較少的載子發生源，因此有時可以降低其載子密度。因此，有時將該氧化物半導體用於通道形成區域的電晶體很少具有負臨界電壓(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體具有較低的缺陷態密度，因此有時其陷阱態密度也變低。因此，有時將該氧化物半導體用於通道形成區域的電晶體的電特性變動小，而成為可靠性高的電晶體。此外，被氧化物半導體的陷阱能階俘獲的 電荷直到被釋放為止需要較長的時間，有時像固定電荷那樣動作。因此，有時將陷阱態密度高的氧化物半導體用於通道形成區域的電晶體的電特性不穩定。
另外，在使用高純度本質或實質上高純度本質的CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
例如，氧化物半導體可以具有多晶。注意，將具有多晶的氧化物半導體稱為多晶氧化物半導體。多晶氧化物半導體包括多個晶粒。
例如，氧化物半導體可以具有微晶。注意，將具有微晶的氧化物半導體稱為微晶氧化物半導體。
例如，在TEM的觀察影像中，有時無法明確地確認到微晶氧化物半導體的結晶部。例如，包括在微晶氧化物半導體層中的結晶部的尺寸在大多數情況下為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，例如將1nm以上且10nm以下的微晶稱為奈米晶(nc：nanocrystal)。將具有奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor)。此外，例如在TEM的觀察影像中，有時無法明確地確認到nc-OS的結晶部之間的邊界。此外，例如在TEM的觀察影像中，例如因為nc-OS不具有明確的晶界，所以很少產生雜質的偏析。另外，例如因為nc-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，例如因為nc-OS不具有明確的晶界，所以不容易產生電子移動率的降低。
例如nc-OS在微小區域(例如1nm以上且10nm以下的區域)中有時其原子排列具有週期性。此外，例如nc-OS在結晶部之間沒有規律性，所以有時在宏觀上觀察不到原子排列的週期性，或者有時觀察不到長程有序。因此，例如根據分析方法，有時無法辨別nc-OS與非晶氧化物半導體。例如在使用XRD裝置，且藉由利用電子束徑比結晶部大的X射線的平面外(out-of-plane)法來分析nc-OS時，有時檢測不到表示配向的峰值。此外，例如nc-OS在使用電子束徑比結晶部大(例如20nmΦ以上或50nmΦ以上)的電子線而得到的電子繞射圖案中，有時可以觀察到光暈圖案。此外，例如nc-OS在使用其電子束徑與結晶部大小相同或比結晶部小(例如10nmΦ以下或5nmΦ以下)的電子線而得到的奈米束電子繞射圖案中，有時可以觀察到斑點。此外，例如在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的亮度高的區域。此外，例如在nc-OS的奈米束電子繞射圖案中，有時在該區域內觀察到多個斑點。
由於有時nc-OS在微小區域中其原子排列具有週期性，因此其缺陷態密度比非晶氧化物半導體低。注意，由於nc-OS的結晶部之間沒有規律性，因此nc-OS的缺陷態密度比CAAC-OS高。
另外，氧化物半導體也可以是包括CAAC-OS、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體中的兩種以上的混合膜。混合膜例如有時包括非 晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和CAAC-OS的區域中的兩種以上的區域。此外，混合膜例如有時具有非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和CAAC-OS的區域中的兩種以上的區域的疊層結構。
〈場效移動率高且可靠性高的電晶體〉
下面說明高場效移動率的電晶體以及高可靠性的電晶體。
首先，說明降低電晶體的場效移動率的因素中之一。
當在電晶體的通道形成區域中有阻礙載子遷移的因素時，電晶體的場效移動率降低。阻礙載子遷移的因素是塊體或介面的能階等。在對塊體與介面的能階進行比較時可以說是：與塊體相比在介面上容易產生能階(介面能階)，並且對於載子遷移的阻礙，介面所帶來的影響比塊體大。因此，特別是，藉由減少電晶體的通道形成區域中的介面能階，可以實現高場效移動率的電晶體。
接著，說明降低電晶體的可靠性的因素中之一。
當在電晶體的通道形成區域中或其附近產生電荷的俘獲時，其有時成為使電晶體的電特性變動的原因。另外，在電晶體的通道形成區域附近包括閘極絕緣膜等。
例如，在電子被陷阱能階俘獲且該電子的弛豫時間長時，該陷阱能階有時像負的固定電荷那樣動作。當在電晶體的通道形成區域中或其附近有負的固定電荷時，電晶體的臨界電壓向正方向變化。同樣地，例如在電洞被陷阱能階俘獲且該電洞的弛豫時間長時，該陷阱能階有時像正的固定電荷那樣動作。當在電晶體的通道形成區域中或其附近有正的固定電荷時，電晶體的臨界電壓向負方向變化。
因此，藉由在電晶體的通道形成區域中或其附近減少俘獲電荷的陷阱能階，有時可以實現高可靠性的電晶體。
下面說明可以用於電晶體的多層膜。使用該多層膜的電晶體具有高場效移動率。此外，該電晶體具有高可靠性。
圖1A是一種電晶體的一部分的剖面圖，該電晶體包括：具有氧化物半導體層(S1)及氧化物半導體層(S2)的多層膜；從上面和下面夾著多層膜的絕緣膜及閘極絕緣膜；以及隔著閘極絕緣膜與多層膜重疊的閘極電極。
在此，氧化物半導體層(S1)由構成氧化物半導體層(S2)的氧之外的元素的一種以上或兩種以上構成。因為氧化物半導體層(S1)由構成氧化物半導體層(S2)的氧之外的元素的一種以上或兩種以上構成，所以氧化物半導體層(S2)和氧化物半導體層(S1)的介面的 介面態密度降低。
另外，在氧化物半導體層(S1)及氧化物半導體層(S2)中，氧之外的元素較佳為具有相同或大致相同的原子數比。注意，在氧化物半導體層(S1)及氧化物半導體層(S2)中，氧之外的元素的原子數比也可以不同。
另外，多層膜有時在氧化物半導體層(S1)和氧化物半導體層(S2)之間具有混合區域。
下面示出為了提高電晶體的場效移動率多層膜採用哪種結構。
為了提高電晶體的場效移動率，例如選擇氧化物半導體層(S1)及氧化物半導體層(S2)以使電晶體的汲極電流的主要路徑成為氧化物半導體層(S2)，即可。也就是說，當在電晶體中汲極電流流過時，選擇氧化物半導體層(S1)及氧化物半導體層(S2)以提高氧化物半導體層(S2)的電流密度，即可。
藉由提高氧化物半導體層(S2)的電流密度，並降低氧化物半導體層(S1)的電流密度，易於減少絕緣膜和氧化物半導體層(S1)之間的介面能階的影響。此外，由於氧化物半導體層(S1)和氧化物半導體層(S2)都是氧化物半導體層，因此該介面中的介面態密度低。也就是說，由於可以減少介面能階的影響，因此具有這種多層膜的電晶體的場效移動率提高。
接著，下面說明用來提高氧化物半導體層 (S2)的電流密度的氧化物半導體層(S1)和氧化物半導體層(S2)的組合例子。
為了提高氧化物半導體層(S2)的電流密度，例如可以使氧化物半導體層(S2)的導帶底端的能量(Ec)低於氧化物半導體層(S1)(參照圖1B1及1B2)。明確而言，作為氧化物半導體層(S2)使用其電子親和力比氧化物半導體層(S1)大的氧化物半導體，該氧化物半導體的電子親和力比氧化物半導體層(S1)大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是指真空能階和導帶底端之間的能隙。
氧化物半導體層(S2)的能隙也可以與氧化物半導體層(S1)的能隙相同或大致相同。此時，為了實現如圖1B1那樣的帶結構，使氧化物半導體層(S2)的施體密度高於氧化物半導體層(S1)。或者，例如也可以使氧化物半導體層(S2)的能隙小於氧化物半導體層(S1)(參照圖1B2)。另外，例如可以藉由光學方法導出能隙。將藉由光學方法導出的能隙特別稱為光學能隙。明確而言，作為氧化物半導體層(S2)，可以使用其能隙比氧化物半導體層(S1)小0.1eV以上且1.2eV以下或0.2eV以上且0.8eV以下的氧化物半導體。
藉由使氧化物半導體層(S2)的導帶底端的能量(Ec)低於氧化物半導體層(S1)，載子的電子集中於能量上穩定的氧化物半導體層(S2)，從而可以提高氧 化物半導體層(S2)的電流密度。
接著，為了實現如圖1B1和1B2所示的帶結構，可以使氧化物半導體層(S1)和氧化物半導體層(S2)具有如下結構。
可以使氧化物半導體層(S1)的氧缺損量少於氧化物半導體層(S2)。或者，可以使氧化物半導體層(S1)中的氧比例高於氧化物半導體層(S2)。
換言之，可以使氧化物半導體層(S2)的氧缺損量多於氧化物半導體層(S1)。或者，可以使氧化物半導體層(S2)的氧比例低於氧化物半導體層(S1)。
另外，在廣義上氧比例是指氧化物半導體中的氧的原子數比。此外，在狹義上氧比例是指在假定構成氧化物半導體的氧之外的元素的每一個成為最穩定的結晶結構的氧化物時，氧的原子數比為1的情況下的氧化物半導體中的氧的原子數比。
例如，說明在構成氧化物半導體的元素是M1、M2、M3以及O，且原子數比為M1：M2：M3：O=a：b：c：d時狹義上的氧比例怎樣表示。在將最穩定的結晶結構的氧化物分別表示為M1OX、M2OY、M3OZ時，假定構成氧化物半導體的氧之外的元素的每一個成為最穩定的結晶結構的氧化物時的氧的原子數比為(aX+bY+cZ)。由於狹義上的氧比例是以(aX+bY+cZ)為1時的氧化物半導體中的氧的原子數比，因此其可以表示為[d/(aX+bY+cZ)]。
另外，可以藉由電子自旋共振法(ESR)對氧 缺損量進行評價。但是，可以預測在多層膜中測量各氧化物半導體層的氧缺損量是困難的。另一方面，也可以在多層膜中測量氧的原子數比。例如，利用掃描透過電子顯微鏡(STEM：Scanning Transmission Electron Microscope)觀察並利用能量分散型X射線分析法(EDX：Energy Dispersive X-ray Spectroscopy)測量各氧化物半導體層的原子數比。或者，例如可以利用SIMS測量各氧化物半導體層的原子數比。或者，例如利用X射線光電子光譜法(XPS：X-ray Photoelectron Spectroscopy)測量各氧化物半導體層的原子數比。
在此，在假定氧缺損量越多，氧比例越少時，有時藉由測量各氧化物半導體層的原子數比可以估計氧缺損量。
此外，在構成各氧化物半導體層的氧之外的元素具有相同或大致相同的原子數比時，氧的缺損量越多，氧化物半導體層的密度越低。例如，氧化物半導體層(S1)的密度是氧化物半導體層(S2)的密度的1.005倍以上且1.06倍以下或1.01倍以上且1.04倍以下。
但是，即使構成各氧化物半導體層的氧之外的元素不具有相同或大致相同的原子數比，也可以藉由考慮氧之外的元素的原子數比對密度進行比較。
此外，較佳為將氧化物半導體層(S1)設置得厚，而將氧化物半導體層(S2)設置得薄。明確而言，氧化物半導體層(S1)的厚度為20nm以上，較佳為 30nm以上，更佳為40nm以上，進一步佳為60nm以上。藉由將氧化物半導體層(S1)的厚度設定為20nm以上，較佳為設定為30nm以上，更佳為設定為40nm以上，進一步佳為設定為60nm以上，可以將絕緣膜和氧化物半導體層(S1)之間的介面與電流密度高的氧化物半導體層(S2)的距離設定為20nm以上，較佳為設定為30nm以上，更佳為設定為40nm以上，進一步佳為設定為60nm以上。但是，將氧化物半導體層(S1)的厚度設定為200nm以下，較佳為設定為120nm以下，更佳為設定為80nm以下，以免有時半導體裝置的生產率降低。此外，氧化物半導體層(S2)的厚度為3nm以上且100nm以下，較佳為3nm以上且80nm以下，更佳為3nm以上且50nm以下。
如上所述，可知的是：因為在使用該多層膜的電晶體中阻礙載子移動的原因的介面能階的影響小，所以使用該多層膜的電晶體具有高場效移動率。
此外，上述阻礙載子移動的介面能階有時成為俘獲載子的陷阱能階。由此可知，在使用該多層膜的電晶體中形成陷阱能階的介面態密度低，所以使用該多層膜的電晶體具有高可靠性。
下面，參照圖2A、2B1和2B2說明使用與圖1A、1B1和1B2所示的多層膜不同的多層膜的電晶體。該電晶體具有比使用圖1A、1B1和1B2所示的多層膜的電晶體更高的場效移動率。此外，該電晶體具有比使用圖 1A、1B1和1B2所示的多層膜的電晶體更高的可靠性。
圖2A是一種電晶體的一部分的剖面圖，該電晶體包括：具有氧化物半導體層(S1)、氧化物半導體層(S2)和氧化物半導體層(S3)的多層膜；從上面和下面夾著多層膜的絕緣膜及閘極絕緣膜；以及隔著閘極絕緣膜與多層膜重疊的閘極電極。
圖2A所示的多層膜和圖1A所示的多層膜的不同之處只是圖2A所示的多層膜具有氧化物半導體層(S3)。其他部分都同樣。因此，關於圖2A所示的多層膜可以參照圖1A所示的多層膜的記載。
在此，氧化物半導體層(S3)由構成氧化物半導體層(S2)的氧之外的元素的一種以上或兩種以上構成。因為氧化物半導體層(S3)由構成氧化物半導體層(S2)的氧之外的元素的一種以上或兩種以上構成，氧化物半導體層(S2)和氧化物半導體層(S3)之間的介面的介面態密度低。
另外，在氧化物半導體層(S2)及氧化物半導體層(S3)中，氧之外的元素較佳為具有相同或大致相同的原子數比。注意，在氧化物半導體層(S2)及氧化物半導體層(S3)中，氧之外的元素的原子數比也可以不同。
另外，多層膜有時在氧化物半導體層(S2)和氧化物半導體層(S3)之間具有混合區域。
下面示出為了提高電晶體的場效移動率多層 膜採用哪種結構。
為了提高電晶體的場效移動率，例如選擇氧化物半導體層(S1)、氧化物半導體層(S2)及氧化物半導體層(S3)以使電晶體的汲極電流的主要路徑成為氧化物半導體層(S2)，即可。也就是說，當在電晶體中汲極電流流過時，選擇氧化物半導體層(S1)、氧化物半導體層(S2)及氧化物半導體層(S3)以提高氧化物半導體層(S2)的電流密度，即可。
藉由提高氧化物半導體層(S2)的電流密度，並降低氧化物半導體層(S1)及氧化物半導體層(S3)的電流密度，易於減少絕緣膜和氧化物半導體層(S1)之間的介面能階的影響以及氧化物半導體層(S3)和閘極絕緣膜之間的介面能階的影響。此外，由於氧化物半導體層(S1)和氧化物半導體層(S2)都是氧化物半導體層，因此該介面中的介面態密度低。另外，由於氧化物半導體層(S2)和氧化物半導體層(S3)都是氧化物半導體層，因此該介面中的介面態密度低。也就是說，由於可以與圖1A、1B1和1B2所示的多層膜相比進一步減少介面能階的影響，因此具有這種多層膜的電晶體的場效移動率提高。
接著，下面說明用來提高氧化物半導體層(S2)的電流密度的氧化物半導體層(S1)、氧化物半導體層(S2)和氧化物半導體層(S3)的組合例子。
為了提高氧化物半導體層(S2)的電流密 度，例如可以使氧化物半導體層(S2)的導帶底端的能量(Ec)低於氧化物半導體層(S1)及氧化物半導體層(S3)(參照圖2B1及2B2)。明確而言，作為氧化物半導體層(S2)使用其電子親和力比氧化物半導體層(S1)及氧化物半導體層(S3)大的氧化物半導體，該氧化物半導體的電子親和力比氧化物半導體層(S1)大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是指真空能階和導帶底端之間的能隙。
氧化物半導體層(S2)的能隙也可以與氧化物半導體層(S1)或/及氧化物半導體層(S3)的能隙相同或大致相同。此時，為了實現如圖2B1那樣的帶結構，使氧化物半導體層(S2)的施體密度高於氧化物半導體層(S1)及氧化物半導體層(S3)。或者，例如也可以使氧化物半導體層(S2)的能隙小於氧化物半導體層(S1)及氧化物半導體層(S3)(參照圖2B2)。明確而言，作為氧化物半導體層(S2)，可以使用其能隙比氧化物半導體層(S1)及氧化物半導體層(S3)小0.1eV以上且1.2eV以下或0.2eV以上且0.8eV以下的氧化物半導體。
藉由使氧化物半導體層(S2)的導帶底端的能量(Ec)低於氧化物半導體層(S1)及氧化物半導體層(S3)，載子的電子集中於能量上穩定的氧化物半導體層(S2)，從而可以提高氧化物半導體層(S2)的電流密度。
接著，為了實現如圖2B1和2B2所示的帶結構，可以使氧化物半導體層(S1)、氧化物半導體層(S2)和氧化物半導體層(S3)具有如下結構。
可以使氧化物半導體層(S1)及氧化物半導體層(S3)的氧缺損量少於氧化物半導體層(S2)。或者，可以使氧化物半導體層(S1)及氧化物半導體層(S3)中的氧比例高於氧化物半導體層(S2)。
換言之，可以使氧化物半導體層(S2)的氧缺損量多於氧化物半導體層(S1)及氧化物半導體層(S3)。或者，可以使氧化物半導體層(S2)的氧比例低於氧化物半導體層(S1)及氧化物半導體層(S3)。
此外，例如，氧化物半導體層(S3)的密度是氧化物半導體層(S2)的密度的1.005倍以上且1.05倍以下或1.01倍以上且1.03倍以下。
另外，與氧化物半導體層(S1)相比氧化物半導體層(S3)的位置與閘極電極一側較近。因此，氧化物半導體層(S3)的電流密度容易高於氧化物半導體層(S1)。
因此，氧化物半導體層(S3)的導帶底端的能量(Ec)較佳為高於氧化物半導體層(S1)。此外，氧化物半導體層(S3)的能隙較佳為大於氧化物半導體層(S1)。但是，氧化物半導體層(S3)的導帶底端的能量(Ec)也可以與氧化物半導體層(S1)大致相同。此外，氧化物半導體層(S3)的能隙也可以與氧化物半導體層 (S1)大致相同。
此外，為了增大電晶體的通態電流，氧化物半導體層(S3)的厚度越小越佳。例如，氧化物半導體層(S3)低於10nm，較佳為5nm以下，更佳為3nm以下。另一方面，氧化物半導體層(S3)具有阻擋構成閘極絕緣膜的氧之外的元素(矽等)以免侵入電流密度高的氧化物半導體層(S2)中的功能。因此，氧化物半導體層(S3)較佳為具有一定的厚度。例如，氧化物半導體層(S3)的厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上。
此外，較佳為將氧化物半導體層(S1)設置得厚，將氧化物半導體層(S2)設置得薄，而將氧化物半導體層(S3)設置得薄。明確而言，氧化物半導體層(S1)的厚度為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步佳為60nm以上。藉由將氧化物半導體層(S1)的厚度設定為20nm以上，較佳為設定為30nm以上，更佳為設定為40nm以上，進一步佳為設定為60nm以上，可以將絕緣膜和氧化物半導體層(S1)之間的介面與電流密度高的氧化物半導體層(S2)的距離設定為20nm以上，較佳為設定為30nm以上，更佳為設定為40nm以上，進一步佳為設定為60nm以上。但是，將氧化物半導體層(S1)的厚度設定為200nm以下，較佳為設定為120nm以下，更佳為設定為80nm以下，以免有時半導體裝置的生產率降低。此外，氧化物半導體層(S2)的 厚度為3nm以上且100nm以下，較佳為3nm以上且80nm以下，更佳為3nm以上且50nm以下。
例如，也可以氧化物半導體層(S1)的厚度厚於氧化物半導體層(S2)的厚度，且氧化物半導體層(S2)的厚度厚於氧化物半導體層(S3)的厚度。
如上所述，可知的是：因為在使用圖2A、2B1和2B2所示的多層膜的電晶體中阻礙載子移動的原因的介面能階的影響與使用圖1A、1B1和1B2所示的多層膜的電晶體更小，所以該電晶體具有更高的場效移動率。
此外，因為在使用圖2A、2B1、2B2所示的多層膜的電晶體中形成陷阱能階的介面態密度與使用圖1A、1B1、1B2所示的多層膜的電晶體相比更低，所以該電晶體具有更高的可靠性。
〈關於具有多層膜的電晶體的結構以及製造方法〉
下面說明具有多層膜的電晶體的結構以及製造方法。
〈電晶體結構(1)〉
首先，說明頂閘極頂接觸型電晶體的一個例子。
圖3A至3C是電晶體的俯視圖及剖面圖。圖3A示出電晶體的俯視圖。圖3B示出對應於圖3A中的點劃線A1-A2的剖面圖。此外，圖3C示出對應於圖3A中的點劃線A3-A4的剖面圖。
圖3B所示的電晶體包括：基板100上的基底 絕緣膜102；基底絕緣膜102上的氧化物半導體層106a；氧化物半導體層106a上的氧化物半導體層106b；氧化物半導體層106b上的氧化物半導體層106c；與氧化物半導體層106c接觸的源極電極116a及汲極電極116b；氧化物半導體層106c、源極電極116a及汲極電極116b上的閘極絕緣膜112；以及閘極絕緣膜112上的閘極電極104。較佳的是，在閘極絕緣膜112及閘極電極104上設置保護絕緣膜118。另外，電晶體也可以不包括基底絕緣膜102。
圖3A至3C所示的電晶體的氧化物半導體層106a例如對應於圖2A、2B1、2B2所示的氧化物半導體層(S1)。圖3A至3C所示的電晶體的氧化物半導體層106b例如對應於圖2A、2B1、2B2所示的氧化物半導體層(S2)。圖3A至3C所示的電晶體的氧化物半導體層106c例如對應於圖2A、2B1、2B2所示的氧化物半導體層(S3)。在此，將氧化物半導體層106a、氧化物半導體層106b和氧化物半導體層106c總稱為多層膜106。
注意，雖然在此使用與圖2A、2B1、2B2所示的多層膜對應的多層膜，但是不侷限於此。例如，也可以使用與圖1A、1B1、1B2所示的多層膜對應的多層膜。此外，也可以採用四層以上的多層膜。關於多層膜106的詳細描述，參照圖1A、1B1、1B2或圖2A、2B1、2B2所示的多層膜的記載。
另外，根據用於源極電極116a及汲極電極116b的導電膜的種類，有時從氧化物半導體層106b、氧 化物半導體層106c的一部分奪取氧或形成混合層，而在氧化物半導體層106b、氧化物半導體層106c中形成n型區域(低電阻區域)。
在圖3A中，將與閘極電極104重疊的區域中的源極電極116a和汲極電極116b之間的間隔稱為通道長度。注意，在電晶體包括n型區域時，也可以將與閘極電極104重疊的區域中的源極區域和汲極區域之間的間隔稱為通道長度。
注意，通道形成區域是指在氧化物半導體層106c中與閘極電極104重疊且夾在源極電極116a和汲極電極116b之間的區域(參照圖3B)。此外，通道是指通道形成區域中的電流主要流過的區域。
另外，如圖3A所示，以在俯視圖中氧化物半導體層106b的端部位於閘極電極104的端部的內側的方式設置閘極電極104。由此，可以抑制在光從閘極電極104一側入射時在氧化物半導體層106b中該光生成載子。也就是說，閘極電極104具有遮光膜的功能。注意，也可以設置氧化物半導體層106b直到閘極電極104的外側。
圖3A至3C所示的基底絕緣膜102例如使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜而形成單層或疊層，即可。
例如，作為基底絕緣膜102可以使用多層膜，其中第一層是氮化矽層，而第二層是氧化矽層。在該情況下，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。作為氧化矽層，較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測量時，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量可以藉由熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)分析進行測量。另外，氮化矽層使用不使氫、水或氧透過或幾乎不使它們透過的氮化矽層。
或者，例如，作為基底絕緣膜102也可以使用多層膜，其中第一層是氮化矽層，第二層是第一氧化矽層，而第三層是第二氧化矽層。此時，第一氧化矽層或/及第二氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。第一氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測量時，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽層使用包含過剩氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。另外，氮化矽層使用不使氫、水以及氧透過或幾乎不使它們透過的氮化矽層。
包含過剩氧的氧化矽層是指藉由加熱處理等可以釋放氧的氧化矽層。此外，包含過剩氧的絕緣膜是指 具有藉由加熱處理釋放氧的功能的絕緣膜。
包含過剩氧的絕緣膜能夠降低氧化物半導體層中的氧缺損量。例如，可以從基底絕緣膜102釋放的氧可以減少氧化物半導體層106a的氧缺損量。
在此，藉由加熱處理釋放氧的膜是有時利用TDS分析釋放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子數)的膜。例如，在100℃以上且700℃以下或100℃以上且500℃以下的範圍內進行TDS分析，即可。
在此，下面說明利用TDS分析的氧釋放量的測量方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。而且，根據該積分值與標準樣本的比較，可以算出氣體的總釋放量。
例如，根據作為標準樣本的含有既定密度的氫的矽晶片的TDS分析結果以及測量樣本的TDS分析結果，可以藉由算式(1)求出測量樣本中的氧分子的釋放量(NO2)。這裡，假定以藉由TDS分析得到的被檢測出為質量數32的氣體都來源於氧分子。雖然作為質量數32的分子還有CH3OH，但是CH3OH存在的可能性較低，所以這裡不考慮。此外，包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極低，所以也不考慮到該氧分子。
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析而得到的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SO2是在對測量樣本進行TDS分析時的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。至於算式(1)的細節，參考日本專利申請公開平6-275697公報。注意，使用由電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W，並將包含1×1016atoms/cm2的氫原子的矽晶片用作標準樣本，來對上述氧的釋放量進行測量。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以從氧分子的離子化率算出。另外，因為上述的α包括氧分子的離子化率，所以藉由對氧分子的釋放量進行評價，還能夠估計氧原子的釋放量。
注意，NO2是氧分子的釋放量。釋放的氧換算為氧原子時的釋放量是氧分子的釋放量的2倍。
或者，藉由加熱處理釋放氧的膜有時包含過氧化自由基。明確而言，上述情況是指起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外，包含過氧化自由基的膜有時在ESR中在g值為2.01附近時具有非對稱性的信號。
或者，作為包含過剩氧的絕緣膜也可以是氧過剩的氧化矽(SiOX(X>2))。在氧過剩的氧化矽(SiOX(X>2))中，在每單位體積中含有的氧原子數多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)測量的值。
作為源極電極116a及汲極電極116b，例如使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜形成單層或疊層，即可。較佳的是，作為源極電極116a及汲極電極116b使用具有包含銅的層的多層膜。在使用與源極電極116a及汲極電極116b相同的層形成佈線的情況下，藉由作為源極電極116a及汲極電極116b使用具有包含銅的層的多層膜，可以降低佈線電阻。另外，源極電極116a及汲極電極116b可以為同一的組成或不同的組成。
在作為源極電極116a及汲極電極116b使用具有包含銅的層的多層膜時，有時因銅侵入氧化物半導體層106b中而氧化物半導體層106b的載子密度增高。或者，有時銅在氧化物半導體層106b形成DOS而用作電荷陷阱。此時，在氧化物半導體層106c具有阻擋銅的功能時，可以抑制因銅侵入氧化物半導體層106b中而導致電晶體的關態電流的增加或臨界電壓的變化。
圖3A至3C所示的閘極絕緣膜112例如使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮 化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜而形成單層或疊層，即可。
例如，作為閘極絕緣膜112也可以使用多層膜，其中第一層是氮化矽層，而第二層是氧化矽層。此時，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在利用ESR測量時，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氧化矽層較佳為使用包含過剩氧的氧化矽層。氮化矽層使用氫氣體及氨氣體的釋放量少的氮化矽層。氫氣體及氨氣體的釋放量藉由TDS分析進行測量即可。
當閘極絕緣膜112包括包含過剩氧的絕緣膜時，可以利用從閘極絕緣膜112釋放的氧減少氧化物半導體層106c的氧缺損量。
作為閘極電極104，例如使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜而形成單層或疊層，即可。
保護絕緣膜118例如使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜而形成單層或疊層，即可。
對於基板100沒有大的限制。例如，作為基 板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板100，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板100使用第五代(1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃基板的情況下，由於半導體裝置的製程中的加熱處理等所導致的基板100的收縮，有時難以進行精細加工。因此，在作為基板100使用上述大型玻璃基板的情況下，較佳為使用由加熱處理所導致的收縮小的基板。例如，作為基板100使用在400℃、較佳為450℃、更佳為500℃為的溫度下進行1小時的加熱處理之後的收縮量為10ppm以下、較佳為5ppm以下、更佳為3ppm以下的大型玻璃基板，即可。
此外，基板100也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，還有如下方法：在非撓性基板上製造電晶體之後，剝離電晶體並將該電晶體轉置到作為撓性基板的基板100上。在這種情況下，較佳為在非撓性基板和電晶體之間設置剝離層。
〈電晶體結構(1)的製造方法〉
下面說明電晶體結構(1)的製造方法的一個例子。
圖4A至4E是對應於圖3B的示出電晶體的製造方法的剖面圖。
首先，準備基板100。
接著，形成基底絕緣膜102。也可以藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、原子層沉積(ALD：Atomic Layer Deposition)法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法形成基底絕緣膜102。
或者，在作為基板100使用矽晶片時，也可以藉由熱氧化法形成基底絕緣膜102。
接著，為了使基底絕緣膜102的表面平坦化，也可以進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理。藉由進行CMP處理，將基底絕緣膜102的平均表面粗糙度(Ra)設定為1nm以下，較佳為設定為0.3nm以下，更佳為設定為0.1nm以下。藉由將Ra設定為上述數值以下，有時氧化物半導體層106b的結晶性提高。注意，Ra是將JIS B 0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示，並以算式(2)定義。
這裡，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))，(x1，y2，f(x1，y2))，(x2，y1，f(x2，y1))，(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測定Ra。
接著，也可以藉由對基底絕緣膜102添加氧離子形成包含過剩氧的絕緣膜。例如，藉由離子植入法進行氧離子的添加，加速電壓為2kV以上且100kV以下，劑量為5×1014ions/cm2以上且5×1016ions/cm2以下，即可。
接著，依次形成成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層。可以藉由濺射法、CVD法、MBE法、ALD法或PLD法形成氧化物半導體層106a、氧化物半導體層106b以及氧化物半導體層106c。
作為成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層，在藉由濺 射法形成In-M-Zn氧化物時，靶材的原子數比可以為In：M：Zn=3：1：1、3：1：2、3：1：4、1：1：0.5、1：1：1、1：1：2、1：3：1、1：3：2、1：3：4、1：3：6、1：6：2、1：6：4、1：6：6、1：6：8、1：6：10、1：9：2、1：9：4、1：9：6、1：9：8、1：9：10等。元素M例如是鋁、鎵、釔或錫等。
在藉由濺射法形成成為氧化物半導體層106a的氧化物半導體層時，在包含氧的氛圍下進行成膜。例如，將氛圍中的氧比例設定為10volume%以上，較佳為設定為20volume%以上，更佳為設定為50volume%以上，進一步佳為設定為80volume%以上。特別佳為將氛圍中的氧比例設定為100volume%。藉由將氛圍中的氧比例設定為100volume%，可以減少氧化物半導體層106a所包含的稀有氣體等的雜質濃度。例如，可以將氧化物半導體層106a所包含的稀有氣體的氦、氖、氬、氪或氙的濃度設定為低於1×1020atoms/cm3，較佳為設定為低於5×1019atoms/cm3，更佳為設定為低於1×1019atoms/cm3。
藉由在這種氛圍下進行成膜，可以減少成為氧化物半導體層106a的氧化物半導體層的氧缺損量。此外，還可以提高成為氧化物半導體層106a的氧化物半導體層的氧比例。此外，還可以提高成為氧化物半導體層106a的氧化物半導體層的密度。
例如，成為氧化物半導體層106a的氧化物半導體層的狹義上的氧比例可以為1.05以上且1.3以下或 1.1以上且1.25以下。注意，狹義上的氧比例如上所述那樣是指在假定構成氧化物半導體的氧之外的元素的每一個成為最穩定的結晶結構的氧化物時，氧的原子數比為1的情況下的氧化物半導體中的氧的原子數比。
在藉由濺射法形成成為氧化物半導體層106b的氧化物半導體層時，在不包含氧的氛圍下進行成膜。例如，也可以在包含稀有氣體的氦、氖、氬、氪或氙的氛圍下進行成膜。尤其是，將氛圍中的氧比例設定為低於10volume%，較佳為設定為低於1volume%，更佳為設定為低於0.1volume%，進一步佳為設定為低於0.01volume%。
藉由在這種氛圍下進行成膜，可以增大成為氧化物半導體層106b的氧化物半導體層的氧缺損量。此外，還可以減少成為氧化物半導體層106b的氧化物半導體層的氧比例。此外，還可以減少成為氧化物半導體層106b的氧化物半導體層的密度。
例如，成為氧化物半導體層106b的氧化物半導體層的狹義上的氧比例可以為0.95以上且低於1.05或0.98以上且低於1.02。
在藉由濺射法形成成為氧化物半導體層106c的氧化物半導體層時，在包含氧的氛圍下進行成膜。例如，將氛圍中的氧比例設定為10volume%以上，較佳為設定為20volume%以上，更佳為設定為50volume%以上，進一步佳為設定為80volume%以上。特別佳為將氛圍中的氧 比例設定為100volume%。藉由將氛圍中的氧比例設定為100volume%，可以減少氧化物半導體層106c所包含的稀有氣體等的雜質濃度。例如，可以將氧化物半導體層106c所包含的稀有氣體的氦、氖、氬、氪或氙的濃度設定為低於1×1020atoms/cm3，較佳為設定為低於5×1019atoms/cm3，更佳為設定為低於1×1019atoms/cm3。
藉由在這種氛圍下進行成膜，可以減少成為氧化物半導體層106c的氧化物半導體層的氧缺損量。此外，還可以提高成為氧化物半導體層106c的氧化物半導體層的氧比例。此外，還可以提高成為氧化物半導體層106c的氧化物半導體層的密度。
例如，成為氧化物半導體層106c的氧化物半導體層的狹義上的氧比例可以為1.05以上且1.3以下或1.1以上且1.25以下。
另外，較佳為使用同一靶材形成成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層。此時，因為藉由只有控制形成時的氛圍，可以形成成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層，所以不需要進行成膜室的移動。由於可以連續地形成多層膜，因此雜質不容易侵入介面等中，且起因於雜質的不良不容易發生。此外，可以提高生產率。另外，由於可以減少成膜裝 置的數量，因此可以減少半導體裝置的製造所需要的費用。
但是，也可以不使用同一靶材形成成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層。
在藉由濺射法形成氧化物半導體層時，有時形成其原子數比偏離於靶材的原子數比的膜。例如在包含氧的氛圍下進行鋅的成膜時，其膜的原子數比有時小於靶材的原子數比。明確而言，所形成的膜的鋅的原子數比有時為包含在靶材的鋅的原子數比的40atomic%以上且90atomic%以下。此外，例如在包含氧的氛圍下進行銦的成膜時，其膜的原子數比有時小於靶材的原子數比。
因此，例如在藉由使用作為In-M-Zn氧化物的同一靶材並利用濺射法形成成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層時，有時成為氧化物半導體層106a的氧化物半導體層的鋅及銦的原子數比小於成為氧化物半導體層106b的氧化物半導體層，且成為氧化物半導體層106a的氧化物半導體層的M的原子數比高於成為氧化物半導體層106b的氧化物半導體層。此外，有時成為氧化物半導體層106c的氧化物半導體層的鋅及銦的原子數比小於成為氧化物半導體層106b的氧化物半導體層，且成為氧化物半導體層 106c的氧化物半導體層的M的原子數比高於成為氧化物半導體層106b的氧化物半導體層。
如上所述，包含銦的氧化物半導體的電子移動率高。因此，有時銦的原子數比高的成為氧化物半導體層106b的氧化物半導體層的電子移動率高於成為氧化物半導體層106a的氧化物半導體層及成為氧化物半導體層106c的氧化物半導體層。
此外，M的原子數比越高，能隙越大。因此，有時成為氧化物半導體層106a的氧化物半導體層及成為氧化物半導體層106c的氧化物半導體層的能隙大於成為氧化物半導體層106b的氧化物半導體層。
較佳為在形成成為氧化物半導體層106c的氧化物半導體層之後進行第一加熱處理。第一加熱處理也可以以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行即可。第一加熱處理也可以在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，第一加熱處理可以在惰性氣體氛圍中進行加熱處理之後，為了在填補脫離了的氧包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行。可以藉由第一加熱處理提高成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層的結晶性，並從成為氧化物半導體層106b的氧化物半導體層以 及成為氧化物半導體層106c的氧化物半導體層去除氫或水等的雜質。此外，可以藉由第一加熱處理使成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層高純度本質化。
接著，對成為氧化物半導體層106a的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106c的氧化物半導體層的一部分進行蝕刻，來形成包括氧化物半導體層106a、氧化物半導體層106b以及氧化物半導體層106c的多層膜106(參照圖4A)。
然後，形成成為源極電極116a及汲極電極116b的導電膜。成為源極電極116a及汲極電極116b的導電膜可以從作為例子示出的源極電極116a及汲極電極116b的導電膜中選擇而形成即可。藉由濺射法、CVD法、MBE法、ALD法或PLD法形成成為源極電極116a及汲極電極116b的導電膜即可。此時，有時在氧化物半導體層106c的區域中形成n型區域。因為當在氧化物半導體層106c上形成成為源極電極116a及汲極電極116b的導電膜時產生損壞或者成為源極電極116a及汲極電極116b的導電膜的作用引起氧化物半導體層106c中的氧缺損，所以形成n型區域。例如，有時因氫侵入氧缺損的地點中而生成作為載子的電子。
接著，對成為源極電極116a及汲極電極116b的導電膜的一部分進行蝕刻來形成源極電極116a及汲極 電極116b(參照圖4B)。
然後，較佳為進行第二加熱處理。以從第一加熱處理時的條件中選擇的條件進行第二處理即可。藉由進行第二加熱處理，有時可以使氧化物半導體層106c的露出的n型區域成為i型區域。因此，在氧化物半導體層106c中，只有在源極電極116a及汲極電極116b的正下區域設置n型區域。因為藉由設置n型區域可以減少氧化物半導體層106c和源極電極116a及汲極電極116b之間的接觸電阻，所以可以提高電晶體的通態電流。此外，當進行第二加熱處理時，有時不需要第一加熱處理。
接著，形成閘極絕緣膜112(參照圖4C)。藉由濺射法、CVD法、MBE法、ALD法或PLD法形成閘極絕緣膜112即可。
接著，形成成為閘極電極104的導電膜。從作為例子示出的閘極電極104的導電膜中選擇而形成表示為閘極電極104的導電膜即可。藉由濺射法、CVD法、MBE法、ALD法或PLD法形成成為閘極電極104的導電膜即可。
接著，對成為閘極電極104的導電膜的一部分進行蝕刻來形成閘極電極104(參照圖4D)。
接著，形成保護絕緣膜118(參照圖4E)。藉由濺射法、CVD法、MBE法、ALD法或PLD法形成保護絕緣膜118即可。
接著，較佳為進行第三加熱處理。第三加熱 處理以從第一加熱處理時的條件中選擇的條件而進行或以低於第一加熱處理及第二加熱處理的溫度進行即可。
可以藉由上述步驟製造圖3A至3C所示的電晶體。
〈電晶體結構(2)〉
接著，說明與電晶體結構(1)不同的頂閘極頂接觸型電晶體的一個例子。
圖5A至5C是電晶體的俯視圖及剖面圖。圖5A示出電晶體的俯視圖。圖5B示出對應於圖5A中的點劃線B1-B2的剖面圖。此外，圖5C示出對應於圖5A中的點劃線B3-B4的剖面圖。
圖5B所示的電晶體包括：基板200上的基底絕緣膜202；基底絕緣膜202上的氧化物半導體層206a、氧化物半導體層206a上的氧化物半導體層206b；與氧化物半導體層206b接觸的源極電極216a及汲極電極216b；氧化物半導體層206b上、源極電極216a上及汲極電極216b上的氧化物半導體層206c；氧化物半導體層206c上的閘極絕緣膜212；以及閘極絕緣膜212上的閘極電極204。另外，較佳的是，在閘極絕緣膜212及閘極電極204上設置保護絕緣膜218。此外，電晶體也可以不具有基底絕緣膜202。
圖5A至5C所示的電晶體的氧化物半導體層206a例如對應於圖2A、2B1及2B2所示的氧化物半導體 層(S1)。圖5A至5C所示的電晶體的氧化物半導體層206b例如對應於圖2A、2B1及2B2所示的氧化物半導體層(S2)。圖5A至5C所示的電晶體的氧化物半導體層206c例如對應於圖2A、2B1及2B2所示的氧化物半導體層(S3)。在此，將氧化物半導體層206a、氧化物半導體層206b和氧化物半導體層206c總稱為多層膜206。
注意，雖然在此使用對應於圖2A、2B1及2B2所示的多層膜的多層膜，但是不侷限於此。例如，也可以使用對應於圖1A、1B1及1B2所示的多層膜的多層膜。此外，例如也可以採用四層以上的多層膜。關於多層膜206的詳細描述，參照圖1A、1B1、1B2或圖2A、2B1、2B2所示的多層膜的記載。
雖然圖5A至5C示出閘極電極204、閘極絕緣膜212及氧化物半導體層206c具有大致相同的頂面形狀(俯視形狀)的例子，但是不侷限於此。例如，也可以設置氧化物半導體層206c或/及閘極絕緣膜212直到閘極電極204的外側。
另外，根據用於源極電極216a及汲極電極216b的導電膜的種類，有時從氧化物半導體層206b的一部分奪取氧或形成混合層，並在氧化物半導體層206b中形成n型區域。
另外，如圖5A所示，以在俯視圖中氧化物半導體層206b的端部位於閘極電極204的端部的內側的方式設置閘極電極204。藉由這種步驟，可以抑制在光從閘 極電極204一側入射時在氧化物半導體層206b中該光生成載子。也就是說，閘極電極204具有遮光膜的功能。注意，也可以設置氧化物半導體層206b直到閘極電極204的外側。
關於基底絕緣膜202，參照基底絕緣膜102的記載。此外，關於源極電極216a及汲極電極216b，參照源極電極116a及汲極電極116b的記載。關於閘極絕緣膜212，參照閘極絕緣膜112的說明。關於閘極電極204，參照閘極電極104的記載。關於保護絕緣膜218，參照保護絕緣膜118的記載。關於基板200，參照基板100的記載。
〈電晶體結構(2)的製造方法〉
下面說明電晶體結構(2)的製造方法的一個例子。
圖6A至6D以及圖7A和7B是對應於圖5B的示出電晶體的製造方法的剖面圖。
首先，準備基板200。
接著，形成基底絕緣膜202。關於基底絕緣膜202的形成方法，參照基底絕緣膜102的記載。
接著，依次形成成為氧化物半導體層206a的氧化物半導體層以及成為氧化物半導體層206b的氧化物半導體層。關於成為氧化物半導體層206a的氧化物半導體層以及成為氧化物半導體層206b的氧化物半導體層的形成方法，分別參照成為氧化物半導體層106a的氧化物 半導體層以及成為氧化物半導體層106b的氧化物半導體層的形成方法。
接著，較佳為進行第一加熱處理。關於第一加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對成為氧化物半導體層206a的氧化物半導體層以及成為氧化物半導體層206b的氧化物半導體層的一部分進行蝕刻，來形成氧化物半導體層206a和氧化物半導體層206b(參照圖6A)。
接著，形成成為源極電極216a及汲極電極216b的導電膜。關於成為源極電極216a及汲極電極216b的導電膜的形成方法，參照成為源極電極116a及汲極電極116b的導電膜的記載。
接著，對成為源極電極216a及汲極電極216b的導電膜的一部分進行蝕刻來形成源極電極216a及汲極電極216b(參照圖6B)。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照電晶體結構(1)的製造方法的記載。藉由進行第二加熱處理，有時可以使氧化物半導體層206b的露出的n型區域成為i型區域。
接著，形成成為氧化物半導體層206c的氧化物半導體層236(參照圖6C)。關於成為氧化物半導體層206c的氧化物半導體層236的形成方法，參照成為氧化物半導體層106c的氧化物半導體層的記載。
接著，形成絕緣膜242。關於絕緣膜242的形 成方法，參照閘極絕緣膜112的形成方法。
例如，藉由利用電漿的CVD法形成絕緣膜242，即可。在採用CVD法時，基板溫度越高，可以得到越緻密且其缺陷密度越低的絕緣膜。因為絕緣膜242在加工後用作閘極絕緣膜212，所以絕緣膜242越緻密且其缺陷密度越低，電晶體的電特性越穩定。另一方面，在基底絕緣膜202包含過剩氧時，電晶體的電特性穩定。但是，在基底絕緣膜202露出的狀態下增高基板溫度時，有時從基底絕緣膜202釋放氧而過剩氧減少。在此，因為在形成絕緣膜242時基底絕緣膜202被成為氧化物半導體層206c的氧化物半導體層覆蓋，所以可以抑制從基底絕緣膜202釋放氧。由此，可以以不減少基底絕緣膜202所包含的過剩氧的方式形成緻密且缺陷密度低的絕緣膜242，從而還可以提高電晶體的可靠性。
接著，形成導電膜234(參照圖6D)。關於導電膜234的形成方法，參照成為閘極電極104的導電膜的記載。
接著，對成為氧化物半導體層206c的氧化物半導體層236、絕緣膜242及導電膜234的一部分進行蝕刻，來分別形成氧化物半導體層206c、閘極絕緣膜212及閘極電極204(參照圖7A)。
接著，形成保護絕緣膜218(參照圖7B)。關於保護絕緣膜218的形成方法，參照保護絕緣膜118的記載。
接著，進行第三加熱處理。關於第三加熱處理，參照電晶體結構(1)的製造方法的記載。
可以藉由上述步驟製造圖5A至5C所示的電晶體。
〈電晶體結構(3)〉
接著，說明底閘極頂接觸型電晶體的一個例子。
圖8A至8D是電晶體的俯視圖及剖面圖。圖8A示出電晶體的俯視圖。圖8B示出對應於圖8A中的點劃線C1-C2的剖面圖。此外，圖8C示出對應於圖8A中的點劃線C3-C4的剖面圖。
圖8B所示的電晶體包括：基板300上的閘極電極304；閘極電極304上的閘極絕緣膜312；閘極絕緣膜312上的氧化物半導體層306a；氧化物半導體層306a上的氧化物半導體層306b；氧化物半導體層306b上的氧化物半導體層306c；以及與氧化物半導體層306c接觸的源極電極316a及汲極電極316b。另外，較佳的是，在氧化物半導體層306c上、源極電極316a上及汲極電極316b上設置保護絕緣膜318。
圖8A至8D所示的電晶體的氧化物半導體層306a例如對應於圖2A、2B1及2B2所示的氧化物半導體層(S3)。圖8A至8D所示的電晶體的氧化物半導體層306b例如對應於圖2A、2B1及2B2所示的氧化物半導體層(S2)。圖8A至8D所示的電晶體的氧化物半導體層 306c例如對應於圖2A、2B1及2B2所示的氧化物半導體層(S1)。在此，將氧化物半導體層306a、氧化物半導體層306b和氧化物半導體層306c總稱為多層膜306。
注意，雖然在此使用與圖2A、2B1、2B2所示的多層膜對應的多層膜，但是不侷限於此。例如，也可以使用與圖1A、1B1、1B2所示的多層膜對應的多層膜。此外，也可以採用四層以上的多層膜。關於多層膜306的詳細描述，參照圖1A、1B1、1B2或圖2A、2B1、2B2所示的多層膜的記載。
另外，根據用於源極電極316a及汲極電極316b的導電膜的種類，有時從氧化物半導體層306b、氧化物半導體層306c的一部分奪取氧或形成混合層，而在氧化物半導體層306b、氧化物半導體層306c中形成n型區域(低電阻區域)。
另外，如圖8A所示，以在俯視圖中氧化物半導體層306b的端部位於閘極電極304的端部的內側的方式設置閘極電極304。藉由這種步驟，可以抑制在光從閘極電極304一側入射時在氧化物半導體層306b中該光生成載子。也就是說，閘極電極304具有遮光膜的功能。注意，也可以設置氧化物半導體層306b直到閘極電極304的外側。
關於氧化物半導體層306a、氧化物半導體層306b及氧化物半導體層306c，分別參照氧化物半導體層106a、氧化物半導體層106b及氧化物半導體層106c的記 載。也就是說，底閘極頂接觸型電晶體採用頂閘極頂接觸型電晶體的上下調換的疊層結構。
保護絕緣膜318使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜而形成單層或疊層，即可。
例如，作為保護絕緣膜318，可以使用多層膜，其中第一層是氧化矽層以及第二層是氮化矽層。在該情況下，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氧氮化矽層。作為氧化矽層，較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測量時，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽層使用氫氣體及氨氣體的釋放量少的氮化矽層。氫氣體及氨氣體的釋放量可以藉由TDS分析進行測量。另外，氮化矽層使用不使氫、水或氧透過或幾乎不使它們透過的氮化矽層。
或者，例如，作為保護絕緣膜318，也可以使用多層膜，其中第一層是第一氧化矽層318a、第二層是第二氧化矽層318b以及第三層是氮化矽層318c(參照圖8D)。此時，第一氧化矽層318a或/及第二氧化矽層318b也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。第一氧化矽層318a較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測量 時，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽層318b使用包含過剩氧的氧化矽層。氮化矽層318c使用氫氣體及氨氣體的釋放量少的氮化矽層。另外，氮化矽層使用不使氫、水以及氧透過或幾乎不使它們透過的氮化矽層。
包含過剩氧的絕緣膜可以減少氧化物半導體層306c中的氧缺損量。
此外，關於源極電極316a及汲極電極316b，參照源極電極116a及汲極電極116b的記載。關於閘極絕緣膜312，參照閘極絕緣膜112的記載。關於閘極電極304，參照閘極電極104的記載。關於基板300，參照基板100的記載。
〈電晶體結構(3)的製造方法〉
下面說明電晶體結構(3)的製造方法的一個例子。
圖9A至9C是對應於圖8B的示出電晶體的製造方法的剖面圖。
首先，準備基板300。
接著，形成成為閘極電極304的導電膜。關於成為閘極電極304的導電膜的形成方法，參照成為閘極電極104的導電膜的記載。
接著，對成為閘極電極304的導電膜的一部分進行蝕刻來形成閘極電極304。
接著，形成閘極絕緣膜312。關於閘極絕緣膜312的形成方法，參照閘極絕緣膜112的形成方法。
例如，藉由利用電漿的CVD法形成閘極絕緣膜312，即可。在採用CVD法時，基板溫度越高，可以得到越緻密且其缺陷密度越低的絕緣膜。閘極絕緣膜312越緻密且其缺陷密度越低，電晶體的電特性越穩定。
接著，依次形成成為氧化物半導體層306a的氧化物半導體層、成為氧化物半導體層306b的氧化物半導體層以及成為氧化物半導體層306c的氧化物半導體層。關於成為氧化物半導體層306a的氧化物半導體層、成為氧化物半導體層306b的氧化物半導體層以及成為氧化物半導體層306c的氧化物半導體層的形成方法，分別參照成為氧化物半導體層106c的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106a的氧化物半導體層的形成方法。
接著，較佳為進行第一加熱處理。關於第一加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對成為氧化物半導體層306a的氧化物半導體層、成為氧化物半導體層306b的氧化物半導體層以及成為氧化物半導體層306c的氧化物半導體層的一部分進行蝕刻來形成氧化物半導體層306a、氧化物半導體層306b以及氧化物半導體層306c(參照圖9A)。
然後，形成成為源極電極316a及汲極電極316b的導電膜。關於成為源極電極316a及汲極電極316b 的導電膜的形成方法，參照成為源極電極116a及汲極電極116b的導電膜的記載。此時，有時在氧化物半導體層306c的區域中形成n型區域。因為當在氧化物半導體層306c上形成導電膜時產生的損壞或者導電膜的作用引起氧化物半導體層306c中的氧缺損，所以n型區域的形成。例如，有時因氫侵入氧缺損的地點中而生成作為載子的電子。
接著，對成為源極電極316a及汲極電極316b的導電膜的一部分進行蝕刻來形成源極電極316a及汲極電極316b(參照圖9B)。
然後，較佳為進行第二加熱處理。關於第二加熱處理，參照電晶體結構(1)的製造方法的記載。藉由進行第二加熱處理，有時可以使氧化物半導體層306c或/及氧化物半導體層306b的露出的n型區域成為i型區域。
接著，形成保護絕緣膜318(參照圖9C)。
在此說明保護絕緣膜318採用如圖8D所示那樣的三層結構的情況。首先，形成第一氧化矽層318a。接著，形成第二氧化矽層318b。接著，也可以進行對第二氧化矽層318b添加氧離子的處理。利用離子摻雜裝置或電漿處理裝置進行添加氧離子的處理，即可。作為離子摻雜裝置，也可以使用具有質量分離功能的離子摻雜裝置。作為氧離子的原料，使用16O2或18O2等的氧氣體、一氧化二氮氣體或臭氧氣體等，即可。接著，藉由形成氮 化矽層318c，形成保護絕緣膜318，即可。
較佳為藉由一種CVD法中的電漿CVD法形成第一氧化矽層318a。具體地可以在如下成膜條件下對電極供應高頻功率來進行成膜：將基板溫度設定為180℃以上且400℃以下，較佳為200℃以上且370℃以下；使用含有矽的沉積氣體及氧化氣體；壓力為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下。另外，含有矽的沉積氣體的典型例子有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由使氧化氣體的流量為含有矽的沉積氣體的100倍以上，可以降低第一氧化矽層318a中的含氫量並減少懸空鍵。
藉由上述步驟形成缺陷密度小的第一氧化矽層318a。也就是說，在第一氧化矽層318a中，在ESR測量時來源於g值為2.001的信號的自旋的密度可以為3×1017spins/cm3以下或5×1016spins/cm3以下。
較佳為藉由電漿CVD法形成第二氧化矽層318b。具體地可以在如下條件下進行成膜：將基板溫度設定為160℃以上且350℃以下，較佳為180℃以上且260℃以下；使用含有矽的沉積氣體及氧化氣體；壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下；對電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
藉由利用上述方法提高電漿中的氣體的分解效率，氧自由基增加且氣體的氧化進展，由此可以形成包含過剩氧的第二氧化矽層318b。
較佳為利用電漿CVD法形成氮化矽層318c。具體地可以在如下條件下對電極供應高頻功率來進行成膜：將基板溫度設定為180℃以上且400℃以下，較佳為200℃以上且370℃以下；使用含有矽的沉積氣體、氮氣體以及氨氣體；以及壓力為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下。
另外，氮氣體的流量為氨氣體的流量的5倍以上且50倍以下，較佳為10倍以上且50倍以下。此外，藉由使用氨氣體，可以促進含有矽的沉積氣體及氮氣體的分解。這是因為如下緣故：氨氣體因電漿能及熱能而離解，在離解時產生的能量有助於含有矽的沉積氣體的鍵合及氮氣體的鍵合的分解。
由此，藉由上述方法，可以形成不容易釋放氫氣體及氨氣體的氮化矽層318c。另外，因為含氫量少，所以可以形成緻密的不使氫、水以及氧透過或幾乎不使它們透過的氮化矽層318c。
可以藉由上述步驟形成保護絕緣膜318。
接著，較佳為進行第三加熱處理。關於第三加熱處理，參照電晶體結構(1)的製造方法的記載。
可以藉由上述步驟製造圖8A至8D所示的電晶體。
〈電晶體結構(4)〉
接著，說明與電晶體結構(3)不同的底閘極頂接觸型電晶體的一個例子。
圖10A至10C是電晶體的俯視圖及剖面圖。圖10A示出電晶體的俯視圖。圖10B示出對應於圖10A中的點劃線D1-D2的剖面圖。此外，圖10C示出對應於圖10A中的點劃線D3-D4的剖面圖。
圖10B所示的電晶體包括：基板400上的閘極電極404；閘極電極404上的閘極絕緣膜412；閘極絕緣膜412上的氧化物半導體層406a；氧化物半導體層406a上的氧化物半導體層406b；氧化物半導體層406b上的氧化物半導體層406c；閘極絕緣膜412及氧化物半導體層406c上的保護絕緣膜418；以及藉由設置在保護絕緣膜418中的開口部與氧化物半導體層406c接觸的源極電極416a及汲極電極416b。
圖10A至10C所示的電晶體的氧化物半導體層406a例如對應於圖2A、2B1、2B2所示的氧化物半導體層(S3)。圖10A至10C所示的電晶體的氧化物半導體層406b例如對應於圖2A、2B1、2B2所示的氧化物半導體層(S2)。圖10A至10C所示的電晶體的氧化物半導體層406c例如對應於圖2A、2B1、2B2所示的氧化物半導體層(S1)。在此，將氧化物半導體層406a、氧化物半導體層406b和氧化物半導體層406c總稱為多層膜 406。
注意，雖然在此使用與圖2A、2B1、2B2所示的多層膜對應的多層膜，但是不侷限於此。例如，也可以使用與圖1A、1B1、1B2所示的多層膜對應的多層膜。此外，也可以採用四層以上的多層膜。關於多層膜406的詳細描述，參照圖1A、1B1、1B2或圖2A、2B1、2B2所示的多層膜的記載。
另外，根據用於源極電極416a及汲極電極416b的導電膜的種類，有時從氧化物半導體層406b、氧化物半導體層406c的一部分奪取氧或形成混合層，而在氧化物半導體層406b、氧化物半導體層406c中形成n型區域(低電阻區域)。
另外，如圖10A所示，以在俯視圖中氧化物半導體層406b的端部位於閘極電極404的端部的內側方式設置閘極電極404。藉由這種步驟，可以抑制在光從閘極電極404一側入射時在氧化物半導體層406b中該光生成載子。也就是說，閘極電極404具有遮光膜的功能。注意，也可以設置氧化物半導體層406b直到閘極電極404的外側。
關於氧化物半導體層406a、氧化物半導體層406b及氧化物半導體層406c，分別參照氧化物半導體層106a、氧化物半導體層106b及氧化物半導體層106c的記載。也就是說，底閘極頂接觸型電晶體採用頂閘極頂接觸型電晶體的上下調換的疊層結構。
關於保護絕緣膜418，參照保護絕緣膜318的記載。
保護絕緣膜418較佳為具有包含過剩氧的絕緣膜。包含過剩氧的絕緣膜可以減少氧化物半導體層406c中的氧缺損量。
此外，關於源極電極416a及汲極電極416b，參照源極電極116a及汲極電極116b的記載。關於閘極絕緣膜412，參照閘極絕緣膜112的記載。關於閘極電極404，參照閘極電極104的記載。關於基板400，參照基板100的記載。
〈電晶體結構(4)的製造方法〉
下面，電晶體結構(4)的製造方法的一個例子。
圖11A至11C是對應於圖10B的示出電晶體的製造方法的剖面圖。
首先，準備基板400。
接著，形成成為閘極電極404的導電膜。關於成為閘極電極404的導電膜的形成方法，參照成為閘極電極104的導電膜的記載。
接著，對成為閘極電極404的導電膜的一部分進行蝕刻來形成閘極電極404。
接著，形成閘極絕緣膜412。關於閘極絕緣膜412的形成方法，參照閘極絕緣膜112的形成方法。
例如，藉由利用電漿的CVD法形成閘極絕緣 膜412，即可。在採用CVD法時，基板溫度越高，可以得到越緻密且其缺陷密度越低的絕緣膜。閘極絕緣膜412越緻密且其缺陷密度越低，電晶體的電特性越穩定。
接著，依次形成成為氧化物半導體層406a的氧化物半導體層、成為氧化物半導體層406b的氧化物半導體層以及成為氧化物半導體層406c的氧化物半導體層。關於成為氧化物半導體層406a的氧化物半導體層、成為氧化物半導體層406b的氧化物半導體層以及成為氧化物半導體層406c的氧化物半導體層的形成方法，分別參照成為氧化物半導體層106c的氧化物半導體層、成為氧化物半導體層106b的氧化物半導體層以及成為氧化物半導體層106a的氧化物半導體層的形成方法。
接著，較佳為進行第一加熱處理。關於第一加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對成為氧化物半導體層406a的氧化物半導體層、成為氧化物半導體層406b的氧化物半導體層以及成為氧化物半導體層406c的氧化物半導體層的一部分進行蝕刻來形成氧化物半導體層406a、氧化物半導體層406b以及氧化物半導體層406c(參照圖11A)。
接著，形成成為保護絕緣膜418的絕緣膜。關於成為保護絕緣膜418的絕緣膜的形成方法，參照保護絕緣膜318的記載。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，藉由對成為保護絕緣膜418的絕緣膜的一部分進行蝕刻形成保護絕緣膜418(參照圖11B)。
然後，形成成為源極電極416a及汲極電極416b的導電膜。關於成為源極電極416a及汲極電極416b的導電膜的形成方法，參照成為源極電極116a及汲極電極116b的導電膜的記載。此時，有時在氧化物半導體層406c的區域中形成n型區域。因為當在氧化物半導體層406c上形成導電膜時產生的損壞或者導電膜的作用引起氧化物半導體層406c中的氧缺損，所以n型區域的形成。例如，有時因氫侵入氧缺損的地點中而生成作為載子的電子。
接著，對成為源極電極416a及汲極電極416b的導電膜的一部分進行蝕刻來形成源極電極416a及汲極電極416b(參照圖11C)。
接著，較佳為進行第三加熱處理。關於第三加熱處理，參照電晶體結構(1)的製造方法的記載。
可以藉由上述步驟製造圖10A至10C所示的電晶體。
〈至於應用產品〉
下面說明使用上述電晶體的應用產品。
〈微型電腦〉
可以將上述電晶體應用於安裝在各種電子裝置中的微 型電腦。
下面，參照圖12以及圖13A和13B說明火災警報器的結構及工作作為安裝微型電腦的電子裝置的例子。
另外，在本說明書中，火災警報器表示緊急通報火災發生的所有裝置，例如其包括住宅用火災警報器、自動火災警報設備、用於該自動火災警報設備的火災檢測器等。
圖12所示的警報裝置至少具有微型電腦500。在此，微型電腦500設置在警報裝置的內部。微型電腦500包括與高電位電源線VDD電連接的電源閘控制器503、與高電位電源線VDD及電源閘控制器503電連接的電源閘504、與電源閘504電連接的CPU(Central Processing Unit：中央處理器)505以及與電源閘504及CPU505電連接的檢測部509。另外，CPU505包含揮發性記憶部506及非揮發性記憶部507。
另外，CPU505經由介面508與匯流排線502電連接。與CPU505同樣，介面508也與電源閘504電連接。作為介面508的匯流排線標準，例如可以使用I2C匯流排線等。此外，在警報裝置中設置經由介面508與電源閘504電連接的發光元件530。
作為發光元件530較佳為發出指向性強的光，例如可以使用有機EL元件、無機EL元件、LED等。
電源閘控制器503具有計時器，依照該計時器控制電源閘504。電源閘504依照電源閘控制器503的控制，對CPU505、檢測部509及介面508供應或切斷從高電位電源線VDD供應的電源。在此，作為電源閘504可以使用如電晶體等的切換元件。
藉由使用這種電源閘控制器503及電源閘504，可以在測量光量的期間內，進行對檢測部509、CPU505及介面508的電源供應，並且在測量期間的空閒期間可以切斷對檢測部509、CPU505及介面508的電源供應。藉由使警報裝置這樣工作，與對上述各個結構常時供應電源的情況相比，能夠實現耗電量的降低。
另外，在作為電源閘504使用電晶體的情況下，較佳為採用用於非揮發性記憶部507並且關態電流極低的電晶體，例如使用上述包括氧化物半導體層的多層膜的電晶體。藉由採用這種電晶體，當由電源閘504切斷電源時可以減少洩漏電流，實現耗電量的降低。
也可以在警報裝置中設置直流電源501，從直流電源501對高電位電源線VDD供應電源。直流電源501的高電位一側的電極與高電位電源線VDD電連接，直流電源501的低電位一側的電極與低電位電源線VSS電連接。低電位電源線VSS與微型電腦500電連接。在此，對高電位電源線VDD供應高電位H。另外，對低電位電源線VSS供應諸如接地電位(GND)等的低電位L。
在作為直流電源501而使用電池的情況下， 例如採用在外殼中設置包括如下部件的電池箱的結構即可，即與高電位電源線VDD電連接的電極、與低電位電源線VSS電連接的電極以及可以保持該電池的外殼。另外，警報裝置也可以不一定設置直流電源501，例如也可以採用從設置在該警報裝置的外部的交流電源經由佈線供應電源的結構。
此外，作為上述電池，也可以使用二次電池，諸如鋰離子二次電池(也稱為鋰離子蓄電池或鋰離子電池)。另外，較佳為設置太陽能電池以能夠對該二次電池進行充電。
檢測部509測量有關異常的物理量而對CPU505發送測量值。有關異常的物理量根據警報裝置的用途而不同，在作為火災警報器發揮功能的警報裝置中，測量有關火災的物理量。因此，在檢測部509中，測量作為有關火災的物理量的光量而檢測出煙霧的存在。
檢測部509具有與電源閘504電連接的光感測器511、與電源閘504電連接的放大器512以及與電源閘504及CPU505電連接的AD轉換器513。發光元件530、光感測器511、放大器512及AD轉換器513在電源閘504對檢測部509供應電源時進行工作。
圖13A示出警報裝置的剖面的一部分。另外，圖13A示出通道長度方向上的A-B剖面和與通道長度方向正交的C-D剖面。在p型半導體基板451上具有元件分離區域453，形成有電晶體519，該電晶體519包 括：閘極絕緣膜457、閘極電極459、n型雜質區域461a、n型雜質區域461b、絕緣膜465以及絕緣膜467。電晶體519使用單晶矽等的半導體來形成，所以可以進行高速工作。因此，可以形成能夠進行高速訪問的CPU的揮發性記憶部。
另外，在對絕緣膜465及絕緣膜467的一部分選擇性地進行蝕刻而成的開口部形成接觸插頭469a及接觸插頭469b，在絕緣膜467、接觸插頭469a以及接觸插頭469b上設置有具有溝槽部的絕緣膜471。另外，在絕緣膜471的溝槽部形成佈線473a及佈線473b。另外，在絕緣膜471、佈線473a以及佈線473b上藉由濺射法、CVD法等形成絕緣膜470，在該絕緣膜470上形成具有溝槽部的絕緣膜472。在絕緣膜472的溝槽部形成電極474。電極474是用作電晶體517的背閘極電極的電極。藉由設置這樣的電極474，可以進行電晶體517的臨界電壓的控制。
另外，在絕緣膜472及電極474上藉由濺射法、CVD法等設置絕緣膜475。
在絕緣膜475上設置電晶體517及光電轉換元件514。電晶體517包括：氧化物半導體層106a；氧化物半導體層106b；氧化物半導體層106c；源極電極116a及汲極電極116b；閘極絕緣膜112；閘極電極104；以及保護絕緣膜118。另外，設置覆蓋光電轉換元件514及電晶體517的絕緣膜445，在絕緣膜445上具有接觸於汲極 電極116b的佈線449。佈線449使電晶體517的汲極電極116b與電晶體519的閘極電極459電連接。
圖13B是檢測部的電路圖。檢測部包括光感測器511、放大器512以及AD轉換器513。光感測器511包括光電轉換元件514、電容元件515、電晶體516、電晶體517、電晶體518以及電晶體519。在此，作為光電轉換元件514，例如可以採用光電二極體等。
光電轉換元件514的端子的一個與低電位電源線VSS電連接，端子的另一個與電晶體517的源極電極和汲極電極中的一個電連接。對電晶體517的閘極電極供應電荷累積控制信號Tx，源極電極和汲極電極中的另一個與電容元件515的一對電極的一個、電晶體516的源極電極和汲極電極中的一個以及電晶體519的閘極電極電連接(下面，有時將該節點稱為節點FD)。電容元件515的一對電極的另一個與低電位電源線VSS電連接。對電晶體516的閘極電極供應重設信號Res，源極電極和汲極電極中的另一個與高電位電源線VDD電連接。電晶體519的源極電極和汲極電極中的一個與電晶體518的源極電極和汲極電極中的一個以及放大器512電連接。電晶體519的源極電極和汲極電極中的另一個與高電位電源線VDD電連接。對電晶體518的閘極電極供應偏置信號Bias，源極電極和汲極電極中的另一個與低電位電源線VSS電連接。
此外，也可以不一定需要設置電容元件515， 例如在電晶體519等的寄生電容充分大的情況下也可以不設置電容元件。
另外，作為電晶體516及電晶體517較佳為使用關態電流極低的電晶體。此外，作為關態電流極低的電晶體，較佳為採用上述電晶體。藉由採用這種結構，能夠長時間保持節點FD的電位。
另外，在圖13A所示的結構中，與電晶體517電連接地在絕緣膜475上設置有光電轉換元件514。
光電轉換元件514具有設置在絕緣膜475上的半導體膜460以及接觸於半導體膜460上地設置的源極電極116a、電極466c。源極電極116a是作為電晶體517的源極電極或汲極電極發揮功能的電極，並使光電轉換元件514與電晶體517電連接。
在半導體膜460、源極電極116a及電極466c上設置有閘極絕緣膜112、保護絕緣膜118以及絕緣膜445。另外，在絕緣膜445上設置有佈線456，該佈線456經由設置於閘極絕緣膜112、保護絕緣膜118以及絕緣膜445的中開口與電極466c接觸。
電極466c可以藉由與源極電極116a及汲極電極116b相同的製程形成，佈線456可以藉由與佈線449相同的製程形成。
作為半導體膜460，設置能夠進行光電轉換的半導體膜即可，例如可以使用矽及鍺等。在將矽用於半導體膜460的情況下，該半導體膜460用作檢測可見光的光 感測器。另外，因為矽和鍺能夠吸收的電磁波的波長互不相同，所以如果將鍺用於半導體膜460，則能夠將該半導體膜460用作檢測紅外線的感測器。
如上所述那樣，可以在微型電腦500中內置地設置包含光感測器511的檢測部509，所以可以縮減部件數，並縮小警報裝置的外殼。
在上述包含IC晶片的火災警報器中採用組合多個使用上述電晶體的電路並將它們裝載於一個IC晶片的CPU505。
〈CPU〉
圖14A至14C是示出將上述電晶體至少用於其一部分的CPU的具體結構的塊圖。
圖14A所示的CPU在基板1190上包括：ALU1191(Arithmetic logic unit：算術邏輯單元)；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198；可改寫的ROM1199；以及ROM介面1189。基板1190使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在不同的晶片上。當然，圖14A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
經由匯流排介面1198輸入到CPU的指令被輸入到指令解碼器1193，並且在被解碼之後被輸入到 ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確而言，ALU控制器1192生成用於控制ALU1191的工作的信號。另外，中斷控制器1194在CPU的程式執行中，根據其優先度或遮罩狀態來判斷來自外部的輸入/輸出裝置、週邊電路的中斷要求，並處理該要求。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，時序控制器1195生成控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈生成部，將內部時脈信號CLK2供應到上述各種電路。
在圖14A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體。
在圖14A所示的CPU中，暫存器控制器1197依照來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇進行利用正反器的資料的保持還是進行利用電容 元件的資料的保持。在選擇利用正反器的資料的保持的情況下，進行對暫存器1196內的記憶單元的電源電壓的供應。在選擇利用電容元件的資料的保持的情況下，進行對電容元件的資料改寫，可以停止對暫存器1196內的記憶單元的電源電壓的供應。
如圖14B或14C所示那樣，藉由在記憶單元群與被供應有電源電位VDD或電源電位VSS的節點之間設置切換元件，可以停止電源的供應。以下說明圖14B及14C的電路。
圖14B及14C是將上述電晶體用於控制對記憶單元的電源電位的供應的切換元件的記憶體裝置。
圖14B所示的記憶體裝置具有切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，各記憶單元1142可以使用上述電晶體。藉由切換元件1141將高位準的電源電位VDD供應到記憶單元群1143所具有的各記憶單元1142。再者，信號IN的電位和低位準的電源電位VSS的電位供應到記憶單元群1143所具有的各記憶單元1142。
在圖14B中，作為切換元件1141使用了上述電晶體，並且在該電晶體中由供應給其閘極電極層的信號SigA來控制其開關。
此外，在圖14B中示出切換元件1141只具有一個電晶體的結構，但是沒有特別的限制，也可以具有多個電晶體。在切換元件1141具有多個用作切換元件的電 晶體時，既可以將上述多個電晶體並聯地連接，又可以串聯地連接，還可以並聯和串聯組合地連接。
另外，在圖14B中，由切換元件1141控制對記憶單元群1143所具有的各記憶單元1142的高位準的電源電位VDD的供應，但是也可以由切換元件1141控制低位準的電源電位VSS的供應。
另外，圖14C示出記憶體裝置的一個例子，其中藉由切換元件1141將低位準的電源電位VSS供應到記憶單元群1143所具有的各記憶單元1142。藉由切換元件1141可以控制對記憶單元群1143所具有的各記憶單元1142的低位準的電源電位VSS的供應。
即使在記憶單元群與供應有電源電位VDD或電源電位VSS的節點之間設置切換元件，暫時停止CPU的工作，並停止電源電壓的供應，也可以保持資料，由此可以降低耗電量。明確而言，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間，也可以停止CPU的工作，由此可以降低耗電量。
在此，以CPU為例子進行了說明，但是也可以應用於DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
〈顯示裝置〉
在本節中，說明應用上述電晶體的顯示裝置。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以採用電子墨水、電泳元件等由於電作用而改變對比度的顯示媒體作為顯示元件。下面，作為顯示裝置的一個例子對使用EL元件的顯示裝置及使用液晶元件的顯示裝置進行說明。
另外，下面示出的顯示裝置包括處於密封有顯示元件的狀態的面板及處於在該面板中安裝有包括控制器的IC等的狀態的模組。
另外，下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部上設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
〈EL顯示裝置〉
首先，說明使用EL元件的顯示裝置(也稱為EL顯示裝置)。
圖15A是EL顯示裝置的像素的電路圖的一個例子。
另外，在本說明書等中，有時即使不指定主 動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的普通技術人員也能夠構成發明的一個方式。就是說，即使未特定連接位置，也可以說是發明的一個方式是明確的。並且，當在本說明書等中記載有特定連接位置的內容時，有時可以判斷為在本說明書等中記載有不特定連接位置的發明的一個方式。尤其是，在端子的連接位置有多個部分的情況下，不需要將該端子的連接位置限於特定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的端子的一部分的連接位置，就能夠構成發明的一個方式。
另外，在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的普通技術人員能夠特定發明。或者，當至少特定某個電路的功能時，有時所屬技術領域的普通技術人員能夠特定發明。也就是說，只要特定功能，就可以說是發明的一個方式是明確的。並且，有時可以判斷為在本說明書等中記載有特定功能的發明的一個方式。因此，當指定電路的功能而不指定連接位置時，作為發明的一個方式公開的該電路可以構成發明的一個方式。或者，即使未特定電路的連接位置，也只要特定功能，作為發明的一個方式被公開的該電路就可以構成發明的一個方式。
圖15A所示的EL顯示裝置包含切換元件743、電晶體741、電容器742、發光元件719。
另外，由於圖15A等是電路結構的一個例子，所以還可以追加設置電晶體。與此相反，在圖15A的各節點中，也可以不追加設置電晶體、開關、被動元件等。
電晶體741的閘極與切換元件743的一端及電容器742的一端電連接。電晶體741的源極與電容器742的另一端及發光元件719的一端電連接。電晶體741的汲極被供應電源電位VDD。切換元件743的另一端與信號線744電連接。發光元件719的另一端被供應恆電位。另外，恆電位為等於或低於接地電位GND的電位。
另外，電晶體741採用使用上述電晶體。該電晶體具有穩定的電特性。因此，可以提供一種顯示品質高的EL顯示裝置。
作為切換元件743較佳為使用電晶體。藉由使用電晶體，可以減小像素的面積，由此可以提供分辨度高的EL顯示裝置。另外，作為切換元件743也可以採用使用上述電晶體。藉由作為切換元件743使用該電晶體，可以利用與電晶體741同一製程形成切換元件743，由此可以提高EL顯示裝置的生產率。
圖15B是EL顯示裝置的俯視圖。EL顯示裝置包含基板300、基板700、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式設置在基板300與基板700之間。另外，驅動電路 735或/及驅動電路736也可以設置在密封材料734的外側。
圖15C是對應於圖15B的點劃線M-N的EL顯示裝置的剖面圖的一部分。FPC732藉由端子731與佈線733a連接。另外，佈線733a形成在與閘極電極304相同的層中。
另外，圖15C示出電晶體741及電容器742設置在同一平面上的例子。藉由採用這種結構，可以將電容器742設置在與電晶體741的閘極電極、閘極絕緣膜及源極電極(汲極電極)同一平面上。如此，藉由將電晶體741及電容器742設置在同一平面上，可以縮短EL顯示裝置的製程，由此可以提高生產率。
圖15C示出作為電晶體741應用具有與圖8A至8D所示的電晶體相同的結構的電晶體的例子。
圖8A至8D所示的電晶體是臨界電壓的變化小的電晶體。因此，該電晶體較佳為應用於有時因臨界電壓的微小變化產生灰階級的偏差的EL顯示裝置。
在電晶體741及電容器742上設置有絕緣膜720。在此，在絕緣膜720及保護絕緣膜318中設置有直到電晶體741的源極電極316a的開口部。
在絕緣膜720上設置有電極781。電極781經由設置在絕緣膜720及保護絕緣膜318中的開口部與電晶體741的源極電極316a連接。
在電極781上設置有包含直到電極781的開 口部的隔壁784。在隔壁784上設置有藉由設置在隔壁784中的開口部而與電極781接觸的發光層782。在發光層782上設置有電極783。電極781、發光層782和電極783相重疊的區域成為發光元件719。
〈液晶顯示裝置〉
接著，說明使用液晶元件的顯示裝置(也稱為液晶顯示裝置)。
圖16A是示出液晶顯示裝置的像素的結構例子的電路圖。圖16A所示的像素750包含電晶體751、電容器752、一對在電極之間的填充有液晶的元件(以下稱為液晶元件)753。
在電晶體751中，源極和汲極中的一個與信號線755電連接，閘極與掃描線754電連接。
在電容器752中，一個電極與電晶體751的源極和汲極中的另一個電連接，另一個電極與供應公共電位的佈線電連接。
在液晶元件753中，一個電極與電晶體751的源極和汲極中的另一個電連接，另一個電極與供應公共電位的佈線電連接。此外，供應到與上述電容器752的另一個電極電連接的佈線的公共電位和供應到與液晶元件753的另一個電極電連接的佈線的公共電位可以不同。
另外，液晶顯示裝置的俯視圖與EL顯示裝置的俯視圖大致相同。圖16B示出對應於圖15B的點劃線 M-N的液晶顯示裝置的剖面圖的一部分。在圖16B中，FPC732經由端子731與佈線733a連接。另外，佈線733a在與閘極電極304相同的層中。
圖16B示出電晶體751及電容器752設置在相同平面上的例子。藉由採用這種結構，可以將電容器752製造在與電晶體751的閘極電極、閘極絕緣膜及源極電極(汲極電極)相同平面上。這樣地，藉由將電晶體751及電容器752設置在相同平面上，可以縮短液晶顯示裝置的製程，由此提高生產率。
作為電晶體751可以使用上述電晶體。圖16B示出應用具有與圖8A至8D所示的電晶體相同的結構的電晶體的例子。
另外，作為電晶體751可以使用關態電流極小的電晶體。因此，保持在電容器752中的電荷不容易洩漏，可以在長期間保持施加到液晶元件753的電壓。因此，當顯示動作少的動態影像、靜態影像時，藉由使電晶體751成為關閉狀態，不需要用於電晶體751的工作的功率，由此可以成為耗電量低的液晶顯示裝置。
在電晶體751及電容器752上設置有絕緣膜721。在此，在絕緣膜721及保護絕緣膜318中設置有直到電晶體751的汲極電極316b的開口部。
在絕緣膜721上設置有電極791。電極791藉由設置在絕緣膜721及保護絕緣膜318中的開口部與電晶體751的汲極電極316b連接。
在電極791上設置有用作配向膜的絕緣膜792。在絕緣膜792上設置有液晶層793。在液晶層793上設置有用作配向膜的絕緣膜794。在絕緣膜794上設置有隔離物795。在隔離物795及絕緣膜794上設置有電極796。在電極796上設置有基板797。
〈設置例子〉
在圖17A的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。可以將上述顯示裝置用於顯示部8002。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000可以使用上述記憶體或CPU。
在圖17A中，警報裝置8100是一種住宅用火災警報器，該警報器具有檢測部以及微型電腦8101。微型電腦8101包括使用上述電晶體的CPU。
在圖17A中，具有室內機8200及室外機8204的空調器包括使用上述電晶體的CPU。明確地說， 室內機8200具有外殼8201、送風口8202、CPU8203等。在圖17A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204的兩者中設置有CPU8203。藉由包括使用上述電晶體的CPU，可以實現空調器的低功耗化。
在圖17A中，電冷藏冷凍箱8300包括使用上述電晶體的CPU。明確地說，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖17A中，CPU8304設置在外殼8301的內部。藉由包括使用上述電晶體的CPU8304，可以實現電冷藏冷凍箱8300的低功耗化。
圖17B及17C示出一種電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供應到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由包括使用上述電晶體的CPU，可以實現電動汽車9700的低功耗化。
驅動裝置9703是利用直流電動機或交流電動機的，或者將電動機和內燃機組合而構成的。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等，或者行車中的車輪受到的負載等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信 號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的逆變器。
注意，在本實施方式中描述了基本原理的一個例子。因此，可以本實施方式的一部分對實施方式的其他一部分自由地進行組合、應用以及置換。
實施例1
在本實施例中，製造具有多層膜的電晶體而示出測量其電特性的例子。
所製造的樣本的電晶體的結構是圖8A至8D所示的結構。因此，下面，關於電晶體的結構及製造方法，參照圖8A至8D以及圖9A至9C。
至於樣本，作為基板300使用玻璃基板。此外，作為閘極電極304使用100nm厚的鎢膜。此外，作為閘極絕緣膜312使用層疊有400nm厚的氮化矽膜和50nm厚的氧氮化矽膜的多層膜。此外，作為源極電極316a及汲極電極316b使用層疊有50nm厚的鎢膜、400nm厚的鋁膜和100nm厚的鈦膜的多層膜。此外，作為保護絕緣膜318使用450nm厚的氧氮化矽膜。
下面，說明根據本發明的一個方式的實施例樣本的多層膜306。
至於實施例樣本，作為氧化物半導體層306a使用5nm厚的In-Ga-Zn氧化物膜。氧化物半導體層306a 是藉由如下條件的濺射法形成的：使用In：Ga：Zn=1：1：1[原子數比]的靶材；AC功率為5kW；作為成膜氣體僅使用氧；壓力為0.6Pa；基板溫度為170℃。
此外，作為氧化物半導體層306b使用10nm厚的In-Ga-Zn氧化物膜。氧化物半導體層306b是藉由如下條件的濺射法形成的：使用In：Ga：Zn=1：1：1[原子數比]的靶材；AC功率為5kW；作為成膜氣體僅使用氬；壓力為0.6Pa；基板溫度為170℃。
此外，作為氧化物半導體層306c使用20nm厚的In-Ga-Zn氧化物膜。氧化物半導體層306c是藉由如下條件的濺射法形成的：使用In：Ga：Zn=1：1：1[原子數比]的靶材；AC功率為5kW；作為成膜氣體僅使用氧；壓力為0.6Pa；基板溫度為170℃。
至於實施例樣本，作為多層膜306的氧化物半導體層306a及氧化物半導體層306c使用氧缺損量少(氧比例高)的氧化物半導體層，而作為氧化物半導體層306b使用氧缺損量多(氧比例低)的氧化物半導體層。因此，在使電晶體處於導通狀態時，在多層膜306中氧化物半導體層306b的電流密度最高。因此，可以預測電晶體具有在閘極絕緣膜312和氧化物半導體層306a之間的介面以及氧化物半導體層306c和保護絕緣膜318之間的介面中載子移動不容易被阻礙的結構，由此實現高場效移動率。
此外，為了進行比較，準備作為使用將單層 膜用作氧化物半導體層的電晶體的比較例樣本代替多層膜306。其他結構與實施例樣本相同。
至於比較例樣本，作為氧化物半導體層使用35nm厚的In-Ga-Zn氧化物膜。該氧化物半導體層是藉由如下條件的濺射法形成的：使用In：Ga：Zn=1：1：1[原子數比]的靶材；AC功率為5kW；作為成膜氣體僅使用氧；壓力為0.6Pa；基板溫度為170℃。
在比較例樣本中，由於將單層膜用作氧化物半導體層，因此氧化物半導體層整體的電流密度高。因此，可以預測電晶體具有在閘極絕緣膜312和氧化物半導體層之間的介面以及氧化物半導體層和保護絕緣膜318之間的介面中容易產生載子移動的影響的結構，由此其場效移動率比實施例樣本低。
對上述實施例樣本及比較例樣本的閘極電壓(Vg)-汲極電流(Id)特性進行測量。測量電特性的電晶體的通道長度(L)為3μm，通道寬度(W)為50μm。藉由測量汲極電壓(Vd)為1V或10V時的對於閘極電壓(Vg)的汲極電流(Id)，進行Vg-Id特性的測量。此外，右軸示出汲極電壓(Vd)為10V時的場效移動率(μFE)。另外，使閘極電壓(Vg)以每次增加0.25V的方式從-20V到15V掃描。
在實施例樣本及比較例樣本中，在汲極電壓為1V時測量Vd-Id特性二十次，而在汲極電壓為10V時測量Vg-Id特性二十次。圖18示出其結果。另外，在圖 18中，上面圖表示出比較例樣本的電特性，而下面圖表示出實施例樣本的電特性。
由圖18可知的是：與比較例樣本相比，在實施例樣本中Vg-Id特性的上升較急劇；以及與比較例樣本相比，在實施例樣本中閘極電壓(Vg)相同時的通態電流(on-state current)及場效移動率較高。
圖19A和19B示出上述閘極電壓(Vg)的掃描範圍中的實施例樣本及比較例樣本的通態電流(參照圖19A)和場效移動率(參照圖19B)的最大值(μFE(Max))。
由圖19A可知，實施例樣本的通態電流是比較例樣本的通態電流的2倍至3倍左右。此外，由圖19B可知，實施例樣本的場效移動率是比較例樣本的場效移動率的1.5倍至2倍左右。
接著，對實施例樣本及比較例樣本的可靠性進行評價。利用閘極BT壓力測試進行可靠性的評價。
說明正閘極BT壓力測試(正BT)的測量方法。為了測量成為正閘極BT壓力測試的對象的電晶體的初期(施加壓力之前)的電特性，在基板溫度為80℃且汲極電壓Vd為1V或10V的條件下測量對於閘極電壓Vg的汲極電流Id的變化特性，即Vg-Id特性。
接著，在保持80℃的基板溫度的狀態下，將電晶體的汲極電壓Vd設定為0V。然後，施加閘極電壓Vg+30V並保持2000秒鐘。
另外，在負閘極BT壓力測試(負BT)時施加閘極電壓-30V。
此外，在黑暗狀態下(Dark)或光線照射下(Photo)進行正閘極BT壓力測試及負閘極BT壓力測試。在光線照射下的條件下使用白色LED對電晶體照射3000lx的光。圖20示出白色LED的發射光譜。
圖21示出實施例樣本及比較例樣本的閘極BT壓力測試前後的臨界電壓的變化(△Vth)。注意，臨界電壓(Vth)是指形成有通道時的閘極電壓(源極和閘極之間的電壓)。臨界電壓(Vth)是作為如下閘極電壓(Vg)算出的：在由橫軸表示閘極電壓(Vg)且由縱軸表示汲極電流(Id)的平方根，而標繪出其資料來形成的曲線(Vg-Id特性)中，將具有最大傾斜度的切線外推時的直線與汲極電流(Id)的平方根為0處(Id是0A)的交叉點的閘極電壓(Vg)。
由圖21可知，實施例樣本及比較例樣本的閘極BT壓力測試前後的電特性的變化小，且它們是高可靠性的電晶體。
由本實施例可知，根據本發明的一個方式的使用多層膜的電晶體具有高場效移動率及高可靠性。
100‧‧‧基板
102‧‧‧基底絕緣膜
104‧‧‧閘極電極
106‧‧‧多層膜
106a‧‧‧氧化物半導體層
106b‧‧‧氧化物半導體層
106c‧‧‧氧化物半導體層
112‧‧‧閘極絕緣膜
116a‧‧‧源極電極
116b‧‧‧汲極電極
118‧‧‧保護絕緣膜

Claims (20)

  1. 一種半導體裝置，包括：第一氧化物半導體層；第二氧化物半導體層；閘極絕緣膜；以及閘極電極，其中，該第二氧化物半導體層位於該第一氧化物半導體層和該閘極絕緣膜之間，該閘極絕緣膜位於該第二氧化物半導體層和該閘極電極之間，並且，該第一氧化物半導體層中的氧缺損少於該第二氧化物半導體層中的氧缺損。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物半導體層、該第二氧化物半導體層、該閘極絕緣膜和該閘極電極彼此重疊。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物半導體層的導帶底端的能量低於該第一氧化物半導體層的導帶底端的能量。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物半導體層的能隙小於該第一氧化物半導體層的能隙。
  5. 一種半導體裝置，包括：第一氧化物半導體層；第二氧化物半導體層； 第三氧化物半導體層；閘極絕緣膜；以及閘極電極，其中，該第二氧化物半導體層位於該第一氧化物半導體層和該第三氧化物半導體層之間，該第三氧化物半導體層位於該第二氧化物半導體層和該閘極絕緣膜之間，該閘極絕緣膜位於該第三氧化物半導體層和該閘極電極之間，該第一氧化物半導體層中的氧缺損少於該第二氧化物半導體層中的氧缺損，並且，該第三氧化物半導體層中的氧缺損少於該第二氧化物半導體層中的氧缺損。
  6. 根據申請專利範圍第5項之半導體裝置，其中該第一氧化物半導體層、該第二氧化物半導體層、該第三氧化物半導體層、該閘極絕緣膜和該閘極電極彼此重疊。
  7. 根據申請專利範圍第5項之半導體裝置，其中該第二氧化物半導體層的導帶底端的能量低於該第一氧化物半導體層的導帶底端的能量。
  8. 根據申請專利範圍第5項之半導體裝置，其中該第二氧化物半導體層的能隙小於該第一氧化物半導體層的能隙。
  9. 一種半導體裝置的製造方法，該方法包括如下步驟： 形成第一氧化物半導體層；以及形成與該第一氧化物半導體層接觸的第二氧化物半導體層，其中，在包含氧的第一氛圍下藉由濺射法形成該第一氧化物半導體層，並且，在具有比該第一氛圍低的氧濃度的第二氛圍下藉由濺射法形成該第二氧化物半導體層。
  10. 根據申請專利範圍第9項之半導體裝置的製造方法，其中使用相同的靶材形成該第一氧化物半導體層和該第二氧化物半導體層。
  11. 根據申請專利範圍第10項之半導體裝置的製造方法，其中該第一氧化物半導體層中的元素的原子數比與該第二氧化物半導體層中的該元素的原子數比不同。
  12. 根據申請專利範圍第9項之半導體裝置的製造方法，還包括如下步驟：形成與該第二氧化物半導體層接觸的閘極絕緣膜；以及形成與該閘極絕緣膜接觸的閘極電極。
  13. 根據申請專利範圍第9項之半導體裝置的製造方法，其中該第二氛圍中的氧比例小於10volume%。
  14. 根據申請專利範圍第9項之半導體裝置的製造方法，其中在相同的成膜室中形成該第一氧化物半導體層和該第二氧化物半導體層。
  15. 一種半導體裝置的製造方法，該方法包括如下步 驟：形成第一氧化物半導體層；形成與該第一氧化物半導體層接觸的第二氧化物半導體層；以及形成與該第二氧化物半導體層接觸的第三氧化物半導體層，其中，在包含氧的第一氛圍下藉由濺射法形成該第一氧化物半導體層，在包含氧的第二氛圍下藉由濺射法形成該第三氧化物半導體層，並且，在具有比該第一氛圍及該第二氛圍低的氧濃度的第三氛圍下藉由濺射法形成該第二氧化物半導體層。
  16. 根據申請專利範圍第15項之半導體裝置的製造方法，其中使用相同的靶材形成該第一氧化物半導體層、該第二氧化物半導體層和該第三氧化物半導體層。
  17. 根據申請專利範圍第16項之半導體裝置的製造方法，其中該第一氧化物半導體層中的元素的原子數比與該第二氧化物半導體層中的該元素的原子數比不同。
  18. 根據申請專利範圍第15項之半導體裝置的製造方法，還包括如下步驟：形成與該第三氧化物半導體層接觸的閘極絕緣膜；以及形成與該閘極絕緣膜接觸的閘極電極。
  19. 根據申請專利範圍第15項之半導體裝置的製造 方法，其中該第三氛圍中的氧比例小於10volume%。
  20. 根據申請專利範圍第15項之半導體裝置的製造方法，其中在相同的成膜室中形成該第一氧化物半導體層、該第二氧化物半導體層和該第三氧化物半導體層。
TW103104718A 2013-02-28 2014-02-13 半導體裝置以及其製造方法 TWI658594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013038596 2013-02-28
JP2013-038596 2013-02-28

Publications (2)

Publication Number Publication Date
TW201438228A true TW201438228A (zh) 2014-10-01
TWI658594B TWI658594B (zh) 2019-05-01

Family

ID=51387234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104718A TWI658594B (zh) 2013-02-28 2014-02-13 半導體裝置以及其製造方法

Country Status (4)

Country Link
US (1) US10014414B2 (zh)
JP (1) JP6510174B2 (zh)
KR (1) KR102238682B1 (zh)
TW (1) TWI658594B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698274B2 (en) 2014-10-20 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor, module, and electronic device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR102230619B1 (ko) 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6583812B2 (ja) * 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
US9515158B1 (en) 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102506007B1 (ko) * 2016-04-13 2023-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5528727B2 (ja) 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20190000365A (ko) 2010-02-26 2019-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9318506B2 (en) * 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698274B2 (en) 2014-10-20 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor, module, and electronic device

Also Published As

Publication number Publication date
US10014414B2 (en) 2018-07-03
US20140239296A1 (en) 2014-08-28
JP2014195058A (ja) 2014-10-09
JP6510174B2 (ja) 2019-05-08
KR102238682B1 (ko) 2021-04-08
KR20140108120A (ko) 2014-09-05
TWI658594B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
TWI658594B (zh) 半導體裝置以及其製造方法
TWI618252B (zh) 半導體裝置
JP6982040B2 (ja) 半導体装置
US10916663B2 (en) Oxide semiconductor film and semiconductor device
US9391096B2 (en) Semiconductor device and method for manufacturing the same
TWI593025B (zh) 氧化物半導體層的處理方法
TW201448228A (zh) 半導體裝置以及該半導體裝置的製造方法
KR20240049257A (ko) 반도체 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees