TW201435107A

TW201435107A - 透明導電膜及其製造方法

Info

Publication number: TW201435107A
Application number: TW103101710A
Authority: TW
Inventors: Kazuaki Sasa; Yusuke Yamamoto; Hironobu Machinaga
Original assignee: Nitto Denko Corp
Priority date: 2013-01-16
Filing date: 2014-01-16
Publication date: 2014-09-16
Also published as: JP2014157815A; CN104919542A; CN104919542B; TWI621726B; KR20150102112A; WO2014112535A1; US20150357076A1; JP6261988B2; US9805837B2

Abstract

本發明之透明導電性膜係於有機高分子膜基材上之至少一面具有透明導電膜，上述透明導電膜係由{四價金屬元素之氧化物/(四價金屬元素之氧化物+氧化銦)}×100(%)所表示之四價金屬元素之氧化物之比率為7~15重量%的銦系複合氧化物之結晶質膜，膜厚為10 nm~40 nm之範圍，比電阻值為1.3×10-4~2.8×10-4 Ω．cm，且上述透明導電膜係自上述膜基材之側介隔至少1層底塗層而設置，且上述底塗層之至少1層係藉由乾式製程而形成者。本發明之透明導電性膜具有較低之比電阻值及表面電阻值，且包含薄膜之結晶質膜。

Description

透明導電膜及其製造方法

本發明係關於一種在可見光線區域內具有透明性且於有機高分子膜基材上具有透明導電膜的透明導電性膜及其製造方法。本發明之透明導電性膜具有比電阻值及表面電阻值較小之透明導電性之薄膜。

本發明之透明導電性膜係對膜液晶顯示器、膜OLED(Organic Light-Emitting Diode，有機發光二極體)顯示器等所使用之顯示器用透明電極、或靜電電容方式之觸控面板用透明電極或膜OLED照明用電極等必需較低之表面電阻值之電極用途有用。此外，可應用於膜太陽電池用電極、透明物品之抗靜電或電磁波遮斷等。

先前，作為透明導電性膜，周知有於玻璃基材上形成有ITO膜(銦錫複合氧化物膜)之所謂之導電性玻璃。於在玻璃基材上形成ITO膜之情形時，可一面以200℃以上、通常以300℃以上進行加熱一面成膜，故而可容易獲得130nm之厚度且10Ω/□以下之較低之表面電阻值(比電阻值為1.3×10^-4Ω．cm)之ITO膜。

另一方面，玻璃基材之可撓性、加工性較差，視用途而有無法使用之情形。因此，近年來，除可撓性、加工性以外，就耐衝擊性優異、輕量等優點而言，使用有於以聚對苯二甲酸乙二酯膜為代表之各種有機高分子膜基材上形成有ITO膜的透明導電性膜。

對具有上述ITO膜之透明導電膜所要求之較佳之比電阻值及表面電阻值係根據使用透明導電性膜之用途而不同，但在形成於有機高分子膜基材上之ITO膜中，亦要求有與形成於玻璃基材上之ITO膜同等之比電阻值及表面電阻值。例如，最近正在研究膜顯示器。於該顯示器用途中，在形成於有機高分子膜基材上之ITO膜中，亦要求有與形成於玻璃基材上之ITO膜同等之130nm之厚度且10Ω/□以下之低電阻值。又，用於靜電電容方式之觸控面板電極用途之ITO膜形成天線圖案，故而必需100Ω/□左右之較低之表面電阻值。而且，用於靜電電容方式之觸控面板電極用途之ITO膜必須於有蝕刻部及無蝕刻部消除反射之色調，故而要求有20nm左右之厚度且較低之表面電阻值。其結果為，對用於靜電電容方式之觸控面板電極用途之ITO膜要求有接近顯示器用途之較低之比電阻值。

作為具有上述ITO膜之透明導電膜，提出有各種方法(專利文獻1至4)。

[先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2010-177161號公報

[專利文獻2]日本專利特開平02-232358號公報

[專利文獻3]日本專利特開平03-249171號公報

[專利文獻4]日本專利特開2011-018623號公報

然而，成膜於有機高分子膜基材上之ITO膜與成膜於玻璃基材上之ITO膜相比，通常比電阻值較高。就其理由而言主要可考慮2個理由。作為第一個理由，有機高分子膜基材之大部分之玻璃轉移溫度或耐熱溫度未達到200℃，故而無法實現高溫加熱。因此，可列舉如下情形：取代銦位之錫原子之量受到限制，故而變成成為載子之電子密度n少一位之ITO膜。作為第二個理由，可列舉如下情形：於與吸附於有機高分子膜基材之水分或電漿接觸之情形時產生之氣體、進而靶中含有之過量之錫原子等亦作為雜質發揮作用，故而阻礙結晶成長。又，可認為膜基材之熱變形或平滑性之惡劣亦對結晶成長造成不良影響。又，過量之錫原子易局部性地成為錫氧化物(SnO₂)狀態，除阻礙結晶成長以外，亦會於結晶內部形成使電子散射之缺陷。可認為該等兩者相互作用而使電子遷移率μ變小。根據該等理由，於有機高分子膜基材上形成之ITO膜難以於130nm之厚度時具有約30Ω/□之表面電阻值、4×10^-4Ω．cm以下之比電阻值。又，對用於靜電電容方式之觸控面板電極用途之ITO膜要求有20nm左右之厚度，但於在有機高分子膜基材上形成該厚度之ITO膜之情形時，因來自該基材之雜質之影響等，而使ITO膜不易結晶化，從而難以獲得厚膜程度之良好之比電阻值。

於專利文獻1中提出，藉由使用在濺鍍時於靶與基板之中間位置產生電漿之電漿輔助濺鍍法、或一面進行濺鍍一面進行離子束輔助之離子束輔助濺鍍法，而可成膜X射線繞射峰中之(400)面最強且比電阻值(體積電阻率)為1×10^-4~6×10^-4Ω．cm之ITO膜。然而，於靶基板(TS)間距離較窄之濺鍍成膜中，於TS間以離子束或RF(Radio Frequency，射頻)採用其他電漿，此於批次成膜裝置中能夠實現，但於R-to-R(roll-to-roll，輥對輥)裝置中均勻性或穩定性存在問題。又，專利文獻1中所獲得之ITO膜係載子濃度值(5×10²⁰~2×10²¹cm^-3)、載子遷移率值(15~25cm²/V/s)，進而，專利文獻1之實施例中記載之ITO膜之體積電阻率值於200nm之厚膜下為5×10^-4Ω．cm左右。於專利文獻1中，於10~40nm之薄膜之情形時，實質上無法獲得1×10^-4Ω．cm之較低之比電阻值之ITO膜。

於專利文獻2、3中提出，在磁控濺鍍成膜中，增強磁場強度，且藉由重疊RF電力而降低放電電壓，藉此，可減少反沖氬氣或氧氣負離子等對膜之損傷，而成膜較低之比電阻值之ITO膜。於專利文獻2、3中，使用玻璃基材而可實現高溫加熱。然而，於將專利文獻2、3中記載之方法應用於有機高分子膜基材之情形時，僅可將基材之溫度加熱至玻璃轉移溫度以下。因此，將專利文獻2、3中記載之方法應用於有機高分子膜基材所獲得之ITO膜為非晶膜，且即便利用專利文獻2、3中記載之技術，亦無法獲得於有機高分子膜基材上具有與形成於玻璃板上之ITO膜同等之較低之比電阻值且完全結晶而成之ITO膜。進而，可認為專利文獻2、3之實施例僅記載100nm之膜厚之結果，對於10~40nm之薄膜甚至尚未進行研究。

於專利文獻4中提出有於60~80mT之靶表面磁場中將DC(direct current，直流)電力比0.5~2.0倍之RF電力重疊之ITO膜之成膜方法。記載有，由該成膜方法所獲得之ITO膜若形成以X射線繞射法測定所得之(400)面之波峰大於(222)面之波峰之特異性之結晶狀態，則可獲得1.5×10^-4Ω．cm以下之較低之電阻率(比電阻值)。然而，於專利文獻4中使用玻璃基材，可將基材溫度設置為230~250℃之溫度範圍。然而，於將專利文獻4中記載之方法應用於有機高分子膜基材之情形時，難以使(400)面之波峰為主波峰，且如專利文獻4中記載般，無法成膜具有較低之比電阻值之ITO膜。

本發明之目的在於提供一種透明導電性膜及其製造方法，該透明導電性膜於有機高分子膜基材上具有透明導電膜，該透明導電膜具有較低之比電阻值及表面電阻值且包含薄膜之結晶質膜。

本發明者等人為達成上述目的而進行了潛心研究，結果發現，藉由下述所示之透明導電膜及其製造方法等而可達成上述目的，以至完成本發明。

即，本發明係關於一種透明導電性膜，其特徵在於：其係於有機高分子膜基材上之至少一面具有透明導電膜者，且上述透明導電膜係由{四價金屬元素之氧化物/(四價金屬元素之氧化物+氧化銦)}×100(%)所表示之四價金屬元素之氧化物之比率為7~15重量%的銦系複合氧化物之結晶質膜，上述透明導電膜之膜厚為10nm~40nm之範圍，上述透明導電膜之比電阻值為1.3×10^-4~2.8×10^-4Ω．cm，且上述透明導電膜係自上述膜基材之側介隔至少1層底塗層而設置，且上述底塗層之至少1層係藉由乾式製程而形成者。

於上述透明導電性膜中，上述底塗層之厚度較佳為1~300nm。

於上述透明導電性膜中，作為銦系複合氧化物可使用銦錫複合氧化物，作為四價金屬元素之氧化物可使用錫氧化物。

又，本發明係關於一種透明導電性膜之製造方法，其特徵在於：其係上述透明導電性膜之製造方法，且包括於有機高分子膜基材之至少一面形成至少1層底塗層之步驟(x)、及於上述底塗層之側形成透明導電膜之步驟(A)，且上述底塗層之形成步驟(x)包括藉由乾式製程形成至少1層底塗層之步驟，形成上述透明導電膜之步驟(A)係使用由{四價金屬元素之氧化物/(四價金屬元素之氧化物+氧化銦)}×100(%)所表示之四價金屬元素之氧化物之比率為7~15重量%的銦系複合氧化物之靶，於該靶表面之水平磁場為85~200mT之高磁場中，於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法而進行。

於上述透明導電性膜之製造方法中，關於上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法，於RF電源之頻率為10~20MHz時，RF電力/DC電力之電力比較佳為0.4~1.2。

又，於上述透明導電性膜之製造方法中，關於上述形成步驟(A) 之高磁場RF重疊DC濺鍍成膜法，於RF電源之頻率大於20MHz且為60MHz以下時，RF電力/DC電力之電力比較佳為0.2~0.6。

於上述透明導電性膜之製造方法中，關於上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法，有機高分子膜基材之溫度較佳為80~180℃。

於上述透明導電性膜之製造方法中，上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法可不導入氧氣而進行。

又，於上述透明導電性膜之製造方法中，上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法可一面以氧氣量相對於惰性氣體量之比率成為0.5%以下之方式導入氧氣一面進行。

於上述透明導電性膜之製造方法中，於形成上述底塗層之步驟(x)之後，且於實施上述高磁場RF重疊DC濺鍍成膜法之前，可包括如下預濺鍍步驟(a)：不導入氧氣而於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法，於在RF電源之頻率為10~20MHz時RF電力/DC電力之電力比為0.4~1.2之範圍內，進行成膜至所獲得之電阻值成為穩定狀態為止。

於上述透明導電性膜之製造方法中，於形成上述底塗層之步驟(x)之後，且於實施上述高磁場RF重疊DC濺鍍成膜法之前，可包括如下預濺鍍步驟(a)：不導入氧氣而於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法，於在RF電源之頻率大於20MHz且為60MHz以下時RF電力/DC電力之電力比為0.2~0.6之範圍內，進行成膜至所獲得之電阻值成為穩定狀態為止。

於上述透明導電性膜之製造方法中，可於上述形成步驟(A)之後，實施退火處理步驟(B)。上述退火處理步驟(B)較佳為於120℃~180℃之溫度下，於大氣中實施5分鐘~5小時。

根據本發明，可提供一種透明導電性膜，其於有機高分子膜基材上具有透明導電膜(例如銦錫複合氧化物：ITO膜)，該透明導電膜介隔至少藉由乾式製程所形成之底塗層，具有與形成於玻璃基板上之透明導電膜同等之較低之比電阻值及表面電阻值，且為藉由薄膜(20~40nm)之銦系複合氧化物所形成之結晶質膜。

又，根據本發明之透明導電性膜之製造方法，可於至少藉由乾式製程形成底塗層之後，在較於玻璃基板上形成透明導電膜之情形更低溫之條件下，利用R-to-R(輥對輥)裝置，於有機高分子膜基材上成膜具有與形成於玻璃板上之透明導電膜同等之較低之比電阻值及表面電阻值且包含薄膜之結晶質膜之透明導電膜。

進而，根據本發明之製造方法，可使高磁場RF重疊DC濺鍍成膜法適應於生產機，而使RF電源比DC電源小，可容易進行高磁場RF重疊DC濺鍍成膜法中之RF電力之導入方法或電波屏蔽。進而，於形成步驟(A)中，即便於利用高磁場RF重疊DC濺鍍成膜法形成非晶之透明導電膜之情形時，亦可藉由在退火處理步驟(B)中，以低溫且短時間進行加熱處理，而使透明導電膜結晶化，從而可獲得透過率良好、可靠性較高之透明導電膜。

進而，於本發明之製造方法中，藉由在形成底塗層之後，且於高磁場RF重疊DC濺鍍成膜法之形成步驟(A)之前設置迄今不為所知之預濺鍍步驟(a)，而可進行相當於不僅去除銦系複合氧化物靶表面之水分而且將靶自身具有之氧氣高效率地滲入至ITO結晶膜中之準備的改質，在較於玻璃基板上形成透明導電膜之情形更低溫之條件下，可高效率地獲得缺陷或雜質較少且具有較低之比電阻值及表面電阻值之透明導電膜。

1‧‧‧有機高分子膜基材

1'‧‧‧底塗層

1A‧‧‧基板固持器或罐輥

2‧‧‧透明導電膜

2A‧‧‧銦系複合氧化物靶

3‧‧‧濺鍍電極

4‧‧‧產生高磁場之磁鐵

5‧‧‧高頻導入用匹配箱

6‧‧‧低通濾波器

7‧‧‧高頻電源(RF電源)

8‧‧‧直流電源(DC電源)

圖1係表示本發明之透明導電膜之一例之概略剖面圖。

圖2係表示本發明之透明導電膜之製造方法中用於高磁場RF重疊DC濺鍍成膜法之裝置之一例的概略圖。

圖3係本發明之高磁場RF重疊DC濺鍍成膜法中放電電壓之基於頻率之變化圖。

圖4係先前之追加試驗高磁場RF重疊DC濺鍍成膜之情形時之放電電壓與電阻值的關係圖。

圖5係先前之追加試驗高磁場RF重疊DC濺鍍成膜之情形時之氧氣最佳值亦包含在內之與電阻值的關係圖。

圖6係表示於本發明之製造方法中於進行高磁場RF重疊DC濺鍍成膜之前進行預濺鍍之情形時的效果之圖。

圖7係表示於本發明之高磁場RF重疊DC濺鍍成膜法中RF電力為13.56MHz之情形時之RF電力/DC電力之電力比之效果的圖。

圖8係表示於本發明之高磁場RF重疊DC濺鍍成膜法中RF電力為27.12MHz之情形時之RF電力/DC電力之電力比之效果的圖。

圖9係表示於本發明之高磁場RF重疊DC濺鍍成膜法中RF為40.68MHz之情形時之RF電力/DC電力之電力比之效果的圖。

圖10係表示於本發明之高磁場RF重疊DC濺鍍成膜法中RF為54.24MHz之情形時之RF電力/DC電力之電力比之效果的圖。

圖11係本發明之實施例1中所獲得之ITO膜之斜入射X射線繞射圖。

圖12係表示本發明之實施例5中所獲得之ITO膜之結晶的TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)照片。

以下，一面參照圖式，一面對本發明之透明導電膜及其製造方法進行說明。圖1係表示本發明之透明導電膜之一例之概略剖面圖，於有機高分子膜基材(1)之一面，介隔底塗層(1')而具有透明導電膜 (2)。透明導電膜(2)係藉由含有四價金屬元素之氧化物之銦系複合氧化物而形成。再者，於圖1中，僅於有機高分子膜基材(1)之一面設置有透明導電膜(2)，但於膜基材(1)之另一面亦可介隔底塗層(1')設置透明導電膜(2)。

底塗層(1')係以抗反射等為目的，自膜基材(1)之側設置。如本發明之製造方法般，於利用高磁場RF重疊DC濺鍍成膜法形成薄膜之透明導電膜(2)之情形時，C、H等元素自有機高分子膜基材(1)滲入至ITO膜內而難以進行結晶化，故而較佳為形成底塗層(1')。再者，圖1中例示底塗層(1')為1層之情形，但底塗層(1')可設置複數層。關於圖2之底塗層(1')亦可同樣地設置複數層。

作為上述有機高分子膜基材(1)，較佳使用透明性、耐熱性、表面平滑性優異之膜。例如，作為其材料，可列舉：聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯等聚酯；聚烯烴、聚碳酸酯、聚醚碸、聚芳酯、聚醯亞胺、聚醯胺、聚苯乙烯、降烯等單一成分之高分子或與其他成分之共聚高分子。又，作為上述有機高分子膜基材(1)，亦使用環氧系樹脂膜等。

上述膜基材(1)之厚度亦取決於成膜條件或用途，通常較佳為16~400μm之範圍內，更佳為20~185μm之範圍內。於一面以R-to-R(輥對輥)裝置捲取一面成膜之情形時，若過薄，則會產生熱皺褶或靜電故而難以捲取，若過厚，則成為板狀而無法捲取。

可根據膜基材(1)之種類，對上述膜基材(1)實施表面改質步驟(預處理)。作為表面改質處理，可列舉於氬氣、氮氣等惰性氣體之氛圍下進行電漿處理等。此外，亦可預先實施濺鍍、電暈放電、火焰、紫外線照射、電子線照射、化學處理、氧化等蝕刻處理或底塗處理，而提高設置於其上之底塗層(1')對上述膜基材(1)之密接性。又，於設置底塗層(1')之前，亦可視需要利用溶劑洗淨或超音波洗淨等進行除塵、淨化。

上述底塗層(1')可藉由無機物、有機物或無機物與有機物之混合物而形成。作為無機材料，例如，較佳地使用作為無機物之SiO_x(x=1~2)、MgF₂、Al₂O₃、TiO₂、Nb₂O₅等。又，作為有機物，可列舉丙烯酸系樹脂、胺基甲酸酯樹脂、三聚氰胺樹脂、醇酸樹脂、矽氧烷系聚合物等有機物。尤其是作為有機物，較理想為使用包含三聚氰胺樹脂、醇酸樹脂及有機矽烷縮合物之混合物之熱硬化型樹脂。

底塗層(1')可使用上述材料，以真空蒸鍍法、濺鍍法、離子鍍著法等乾式製程或利用濕式法(塗佈法)等而形成。底塗層可設為1層，亦可設為2層以上之複數層。底塗層(1')之厚度(複數層之情形時為各層之厚度)通常宜為1~300nm左右，較佳為1~100nm，進而較佳為1~50nm。

上述底塗層(1')之至少1層係藉由乾式製程而形成者。於底塗層(1')為複數層之情形時，可藉由乾式製程形成複數層，亦可組合乾式製程與濕式法(塗佈法)而形成複數層。透明導電膜(2)較佳為直接形成於藉由乾式製程所形成之底塗層(1')。因此，於組合乾式製程與濕式法(塗佈法)形成複數層之底塗層(1')之情形時，較佳為最終形成之底塗層(1')係藉由乾式製程而形成者。

形成透明導電膜(2)之材料係根據上述薄膜形成法而適當選擇，通常較佳地使用有氧化銦與四價金屬元素之氧化物之燒結體材料。

作為上述四價金屬元素，例如，可列舉：錫、鈰、鉿、鋯、鈦等。作為該等四價金屬元素之氧化物，可列舉氧化錫、氧化鈰、氧化鉿、氧化鋯、氧化鈦等。作為上述四價金屬元素，較佳地使用有錫。作為四價金屬元素之氧化物較佳為錫氧化物，作為銦系複合氧化物較佳為銦錫複合氧化物。

當形成透明導電膜(2)時，作為銦系複合氧化物，使用氧化銦與四價金屬元素之氧化物之比率、即由{四價金屬元素之氧化物/(四價金屬元素之氧化物+氧化銦)}×100(%)所表示之四價金屬元素之氧化物之比率為7~15重量%者。上述銦系複合氧化物中之四價金屬元素之氧化物之比率較佳為8~13重量%。

若上述銦系複合氧化物中之四價金屬元素之氧化物之比率變小，則取代銦原子之四價金屬原子變少而難以確保充分之電子密度，難以使要獲得之透明導電膜為較低之電阻膜。另一方面，若上述比率變大，則不但難以進行要獲得之透明導電膜(非晶膜)之結晶化，而且由於通常之施加於高分子膜基材(1)之溫度為180℃程度以下，故而取代銦晶格之四價金屬原子受到限制而剩餘之四價金屬元素、或氧化物殘留為雜質區域，因此使所獲得之透明導電膜之特性變差。

上述透明導電膜(2)之厚度對用途之大型化或導電效率提高造成影響，故而就光學特性或電阻值等觀點而言，為10~40nm，較佳為15~35nm，進而較佳為20~30nm。上述透明導電膜(2)之厚度為10~40nm係對觸控面板等電極用途較佳。

上述透明導電膜(2)為結晶質膜，且較佳為完全結晶化。為結晶質膜之情形可藉由穿透式電子顯微鏡(TEM)觀察而進行判斷。此處，所謂完全結晶化係指利用穿透式電子顯微鏡(TEM)觀察，結晶化而成之晶粒存在於整個表面之狀態。再者，透明導電膜伴隨結晶化而表面電阻值降低，若結晶化結束，則表面電阻值成為固定，故而根據表面電阻值成為固定而可判斷成為結晶質膜。表面電阻值較佳為100Ω/□以下，進而較佳為70Ω/□以下。

上述透明導電膜(2)具有比電阻值為1.3×10^-4~2.8×10^-4Ω．cm之較低之比電阻值。比電阻值較佳為1.3×10^-4~2.0×10^-4Ω．cm，進而較佳為1.3×10^-4~1.8×10^-4Ω．cm。

上述透明導電膜(2)係於(222)面與(440)面具有X射線繞射峰之主波峰，且(440)面之波峰之強度(I₄₄₀)與(222)面之波峰之強度(I₂₂₂)之波峰強度比(I₄₄₀/I₂₂₂)未達0.2。X射線繞射峰之主波峰係來自(222)面之波峰最強，為低溫結晶化而成之膜。又，波峰強度比(I₄₄₀/I₂₂₂)較佳為未達0.2，未多晶化故而遷移率較高，近紅外線之透過率較高，以及電子密度不高，故而加濕熱可靠性良好，因此較佳。波峰強度比(I₄₄₀/I₂₂₂)較佳為0.19以下，進而較佳為0.18以下。

繼而，對本發明之透明導電膜之製造方法進行說明。本發明之透明導電膜之製造方法包括形成底塗層之步驟(x)、及形成透明導電膜之步驟(A)。上述底塗層之形成步驟(x)包括藉由乾式製程形成至少1層底塗層之步驟。形成透明導電膜之步驟(A)係於上述底塗層之側，使用銦系複合氧化物之靶，於該靶表面之水平磁場為85~200mT之高磁場中，於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法而進行。

圖2係表示上述形成步驟(1)之用於高磁場RF重疊DC濺鍍成膜法之成膜裝置之一例的概略圖。圖2係於濺鍍電極(3)安裝銦系複合氧化物之靶(2A)，並在設置於對向之膜基材(1)上之底塗層(1')形成銦系複合氧化物(2)之薄膜的濺鍍裝置。膜基材(1)係安裝於基板固持器或罐輥(1A)。上述靶(2A)上之水平磁場係與通常之磁場(30mT)相比，設定為85~200mT之高磁場。該高磁場可藉由設置高磁場之磁鐵(4)而調整。藉由設定上述高磁場，而可獲得具有較低之比電阻值及表面電阻值之透明導電膜。上述高磁場較佳為100~160mT。

又，通常之濺鍍成膜係以DC電源(直流電源)(8)對靶施加DC電力或脈衝電力進行濺鍍，但於本發明之高磁場RF重疊DC濺鍍成膜法中，如圖2所示之裝置般，使用DC電源(8)及RF電源(可改變頻率之高頻電源)(7)。RF電源(7)及DC電源(8)係以可同時對靶施加RF電力及DC電力之方式與濺鍍電極(3)連接而配置。又，如圖2所示，為自RF電源 (7)將RF電力高效率地傳遞至靶(2A)，可於RF電源(7)與濺鍍電極(3)之間設置匹配箱(5)。又，如圖2所示，可於DC電源(8)與濺鍍電極(3)之間配置水冷式低通濾波器(6)，以使得來自RF電源(7)之RF電力不會對DC電源(8)造成影響。

上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法係就低損傷成膜性及膜氧化度之方面而言較佳為，以於RF電源之頻率為10~20MHz時RF電力/DC電力之電力比成為0.4~1.2的方式設定。上述電力比較佳為0.5~1.0，進而較佳為0.6~1.0。作為上述RF電源之頻率(10~20MHz)之較佳之頻率，可列舉13.56MHz。又，就低損傷成膜性及膜氧化度之方面而言較佳為，於RF電源之頻率大於20MHz且為60MHz以下時，RF電力/DC電力之電力比設定為0.2~0.6。上述電力比較佳為0.3~0.5。作為上述RF電源之頻率(大於20MHz且為60MHz以下)之較佳之頻率，可列舉27.12MHz、40.68MHz或54.24MHz。

又，於上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法中，有機高分子膜基材(1)之溫度較佳為80~180℃。藉由將上述濺鍍成膜時之膜基材(1)之溫度設為80℃以上，即便為四價金屬之原子含量較大之銦系複合氧化物之膜亦可形成結晶化之種。又，於藉由形成步驟(A)所形成之透明導電膜為非晶之情形時，容易促進下述退火處理步驟(B)中之銦系複合氧化物之膜之結晶化，可獲得進而較低之表面電阻值之結晶性之透明導電膜(2)。如此，於加熱非晶之透明導電膜進行結晶化時，就製成較低之表面電阻值之結晶性之透明導電膜(2)之觀點而言，膜基材(1)之溫度以100℃以上、進而120℃以上、進而130℃以上、進而140℃以上為佳。又，就抑制對膜基材(1)之熱損傷之觀點而言，基材溫度較佳為180℃以下，進而較佳為170℃以下，尤佳為160℃以下。

再者，於本說明書中，所謂「膜基材之溫度」係濺鍍成膜時之膜基材之基底之設定溫度。例如，所謂利用捲繞濺鍍裝置連續地進行濺鍍成膜之情形時之膜基材之溫度係進行濺鍍成膜之罐輥之溫度。又，所謂以單片式(批次式)進行濺鍍成膜之情形時之基材溫度係用以載置基材之基板固持器之溫度。

又，上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法係安裝濺鍍靶，對排氣為高真空之濺鍍裝置內導入作為惰性氣體之氬氣等進行。於濺鍍裝置內，除氬氣等惰性氣體以外，可不導入氧氣而進行。另一方面，於欲獲得在利用形成步驟(A)剛成膜後便已成為結晶質膜之透明導電膜之情形時，或於作為RF電力/DC電力之電力比而於RF電源之頻率為10~20MHz時電力比採用0.4~0.6之情形時，又，於在RF電源之頻率大於20MHz且為60MHz以下時採用0.2~0.3之情形時，有成為氧氣不足膜之虞，故而為提高透明導電膜之透過率，除上述氬氣等惰性氣體以外亦可導入氧氣等。較佳為一面以上述氧氣相對於惰性氣體量而氧氣量之比率成為0.5%以下之方式，進而以成為0.3%以下之方式導入氧氣一面進行。

成膜氛圍中之水分子之存在使成膜中產生之懸鍵終結，妨礙銦系複合氧化物之結晶成長，故而以成膜氛圍中之水之分壓較小為佳。成膜時之水之分壓相對於惰性氣體之分壓較佳為0.1%以下，更佳為0.07%以下。又，成膜時之水之分壓較佳為2×10^-4Pa以下，更佳為1.5×10^-4Pa以下，較佳為1×10^-4Pa以下。為將成膜時之水分壓設為上述範圍，較佳為於成膜開始前將濺鍍裝置內以水之分壓成為上述範圍之方式排氣至成為1.5×10^-4Pa以下、較佳為成為5×10^-5Pa以下，從而設為將裝置內之水分或由基材產生之有機氣體等雜質去除後之氛圍。

尤其是於利用R-to-R裝置連續製造之情形時，較佳為一面無成膜地使之移行一面去除產生氣體。其原因在於：尤其是於要獲得銦系複合氧化物中之四價金屬元素之氧化物(例如，錫氧化物)之量較多且較薄之透明導電膜之情形時，難以結晶化。

於實施上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法之前，可包括如下預濺鍍步驟(a)：使用與上述形成步驟(A)相同之銦系複合氧化物，不導入氧氣，於該靶表面之水平磁場為85~200mT之高磁場中，於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法，於F電力/DC電力之電力比為與正式成膜範圍相同之範圍之任一者時進行預濺鍍成膜，進行成膜至所獲得之電阻值成為穩定狀態為止。

所謂上述電阻值成為穩定狀態係指圖6之▲4▼之區域，且係指超過來自靶上及真空腔室壁之水分、產生氣體被去除之區域(▲1▼~▲3▼之區域)，靶表面於高磁場、RF電力、DC電力下穩定地活化，電阻值變動進入±2%以內的狀態。

藉由上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法形成透明導電膜後，可實施退火處理步驟(B)。於在上述形成步驟(A)中形成之透明導電膜為非晶之情形時，可藉由退火處理步驟(B)使之結晶化。

退火處理步驟(B)較佳為於120℃~180℃之溫度下，於大氣中實施5分鐘~5小時。藉由適當地選擇加熱溫度及加熱時間，可不伴有生產性或品質方面之惡化地轉化為完全結晶化而成之膜。退火處理之方法可根據公知之方法，例如使用紅外線加熱器、熱風循環式烘箱等加熱方式進行。

再者，為不實施退火處理步驟(B)而獲得銦系複合氧化物之結晶質膜，上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法之有機高分子膜基材(1)之溫度較佳為於上述範圍中設為150℃以上。又，上述RF電力/DC電力之電力比較佳為於上述範圍內，以於RF電源之頻率為10~20MHz時未達1.2之方式設定。作為上述RF電源之頻率(10~20MHz)之較佳之頻率，可列舉13.56MHz。於RF電源之頻率大於20MHz且為60MHz以下時，RF電力/DC電力之電力比較佳為設定為未達0.6。作為上述RF電源之頻率(大於20MHz且為60MHz以下)之較佳之頻率，可列舉27.12MHz、40.68MHz或54.24MHz。

再者，於將透明導電性膜用於投影型靜電電容方式之觸控面板、或矩陣型之電阻膜方式觸控面板等之情形時，所獲得之透明導電膜(2)可圖案化為特定形狀(例如短條狀)。然而，若藉由退火處理步驟(B)將銦系複合氧化物之膜結晶化，則利用酸之蝕刻加工變難。另一方面，實施退火處理步驟(B)前之非晶之銦系複合氧化物之膜可容易進行蝕刻加工。因此，於藉由蝕刻將透明導電膜(2)圖案化之情形時，可於製膜非晶之透明導電膜(2)後、且退火處理步驟(B)之前進行蝕刻加工。

根據本發明之製造方法，可獲得一種透明導電膜，其係膜厚處於10nm~40nm之範圍之包含銦系複合氧化物之結晶質膜者，且具有上述較低之比電阻值，上述波峰強度比(I₄₄₀/I₂₂₂)未達0.2。於利用80℃~180℃之膜基材之溫度下之加熱，以高磁場RF重疊DC濺鍍成膜法成膜透明導電膜之情形時，放電電壓與通常磁場之成膜法相比而放電電壓降低至1/2~1/5，因此，成膜於膜基材之原子、分子之運動能相應地降低。又，電子等負離子或與靶碰撞之惰性氣體之反沖成分亦難以到達膜基材側，故而膜內之雜質混入或內部應力降低。進而，由於為80℃~180℃之膜基材之溫度下之成膜，故而可獲得能夠促進(222)面之結晶成長之膜。

以下，一面參照圖3至圖11，一面對本發明之透明導電性膜之製造方法之條件進一步進行說明。

日本製造商之銦系複合氧化物之靶(尤其是銦錫複合氧化物靶)之品質飛躍性地提高，無論哪一製造商品均成為同樣之特性。上述靶之相對密度為98%以上，氧化度亦各公司大致同等，且於在通常之磁控濺鍍成膜中，充分進行腔室內之預排氣至成為1.5×10^-4Pa以下之情形時，氧氣導入量相對於氬氣等濺鍍氣體量(惰性氣體量)之比率於1~3%左右，可獲得具有最小之表面電阻值之透明導電膜。

將錫氧化物之比率為10重量%之銦錫複合氧化物(ITO)靶安裝於圖2之高磁場RF重疊DC濺鍍裝置，於125μm厚之PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)膜上形成ITO膜。膜基材之溫度為120℃，將氧氣量相對於氬氣之比率設為0.25%，將成膜氣壓設為0.3Pa。將於DC電力(1000W)時改變RF電力及RF電源之頻率而測定放電電壓所得之結果示於圖3。靶表面之水平磁場係設為100mT。各RF電源之頻率下均係放電電壓隨著RF電力增加而降低，但隨著RF電力/DC電力之電力比接近1而漸近。又，於RF電源之頻率為13.56MHz之情形、及RF電源之頻率為27.12MHz、40.68MHz或54.24MHz之情形時，可見放電電壓之降低曲線之差異。可認為其原因在於：較RF電源之頻率為13.56MHz之情形，2倍、3倍、4倍之頻率之情形時放電電壓更為降低，電漿化能力較高。

藉由與上述同樣之條件(其中，使用13.56MHz之RF頻率)，於125μm厚之PET膜上，利用高磁場RF重疊DC濺鍍成膜法使放電電壓發生變化，形成28nm厚度之ITO膜。測定所獲得之ITO膜之初始之表面電阻值(R₀)。又，測定將ITO膜於150℃進行退火處理1小時後之表面電阻值(R_150℃1h)。將所獲得之結果示於圖4。由圖4可知，放電電壓越降低，則初始之表面電阻值(R₀)越降低，退火處理後之表面電阻值(R_150℃1h)稍微減少。然而，所獲得之ITO膜之表面電阻值之最小值為160Ω/□，比電阻值為4.5×10^-4Ω．cm，無法獲得作為目標值之與設置於玻璃基材上之ITO膜同等之特性(100Ω/□以下之較低之表面電阻值，比電阻值為2.0×10^-4Ω．cm以下)。

進而，藉由與上述同樣之條件(其中，使用13.56MHz之RF頻率)，於125μm厚之PET膜上，利用高磁場RF重疊DC濺鍍成膜法，於 110V之放電電壓(RF電力/DC電力比為1.0)下，使ITO成膜中之導入氧氣量發生變化，形成28nm厚度之ITO膜。測定所獲得之ITO膜之初始之表面電阻值(R₀)。又，測定將ITO膜於150℃進行退火處理1小時後之表面電阻值(R_150℃1h)。對是否可藉由使氧氣量相對於氬氣之比率發生變動而獲得較低之表面電阻值進行研究，將其結果示於圖5。初始之表面電阻值(R₀)、退火處理後之表面電阻值(R_150℃1h)亦藉由實現導入氧氣量之最佳化而進一步降低，但所獲得之ITO膜之表面電阻值之最小值為150Ω/□，比電阻值為4.2×10^-4Ω．cm左右。

如圖4、圖5所示，於使用有機高分子膜基材之情形時，必須於較使用玻璃基材之情形更低溫條件下成膜ITO膜，故而即便採用通常之高磁場RF重疊DC濺鍍成膜法，亦無法形成具有與設置於玻璃基材上之ITO膜同等之特性(100Ω/□以下之低電阻值，比電阻值為2.0×10^-4Ω．cm以下)之ITO膜。

圖6係表示進行預濺鍍(a)步驟之情形時之成膜時間之指標、與線內所獲得之ITO膜之表面電阻值之指標的關係，且該預濺鍍(a)步驟係於R-to-R裝置中，於與圖3之測定同樣之條件(其中，使用13.56MHz之RF頻率)下，於實施利用高磁場RF重疊DC濺鍍成膜法之形成步驟(A)之前，將濺鍍裝置內預排氣而設為1.5×10^-4Pa以下，僅以氬氣等濺鍍氣體(未導入氧氣)，於RF電力/DC電力之電力比為0.6之條件下進行。RF電力/DC電力之電力比只要為正式成膜之電力比範圍，則無論哪一電力比均可採用。

如圖6所示，採取如下舉動：放電成膜之初期係由靶表面或腔室內之壁進而有機高分子膜基材等產生水分或產生氣體，因此，圖6中，雖為▲1▼、▲2▼之相對較低之電阻值，但混入之雜質變動亦較大，電阻值亦時刻發生變動。該區域之膜初看為高透明、低電阻值，但為後期加熱中難以結晶化之膜，而無法獲得更低之電阻值。於在該區域內進行了預濺鍍之情形或未進行預濺鍍之情形時，如圖4、圖5所示，成為無法獲得設為目標之極低之電阻值之膜。

然而，若進一步持續預濺鍍而放電成膜超過▲2▼之區域，則隨著水分或產生氣體之降低，電阻值逐漸地上升，達到水分或產生氣體消失之▲3▼。若進一步持續，則可獲得穩定狀態▲4▼。穩定狀態▲4▼成為如下區域：不僅由水分或產生氣體所引起之雜質未混入膜中，而且由於銦系複合氧化物靶之表面藉由RF放電而活化，故而可獲得氧氣導入量較少而優質之膜。

以成為圖6之▲4▼之區域(稱為穩定狀態)之方式，於R-to-R裝置中，將錫氧化物之比率為10重量%之銦錫複合氧化物(ITO)靶安裝於高磁場RF重疊DC濺鍍裝置(靶表面上之水平磁場強度為100mT)，一面於125μm厚之PET膜上形成厚度28nm之ITO膜，一面進行預濺鍍(a)。膜基材之溫度為120℃，極限真空為5×10^-5Pa，導入氣體僅設為氬氣，且將成膜氣壓設為0.3Pa。

於以成為圖6之▲4▼之穩定狀態之方式進行預濺鍍(a)後，繼而使用相同之靶，除未導入氧氣以外於與圖5相同之條件下成膜厚度28nm之ITO膜。即，作為正式成膜條件，於13.56MHz之高頻電力1000W、DC電力1000W、RF電力/DC電力比為1之條件下獲得ITO膜。所獲得之ITO膜之初始之表面電阻值(R₀)為62Ω/□，於150℃退火處理1小時後之表面電阻值(R_150℃1h)為58Ω/□。根據該等情況可知，藉由在實施預濺鍍(a)後進行正式成膜形成步驟(A)而可獲得目標之低電阻膜。

圖7至圖10係表示根據用於高磁場RF重疊DC濺鍍成膜法之RF電源之頻率之不同而較佳之RF電力/DC電力之電力比不同的情形。圖7中表示RF電源之頻率為13.56MHz之情形時之舉動。圖7表示如下ITO膜之電阻值，即，將供成膜之輥電極之溫度設定為150℃，未導入氧氣而使RF電力/DC電力之電力比為0.6進行預濺鍍步驟(a)至成為穩定狀態後，於利用高磁場RF重疊DC濺鍍成膜法之形成步驟(A)中不進行氧氣導入而使RF電力/DC電力之電力比發生變化之情形時所獲得的ITO膜之電阻值。將供成膜之輥電極之溫度設定為150℃，ITO膜之膜厚係設為28nm。其他條件係設為與圖6之條件相同。

圖7中，RF電力/DC電力之電力比越接近1，剛成膜後之電阻值越下降且氧化度亦越接近適當膜。若超過1，則成為氧氣過多膜，成為電阻值上升之方向。另一方面，上述電力比變得越小，越成為氧氣不足膜且電阻值越上升。可知於RF電力/DC電力之電力比為1之情形時，於在150℃退火處理1小時後，可獲得58Ω/□之表面電阻值、1.6×10^-4Ω．cm之比電阻值。

同樣地，將RF電源之頻率為27.12MHz、40.68MHz、54.24MHz之情形之結果示於圖8、圖9、圖10。圖8、圖9、圖10之上述以外之各條件係將預濺鍍步驟(a)之RF電力/DC電力之電力比設為0.3，除此以外與圖7相同。關於剛成膜後之ITO膜之初始之表面電阻值(R₀)及將ITO膜於150℃退火處理1小時後之電阻值(R_150℃1h)之任一者，均於RF電力/DC電力之電力比為0.35左右時表面電阻值最低。RF電力/DC電力之電力比越接近1，則越成為氧氣過多之膜，另一方面，越接近0，則越成為氧氣不足膜。於圖10之RF電源之頻率為54.24MHz之情形時，可知於以28nm之膜厚於150℃退火處理1小時後，可獲得57Ω/□之較低之表面電阻值之ITO膜。

[實施例]

以下，基於實施例對本發明進行說明，但本發明並不限定於該等。以下記載本發明之實施例，對其更具體地進行說明。

實施例1

(有機高分子膜基材)

作為有機高分子膜基材，使用有三菱樹脂(股)製造之O300E(厚度125μm)之聚對苯二甲酸乙二酯(PET)膜。

(預處理)

將上述PET膜安裝於R-to-R之濺鍍成膜裝置，以便可於上述PET膜之並非易滑處理面之平滑面上成膜ITO薄膜。一面使用加熱至120℃之輥電極進行捲取，一面以冷凍線圈與渦輪泵之排氣系統進行脫氣處理，從而獲得無成膜之移行中之真空度為3×10^-5Pa之氛圍。其後，對濺鍍成膜裝置導入氬氣，使上述PET膜通過利用RF電源(13.56MHz)之電漿放電中，進行PET表面之預處理。

(底塗層之形成)

於上述PET膜之電漿處理面，利用反應性雙磁控濺鍍法自Al金屬靶成膜厚度20nm之Al₂O₃薄膜。

(ITO靶之預濺鍍)

其後，維持真空，於1.1W/cm²之DC電力密度、RF電力(13.56MHz)/DC電力之電力比為0.6之條件下對預先設置於高磁場RF重疊DC濺鍍成膜裝置之電極上之ITO氧化物靶(住友金屬礦山公司製造，錫氧化物之比率為10重量%)進行預濺鍍。靶表面之水平磁場係設為100mT。一面以低速捲取膜基材並且以線內之監視器測定表面電阻值及透過率，一面進行。關於其他條件，膜基材之溫度為150℃，導入氣體僅使用有氬氣。於預濺鍍之氣壓為0.32Pa下進行。進行至線內之電阻值成為穩定狀態為止。

(ITO靶之正式濺鍍成膜)

使用與預濺鍍同樣之ITO靶，藉由上述同樣之高磁場RF重疊DC濺鍍成膜裝置，於1.1W/cm²之DC電力密度、RF電力(13.56MHz)/DC電力之電力比為1之條件下進行正式濺鍍，成膜膜厚28nm之ITO膜。靶表面之水平磁場係設為100mT。膜基材之溫度係設為150℃，導入氣體僅使用有氬氣。正式濺鍍之成膜氣壓係設為0.32Pa。

(退火處理)

於大氣中，於150℃對形成有上述ITO膜之PET膜進行1小時之熱處理，獲得透明導電性膜。

實施例2~7、比較例1~4

於實施例1中，如表1所示，將ITO靶之錫氧化物(SnO₂)之比率、高磁場RF重疊DC濺鍍成膜中之RF電源之頻率、RF電力/DC電力之電力比、氧氣導入量、退火處理步驟之溫度變更為如表1所示，除此以外，以與實施例1同樣之方式獲得透明導電性膜。

於實施例6中，除正式成膜時導入之氬氣以外亦導入相對於氬氣之比為0.5%之氧氣，且於膜基材之溫度170℃進行成膜，除此以外，於與實施例1同樣之條件下成膜ITO膜。又，於實施例6中，未進行退火處理步驟(B)。於實施例7中，RF電力/DC電力之電力比為0.6，且導入相對於氬氣之比為0.1%之氧氣，除此以外，於與實施例1同樣之條件下成膜ITO膜。

再者，於比較例1中，代替高磁場RF重疊DC濺鍍成膜而於100mT之高磁場中，進行通常之DC磁控濺鍍成膜。

(評價)

對實施例及比較例中所獲得之透明導電性膜進行下述評價。將結果示於表1。

(表面電阻值之測定)

使用三菱油化(股)公司製造之Loresta GP(型號MCP-T600)，測定透明導電性膜之ITO膜之表面電阻值。

(膜之結晶狀態觀察)

ITO膜之結晶狀態之確認係利用剝離法自透明導電性膜僅採樣ITO膜，利用穿透式電子顯微鏡TEM(日立，HF2000)以加速電壓200 kV進行觀察。圖12係表示本發明之實施例5中所獲得之ITO膜之結晶之TEM照片。

(膜厚之評價)

ITO膜之膜厚測定係利用Hitachi、FB-2100將以樹脂固定樣品而成者切取為超薄膜切片，並利用上述TEM進行觀察而測定。

(X射線繞射之測定)

斜入射X射線繞射測定係使用以下裝置進行測定，求出來自(222)面與(440)面之波峰強度比。圖11係本發明之實施例1中所獲得之ITO膜之X射線繞射圖。

Rigaku(股)製造之粉末X射線繞射裝置RINT-2000

光源 Cu-Kα射線(波長：1.54Å)、40KV、40mA

光學系統平行光束光學系統

發散狹縫：0.05mm

受光狹縫：0.05mm

單色化、平行化使用多層斜面鏡

實施例1~4中所獲得之ITO膜係厚度28nm、錫氧化物之比率10重量%者，且為1.7×10^-4Ω．cm左右之較低之比電阻值。又，實施例5中所獲得之ITO膜係厚度28nm、錫氧化物之比率12.7重量%者，且為1.37×10^-4Ω/□之更低之比電阻值。再者，實施例1~5中所獲得之剛成膜後之ITO膜係局部散在有結晶之非晶膜，故而容易進行利用酸之蝕刻步驟。確認到退火處理後所獲得之ITO膜藉由TEM測定而完全地結晶化。又，實施例6之ITO膜於剛成膜後便已完全結晶化。

又，實施例1~7中所獲得之ITO膜係藉由X射線繞射分析，確認到波峰強度比(I₄₄₀/I₂₂₂)未達0.2。所獲得之ITO膜完全地結晶化，故而為觸控面板等用途等所必需之100℃加熱可靠性或85℃ 85%加濕熱可靠性亦良好之結果。又，作為透明導電性膜(包含基材之PET膜)之透過率於空氣中之測定(550nm之波長)中為約90%。再者，透過率之測定係藉由大塚電子製造之MCPD3000而進行。透過率較佳為85%以上，進而較佳為88%以上。

於大部分之RF電力/DC電力之電力比時無需氧氣導入量，但於RF之各頻率下之最佳RF電力/DC電力之電力比範圍之兩端條件下，亦可導入微量之氧氣。於實施例6中，於13.56MHz時RF電力/DC電力之電力比為1，一面以使相對於氬氣之氧氣量之比率成為0.5%之方式導入微量之氧氣一面進行成膜。於該條件之情形時，氧氣較多地滲入膜中，可獲得在剛成膜後便結晶化而成之ITO膜。於該情形時，無需退火處理步驟，但若於150℃加熱1小時，則可見如下現象：多晶化進行，遷移率降低，相應地，電阻值稍微上升。

於實施例7中，於13.56MHz時RF電力/DC電力之電力比為0.6，一面以使相對於氬氣之氧氣量之比率成為0.1%之方式導入微量之氧氣一面進行成膜。在相對於氬氣之氧氣量之比率接近0之條件下，成為氧氣不足膜，因此，有為提高透過率、降低表面電阻值而花費較長之退火時間的傾向。於該情形時，若使相對於氬氣之氧氣量之比率為0.5%以下進行導入，則提高透過率及縮短退火時間。然而，於導入其以上之氧氣量之情形時，比電阻值不大降低而無法獲得目標之比電阻值。

另一方面，比較例1雖為高磁場，但顯示了通常之磁控濺鍍成膜下之結果。於100mT之高磁場之效果下放電電壓降低至250V。於30mT之磁場之情形時，放電電壓為450V左右，故而放電電壓降低，相應地以低損傷進行成膜。因此，獲得2.94×10^-4Ω．cm之比電阻值。

於比較例2~4中，顯示於在各頻率下RF電力/DC電力之電力比偏離本發明之條件的範圍內進行高磁場RF重疊DC濺鍍成膜所獲得之ITO膜之特性。根據該等結果，可認為於超過RF電力/DC電力之電力比之上限之情形時，成為氧氣過多膜而剛成膜後之電阻值變高，而且於實施退火處理步驟之情形時，表面電阻值進一步變高。可認為，於低於RF電力/DC電力之電力比之下限之情形時，RF重疊效果變弱，放電電壓變高，故而低損傷成膜效果減弱，比電阻值未充分降低。

1‧‧‧有機高分子膜基材

1'‧‧‧底塗層

2‧‧‧透明導電膜

Claims

一種透明導電性膜，其特徵在於：其係於有機高分子膜基材上之至少一面具有透明導電膜者，且上述透明導電膜係由{四價金屬元素之氧化物/(四價金屬元素之氧化物+氧化銦)}×100(%)所表示之四價金屬元素之氧化物之比率為7~15重量%的銦系複合氧化物之結晶質膜，上述透明導電膜之膜厚為10nm~40nm之範圍，上述透明導電膜之比電阻值為1.3×10^-4~2.8×10^-4Ω．cm，且上述透明導電膜係自上述膜基材之側介隔至少1層底塗層而設置，且上述底塗層之至少1層係藉由乾式製程而形成者。
如請求項1之透明導電性膜，其中上述底塗層之厚度為1~300nm。
如請求項1或2之透明導電性膜，其中上述銦系複合氧化物為銦錫複合氧化物，四價金屬元素之氧化物為錫氧化物。
一種透明導電性膜之製造方法，其特徵在於：其係如請求項1至3中任一項之透明導電性膜之製造方法，且包括於有機高分子膜基材之至少一面形成至少1層底塗層之步驟(x)、及於上述底塗層之側形成透明導電膜之步驟(A)，且上述底塗層之形成步驟(x)包括藉由乾式製程形成至少1層底塗層之步驟，形成上述透明導電膜之步驟(A)係使用由{四價金屬元素之氧化物/(四價金屬元素之氧化物+氧化銦)}×100(%)所表示之四價金屬元素之氧化物之比率為7~15重量%的銦系複合氧化物之靶，於該靶表面之水平磁場為85~200mT之高磁場中，於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法而進行。
如請求項4之透明導電性膜之製造方法，其中關於上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法，於RF電源之頻率為10~20MHz時，RF電力/DC電力之電力比為0.4~1.2。
如請求項4之透明導電膜之製造方法，其中關於上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法，於RF電源之頻率大於20MHz且為60MHz以下時，RF電力/DC電力之電力比為0.2~0.6。
如請求項4之透明導電膜之製造方法，其中關於上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法，有機高分子膜基材之溫度為80~180℃。
如請求項4之透明導電膜之製造方法，其中上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法係不導入氧氣而進行。
如請求項4之透明導電膜之製造方法，其中上述形成步驟(A)之高磁場RF重疊DC濺鍍成膜法係一面以相對於惰性氣體量的氧氣量之比率成為0.5%以下之方式導入氧氣一面進行。
如請求項4至9中任一項之透明導電膜之製造方法，其中於形成上述底塗層之步驟(x)之後，且於實施上述高磁場RF重疊DC濺鍍成膜法之前，包括如下預濺鍍步驟(a)：不導入氧氣而於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法，於在RF電源之頻率為10~20MHz時RF電力/DC電力之電力比為0.4~1.2之範圍內，進行成膜至所獲得之電阻值成為穩定狀態為止。
如請求項4至9中任一項之透明導電膜之製造方法，其中於形成上述底塗層之步驟(x)之後，且於實施上述高磁場RF重疊DC濺鍍成膜法之前，包括如下預濺鍍步驟(a)：不導入氧氣而於存在惰性氣體之條件下，利用RF重疊DC濺鍍成膜法，於在RF 電源之頻率大於20MHz且為60MHz以下時RF電力/DC電力之電力比為0.2~0.6之範圍內，進行成膜至所獲得之電阻值成為穩定狀態為止。
如請求項4至9中任一項之透明導電膜之製造方法，其中於上述形成步驟(A)之後，實施退火處理步驟(B)。
如請求項12之透明導電膜之製造方法，其中於120℃~180℃之溫度下，於大氣中進行上述退火處理步驟(B)5分鐘~5小時。
如請求項10之透明導電膜之製造方法，其中於上述形成步驟(A)之後，實施退火處理步驟(B)。
如請求項14之透明導電膜之製造方法，其中於120℃~180℃之溫度下，於大氣中進行上述退火處理步驟(B)5分鐘~5小時。
如請求項11之透明導電膜之製造方法，其中於上述形成步驟(A)之後，實施退火處理步驟(B)。
如請求項16之透明導電膜之製造方法，其中於120℃~180℃之溫度下，於大氣中進行上述退火處理步驟(B)5分鐘~5小時。