TW201432809A - 半導體基板的蝕刻方法及半導體元件的製造方法 - Google Patents

半導體基板的蝕刻方法及半導體元件的製造方法 Download PDF

Info

Publication number
TW201432809A
TW201432809A TW102140956A TW102140956A TW201432809A TW 201432809 A TW201432809 A TW 201432809A TW 102140956 A TW102140956 A TW 102140956A TW 102140956 A TW102140956 A TW 102140956A TW 201432809 A TW201432809 A TW 201432809A
Authority
TW
Taiwan
Prior art keywords
etching
semiconductor substrate
substrate according
group
compound
Prior art date
Application number
TW102140956A
Other languages
English (en)
Other versions
TWI683361B (zh
Inventor
Atsushi Mizutani
Tetsuya Shimizu
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201432809A publication Critical patent/TW201432809A/zh
Application granted granted Critical
Publication of TWI683361B publication Critical patent/TWI683361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明是一種半導體基板的蝕刻方法，其在將包含磷酸化合物、含有矽的化合物以及水的蝕刻液應用於矽氮化膜(SiN)及矽氧化膜(SiO2)露出的基板上，而選擇性地除去矽氮化膜時，使蝕刻液沸騰後，噴出蝕刻液而與基板接觸。

Description

半導體基板的蝕刻方法及半導體元件的製造方法
本發明是有關於一種半導體基板的蝕刻方法及半導體元件的製造方法。
矽氮化膜(SiN)可用作在矽局部氧化(Local Oxidation of Silicon，LOCOS)結構中形成已知的矽(Si)的選擇氧化膜的罩幕材料。矽氮化膜(SiN)是藉由選擇氧化法而形成隔離(isolation)結構者，廣泛用作金屬氧化物半導體(Metal Oxide Semiconductor，MOS)型電容器的製造技術。具體而言，在該技術中，首先在矽基板上形成熱氧化膜。繼而以覆蓋上述熱氧化膜的方式利用化學氣相沈積(Chemical Vapor Deposition，CVD)形成矽氮化膜。在該狀態下將矽氮化膜進行圖案化，將其中露出的矽氧化膜進一步進行熱處理，而使該區域選擇性地氧化。然後除去圖案化時所用的矽氮化膜。如此可獲得成為MOS型電容器的基礎的在矽氧化膜的厚度上產生差異的LOCOS結構。
最近，進一步開發了淺溝槽隔離(Shallow Trench Isolation，STI)技術，於其中亦使用了矽氮化膜。在該技術中， 亦在矽基板的上表面形成矽氧化膜，並以覆蓋其的方式藉由CVD賦予矽氮化膜。然後，敷設光阻膜將其圖案化，按照SiN、SiO2、Si的順序進行蝕刻而形成溝槽(trench)。繼而，在該溝槽中埋入氧化矽。此時，由於在溝槽以外亦形成氧化矽的膜(SiO2)，因此藉由化學機械研磨(Chemical Mechanical Polishing，CMP)將其研磨而除去。在該CMP步驟中，使用不會在漿料中侵入SiN的藥液，使矽氮化膜(SiN)發揮出作為終止膜(stopper)的功能，並將剩餘的氧化矽除去。最後，藉由濕式蝕刻除去矽氮化膜，而可獲得所期望的隔離結構。
如上所述般，在近來的半導體製造中，矽氮化膜可用作不可或缺的罩幕材料。另一方面，該材料不組裝進元件中，在特定的加工後，需要確切地除去。特別期望在殘留於基板內部的矽氧化膜不損傷的狀態下僅選擇性地除去矽氮化膜。
鑒於上述的要求，作為選擇性地除去矽氮化膜(SiN)的藥液(蝕刻液)，例如提出包含磷酸與六氟矽酸的蝕刻液(參照專利文獻1、專利文獻2)。另外提出，將包含上述成分的蝕刻液加熱至150℃~180℃，而提高其選擇性。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2007-258405號公報
[專利文獻2]日本專利特開2007-318057號公報
[專利文獻3]日本專利特開2000-133631號公報
根據上述專利文獻1~專利文獻3所示的配方的藥液，可達成相對於矽氧化膜(SiO2)而選擇性蝕刻矽氮化膜(SiN)。另外，如專利文獻3中所提出般，提高藥液的溫度在改善其選擇性的方面可發揮出效果。然而，根據本發明者的確認可知，若單純地將上述配方的藥液加熱而應用，則一旦溶解的氧化矽析出便在矽氧化膜上形成膜(參照圖3)。
因此，本發明的目的是提供一種發揮出相對於矽氧化膜而言對矽氮化膜的良好的蝕刻選擇性，且可抑制或防止氧化矽在矽氧化膜上析出的半導體基板的蝕刻方法及利用其的半導體元件的製造方法。
本發明者等人根據上述課題認識，對相對於矽氧化膜而選擇性地除去矽氮化膜的應用特定配方的藥液時的運作進行了詳細地分析。藉由各種條件或配方對其進行分析，結果可知，若不是單純地加熱而應用藥液，而是一旦使藥液沸騰而應用，則會維持矽氮化膜的選擇性的蝕刻性能，並抑制氧化矽在矽氧化膜上的析出。這樣可知，在沸點以下的特定的溫度下應用於基板上時會出現顯著的差異，雖然在相同的溫度下對基板進行處理，但是僅經過一次沸騰狀態的藥液還是會發揮出上述氧化矽的析出防止效果。本發明是基於上述發現而成，具有以下的方法。
[1]一種半導體基板的蝕刻方法，其準備包含磷酸化合物、含有矽的化合物以及水的蝕刻液，在將該蝕刻液應用於矽氮 化膜(SiN)及矽氧化膜(SiO2)露出的基板上，而選擇性地除去矽氮化膜時，使蝕刻液沸騰後，噴出蝕刻液與基板接觸。
[2]如上述[1]所述之蝕刻方法，其中蝕刻液在其噴出前後進行冷卻。
[3]如上述[1]或[2]所述之蝕刻方法，其中蝕刻液的與基板的接觸溫度比沸騰的溫度低超過0℃且20℃以下的範圍。
[4]如上述[1]至[3]中任一項所述之蝕刻方法，其中將蝕刻液自噴嘴噴出，進行滴加或流下而與基板接觸。
[5]如上述[1]至[4]中任一項所述之蝕刻方法，其中蝕刻液以0.5L/分鐘~3L/分鐘的速度噴出。
[6]如上述[1]至[5]中任一項所述之蝕刻方法，其中蝕刻液的沸點為110℃~180℃。
[7]如上述[1]至[6]中任一項所述之蝕刻方法，其中使蝕刻液在其噴出前於保持蝕刻液的槽內沸騰，然後經由流路移送至噴嘴，並自噴嘴將蝕刻液向基板噴出。
[8]如上述[1]至[7]中任一項所述之蝕刻方法，其中含有矽的化合物為H2SiF6、(NH4)2SiF6、或Na2SiF6。
[9]如上述[1]至[7]中任一項所述之蝕刻方法，其中含有矽的化合物為下述式(1)或式(2)所示的化合物：式(1)：R2Si(OR3)3
式(2)：Si(OR4)4
(R2表示碳數1~12的烷基；R3表示碳數1~24的烷基；R4為碳數1~20的烷基)。
[10]如上述[1]至[9]中任一項所述之蝕刻方法，其中蝕刻液的煮沸時間為5分鐘以上、24小時以下。
[11]如上述[1]至[10]中任一項所述之蝕刻方法，其中蝕刻液含有0.01質量%~1質量%的含有矽的化合物。
[12]如上述[1]至[11]中任一項所述之蝕刻方法，其中蝕刻液含有60質量%~95質量%的磷酸化合物。
[13]如上述[1]至[12]中任一項所述之蝕刻方法，其中上述蝕刻液的pH值為-2以上、2以下。
[14]如上述[1]至[13]中任一項所述之蝕刻方法，其中矽氮化膜的蝕刻速度[R1]、與矽氧化膜的蝕刻速度[R2]的速度比([R1]/[R2])為50以上。
[15]如上述[1]至[14]中任一項所述之蝕刻方法，其中上述磷酸化合物為選自由正磷酸、偏磷酸、及焦磷酸所組成的組群的至少1種。
[16]一種半導體元件的製造方法，其藉由如上述[1]至[15]中任一項所述之蝕刻方法除去矽氮化膜，並由剩餘的基板製造半導體元件。
[17]一種半導體基板的蝕刻液，其應用於矽氮化膜(SiN)及 矽氧化膜(SiO2)露出的基板上，而選擇性地除去矽氮化膜，且包含磷酸化合物、含有矽的化合物以及水，並實施藉由加熱的沸騰處理。
[18]如上述[17]所述之蝕刻液，其中上述含有矽的化合物為下述式(1)或式(2)所示的化合物：式(1)：R2Si(OR3)3
式(2)：Si(OR4)4
(R2表示碳數1~12的烷基；R3表示碳數1~24的烷基；R4為碳數1~20的烷基)。
[19]如上述[17]或[18]所述之蝕刻液，其中上述蝕刻液含有0.01質量%~1質量%的含有矽的化合物。
[20]如上述[17]或[18]所述之蝕刻液，其中上述蝕刻液含有60質量%~95質量%的磷酸化合物。
根據本發明的方法，可發揮出相對於矽氧化膜而言對矽氮化膜的良好的蝕刻選擇性，並有效地除去矽氮化膜，且可抑制或防止氧化矽在矽氧化膜上的析出。而且，根據本發明的方法，無須維持煮沸狀態進行蝕刻，反而能在更低的溫度下將蝕刻液應用於基板上，因此特別適合於藉由噴出藥液而應用於基板上的逐 片式裝置的處理，可對製造效率及製造適應性、製造品質的良化作出貢獻。
本發明的上述及其他特徵及優點，應適當參照隨附的圖式，根據下述記載而進一步明瞭。
1‧‧‧SiN層(第1層)
2‧‧‧SiO2層(第2層)
3‧‧‧Si層(第3層)
5‧‧‧SiO2析出層
10、20、30‧‧‧半導體基板
11‧‧‧多晶矽層
12‧‧‧矽氧化膜
13‧‧‧矽氮化膜
14‧‧‧晶圓
15‧‧‧微細槽部
21‧‧‧反應容器
22‧‧‧旋轉台
23‧‧‧噴出口
25‧‧‧煮沸槽
25a‧‧‧槽出口
100‧‧‧基板
200‧‧‧半導體基板製品
A‧‧‧導入部
fc、fd‧‧‧流路
M‧‧‧旋轉驅動部
r‧‧‧方向
S‧‧‧半導體基板
t‧‧‧移動軌跡線
圖1是示意性表示本發明的一個實施形態的半導體基板的製作步驟例(蝕刻前)的剖面圖。
圖2是示意性表示本發明的一個實施形態的半導體基板的製作步驟例(蝕刻後)的剖面圖。
圖3是示意性表示用於比較的實施形態的半導體基板的製作步驟例(蝕刻後)的剖面圖。
圖4是示意性表示本發明的另外實施形態的半導體基板的製作步驟例(蝕刻前後)的平面圖。
圖5是表示本發明的較佳的實施形態的濕式蝕刻裝置的一部分的裝置構成圖。
圖6是示意性表示本發明的一個實施形態的噴嘴相對於半導體基板的移動軌跡線的平面圖。
首先，根據圖1、圖2對本發明的蝕刻方法的蝕刻步驟的較佳的實施形態進行說明。
[蝕刻步驟]
圖1表示蝕刻前的半導體基板的圖。在本實施形態的製造例中，使用在矽晶圓內配置作為特定的第3層的矽層(Si層3)、作為第2層的矽氧化膜(SiO2層2)，並在其上側形成成為第1層的矽氮化膜(SiN層1)者。在該狀態的基板10上應用本實施形態的蝕刻液(未圖示)，而除去SiN層1。結果如圖2所示般，可獲得除去了SiN層1的狀態的基板20。毋庸置疑，在本發明或其較佳的實施形態中，如圖示般的蝕刻為理想，但根據所製造的半導體元件的要求品質等而適當容許SiN層的殘留、或SiO2層的少許腐蝕，本發明並非由該說明限定性地解釋。
另一方面，圖3是表示不利用本發明的蝕刻方法的比較例的實施形態的步驟說明圖。在該比較例中，例如可列舉：將未進行沸騰處理的藥液直接應用於蝕刻的形態。藉由此種藥液無法獲得本發明的效果，如圖示者般形成氧化矽(SiO2)的析出膜5。
另外，在稱為矽基板或半導體基板、或簡稱為基板時，不僅以矽晶圓的含義使用，而且以包含對其實施電路結構的基板結構體的含義使用。所謂基板的構件，是指構成上述所定義的矽基板的構件，可包含1種材料，亦可包含多種材料。有時將經過加工的半導體基板加以區別地稱為半導體基板製品。將根據需要對其進一步施加加工進行切割而取出的晶片及其加工製品稱為半導體元件或半導體裝置。關於基板的方向，只要無特別說明，就圖1而言，將與矽晶圓相反側(SiN側)稱為「上」或「頂」，將矽晶圓側(Si側)稱為「下」或「底」。
[蝕刻液]
接著，對本發明的蝕刻液的較佳的實施形態進行說明。本實施形態的蝕刻液含有磷酸化合物與含有矽的化合物。以下，包含任意者，對各成分進行說明。
(磷酸化合物)
本發明的蝕刻液將磷酸作為必須成分，所使用的磷酸較佳為選自由正磷酸、偏磷酸、焦磷酸等多磷酸所組成的組群的至少1種。
相對於本實施形態的蝕刻液的總質量，磷酸化合物較佳為含有60質量%以上，更佳為65質量%以上，特佳為含有70質量%以上。作為磷酸化合物的含量的上限，較佳為95質量%以下，更佳為90質量%以下，尤佳為85質量%以下。藉由將磷酸化合物的含量設為上述上限值以下，而可進一步抑制第2層的過度的蝕刻，因此較佳。就以充分的速度蝕刻第1層的觀點而言，較佳為將磷酸化合物的含量設為上述下限值以上。另外，藉由將其量調整為較佳的範圍，而可更有效地謀求藥液的安全性、黏度調整、第1層的蝕刻選擇性的良化，因此較佳。
上述磷酸化合物可單獨使用1種，亦可組合2種以上而使用。
(含有矽的化合物)
(六氟矽酸化合物)
含有矽的化合物較佳為由H2SiF6表示的化合物，作為其鹽，可列舉：銨鹽((NH4)2SiF6)、鈉鹽(Na2SiF6)、鉀鹽(K2SiF6)等 鹼金屬鹽等。本說明書中，作為六氟矽酸或其鹽的總稱，將其稱為六氟矽酸化合物。
(烷氧基矽烷化合物)
作為另外的實施形態，含有矽的化合物較佳為烷氧基矽烷化合物。所謂烷氧基矽烷化合物，是烷氧基在矽上進行取代的化合物的總稱，可進一步具有烷基或芳基等。其中，較佳為下述式(1)所示的烷基三烷氧基矽烷。
式(1)：R2Si(OR3)3
．R2
R2表示碳數1~12的烷基(較佳為碳數1~6、更佳為碳數1~3)。具體而言，可列舉：甲基、乙基、丙基、異丙基等。另外，其中較佳為甲基或乙基，特佳為甲基。
．R3
R3表示碳數1~24的烷基。其中，較佳為碳數1~20的直鏈狀或分支狀的烷基。其中，較佳為碳數1~10，更佳為碳數1~4。尤其R3為乙基，較佳為乙氧基。
作為烷基三烷氧基矽烷，例如可列舉：甲基三甲氧基矽烷、甲基三乙氧基矽烷、甲基三丙氧基矽烷、乙基三甲氧基矽烷、乙基三乙氧基矽烷、丙基三甲氧基矽烷、丙基三乙氧基矽烷等。
含有矽的化合物亦較佳為四烷氧基矽烷。其中，較佳為 下述式(2)所示者。
式(2)：Si(OR4)4
．R4
R4為碳數1~20的烷基。其中，較佳為碳數1~10，更佳為碳數1~4。尤其R4為乙基，較佳為乙氧基。
作為四烷氧基矽烷，例如可列舉：四甲氧基矽烷、四乙氧基矽烷、四-正丙氧基矽烷、四異丙氧基矽烷、四-正丁氧基矽烷、四異丁氧基矽烷、四-第三丁氧基矽烷等。其中，較佳為使用四甲氧基矽烷、四乙氧基矽烷。
相對於本實施形態的蝕刻液的總質量，含有矽的化合物較佳為含有0.01質量%以上，更佳為含有0.02質量%以上，特佳為含有0.05質量%以上。作為含有矽的化合物含量的上限，較佳為1質量%以下，更佳為0.5質量%以下，尤佳為0.3質量%以下，特佳為0.15質量%以下。藉由將含有矽的化合物設為上述範圍，而可充分地確保第1層的蝕刻性、且提高第1層與第2層的蝕刻選擇性、同時有效地謀求抑制及防止氧化矽的析出，因此較佳。其中，在包含氟原子的含有矽的化合物中，藉由將含有矽的化合物的含量設為上述上限值以下，而SiO2的析出防止效果及第2層的損傷防止效果變得更顯著。
上述含有矽的化合物可單獨使用1種，亦可組合2種以上而 使用。
另外，本說明書中，關於化合物的表示(例如附於末尾而稱為化合物時)，除了該化合物本身外，還以包含其鹽、其離子的含義使用。另外，是指在發揮所期望的效果的範圍內，包含使導入取代基等一部分發生變化的衍生物。
本說明書中關於未明記經取代、未經取代的取代基(關於連結基，亦相同)，是指在該基團上可具有任意的取代基。這對於未明記經取代、未經取代的化合物而言，亦同義。作為較佳的取代基，可列舉下述取代基T。
作為取代基T，可列舉下述者。
為烷基(較佳為碳原子數1~20的烷基，例如甲基、乙基、異丙基、第三丁基、戊基、庚基、1-乙基戊基、苄基、2-乙氧基乙基、1-羧基甲基等)、烯基(較佳為碳原子數2~20的烯基，例如乙烯基、烯丙基、油烯基等)、炔基(較佳為碳原子數2~20的炔基，例如乙炔基、丁二炔基、苯基乙炔基等)、環烷基(較佳為碳原子數3~20的環烷基，例如環丙基、環戊基、環己基、4-甲基環己基等)、芳基(較佳為碳原子數6~26的芳基，例如苯基、1-萘基、4-甲氧基苯基、2-氯苯基、3-甲基苯基等)、雜環基(較佳為碳原子數2~20的雜環基、較佳為具有至少1個氧原子、硫原子、氮原子的5員環或6員環的雜環基，例如2-吡啶基、4-吡啶基、2-咪唑基、2-苯并咪唑基、2-噻唑基、2-噁唑基等)、烷氧基(較佳為碳原子數1~20的烷氧基，例如甲氧基、乙氧基、異丙 氧基、苄氧基等)、芳氧基(較佳為碳原子數6~26的芳氧基，例如苯氧基、1-萘氧基、3-甲基苯氧基、4-甲氧基苯氧基等)、烷氧基羰基(較佳為碳原子數2~20的烷氧基羰基，例如乙氧基羰基、2-乙基己氧基羰基等)、胺基(較佳為碳原子數0~20的胺基，包括烷基胺基、芳基胺基，例如胺基、N,N-二甲基胺基、N,N-二乙基胺基、N-乙基胺基、苯胺基等)、胺磺醯基(較佳為碳原子數0~20的磺醯胺基，例如N,N-二甲基胺磺醯基、N-苯基胺磺醯基等)、醯基(較佳為碳原子數1~20的醯基，例如乙醯基、丙醯基、丁醯基、苯甲醯基等)、醯氧基(較佳為碳原子數1~20的醯氧基，例如乙醯氧基、苯甲醯氧基等)、胺甲醯基(較佳為碳原子數1~20的胺甲醯基，例如N,N-二甲基胺甲醯基、N-苯基胺甲醯基等)、醯胺基(較佳為碳原子數1~20的醯胺基，例如乙醯胺基、苯甲醯胺基等)、磺醯胺基(較佳為碳原子數0~20的胺磺醯基，例如甲磺醯胺、苯磺醯胺、N-甲基甲磺醯胺、N-乙基苯磺醯胺等)、烷硫基(較佳為碳原子數1~20的烷硫基，例如甲硫基、乙硫基、異丙硫基、苄硫基等)、芳硫基(較佳為碳原子數6~26的芳硫基，例如苯硫基、1-萘硫基、3-甲基苯硫基、4-甲氧基苯硫基等)、烷基磺醯基或芳基磺醯基(較佳為碳原子數1~20的烷基磺醯基或芳基磺醯基，例如甲基磺醯基、乙基磺醯基、苯磺醯基等)、羥基、氰基、鹵素原子(例如氟原子、氯原子、溴原子、碘原子等)，更佳為烷基、烯基、芳基、雜環基、烷氧基、芳氧基、烷氧基羰基、胺基、醯胺基、羥基或鹵素原子，特佳為烷基、烯基、雜環基、 烷氧基、烷氧基羰基、胺基、醯胺基或羥基。
另外，在這些取代基T中所列舉的各基團上，上述取代基T可進一步進行取代。
在化合物或取代基-連結基等包含烷基-伸烷基、烯基-伸烯基等時，這些可為環狀，亦可為鏈狀，另外可為直鏈，亦可分支，如上述般可經取代，亦可未經取代。另外，在包含芳基、雜環基等時，這些可為單環，亦可為縮環，同樣可經取代，亦可未經取代。
本說明書中，以化合物的取代基或連結基的選項為起始，溫度、厚度等各技術事項即便其列表分別獨立地記載，亦可相互地組合。
(水介質)
本發明的蝕刻液中，較佳為應用水(水介質)作為其介質，較佳為各含有成分均勻地溶解的水溶液。水的含量較佳為以減去上述磷酸化合物及含有矽的化合物、以及根據需要的任意的添加劑的量的量進行設定。具體而言，相對於蝕刻液的總質量，較佳為1質量%~60質量%，較佳為5質量%~50質量%。作為水(水介質)，可為在不損害本發明的效果的範圍內包含溶解成分的水性介質，或者亦可包含不可避免的微量混合成分。其中，較佳為蒸餾水或離子交換水、或超純水等實施了淨化處理的水，特佳為使用在半導體製造中所使用的超純水。
(pH值)
本發明中，較佳為將蝕刻液的pH值調整為-2以上。pH值上限側較佳為將pH值設為2以下，更佳為設為1.5以下，尤佳為設為1以下。藉由將pH值設為上述下限值以上，不僅可使SiN的蝕刻速度達到實用水準，而且亦可使面內均勻性進一步良化，就該觀點而言較佳。另一方面，將pH值設為上述上限值以下，會防止對SiO2的損傷，因此較佳。另外，本說明書中，pH值設為在室溫(25℃)下藉由堀場(HORIBA)公司製造的F-51(商品名)而測定的值。
(其他成分)
．pH值調整劑
在本實施形態中，較佳為將蝕刻液的pH值設為上述範圍，並在該調整中使用pH值調整劑。作為pH值調整劑，為了提高pH值，較佳為使用：四甲基銨、膽鹼等四級銨鹽，氫氧化鉀等氫氧化鹼金屬鹽、或氫氧化鈣等氫氧化鹼土類金屬鹽，2-胺基乙醇、胍等胺基化合物。為了降低pH值，可列舉：鹽酸、硝酸、硫酸、磷酸等無機酸，或甲酸、乙酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3,3-二甲基丁酸、2-乙基丁酸、4-甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、苯甲酸、乙醇酸(glycolic acid)、水楊酸、甘油酸、草酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、順丁烯二酸、鄰苯二甲酸、蘋果酸、酒石酸、檸檬酸、乳酸等有機酸。
pH值調整劑的使用量並無特別限定，為了將pH值調整為上 述範圍，只要使用必需的量即可。
上述pH值調整劑可單獨使用1種，亦可組合2種以上而使用。
(容器)
只要(不論是否為套組)對腐蝕性等不成問題，則本發明的蝕刻液可填充於任意的容器中進行保管、搬運、並使用。另外，以半導體的用途為目的來看，較佳為容器的潔淨度高、且雜質的溶出少者。作為可使用的容器，可列舉：愛絲樂化學(AICELLO CHEMICAL)(股)製造的「Clean Bottle」系列、兒玉樹脂工業(KODAMA PLASTICS)(股)製造的「Pure Bottle」等，但並不限定於這些。
[蝕刻]
在本發明中，噴出蝕刻液，使其與半導體基板接觸。在該實施形態中，若使用圖5進行說明，則將蝕刻液自噴出口23噴射，並應用於反應容器21內的半導體基板S的上表面。在圖5所示的實施形態中，自導入部A供給蝕刻液，然後經由流路fc經過煮沸槽25移送至噴出口23。在煮沸槽中，可使蝕刻液滯留特定時間，並於其中維持煮沸狀態。流路fd表示用以再利用藥液的返迴路徑。較佳為半導體基板S位於旋轉台22上，藉由旋轉驅動部M與旋轉台一起旋轉。
本發明的實施形態中，較佳為藉由逐片式裝置進行蝕刻。在逐片式蝕刻中，使半導體基板朝特定方向搬送或旋轉，在其空間噴射或流出蝕刻液而使上述蝕刻液與上述半導體基板接 觸。另外，在逐片式裝置中，將蝕刻液自噴嘴噴出而應用於基板上，該「噴出」是指除了藉由加壓噴射蝕刻液的形態外，還包括不加壓而滴加或流下的形態。
在相對於上述逐片式裝置，而藉由浸漬式(批次式)裝置進行處理時，難以控制晶圓的面內均勻性，並且附著於晶圓的附著物在溶液中容易再附著於另外的晶圓。而且，關於溫度管理，若維持煮沸溫度，則藥液的劣化明顯，若由此降溫至特定溫度，則必需迂迴的步驟管理，就此方面而言，較佳為藉由逐片式裝置進行處理。
在本發明中，使蝕刻液沸騰至少1次後應用於基板上。藉此，可維持SiN的有效的蝕刻性，另一方面可有效地抑制SiO2的析出。其理由並未明瞭，但推測：藉由使蝕刻液的溫度到達至沸點，而對所含有的成分賦予某種變化，而直至呈現上述藥液的效能。沸騰溫度(Tbp)因藥液的成分組成而變化，例如較佳為100℃以上，更佳為110℃以上。作為沸騰溫度的上限，較佳為180℃以下，更佳為170℃以下，尤佳為160℃以下，特佳為150℃以下。
沸騰處理時間(沸騰後維持該沸騰溫度的時間)並無特別限定，較佳為5分鐘以上，更佳為10分鐘以上。作為沸騰處理時間的上限，較佳為24小時以下，更佳為12小時以下。為了更佳地抑制蝕刻液的失活，較佳為將沸騰時間設為120分鐘以下，更佳為設為60分鐘以下。此種沸騰時間的控制例如可藉由在圖5所示的沸騰槽(貯液器(reservoir))25中暫時貯存蝕刻液並於其中加 熱而進行。然後，可使蝕刻液移送至噴嘴23，並應用於基板S上。另外，該沸騰處理時間是指可連續地確保，亦可間斷地確保，還可一邊升溫一邊進行等，在發揮本發明的效果的範圍內還可適當變更其設定。
關於進行蝕刻的溫度(在基板上的應用溫度(Tap))，在後述實施例中所示的溫度測定方法中，較佳為80℃以上，更佳為100℃以上，特佳為110℃以上。作為蝕刻溫度的上限，較佳為170℃以下，更佳為150℃以下。藉由將蝕刻溫度設為上述下限值以上，而可確保對SiN層的充分的蝕刻速度，且有效地抑制SiO2的析出，因此較佳。藉由將蝕刻溫度設為上述上限值以下，而可維持蝕刻處理速度的經時穩定性，因此較佳。
本發明中，可將經沸騰的蝕刻液直接以沸騰狀態應用於基板上，另外，即便以低於其沸點(Tbp)的溫度進行應用，亦可獲得所期望的效果。關於沸點(Tbp)與基板應用溫度(Tap)的差(△T=Tbp-Tap)，考慮到藉由逐片式裝置的噴出應用，較佳為超過0℃，更佳為5℃以上。作為溫度差的上限，考慮到蝕刻效率，較佳為20℃以下，更佳為10℃以下。另外，在以沸點進行處理時，藥液的沸點與後述沸騰處理溫度成為相同的值，但在以小於沸點的溫度進行處理時，沸騰處理溫度成為包括比其低的溫度者。
此處，若對蝕刻液的冷卻的形態進行敍述，則在本實施形態中，在噴出蝕刻液的前後進行。即，在自槽出口25a移送至噴嘴噴出口23的期間，進而自噴出口23至到達至所噴出到的基 板S為止的期間(參照後述飛行時間)，將該蝕刻液冷卻。藉由使該移送的時間適宜化，而可控制冷卻溫度。另外，作為可對旋轉台22進行溫度調整的機構，如上述般可使經冷卻的蝕刻液以所期望的應用溫度(Tap)穩定地作用於基板上的被蝕刻材料。而且，根據需要可在自上述槽出口25a至噴嘴噴出口23為止的流路中應用加熱機構進行溫度調節，而亦可將所流通的蝕刻液維持在特定溫度等。
蝕刻液的供給速度並無特別限定，較佳為設為0.3L(升)/分鐘~4L(升)/分鐘，更佳為設為0.5L/分鐘~3L/分鐘。藉由將供給速度設為上述下限值以上，而可更良好地確保蝕刻的面內的均勻性，因此較佳。藉由將供給速度設為上述上限值以下，而在連續處理時可確保穩定的處理性能，因此較佳。在使半導體基板旋轉時，旋轉速度亦取決於其大小等，就與上述相同的觀點而言，較佳為以300rpm~1000rpm進行旋轉。
噴嘴噴出後、至與基板接觸為止的時間，可根據上述流速及基板與噴嘴的距離算出。在本發明中，較佳為將自噴嘴噴出至接觸基板為止的飛行時間(可為液滴，亦可為液流)設為超過0秒鐘，較佳為設為1毫秒以上。時間的上限較佳為設為2秒鐘以下，較佳為設為1秒鐘以下。噴嘴與基板之間的距離並無特別限定，通常為5mm~50mm的範圍。
在本發明的較佳的實施形態的逐片式蝕刻中，較佳為使半導體基板朝特定方向搬送或旋轉，在其空間噴射蝕刻液而使上 述蝕刻液與上述半導體基板接觸。關於蝕刻液的供給速度或基板的旋轉速度，與已述者相同。
在本發明的較佳的實施形態的逐片式裝置構成中，如圖6所示般，較佳為一邊使噴出口(噴嘴)移動，一邊提供蝕刻液。具體而言，在本實施形態中，在對具有SiN層的半導體基板S應用蝕刻液時，使基板朝r方向旋轉。另一方面，噴出口沿著自該半導體基板的中心部向端部延伸的移動軌跡線t移動。如此在本實施形態中，將基板的旋轉方向與噴出口的移動方向設定為不同的方向，藉此使兩者相互相對運動。其結果成為如下的構成，該構成可將蝕刻液無遺漏地提供至半導體基板的整個面上，並較佳地確保蝕刻的均勻性。
噴出口(噴嘴)的移動速度並無特別限定，較佳為0.1cm/s以上，更佳為1cm/s以上。另一方面，作為移動速度的上限，較佳為30cm/s以下，更佳為15cm/s以下。移動軌跡線可為直線，亦可為曲線(例如圓弧狀)。在任一種情況下，移動速度均可根據實際的軌跡線的距離與其移動所花費的時間而算出。
[被加工物]
藉由應用本實施形態的蝕刻液而蝕刻的材料可為任意者，但使用具有包含SiN的第1層與包含SiO2的第2層的基板。SiN層的形成可藉由CVD而進行。作為SiN層的具體的組成，為Si3N4，但本發明並不限定於此。另外，在記載為SiN時，是指廣泛地包含SixNy(x、y為任意)。這在本說明書中共通，對於另外的金屬 化合物而言，亦相同。第1層包含SiN作為其主要的成分，但在發揮本發明的效果的範圍內，亦可包含其以外的成分。這對於第2層等其他層而言亦相同。另外，SiO2層根據慣例進行製作即可。例如，可藉由稱為化學氣相沈積(Chemical Vapor Deposition，CVD)、原子層沈積(Atomic layer deposition，ALD)的方法進行適當地製作。
作為矽氧化膜(SiO2層)，較佳為將矽膜(Si層)加熱氧化而得的膜。
上述第1層較佳為藉由高的蝕刻速度進行蝕刻。第1層的厚度並無特別限定，在考慮到通常的元件的構成時，實際為0.005μm~0.3μm左右。第1層的蝕刻速度[R1]並無特別限定，考慮到生產效率，較佳為30Å/分鐘以上，更佳為50Å/分鐘以上，特佳為70Å/分鐘以上。第1層的蝕刻速度[R1]的上限並無特別，實際為500Å/分鐘以下
第2層的厚度並無特別限定，在考慮到通常的元件的構成時，實際為0.005μm~0.3μm左右。第2層(SiO2層)的蝕刻速度[R2]並無特別限定，較佳為儘可能不除去，較佳為10Å/分鐘以下，更佳為5Å/分鐘以下，特佳為1Å/分鐘以下。蝕刻速度[R2]的下限並無特別，實際為0.001Å/分鐘以上。
上述矽氮化膜的蝕刻速度[R1]、與矽氧化膜的蝕刻速度[R2]的速度比([R1]/[R2])，較佳為50以上，更佳為100以上。而且，在設為高的蝕刻速度時，較佳為200以上，更佳為300以 上。速度比的上限並無特別，實際為100,000以下。若考慮到所應用的材料的更實際的側面，則可為10,000以下，亦可為5,000以下，還可為1,000以下。
[半導體基板製品的製造]
在本實施形態中，較佳為經由以下步驟製造具有所期望的結構的半導體基板製品：製成在矽晶圓上形成有上述第1層與第2層的半導體基板；在上述半導體基板上應用蝕刻液，而選擇性除去上述第1層。此時，蝕刻是使用上述特定的蝕刻液。
另外，在本說明書中，關於蝕刻的各步驟及半導體基板的製造方法，容許在發揮本發明的效果的範圍內，適當變更步驟的順序而應用。在本說明書中，在稱為「準備」時，是指除了將特定材料進行合成或調合等準備外，還包括藉由購入等供應特定者。另外，將使用欲蝕刻半導體基板的各材料的蝕刻液的情況稱為「應用」，但該實施形態並無特別限定。例如，廣泛的包括使蝕刻液與基板接觸，具體而言，可藉由批次式者進行浸漬而蝕刻，亦可藉由逐片式者進行噴出而蝕刻。
圖4是概略地表示NAND快閃記憶體(flash memory)的百萬兆位元單元陣列電晶體(Terabit Cell Array Transistor，TCAT)步驟的平面圖。矽氮化膜如上所述般先前用於MOS的製造等，但最近亦有效用於快閃記憶體等的製造過程。在本實施形態的製造步驟中，在晶圓14的上側在其左右兩側配設矽氧化膜12及矽氮化膜13。而且，左右的矽氧化膜12及矽氮化膜13分別經 由成為電極的多晶矽層11而配置於兩側，另一方面，兩種層向其前後方向交替配置。以奈米級形成1個圖案(線寬)。在具有此種微細圖案的基板100上應用上述蝕刻液。然後僅較佳地除去矽氮化膜，而形成殘留矽氧化膜12與多晶矽層11的半導體基板製品200。利用在該基板上所形成的大量的微細槽部15，繼而在其上分別配設捕捉(trap)層、阻擋層、金屬閘極，而可形成高性能且大容量的快閃記憶體。根據本發明的蝕刻方法，可特佳地應對具有此種微細結構的元件中的矽氮化膜的選擇性除去。
半導體基板的方向並無特別限定，為了便於說明，在本說明書中，將SiN側設為上方，將Si側設為下方。另外，在隨附的圖式中，將半導體基板或其構件的結構進行簡化而圖示，根據需要以必需的形態進行解釋即可。
[實施例]
以下，列舉實施例對本發明進行更詳細地說明，但本發明並不限定於以下的實施例。另外，實施例中所示的量或比率的規定，只要無特別說明，為質量基準。
<實施例1、比較例1>
以表1所示的組成(質量%)含有以下表1所示的成分而調液成蝕刻液。另外，其餘部分為水(超純水)。
(基板的製作方法)
在市售的300mm矽基板上，進行熱氧化而形成矽氧化膜(SiO2層)。繼而藉由CVD製作矽氮化膜(SiN層)。矽基板上的 氮化矽膜設為300nm的厚度，矽基板上的氧化矽膜設為300nm的厚度。
(蝕刻試驗)
藉由逐片式裝置(SPS-Europe B.V.公司製造、POLOS(商品名))，在下述條件下，對上述試驗用基板進行蝕刻，並實施評價試驗。
．基板應用溫度(Tap)：參照表1
．噴出量：1L/分鐘
．5分鐘
．晶圓轉速500rpm
(處理溫度的測定方法)
將堀場製作所股份有限公司製造的放射溫度計IT-550F(商品名)固定於上述逐片式裝置內的晶圓上方30cm的高度。在晶圓中心(Tap-c)及距離晶圓中心為250mm(Tap-e)外側的晶圓表面上向溫度計一邊流動藥液，一邊計測溫度。溫度是由放射溫度計進行數位輸出，並由電腦連續地記錄。其中將溫度穩定了10秒鐘的溫度進行平均，將所得的值作為晶圓上的溫度(Tap)。
(蝕刻速度)
關於蝕刻速度(ER)，藉由使用橢圓儀(分光式橢圓儀、日本J.A.沃蘭(J.A.Woollam JAPAN)股份有限公司、使用Vase)，測定蝕刻處理前後的膜厚而算出。採用5點的平均值(測定條件是測定範圍：1.2eV-2.5eV、測定角：70度、75度)。
(其他條件)
蝕刻後的純水沖洗製程是以2L/分鐘.60sec.500rpm進行。乾燥製程是以1500rpm 60sec.進行。
試驗是槽內藥液達到沸點(Tbp)後維持10分鐘該溫度，然後噴出而實施。根據供給速度與噴嘴-基板間距離估計的飛行時間為0.01秒鐘。
氧化矽膜上的析出是使用應用材料(Applied Materials)公司的COMPLUS 3T進行評價。
使用藥品：磷酸、磷化學工業公司製造的半導體等級EL-S磷酸；關於其他，使用下述表中奧德里奇(Aldrich)公司製造的試劑實施試驗。
(表的註釋)
以C開始的試驗為比較例
Si-化合物：含有矽的化合物
Tbp：槽內的溫度(沸騰處理溫度)
Tap-c：晶圓上的溫度(晶圓中心部)
Tap-e：晶圓上的溫度(距離晶圓中心為250mm的位置)
SiN[R1]：SiN層的蝕刻速度
SiO2[R2]：SiO2層的蝕刻速度
SiO2析出：SiO2在SiO2層上的析出
1Å=0.1nm
a：H2SiF6，西格瑪奧德里奇(sigma-aldrich)公司製造的製品編號01302
b：Na2SiF6，西格瑪奧德里奇公司製造的製品編號250171
c：(NH4)2SiF6，西格瑪奧德里奇公司製造的製品編號204331
d：(C2H5O)4Si，四乙氧基矽烷(Tetra ethoxy silane)，西格瑪奧德里奇公司製造的製品編號333859
e：(CH3O)3CH3Si，三甲氧基甲基矽烷(Trimethoxy methyl silane)，西格瑪奧德里奇公司製造的製品編號246174
根據上述結果可知，根據本發明，可進行SiN的較佳的選擇性除去，並且有效地抑制SiO2在SiO2層的析出。
另外，在槽內藥液達到沸點(Tbp)後維持長於10分鐘的該溫度，然後噴出而實施與上述相同的試驗的情況下，亦可獲 得相同的效果。
對本發明與其實施形態一起進行了說明，但我們認為，只要未特別指定，在說明的任何具體部分均不限定我們的發明，在不脫離隨附的申請專利範圍所示的發明的精神與範圍的情況下，應可作廣泛的解釋。
本申請案主張基於2012年11月13日在日本提出專利申請的日本專利特願2012-249674的優先權，對該些以引用方式將其內容作為本說明書的記載的一部分而併入。
1‧‧‧SiN層(第1層)
2‧‧‧SiO2層(第2層)
3‧‧‧Si層(第3層)
10‧‧‧半導體基板

Claims (20)

  1. 一種半導體基板的蝕刻方法，其準備包含磷酸化合物、含有矽的化合物以及水的蝕刻液，在將上述蝕刻液應用於矽氮化膜(SiN)及矽氧化膜(SiO2)露出的基板上，而選擇性地除去上述矽氮化膜時，使上述蝕刻液沸騰後，噴出上述蝕刻液，而與上述基板接觸。
  2. 如申請專利範圍第1項所述之半導體基板的蝕刻方法，其中上述蝕刻液在其噴出前後進行冷卻。
  3. 如申請專利範圍第1項所述之半導體基板的蝕刻方法，其中上述蝕刻液的與上述基板的接觸溫度比沸騰的溫度低超過0℃且20℃以下的範圍。
  4. 如申請專利範圍第1項所述之半導體基板的蝕刻方法，其中將上述蝕刻液自噴嘴噴出，進行滴加或流下而與上述基板接觸。
  5. 如申請專利範圍第1項所述之半導體基板的蝕刻方法，其中上述蝕刻液以0.5L/分鐘~3L/分鐘的速度噴出。
  6. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中上述蝕刻液的沸點為110℃~180℃。
  7. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中使上述蝕刻液在其噴出前於保持蝕刻液的槽內沸騰，然後經由流路移送至噴嘴，並自上述噴嘴將上述蝕刻液向上述基板噴出。
  8. 如申請專利範圍第1項至第5項中任一項所述之半導體基 板的蝕刻方法，其中上述含有矽的化合物為H2SiF6、(NH4)2SiF6、或Na2SiF6。
  9. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中上述含有矽的化合物為下述式(1)或式(2)所示的化合物：式(1)：R2Si(OR3)3 式(2)：Si(OR4)4(R2表示碳數1~12的烷基；R3表示碳數1~24的烷基；R4為碳數1~20的烷基)。
  10. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中上述蝕刻液的煮沸時間為5分鐘以上、24小時以下。
  11. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中上述蝕刻液含有0.01質量%~1質量%的上述含有矽的化合物。
  12. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中上述蝕刻液含有60質量%~95質量%的上述磷酸化合物。
  13. 如申請專利範圍第1項至第5項中任一項所述之半導體基 板的蝕刻方法，其中上述蝕刻液的pH值為-2以上、2以下。
  14. 如申請專利範圍第1項至第5項中任一項所述之半導體基板的蝕刻方法，其中上述矽氮化膜的蝕刻速度[R1]與上述矽氧化膜的蝕刻速度[R2]的速度比([R1]/[R2])為50以上。
  15. 如申請專利範圍第1項至第14項中任一項所述之半導體基板的蝕刻方法，其中上述磷酸化合物為選自由正磷酸、偏磷酸、及焦磷酸所組成的組群的至少1種。
  16. 一種半導體元件的製造方法，其藉由如申請專利範圍第1項至第15項中任一項所述之半導體基板的蝕刻方法除去上述矽氮化膜，並由剩餘的基板製造半導體元件。
  17. 一種半導體基板的蝕刻液，其應用於矽氮化膜(SiN)及矽氧化膜(SiO2)露出的基板上，而選擇性地除去上述矽氮化膜，且包含磷酸化合物、含有矽的化合物以及水，並實施藉由加熱的沸騰處理。
  18. 如申請專利範圍第17項所述之半導體基板的蝕刻液，其中上述含有矽的化合物為下述式(1)或式(2)所示的化合物：式(1)：R2Si(OR3)3 式(2)：Si(OR4)4 (R2表示碳數1~12的烷基；R3表示碳數1~24的烷基；R4為碳數1~20的烷基)。
  19. 如申請專利範圍第17項或第18項所述之半導體基板的蝕刻液，其中上述蝕刻液含有0.01質量%~1質量%的上述含有矽的化合物。
  20. 如申請專利範圍第17項或第18項所述之半導體基板的蝕刻液，其中上述蝕刻液含有60質量%~95質量%的上述磷酸化合物。
TW102140956A 2012-11-13 2013-11-12 半導體基板的蝕刻方法及半導體元件的製造方法 TWI683361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012249674A JP2014099480A (ja) 2012-11-13 2012-11-13 半導体基板のエッチング方法及び半導体素子の製造方法
JP2012-249674 2012-11-13

Publications (2)

Publication Number Publication Date
TW201432809A true TW201432809A (zh) 2014-08-16
TWI683361B TWI683361B (zh) 2020-01-21

Family

ID=50731111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140956A TWI683361B (zh) 2012-11-13 2013-11-12 半導體基板的蝕刻方法及半導體元件的製造方法

Country Status (4)

Country Link
JP (1) JP2014099480A (zh)
KR (1) KR101743101B1 (zh)
TW (1) TWI683361B (zh)
WO (1) WO2014077199A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783739A (zh) * 2015-11-24 2017-05-31 旺宏电子股份有限公司 垂直存储单元的半导体元件及其制造方法
TWI684640B (zh) * 2017-09-06 2020-02-11 美商恩特葛瑞斯股份有限公司 用於蝕刻含氮化矽基材之組合物及方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147619B2 (en) 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
JP6446003B2 (ja) * 2015-08-27 2018-12-26 東芝メモリ株式会社 基板処理装置、基板処理方法およびエッチング液
KR102446076B1 (ko) * 2015-11-19 2022-09-22 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
JP2017103328A (ja) 2015-12-01 2017-06-08 株式会社東芝 半導体装置及びその製造方法
US10325779B2 (en) 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
KR102113189B1 (ko) * 2016-08-23 2020-06-03 오씨아이 주식회사 식각 후 식각 용액의 후처리 방법
CN109689838A (zh) 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
CN109478509B (zh) * 2017-03-15 2024-01-12 株式会社东芝 蚀刻液、蚀刻方法及电子部件的制造方法
KR101828437B1 (ko) * 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.
KR102030068B1 (ko) 2017-10-12 2019-10-08 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP6994898B2 (ja) * 2017-10-19 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法およびプログラム
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
KR102324275B1 (ko) * 2018-05-03 2021-11-09 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR102024758B1 (ko) 2018-05-26 2019-09-25 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법, 반도체 소자의 제조방법 및 실란화합물
KR102005963B1 (ko) 2018-05-26 2019-07-31 에스케이이노베이션 주식회사 식각액 조성물 및 실란화합물
SG11202103910PA (en) * 2018-11-15 2021-05-28 Entegris Inc Silicon nitride etching composition and method
JP7160642B2 (ja) * 2018-11-16 2022-10-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、３次元メモリデバイスの製造方法および基板処理装置
CN110804441A (zh) * 2019-11-08 2020-02-18 湖北兴福电子材料有限公司 一种抑制二氧化硅蚀刻的磷酸蚀刻液

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
JPH04188728A (ja) * 1990-11-22 1992-07-07 Hitachi Ltd 湿式エッチング装置
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
JPH1050682A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp 半導体装置の製造方法及び製造装置及び半導体装置
JP3813716B2 (ja) * 1997-11-20 2006-08-23 大日本スクリーン製造株式会社 基板の表面処理方法
US6162370A (en) * 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
EP1193493A1 (en) * 2000-09-29 2002-04-03 Infineon Technologies SC300 GmbH & Co. KG Method and apparatus for measuring and controlling the water content of a water containing liquid mixture
JP3788985B2 (ja) * 2002-09-17 2006-06-21 エム・エフエスアイ株式会社 エッチング液の再生方法、エッチング方法およびエッチング装置
US7238295B2 (en) * 2002-09-17 2007-07-03 m·FSI Ltd. Regeneration process of etching solution, etching process, and etching system
JP2007258405A (ja) * 2006-03-23 2007-10-04 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP5003057B2 (ja) * 2006-08-21 2012-08-15 東ソー株式会社 エッチング用組成物及びエッチング方法
TW200849371A (en) * 2007-02-28 2008-12-16 Tosoh Corp Etching method and etching composition useful for the method
JP2012182272A (ja) * 2011-03-01 2012-09-20 Seiko Npc Corp 半導体製造装置
US9257292B2 (en) * 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783739A (zh) * 2015-11-24 2017-05-31 旺宏电子股份有限公司 垂直存储单元的半导体元件及其制造方法
CN106783739B (zh) * 2015-11-24 2019-08-23 旺宏电子股份有限公司 垂直存储单元的半导体元件及其制造方法
TWI684640B (zh) * 2017-09-06 2020-02-11 美商恩特葛瑞斯股份有限公司 用於蝕刻含氮化矽基材之組合物及方法
US10651045B2 (en) 2017-09-06 2020-05-12 Entegris, Inc. Compositions and methods for etching silicon nitride-containing substrates

Also Published As

Publication number Publication date
JP2014099480A (ja) 2014-05-29
KR101743101B1 (ko) 2017-06-02
KR20150048221A (ko) 2015-05-06
TWI683361B (zh) 2020-01-21
WO2014077199A1 (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
TW201432809A (zh) 半導體基板的蝕刻方法及半導體元件的製造方法
TWI602905B (zh) 半導體基板的蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
TWI621740B (zh) 蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
TWI595550B (zh) 蝕刻方法、蝕刻液以及半導體元件的製造方法
TWI605156B (zh) 蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
WO2014196468A1 (ja) エッチング液およびそのキット、これらを用いたエッチング方法、半導体基板製品の製造方法および半導体素子の製造方法
JP2014022657A (ja) エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
TWI611046B (zh) 半導體基板的蝕刻方法、蝕刻液及半導體元件的製造方法以及蝕刻液套組
TWI628312B (zh) 蝕刻方法、用於其的蝕刻液、蝕刻液套組以及半導體基板製品的製造方法
TWI605106B (zh) 蝕刻液、半導體基板的蝕刻方法及半導體元件的製造方法
WO2018099109A1 (zh) 具有高氮化硅选择性的化学机械抛光液
TWI576412B (zh) 蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法