TWI576412B - 蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法 - Google Patents

蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法 Download PDF

Info

Publication number
TWI576412B
TWI576412B TW102143241A TW102143241A TWI576412B TW I576412 B TWI576412 B TW I576412B TW 102143241 A TW102143241 A TW 102143241A TW 102143241 A TW102143241 A TW 102143241A TW I576412 B TWI576412 B TW I576412B
Authority
TW
Taiwan
Prior art keywords
etching
group
layer
liquid
mass
Prior art date
Application number
TW102143241A
Other languages
English (en)
Other versions
TW201428090A (zh
Inventor
西脇良典
上村哲也
稲葉正
水谷篤史
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201428090A publication Critical patent/TW201428090A/zh
Application granted granted Critical
Publication of TWI576412B publication Critical patent/TWI576412B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法
本發明是關於一種半導體基板的蝕刻方法及半導體元件的製造方法。
半導體元件的微細化．多樣化日益發展，其加工方法亦針對每個元件結構或製造步驟而涉及多方面。就基板的蝕刻來看，進行了乾式蝕刻(Dry Etching)及濕式蝕刻(Wet Etching)兩方面的開發，根據基板材料的種類或結構提出了各種藥液或加工條件。
其中，重要的是於製作經高積體化的元件結構時，對規定的材料精密地進行蝕刻的技術，作為該對應技術之一，可列舉利用藥液的濕式蝕刻。例如，於製作具有微細電晶體(transistor)電路中的電路配線或金屬電極(metal electrode)材料、或者阻障層(barrier layer)、硬質遮罩(hard mask)等的基板時，要求精密的蝕刻加工。然而，關於具有多樣的金屬化合物的基板，尚未針對其分別適合的蝕刻條件或藥液進行充分的研究。於該種狀況下，有效率地去除元件基板上所應用的硬質遮罩被視為製造上的 課題。具體而言，若對用作金屬硬質遮罩的氮化鈦(TiN)進行觀察，則可列舉若干個對蝕刻該材料的藥液進行研究的例子(參照專利文獻1~專利文獻6)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2001-257191號公報
[專利文獻2]國際公開第2012/048079號手冊
[專利文獻3]日本專利特開2009-021516號公報
[專利文獻4]日本專利特表2008-547202號公報
[專利文獻5]日本專利特開2005-097715號公報
[專利文獻6]日本專利特開2007-067367號公報
於上述文獻1、文獻2中，揭示混合了氨化合物及過氧化氫的蝕刻液。然而，根據本發明者等人的確認可知，由於僅使用上述配方的蝕刻液，故而蝕刻後的含TiN的層的表面會變得不均勻，成為蝕刻後的部分殘留(蝕刻不均(etching unevenness))的原因。若考慮到近年來半導體產業的嚴格要求水平，則期望對此種基板面的不均勻度進行改善。另外，亦欲實現同時設置的金屬面於蝕刻後的均勻化。
因此，本發明的目的在於提供一種於對含有氮化鈦(TiN)的第1層進行蝕刻時，可實現上述含TiN的層及金屬層於蝕刻後的表面均勻化的蝕刻方法，其使用的蝕刻液，及使用其的半導體元件的製造方法。
上述課題是藉由以下方法而得以解決。
[1]一種蝕刻方法，其是於對具有含有氮化鈦(TiN)的第1層及含有過渡金屬的第2層的基板進行處理時，選定上述第1層中的表面含氧率為0.1莫耳%~10莫耳%的基板，使含有氨化合物及氧化劑的pH值7~14的蝕刻液與上述基板接觸而去除上述第1層。
[2]如[1]所述之蝕刻方法，其中上述過渡金屬選自Co、Ni、Cu、Ag、Ta、Hf、W、Pt、及Au中。
[3]如[1]或[2]所述之蝕刻方法，其中上述氨化合物為氨或其鹽。
[4]如[1]至[3]中任一項所述之蝕刻方法，其中上述氧化劑為硝酸或過氧化氫。
[5]如[1]至[4]中任一項所述之蝕刻方法，其中上述第1層的蝕刻速率(Etching Rate)(R1)為200Å/min以上且1000Å/min以下。
[6]如[1]至[5]中任一項所述之蝕刻方法，其中上述蝕刻液更含有選自由含氮有機化合物、芳香族化合物及含氧有機化合物所組成的族群中的至少一種表面均勻化劑。
[7]如[6]所述之蝕刻方法，其中上述表面均勻化劑包含下述式(I)~下述式(IX)中任一者所表示的化合物，
(R1~R30分別獨立地表示氫原子或取代基；此時，各個鄰接的R1~R30彼此可進行連結或縮環而形成環狀結構；A表示雜原子；其中，於A為二價時，並不存在A上取代的R1、R3、R6、R11、R24、R28)。
[8]如[7]所述之蝕刻方法，其中上述表面均勻化劑包含選自下述族群中的化合物，
[9]如[6]所述之蝕刻方法，其中上述表面均勻化劑為選自由碳數2~15的醇化合物溶劑及碳數2~15的醚化合物溶劑所組成的族群中的至少一種。
[10]如[6]至[9]中任一項所述之蝕刻方法，其中於0.01 質量%~10質量%的範圍內含有上述表面均勻化劑。
[11]如[1]至[10]中任一項所述之蝕刻方法，其中含有上述氨化合物0.1質量%~15質量%。
[12]如[1]至[11]中任一項所述之蝕刻方法，其中含有上述氧化劑0.5質量%~50質量%。
[13]如[1]至[12]中任一項所述之蝕刻方法，其是於將含有上述氨化合物的第1液與含有上述氧化劑的第2液混合製成上述蝕刻液後，適時地與上述基板接觸而進行處理。
[14]如[1]至[13]中任一項所述之蝕刻方法，其中上述第1層的厚度為0.005μm~0.3μm。
[15]如[1]至[14]中任一項所述之蝕刻方法，其中上述第2層的寬度為2nm以上且1000nm以下。
[16]一種蝕刻液，其是對具有含有氮化鈦(TiN)的第1層及含有過渡金屬的第2層的基板進行處理的蝕刻液，且選定上述第1層中的表面含氧率為0.1莫耳%~10莫耳%的基板而應用，其含有氨化合物及氧化劑且pH值為7~14。
[17]如[16]所述之蝕刻液，其含有上述氨化合物0.1質量%~15質量%。
[18]如[16]或[17]所述之蝕刻液，其含有上述氧化劑0.5質量%~50質量%。
[19]如[16]至[18]中任一項所述之蝕刻液，其更含有選自由含氮有機化合物、芳香族化合物及含氧有機化合物所組成的族群中的至少一種表面均勻化劑。
[20]一種蝕刻液製備用套組，其是對具有含有氮化鈦 (TiN)的第1層及含有過渡金屬的第2層的基板進行處理的pH值7~14的蝕刻液的套組，且上述蝕刻液選定上述第1層中的表面含氧率為0.1莫耳%~10莫耳%的基板而應用，將含有氨化合物的第1液與含有氧化劑的第2液組合而成。
[21]如[20]所述之蝕刻液製備用套組，其於上述第1液及第2液中的至少一者或者與該些不同的第3液中，更含有選自由含氮有機化合物、芳香族化合物及含氧有機化合物所組成的族群中的至少一種表面均勻化劑。
[22]一種半導體元件的製造方法，其是藉由如[1]至[15]中任一項所述之蝕刻方法去除含有Ti的第1層，由剩餘的基板製造半導體元件。
根據本發明的方法，於對含有TiN的第1層進行蝕刻時，可實現該含TiN的層於蝕刻後的表面均勻化(抑制蝕刻不均)，並且亦可實現金屬層(第2層)於蝕刻後的表面均勻化。
本發明的上述及其他特徵及優點是適當參照隨附的圖式，根據下述記載而明確。
1‧‧‧TiN層(第1層)
2‧‧‧SiON層(第3層(1))
3‧‧‧SiOC層(第3層(2))
4‧‧‧Cu/W層(第2層)
5‧‧‧通孔
10、20‧‧‧半導體基板
11‧‧‧反應容器
12‧‧‧旋轉台
13‧‧‧噴出口
14‧‧‧合流點
A、B‧‧‧液體
d‧‧‧寬度
fc、fd‧‧‧流路
M‧‧‧旋轉驅動部
r‧‧‧方向
S‧‧‧基板
t‧‧‧移動軌跡線
圖1是以示意的方式表示本發明的一實施方式中的半導體基板的製作步驟例(蝕刻前)的剖面圖。
圖2是以示意的方式表示本發明的一實施方式中的半導體基板的製作步驟例(蝕刻後)的剖面圖。
圖3是表示本發明較佳的實施方式的濕式蝕刻裝置的一部分的裝置構成圖。
圖4是以示意的方式表示本發明的一實施方式中的噴嘴對於半導體基板的移動軌跡線的俯視圖。
首先，基於圖1、圖2對本發明的蝕刻方法的蝕刻步驟的較佳的實施方式進行說明。
[蝕刻步驟]
圖1是表示蝕刻前的半導體基板的圖。本實施方式的製造例是使用於矽晶圓(silicon wafer)(未圖示)上，配有SiOC層3、SiON層2作為特定的第3層，並於其上側形成第1層(TiN層)1的基板。此時，上述複合層已形成了通孔5，於該通孔5的底部形成了含有金屬的第2層(金屬層)4。使該狀態的基板10與本實施方式中的蝕刻液(未圖示)接觸而去除TiN層。結果如圖2所示，可獲得去除了TiN膜的狀態的基板20。無需說明，本發明或其較佳的實施方式理想為如圖所示的蝕刻，但TiN層的殘留或者第2層的稍許腐蝕可根據所製造的半導體元件的要求品質等而被適當地容許，本發明並非由該說明限定性地進行解釋。
此外，於稱為矽基板或半導體基板、或者僅稱為基板時，用於表示不僅包括矽晶圓，亦包括其中施加了電路結構的基板結構體。所謂基板的構件，指的是構成上述定義的矽基板的構件，可包括一種材料，亦可包括多種材料。有將加工過的半導體基板區別地稱為半導體基板製品的情況。將視需要進而進行加工 並切割而取出的晶片(chip)及其加工製品稱為半導體元件或半導體裝置。基板的朝向只要無特別說明，則如圖1所示，將與矽晶圓相反的側(TiN側)稱為「上」或「頂」，將矽晶圓側(SiOC側)稱為「下」或「底」。
[蝕刻液]
其次，對本發明的蝕刻液的較佳的實施方式進行說明。本實施方式的蝕刻液含有氧化劑及氨化合物。以下，對包括任意成分在內的各成分進行說明。
(氧化劑)
作為氧化劑，可列舉：硝酸、過氧化氫、過硫酸銨、過硼酸、過乙酸、過碘酸、過氯酸、或其組合等，其中，尤佳為硝酸及過氧化氫。
氧化劑相對於本實施方式的蝕刻液的總質量，較佳為含有0.5質量%以上，更佳為含有1質量%以上，尤佳為含有5質量%以上。作為上限，較佳為50質量%以下，更佳為40質量%以下，進而較佳為30質量%以下。藉由設為上述上限值以下，可更抑制第2層的過度的蝕刻，故而較佳。就以充分的速度對第1層進行蝕刻的觀點而言，較佳為設為上述下限值以上。另外，藉由將該量調整為較佳的範圍，可進一步有效地實現第1層的蝕刻面的均勻化，故而較佳。
上述氧化劑可單獨使用一種，亦可組合兩種以上而使用。
(氨化合物)
所謂氨化合物，意指於水介質中產生銨離子(NH4 +)的 化合物，定義為包含氨及其鹽的化合物。具體而言，較佳為NH4OH，另外，亦可使用NH4Cl、NH4ClO4、NH4F、NH4Br、NH4CH3COO、(NH4)2SO4、NH4NO3、(NH4)2CO3等。
氨化合物相對於本實施方式的蝕刻液的總質量，較佳為含有0.1質量%以上，更佳為含有0.5質量%以上，尤佳為含有1質量%以上。作為上限，較佳為含有15質量%以下，更佳為含有12質量%以下，尤佳為含有10質量%以下。藉由設為上述上限值以下，可抑制由揮發引起的組成變化，抑制性能的差異，故而較佳。藉由設為上述下限值以上，能夠穩定地獲得TiN的蝕刻速度，故而較佳。
若言及與氧化劑的關係，則相對於氧化劑100質量份，較佳為使用氨化合物1質量份以上，更佳為使用10質量份以上。作為上限，較佳為100質量份以下，更佳為70質量份以下，尤佳為50質量份以下。藉由以適當的關係使用兩者的量，可實現良好的蝕刻性，且一併達成高面內均勻性。
上述氨化合物可單獨使用一種，亦可組合兩種以上而使用。
(表面均勻化劑)
本發明的蝕刻液較佳為含有改善金屬層於蝕刻後的表面均勻性的表面均勻化劑。藉由如此一併設置的金屬層(第2層)的表面均勻性進一步提高，可實現上述第1層(TiN層)的表面均勻性(蝕刻不均的抑制效果)，並且與單獨具有均勻性者相比對製造步驟上的改善及製造品質的提高作出巨大貢獻。
．含氮有機化合物/芳香族化合物
作為表面均勻化劑，較佳為含氮有機化合物，較佳為5員或6員含氮雜環化合物(雜原子為氮、氧、硫等)。或者，作為該較佳的化合物，可列舉芳香族化合物。雜環化合物及芳香族化合物可為單環亦可為多環。作為雜環化合物，其中更佳為5員含氮雜芳香族化合物。此時的含氮數較佳為1~4。作為芳香族化合物，較佳為具有苯環的化合物。
表面均勻化劑較佳為下述式(I)~下述式(IX)中任一者所表示的化合物。
．R1~R30
式中，R1~R30分別獨立地表示氫原子或取代基。作為取代基，可列舉：下述烷基(較佳為碳數1~20、更佳為1~6)、烯基(較佳為碳數2~20、更佳為2~6)、芳基(較佳為碳數6~24、更佳為6~12)、雜環基(較佳為碳數1~20、更佳為1~6)、烷氧基(較佳為碳數1~20、更佳為1~6)、醯基(較佳為碳數2~20、更佳為2~6)、胺基(較佳為碳數0~6)、羧基、磷酸基、羥基、硫醇基(-SH)、硼酸基(-B(OH)2)等。此外，作為上述芳基，較佳為苯基或萘基。作為上述雜環基，可列舉含氮雜芳香族 基，其中，較佳為5員含氮雜芳香族基，更佳為吡咯基、咪唑基、吡唑基、三唑基或四唑基。該些取代基亦可於發揮本發明的效果的範圍內進而具有取代基。此外，於上述取代基中，胺基、羧基、磷酸基、硼酸基亦可形成其鹽。作為形成鹽的相對離子，可列舉銨離子(NH4 +)或四甲基銨離子((CH3)4N+)等四級銨等。
上述取代基可經由任意連結基取代。作為該連結基，可列舉：伸烷基(較佳為碳數1~20、更佳為1~6)、伸烯基(較佳為碳數2~20、更佳為2~6)、醚基(-O-)、亞胺基(較佳為碳數0~4)、硫醚基(-S-)、羰基或該些的組合。下文將該連結基稱為連結基L。此外，該連結基亦可於發揮本發明的效果的範圍內進而具有取代基。
關於R1~R30，其中較佳為碳數1~6的烷基、羧基、胺基(較佳為碳數0~4)、羥基、或硼酸基。該些取代基亦可如上所述經由連結基L取代。
另外，R1~R30中，該鄰接的R1~R30彼此可進行連結或縮環而形成環結構。作為所形成的環結構，可列舉：吡咯環結構、咪唑環結構、吡唑環結構或三唑環結構等。此外，該些環結構部亦可於發揮本發明的效果的範圍內進而具有取代基。此外，此處形成的環結構為苯環時，區分地整理為式(VII)。
．A
A表示雜原子，表示氮原子、氧原子、硫原子或磷原子。其中，於A為二價(氧原子或硫原子)時，不存在R1、R3、R6、R11、R24、R28。
上述式(VII)所表示的化合物較佳為下述式(VII-1) ~下述式(VII-4)中任一者所表示的化合物。
Ra表示酸性基，較佳為羧基、磷酸基、或硼酸基。上述酸性基可經由上述連結基L取代。
Rb為碳數1~6的烷基、胺基(較佳為碳數0~4)、羥基、烷氧基(較佳為碳數1~6)或醯基(較佳為碳數1~6)。上述取代基Rb可經由上述連結基L取代。於有多個Rb時，該些可進行連結或縮環而形成環結構。
n1為1~5的整數。n2為0~5的整數。n3為0~4的整數。於n1~n3分別為2以上時，此處所規定的多個取代基分別可相同亦可不同。
式中，A與上述定義的A含義相同。Rc、Rd、Re為與R1~R30含義相同的基團。其中，於A為二價時，不存在Rc、Re。
以下，舉出上述式(I)~上述式(IX)中任一者所表示的化合物的例子，但本發明並非藉此限定性地進行解釋。
此外，下述例示化合物包含表示互變異構物的一例者，其他互變異構物亦包含於本發明的較佳的例子中。其亦與上述式(I)~式(IX)、式(VII-1)~式(VII-4)相同。
形成表面均勻化劑的含氮有機化合物及芳香族化合物的含量並無特別限定，於蝕刻液中，較佳為0.01質量%以上，更佳為0.05質量%以上，尤佳為0.1質量%以上。上限並無特別限制，較佳為10質量%以下，更佳為5質量%以下，進而較佳為3質量 %以下，尤佳為1質量%以下。藉由設為上述下限值以上，可獲得對金屬層較佳的均勻化效果，故而較佳。另一方面，就不阻礙良好的蝕刻性能的觀點而言，較佳為設為上述上限值以下。
．含氧有機化合物
本發明的蝕刻液亦較佳為含有含氧有機化合物作為上述表面均勻化劑。含氧有機化合物較佳為成為水溶性有機溶劑的化合物。水溶性有機溶劑較佳為可以任意比例與水混合的有機溶劑。
含氧有機化合物，例如可列舉：甲醇、乙醇、1-丙醇、2-丙醇、2-丁醇、乙二醇、丙二醇、甘油、1,6-己二醇、環己二醇、山梨糖醇、木糖醇、2-甲基-2,4-戊二醇、1,3-丁二醇、1,4-丁二醇等醇化合物溶劑，包含伸烷基二醇烷基醚(乙二醇單甲醚、乙二醇單丁醚、二乙二醇、二丙二醇、丙二醇單甲醚、二乙二醇單甲醚、三乙二醇、聚乙二醇、丙二醇單甲醚、二丙二醇單甲醚、三丙二醇單甲醚、二乙二醇單丁醚等)在內的醚化合物溶劑。
於該些之中，較佳為碳數2~15的醇化合物溶劑、碳數2~15的含有羥基的醚化合物溶劑，進而較佳為碳數2~10的具有羥基的醇化合物溶劑、碳數2~10的具有羥基的醚化合物溶劑。尤佳為碳數3~8的伸烷基二醇烷基醚。含氧有機化合物可單獨使用，亦可適當組合兩種以上而使用。此外，於本說明書中，分子內具有羥基(-OH)與醚基(-O-)的化合物原則上包含於醚化合物中(不稱為醇化合物)，於特別區別地指出具有羥基與醚基兩者的化合物時，有稱為含有羥基的醚化合物的情況。
上述含氧有機化合物較佳為下述式(O-1)所表示的化 合物。
R11-(-O-R13-)n-O-R12…(O-1)
．R11、R12
R11及R12分別獨立為氫原子或碳數1以上且5以下的烷基。其中，分別獨立地較佳為碳數1以上且5以下的烷基，進而較佳為碳數1以上且3以下的烷基。
．R13
R13為直鏈狀或分支鏈狀的碳數1以上且4以下的伸烷基鏈。存在多個R13時，各個R13可不同。
．n
n為1以上且6以下的整數。
含氧有機化合物的添加量相對於蝕刻液總量，較佳為0.1質量%~70質量%，更佳為10質量%~50質量%。藉由使該量為上述下限值以上，可有效地實現上述蝕刻的均勻性的提高。
上述表面均勻化劑可單獨使用一種，亦可組合兩種以上而使用。
此外，於本說明書中，化合物的表記(例如以化合物標附末尾而稱呼時)除了該化合物本身以外，用於表示包含其鹽、其離子。另外，表示於發揮所需效果的範圍內包含導入取代基等使一部分變化而成的衍生物。
於本說明書中，未明確標記經取代．未經取代的取代基(連結基亦相同)意指該基上可具有任意取代基。其亦與未明確標記經取代．未經取代的化合物含義相同。作為較佳的取代基，可列舉下述取代基T。
作為取代基T，可列舉下述基團。
烷基(較佳為碳原子數1~20的烷基，例如甲基、乙基、異丙基、第三丁基、戊基、庚基、1-乙基戊基、苄基、2-乙氧基乙基、1-羧基甲基等)、烯基(較佳為碳原子數2~20的烯基，例如乙烯基、烯丙基、油烯基等)、炔基(較佳為碳原子數2~20的炔基，例如乙炔基、丁二炔基、苯基乙炔基等)、環烷基(較佳為碳原子數3~20的環烷基，例如環丙基、環戊基、環己基、4-甲基環己基等)、芳基(較佳為碳原子數6~26的芳基，例如苯基、1-萘基、4-甲氧基苯基、2-氯苯基、3-甲基苯基等)、雜環基(較佳為碳原子數2~20的雜環基，較佳為具有至少一個氧原子、硫原子、氮原子的5員或6員環的雜環基，例如2-吡啶基、4-吡啶基、2-咪唑基、2-苯并咪唑基、2-噻唑基、2-【口咢】唑基(2-oxazolyl)等)、烷氧基(較佳為碳原子數1~20的烷氧基，例如甲氧基、乙氧基、異丙氧基、苄氧基等)、芳氧基(較佳為碳原子數6~26的芳氧基，例如苯氧基、1-萘氧基、3-甲基苯氧基、4-甲氧基苯氧基等)、烷氧基羰基(較佳為碳原子數2~20的烷氧基羰基，例如乙氧基羰基、2-乙基己氧基羰基等)、胺基(較佳為碳原子數0~20的胺基，包括烷基胺基、芳基胺基在內例如胺基、N,N-二甲基胺基、N,N-二乙基胺基、N-乙基胺基、苯胺基等)、胺磺醯基(較佳為碳原子數0~20的磺醯胺基，例如N,N-二甲基胺磺醯基、N-苯基胺磺醯基等)、醯基(較佳為碳原子數1~20的醯基，例如乙醯基、丙醯基、丁醯基、苯甲醯基等)、醯氧基(較佳為碳原子數1~20的醯氧基，例如乙醯氧基、苯甲醯氧基等)、胺甲醯基(較佳為碳原子數1~20的胺甲醯基，例如N,N-二甲基胺甲醯基、N-苯 基胺甲醯基等)、醯胺基(較佳為碳原子數1~20的醯胺基，例如乙醯胺基、苯甲醯胺基等)、磺醯胺基(較佳為碳原子數0~20的胺磺醯基，例如甲磺醯胺、苯磺醯胺、N-甲基甲磺醯胺、N-乙基苯磺醯胺等)、烷硫基(較佳為碳原子數1~20的烷硫基，例如甲硫基、乙硫基、異丙硫基、苄硫基等)、芳硫基(較佳為碳原子數6~26的芳硫基，例如苯硫基、1-萘硫基、3-甲基苯硫基、4-甲氧基苯硫基等)、烷基或芳基磺醯基(較佳為碳原子數1~20的烷基或芳基磺醯基，例如甲磺醯基、乙磺醯基、苯磺醯基等)、羥基、氰基、鹵素原子(例如氟原子、氯原子、溴原子、碘原子等)，更佳為烷基、烯基、芳基、雜環基、烷氧基、芳氧基、烷氧基羰基、胺基、醯胺基、羥基或鹵素原子，尤佳為烷基、烯基、雜環基、烷氧基、烷氧基羰基、胺基、醯胺基或羥基。
另外，該些取代基T中舉出的各基團可進而經上述取代基T取代。
化合物或取代基．連結基等包括烷基．伸烷基、烯基．伸烯基等時，該些可為環狀亦可為鏈狀，另外，可為直鏈亦可為分支鏈，可如上所述經取代亦可未經取代。另外，包含芳基、雜環基等時，該些可為單環亦可為縮環，同樣可經取代亦可未經取代。
(水介質)
本發明的蝕刻液較佳為應用水(水介質)作為其介質，較佳為各含有成分均勻地溶解的水溶液。水的含量相對於蝕刻液的總質量，較佳為50質量%~99.5質量%，較佳為55質量%~95質量%。如此，有將以水為主成分(50質量%以上)的組成物特別地稱為水系組成物的情況，與有機溶劑的高比率組成物相比，就 廉價且對環境適合的方面而言較佳。就該觀點而言，本發明的蝕刻液較佳為水系組成物。作為水(水介質)，於無損本發明的效果的範圍內可為包含溶解成分的水性介質，或者亦可包含不可避免的微量混合成分。其中，較佳為蒸餾水或離子交換水，或者超純水等實施了淨化處理的水，尤佳為使用半導體製造中使用的超純水。
(套組)
本發明中的蝕刻液可設為將其原料分割成多個的套組。例如可列舉：準備水介質中含有上述氨化合物的液組成物作為第1液，準備水介質中含有上述氧化劑的液組成物作為第2液的實施方式。作為其使用例，較佳為將兩液加以混合而調整蝕刻液，其後適時地應用於上述蝕刻處理中的實施方式。藉此，不會招致由氧化劑(例如過氧化氫)的分解引起的液性能的劣化，可有效地發揮所需的蝕刻作用。此處，所謂混合後「適時」，指的是混合後至失去所需作用為止的時間，具體而言，較佳為60分鐘以內，更佳為30分鐘以內，尤佳為10分鐘以內。下限並無特別限制，但實際上為1秒以上。
第1液中的氨化合物的濃度並無特別限定，較佳為0.5質量%以上，更佳為1.5質量%以上。作為上限值，較佳為30質量%以下，更佳為20質量%以下。藉由將該濃度設為上述範圍，可成為適於與第2液混合的狀態，可成為上述蝕刻液中的較佳的濃度區域，故而較佳。
第2液中的氧化劑的濃度並無特別限定，較佳為1質量%以上，更佳為2質量%以上。作為上限值，較佳為70質量%以 下，較佳為50質量%以下。藉由將該濃度設為上述範圍，可成為適於與第1液混合的狀態，可成為上述蝕刻液中的較佳的濃度區域，故而較佳。
於使用上述表面均勻化劑的情形時，較佳為預先添加於第1液側。或者，可準備水介質中含有水溶性有機溶劑的液組成物，並將其作為第3液與上述第1液及第2液加以混合。
第1液與第2液的混合方法並無特別限定，較佳為使第1液與第2液於各自的流路流通，於其合流點使兩者合流而混合。其後，進而較佳為使於流路流通並進行合流而獲得的蝕刻液自噴出口噴出或噴射，而與半導體基板接觸。若以該實施方式敍述，則較佳為上述「適時」地進行自於上述合流點的合流混合至與半導體基板接觸的過程。若使用圖3進行說明，則所製備的蝕刻液自噴出口13噴射，而應用於反應容器1l內的半導體基板S的上表面。於同圖所表示的實施方式中，供給A及B兩液，於合流點14進行合流，其後經由流路fc移行至噴出口13。流路fd表示用以再利用藥液的返迴路徑。半導體基板S較佳為位於旋轉台12上，且藉由旋轉驅動部M與旋轉台一併旋轉。此外，使用此種基板旋轉式的裝置的實施方式亦可同樣地應用於使用未成套組的蝕刻液的處理中。
(容器)
本發明的蝕刻液只要不會導致(與是否為套組無關)相對腐蝕性等問題，則可填充於任意容器內，進行保管、搬運並使用。另外，面向半導體用途，較佳為容器的潔淨(clean)度高、雜質溶出少的蝕刻液。作為可使用的容器，可列舉愛賽璐化學 (Aicello Chemical)股份有限公司製造的「Clean Bottle」系列、兒玉樹脂工業(Kodama Plastics)股份有限公司製造的「Pure Bottle」等，但並不限定於該些。此外，上述容器於本發明的蝕刻液為套組的情況或1液的情況下，均可同樣地使用。
[蝕刻條件]
於本實施方式中，進行蝕刻的條件並無特別限定，可為單片式(噴霧式)的蝕刻，亦可為浸漬式(批次式)的蝕刻。噴霧式的蝕刻是使半導體基板於規定的方向上搬送或旋轉，對其空間噴射蝕刻液而使上述半導體基板與上述蝕刻液接觸。另一方面，批次式的蝕刻是使半導體基板浸漬於包含蝕刻液的液浴中，於上述液浴內使半導體基板與蝕刻液接觸。該些蝕刻方式只要根據元件的結構或材料等而適當區別使用即可。
於下述實施例所表示的溫度測定方法中，進行蝕刻的環境溫度較佳為40℃以上，更佳為50℃以上，尤佳為55℃以上。作為上限，較佳為80℃以下，更佳為70℃以下。藉由設為上述下限值以上，可確保對TiN層的充分的蝕刻速度，故而較佳。藉由設為上述上限值以下，可維持蝕刻處理速度的經時穩定性，故而較佳。蝕刻液的供給速度並無特別限定，較佳為0.05L/min~5L/min，更佳為0.05L/min~1L/min，尤佳為0.1L/min~0.5L/min。藉由設為上述下限值以上，可進一步良好地確保蝕刻的面內均勻性，故而較佳。藉由設為上述上限值以下，可於連續處理時確保穩定的選擇性，故而較佳。於使半導體基板旋轉時，亦取決於其大小等，但就與上述相同的觀點而言，較佳為以50rpm~1000rpm旋轉，更佳為以50rpm~400rpm旋轉。
於批次式的情況下，亦較佳為根據與上述相同的原因，將液浴設為上述溫度範圍。半導體基板的浸漬時間並無特別限定，較佳為設為0.5分鐘~30分鐘，更佳為設為1分鐘~10分鐘。藉由設為上述下限值以上，可確保蝕刻的面內均勻性，故而較佳。藉由設為上述上限值以下，可維持再次利用蝕刻液的情形時的性能，故而較佳。
本發明的較佳的實施方式的單片式的蝕刻較佳為使半導體基板於規定的方向上搬送或旋轉，對其空間噴射蝕刻液而使上述半導體基板與上述蝕刻液接觸。蝕刻液的供給速度或基板的旋轉速度均與已敍述的內容相同。
本發明的較佳的實施方式的單片式的裝置構成較佳為如圖4所示，一面使噴出口(噴嘴)移動一面賦予蝕刻液。具體而言，本實施方式是於對具有含Ti的層的半導體基板S應用蝕刻液時，使基板於r方向上旋轉。另一方面，使噴出口沿自該半導體基板的中心部延伸至端部的移動軌跡線t移動。如此，本實施方式是將基板的旋轉方向與噴出口的移動方向設定為不同的方向，藉此使兩者相互進行相對運動。其結果，成為可對半導體基板的整個面均勻地賦予蝕刻液，且較佳地確保蝕刻的均勻性的構成。
噴出口(噴嘴)的移動速度並無特別限定，較佳為0.1cm/s以上，更佳為1cm/s以上。另一方面，作為其上限，較佳為30cm/s以下，更佳為15cm/s以下。移動軌跡線可為直線亦可為曲線(例如圓弧狀)。於任一情形時，移動速度均可根據實際軌跡線的距離與其移動所耗費的時間而算出。
[殘渣]
於半導體元件的製造製程中可存在藉由使用光阻圖案(resist pattern)等作為遮罩(mask)的電漿(plasma)蝕刻而對半導體基板上的金屬層等進行蝕刻的步驟。具體而言，對金屬層、半導體層、絕緣層等進行蝕刻而將金屬層或半導體層圖案化，或者於絕緣層上形成導孔(via hole)或配線溝等開口部。於上述電漿蝕刻中，半導體基板上可能會產生用作遮罩的光阻或源自經蝕刻的金屬層、半導體層、絕緣層的殘渣。於本發明中，將如此藉由電漿蝕刻而產生的殘渣稱為「電漿蝕刻殘渣」。此外，該「電漿蝕刻殘渣」亦包含上述第3層(SiON或SiOC等)的蝕刻殘渣。
另外，用作遮罩的光阻圖案是於蝕刻後被去除。如上所述，光阻圖案的去除可使用利用剝離劑(stripper)溶液的濕式方法，或者例如利用使用電漿、臭氧(ozone)等進行灰化(ashing)的乾式方法。上述灰化中，半導體基板上會產生使藉由電漿蝕刻產生的電漿蝕刻殘渣變質而成的殘渣，或源自已去除的光阻的殘渣。於本發明中，將如此藉由灰化而產生的殘渣稱為「灰化殘渣」。另外，作為電漿蝕刻殘渣及灰化殘渣等半導體基板上產生的應經清潔去除的殘渣的總稱，有時僅稱為「殘渣」。
作為此種蝕刻後的殘渣(Post Etch Residue)的電漿蝕刻殘渣或灰化殘渣較佳為使用清潔組成物進行清潔去除。本實施方式的蝕刻液亦可作為用以去除電漿蝕刻殘渣及/或灰化殘渣的清潔液而應用。其中，較佳為於進行電漿蝕刻後繼續進行的電漿灰化後，用以去除電漿蝕刻殘渣及灰化殘渣。
[被加工物]
藉由應用本實施方式的蝕刻液而蝕刻的材料可為任 意，應用具有含有TiN的第1層的基板。此處，所謂含有TiN的層(TiN層)，意指可含有氧，於特別地與不含氧的層進行區別而言時，有時稱為TiON層等。於本發明中，TiN層的含氧率為10mol%以下，較佳為8.5mol%以下，進而較佳為6.5mol%以下。下限側為0.1mol%以上，較佳為2mol%以上，進而較佳為4mol%以上。
於本發明中，重要的是將該基板中的含TiN的層的表面氧濃度設定為上述範圍。藉由設為上述下限值以上且上述上限值以下，可實現TiN於蝕刻後的面內均勻性。此種表面均勻化效果藉由使用單片式蝕刻裝置而變得明顯。另外，用作組合了多種液體的套組亦變得明顯。
利用此種基板進行的TiN層中的氧濃度的調節例如可藉由調整形成TiN層時的化學氣相沈積法(Chemical Vapor Deposition，CVD)的製程室內的氧濃度而進行。此外，第1層含有TiN作為其主成分，但於發揮本發明的效果的範圍內亦可含有其以外的成分。該情況於第2層金屬層等其他層中亦相同。
上述第1層較佳為以高蝕刻速率進行蝕刻。第1層的厚度並無特別限定，考慮到通常的元件的構成時，實際上為0.005μm~0.3μm左右。第1層的蝕刻速率[R1]並無特別限定，考慮到生產效率，較佳為50Å/min以上，更佳為100Å/min以上，尤佳為200Å/min以上。上限並無特別限定，但實際上為1000Å/min以下。
本發明的方法較佳為應用於具有含有Cu、W、Co、Ni、Ag、Ta、Hf、Pt、Au等金屬的第2層的半導體基板。其中，較佳 為應用Cu、W作為第2層的材料。
此處，基於利用銅(Cu)及鎢(W)作為該材料的例子，對金屬層具有的技術意義進行說明。近年來，應對半導體裝置(Semiconductor Device)的高速化、配線圖案的微細化、高積體化的要求，而謀求配線間的電容的減少、配線的導電性提高及電遷移(electromigration)耐性的提高。作為用以應對該些要求的技術，使用導電性高且電遷移耐性優異的銅作為配線材料，使用低介電常數層(Low-k層)作為層間的絕緣層的多層配線技術備受矚目。該銅配線通常作為用以防止該銅配線上的銅擴散的防銅擴散膜而發揮功能，並藉由雙道金屬鑲嵌製程(dual damascene process)設置於銅籽晶(seed)層(例如鉭(Ta)及氮化鉭(TaN)的雙層)上。
另一方面，半導體元件的接點(contact)通常代替銅配線及導孔形成時使用的雙道金屬鑲嵌製程，經由利用單層金屬鑲嵌製程(single damascene process)的鎢插塞(tungsten plug)而設置。此種多層配線技術採用於低介電常數層形成配線溝或通孔(through hole)等凹部而將銅埋入其中的金屬鑲嵌法(damascene)。於此情形時，為了於低介電常數層藉由蝕刻精度良好地形成凹部，必須使用包含與低介電常數層的選擇比充分高的材料的遮罩作為對低介電常數層進行蝕刻時的遮罩。
作為上述低介電常數層，通常使用有機系材料，因此，可認為於以包含相同的有機系材料的光阻(photoresit)層為遮罩而對低介電常數層進行蝕刻的情形時，選擇比會變得不充分。為了解決此種課題，提出使用包含如TiN膜的無機系材料的硬質遮 罩層作為蝕刻時的遮罩。並且，該硬質遮罩層必須以蝕刻後的製程去除低介電常數層。尤其，濕式製程的蝕刻理想為不使鎢插塞等金屬層或其他配線．低介電常數層材料過度腐蝕或不均勻化，而確實地去除上述硬質遮罩。
以如上所述的實施方式去除構成硬質遮罩的第1層(TiN)層，因此假定金屬層(第2層)位於導孔或溝槽的底部(參照圖1、2)。
第2層(金屬層)的蝕刻速率[R2]並無特別限定，較佳為不過度地去除，較佳為100Å/min以下，更佳為50Å/min以下。下限並無特別限定，但實際上為0.001Å/min以上。
金屬層的露出寬度(圖中的d)並無特別限定，就使本發明的優點變得更明顯的觀點而言，較佳為2nm以上，更佳為4nm以上。同樣，就效果的明顯性的觀點而言，上限值實際上為1000nm以下，較佳為100nm以下，更佳為20nm以下。
此外，本發明的方法亦較佳為應用於具有含有SiO、SiN、SiOC、SiON等金屬化合物的第3層的半導體基板。此外，於本說明書中，於藉由該元素的組合表記金屬化合物的組成的情形時，意指廣泛地包含任意組成的化合物。例如，所謂SiO，意指包含矽的熱氧化膜、SiO2，且包含SiOx。該情況於本說明書中共用，其他金屬化合物亦同樣。該第3層亦較佳為成為表面均勻化。第3層的蝕刻速率[R3]並無特別限定，較佳為與上述第2層的蝕刻速率[R2]相同的範圍。
此外，日本專利特開2010-10273號等中揭示的發明利用TiN膜，其與絕緣膜用途有關。作為絕緣膜的TiN膜是為了提 高絕緣性，而提高表面氧濃度，其濃度通常超過10mol%。本發明的較佳的實施方式的TiN膜的利用是以金屬硬質遮罩(metal hard mask，MHM)為對象，因此未必要求絕緣性。因此，表面氧濃度可依據蝕刻性等而調節。
[半導體基板製品的製造]
本實施方式較佳為經由製成於矽晶圓上形成了上述第1層與第2層的半導體基板的步驟，及對上述半導體基板應用蝕刻液，選擇性地去除上述第1層的步驟，而製造具有所需結構的半導體基板製品。此時，蝕刻使用上述特定的蝕刻液。
關於上述蝕刻的各步驟及半導體基板製品的製造的各步驟，於發揮本發明的效果的範圍內，容許適當改變步驟的順序而應用。另外，稱為「準備」時，除了藉由合成或調配特定的材料等而準備以外，亦表示包含僅藉由購置等而供應的情況。另外，於本說明書中，將欲對半導體基板進行蝕刻而使用蝕刻液的情況稱為「應用」，其實施方式並無特別限定。例如，包含使蝕刻液與基板接觸的情況，具體而言，可利用批次式的蝕刻進行浸漬而蝕刻，亦可利用單片式的蝕刻藉由噴出而蝕刻。
[實施例]
以下，舉出實施例更詳細地對本發明進行說明，但本發明並不限定於以下實施例。此外，實施例中所示的量或比率的規定只要無特別說明，則為質量基準。
<實施例1、比較例1>
利用以下表1所表示的組成(質量%)含有表1所表示的成分而製備蝕刻液。此外，剩餘部分為水(超純水)。
(TiN基板的製成方法)
於市售的矽基板上藉由CVD(Chemical Vapor Deposition)製成表面氧濃度6.1mol%的TiN膜。另外，實施例2同樣藉由CVD使表中的金屬層形成於TiN層的附近，而製成試驗用基板。於進行CVD時，藉由控制該氣相中的微量的氧濃度，而製成表面氧濃度不同的基板、基板的直徑不同的基板。氧濃度12.2%的基板直接使用市售的TiN基板(矽谷微電子(Silicon Valley microelectronics)公司製造)。此外，以金屬層的寬度(d)成為約3cm的方式利用上述試樣基板而製成。
(表面氧濃度)
TiN層的表面氧濃度是利用蝕刻ESCA(ULVAC-PHI製造的Quantera)測定0nm~30nm為止的深度方向上的Ti、O、N的濃度分佈(profile)，分別計算5nm~10nm下的含有率，將其平均含氧率設為表面氧濃度。
(蝕刻試驗)
對上述試驗用基板，利用單片式裝置(SPS-Europe B.V.公司製造，POLOS(商品名))於下述條件下進行蝕刻，實施評價試驗。
．處理溫度：57℃
．噴出量：1L/min.
．晶圓(wafer)轉數500rpm
(處理溫度的測定方法)
將堀場製作所股份有限公司製造的放射溫度計IT-550F(商品名)固定於上述單片式裝置內的晶圓上30cm的高度。使溫 度計面向距晶圓中心2cm外側的晶圓表面上，一面使藥液流動一面測量溫度。溫度是利用放射溫度計進行數位(digital)輸出，利用電腦(computer)連續地進行記錄。將使其中溫度穩定的10秒的溫度平均所得的值設為晶圓上的溫度。
(面內均勻性評價)
對圓形的基板的中心的蝕刻深度改變時間並設定條件，而確認蝕刻深度成為300Å的時間。繼而，測定於該時間內再次蝕刻基板整體時，距基板的周邊於中心方向上30mm的位置的蝕刻深度，評價為該深度越接近300Å，面內均勻性越高。具體的區分如下所述。表示為中心與30mm的地點的差(5點的平均值)。
AAA ±5Å以下
AA 超過±5Å且為12Å以下
A 超過±12Å且為15Å以下
B 超過±15Å且為20Å以下
C 超過±20Å且為30Å以下
D 超過±30Å且為50Å以下
E 超過±50Å
(pH值的測定)
表中的pH值是於室溫(25℃)下利用堀場(HORIBA)公司製造的F-51(商品名)進行測定所得的值。
(表的註釋)
以C開始的試驗為比較例
基板使用表面氧濃度6.1%的基板。
H2O2的含有率根據所使用的過氧化氫水的濃度(30質 量%)而算出。
NH3的含有率根據所使用的氨水的濃度(25質量%)而算出。
由上述結果可知，根據本發明，可較佳地去除TiN，並且TiN層及W層均保持蝕刻後的良好的面內均勻性。
此外，製成一併設置了TiN及Cu的基板，進行相同的實驗，結果關於Cu的面內均勻性亦可獲得相同的結果。
(實施例2、比較例2)
如表2所示變更所使用的蝕刻液及基板的TiN層中的表面氧濃度，除此以外，以與實施例1相同的方式進行蝕刻試驗。將其結果示於表2。
由上述結果可知，根據本發明，可使TiN層(第1層)的表面氧濃度較佳化，使第1層(W層)及第1層(TiN層)的蝕刻後的面內均勻性優異。
(實施例3)
如下表3所示變更蝕刻條件，除此以外，以與實施例1的No.101相同的方式進行蝕刻試驗。將其結果示於下表。
(表的註記)
．SWT：噴嘴擺動(swing)式的單片式裝置
SPS-Europe B.V.公司製造的POLOS(製品名)
．BT：批次式裝置
瀨戶技研工業公司製造的手動式Wet Bench(製品名)
．液體供給方式
1：以1液的形式製備藥液而應用(於剛調液後應用)
2：製備2液的藥液套組並進行混合而成(使用圖3的裝置)
．混合經過時間：自混合2液的藥液套組的時間點至賦予基板的經過時間
由上述結果可知，利用使用單片式的製造法、以2液套組混合的製造方法均為使金屬層的面內均勻性優化的較佳的實施方式。
將本發明與其實施方式一併進行說明，但只要業者未特 別地指定，則可認為本發明亦不限定於說明的任何詳細部分，應不違反隨附的申請專利範圍所示的發明的精神與範圍而廣泛地解釋。
本案是基於2012年11月28日於日本申請專利的日本專利特願2012-259788而主張優先權，該些作為參照將其內容作為本說明書中記載的一部分併入本文中。
2‧‧‧SiON層(第3層(1))
3‧‧‧SiOC層(第3層(2))
4‧‧‧Cu/W(第2層)
5‧‧‧通孔
20‧‧‧半導體基板

Claims (18)

  1. 一種蝕刻方法，其是於對包括含有氮化鈦(TiN)的第1層及含有過渡金屬的第2層的基板進行處理時，選定上述第1層中的表面含氧率為0.1莫耳%~10莫耳%的基板，使含有氨化合物及氧化劑的pH值7~14的蝕刻液與上述基板接觸而去除上述第1層。
  2. 如申請專利範圍第1項所述之蝕刻方法，其中上述過渡金屬選自Co、Ni、Cu、Ag、Ta、Hf、W、Pt、及Au中。
  3. 如申請專利範圍第1項所述之蝕刻方法，其中上述氨化合物為氨或其鹽。
  4. 如申請專利範圍第1項所述之蝕刻方法，其中上述氧化劑為硝酸或過氧化氫。
  5. 如申請專利範圍第1項所述之蝕刻方法，其中上述第1層的蝕刻速率(R1)為200Å/min以上且1000Å/min以下。
  6. 如申請專利範圍第1項所述之蝕刻方法，其中上述蝕刻液更含有選自由含氮有機化合物、芳香族化合物及含氧有機化合物所組成的族群中的至少一種表面均勻化劑。
  7. 如申請專利範圍第6項所述之蝕刻方法，其中上述表面均勻化劑包含下述式(I)~下述式(IX)中任一者所表示的化合物， (R1~R30分別獨立地表示氫原子或取代基；此時，各個鄰接的R1~R30彼此可進行連結或縮環而形成環狀結構；A表示雜原子；其中，於A為二價時，不存在A上所取代的R1、R3、R6、R11、R24、R28)。
  8. 如申請專利範圍第7項所述之蝕刻方法，其中上述表面均勻化劑包含選自下述族群中的化合物，
  9. 如申請專利範圍第6項所述之蝕刻方法，其中上述表面均勻化劑為選自由碳數2~15的醇化合物溶劑及碳數2~15的醚化合物溶劑所組成的族群中的至少一種。
  10. 如申請專利範圍第6項至第9項中任一項所述之蝕刻方法，其中 含有上述表面均勻化劑0.01質量%~10質量%，含有上述氨化合物0.1質量%~15質量%，且含有上述氧化劑0.5質量%~50質量%。
  11. 如申請專利範圍第1項至第9項中任一項所述之蝕刻方法，其是於將含有上述氨化合物的第1液與含有上述氧化劑的第2液混合而製成上述蝕刻液後，適時地與上述基板接觸而進行處理。
  12. 如申請專利範圍第1項至第9項中任一項所述之蝕刻方法，其中上述第1層的厚度為0.005μm~0.3μm，且上述第2層的寬度為2nm以上且1000nm以下。
  13. 一種蝕刻液，其是對包括含有氮化鈦(TiN)的第1層及含有過渡金屬的第2層的基板進行處理的蝕刻液，且是選定上述第1層中的表面含氧率為0.1莫耳%~10莫耳%的基板而應用者，並且其含有氨化合物及氧化劑且pH值為7~14。
  14. 如申請專利範圍第13項所述之蝕刻液，其中含有上述氨化合物0.1質量%~15質量%，且含有上述氧化劑0.5質量%~50質量%。
  15. 如申請專利範圍第13項或第14項所述之蝕刻液，其更含有選自由含氮有機化合物、芳香族化合物及含氧有機化合物所組成的族群中的至少一種表面均勻化劑。
  16. 一種蝕刻液製備用套組，其是對包括含有氮化鈦(TiN)的第1層及含有過渡金屬的第2層的基板進行處理的pH值7~14的蝕刻液的套組，且上述蝕刻液為選定上述第1層中的表面含氧 率為0.1莫耳%~10莫耳%的基板而應用者，並且上述蝕刻液製備用套組為將含有氨化合物的第1液及含有氧化劑的第2液組合而成。
  17. 如申請專利範圍第16項所述之蝕刻液製備用套組，其於上述第1液及第2液中的至少一者或者與該些不同的第3液中，更含有選自由含氮有機化合物、芳香族化合物及含氧有機化合物所組成的族群中的至少一種表面均勻化劑。
  18. 一種半導體元件的製造方法，其是藉由如申請專利範圍第1項至第12項中任一項所述之蝕刻方法去除含有Ti的第1層，並且由剩餘的基板製造半導體元件。
TW102143241A 2012-11-28 2013-11-27 蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法 TWI576412B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012259788A JP6198384B2 (ja) 2012-11-28 2012-11-28 半導体基板のエッチング方法及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
TW201428090A TW201428090A (zh) 2014-07-16
TWI576412B true TWI576412B (zh) 2017-04-01

Family

ID=50827840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143241A TWI576412B (zh) 2012-11-28 2013-11-27 蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法

Country Status (6)

Country Link
US (1) US9514958B2 (zh)
JP (1) JP6198384B2 (zh)
KR (1) KR20150046136A (zh)
CN (1) CN104813451A (zh)
TW (1) TWI576412B (zh)
WO (1) WO2014084204A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201908791SA (en) 2017-03-31 2019-10-30 Kanto Kagaku Etchant composition for etching titanium layer or titanium-containing layer, and etching method
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
US11476124B2 (en) * 2021-01-05 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Etchant for etching a cobalt-containing member in a semiconductor structure and method of etching a cobalt-containing member in a semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281445A (ja) * 1994-04-11 1995-10-27 Toshiba Corp 半導体装置
US6150250A (en) * 1995-07-05 2000-11-21 Yamaha Corporation Conductive layer forming method using etching mask with direction <200>
US7105458B1 (en) * 2000-03-13 2006-09-12 Oki Electric Industry Co., Ltd. Method of etching semiconductor devices using a hydrogen peroxide-water mixture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235549B2 (ja) * 1997-11-07 2001-12-04 ヤマハ株式会社 導電層形成法
DE19944908A1 (de) * 1999-09-10 2001-04-12 Atotech Deutschland Gmbh Verfahren zum Bilden eines Leitermusters auf dielektrischen Substraten
JP2005097715A (ja) 2003-08-19 2005-04-14 Mitsubishi Chemicals Corp チタン含有層用エッチング液及びチタン含有層のエッチング方法
JP4749179B2 (ja) 2005-02-24 2011-08-17 関東化学株式会社 チタン、アルミニウム金属積層膜エッチング液組成物
US20060234502A1 (en) * 2005-04-13 2006-10-19 Vishwanath Bhat Method of forming titanium nitride layers
CN101233601A (zh) * 2005-06-13 2008-07-30 高级技术材料公司 在金属硅化物形成后用于选择性除去金属或金属合金的组合物及方法
CN101126053A (zh) * 2006-08-17 2008-02-20 安集微电子（上海）有限公司 用于半导体工业中等离子刻蚀残留物的清洗液组合物
US7879783B2 (en) * 2007-01-11 2011-02-01 Air Products And Chemicals, Inc. Cleaning composition for semiconductor substrates
KR20090005489A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 반도체 습식 에천트 및 그를 이용한 배선 구조체의형성방법
JP5047712B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8623236B2 (en) * 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP5037442B2 (ja) * 2008-06-25 2012-09-26 東京応化工業株式会社 窒化チタン除去液、窒化チタン被膜の除去方法、及び窒化チタン除去液の製造方法
US7691701B1 (en) * 2009-01-05 2010-04-06 International Business Machines Corporation Method of forming gate stack and structure thereof
JP5088352B2 (ja) * 2009-08-24 2012-12-05 日立化成工業株式会社 金属用研磨液及び研磨方法
US8518865B2 (en) 2009-08-31 2013-08-27 Air Products And Chemicals, Inc. Water-rich stripping and cleaning formulation and method for using same
WO2012048079A2 (en) 2010-10-06 2012-04-12 Advanced Technology Materials, Inc. Composition and process for selectively etching metal nitrides
JP5845866B2 (ja) 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
CN202394978U (zh) * 2011-12-19 2012-08-22 杭州士兰集成电路有限公司 低势垒肖特基二极管的结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281445A (ja) * 1994-04-11 1995-10-27 Toshiba Corp 半導体装置
US6150250A (en) * 1995-07-05 2000-11-21 Yamaha Corporation Conductive layer forming method using etching mask with direction <200>
US7105458B1 (en) * 2000-03-13 2006-09-12 Oki Electric Industry Co., Ltd. Method of etching semiconductor devices using a hydrogen peroxide-water mixture

Also Published As

Publication number Publication date
CN104813451A (zh) 2015-07-29
JP6198384B2 (ja) 2017-09-20
TW201428090A (zh) 2014-07-16
WO2014084204A1 (ja) 2014-06-05
US9514958B2 (en) 2016-12-06
JP2014107434A (ja) 2014-06-09
KR20150046136A (ko) 2015-04-29
US20150255309A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI595550B (zh) 蝕刻方法、蝕刻液以及半導體元件的製造方法
TWI602905B (zh) 半導體基板的蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
TWI621740B (zh) 蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
TWI605156B (zh) 蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
TWI635162B (zh) 半導體基板的處理液、處理方法、使用它們的半導體基板製品的製造方法
TW201432809A (zh) 半導體基板的蝕刻方法及半導體元件的製造方法
TW201523170A (zh) 改質抗蝕劑的剝離液、使用其的改質抗蝕劑的剝離方法及半導體基板製品的製造方法
TWI611046B (zh) 半導體基板的蝕刻方法、蝕刻液及半導體元件的製造方法以及蝕刻液套組
TWI605106B (zh) 蝕刻液、半導體基板的蝕刻方法及半導體元件的製造方法
TWI576412B (zh) 蝕刻方法、蝕刻液、蝕刻液製備用套組以及半導體元件的製造方法