TW201403677A - 使用預非晶化佈植的具有金屬矽化物的半導體元件的形成方法及由其形成的元件 - Google Patents

使用預非晶化佈植的具有金屬矽化物的半導體元件的形成方法及由其形成的元件 Download PDF

Info

Publication number
TW201403677A
TW201403677A TW102117973A TW102117973A TW201403677A TW 201403677 A TW201403677 A TW 201403677A TW 102117973 A TW102117973 A TW 102117973A TW 102117973 A TW102117973 A TW 102117973A TW 201403677 A TW201403677 A TW 201403677A
Authority
TW
Taiwan
Prior art keywords
forming
semiconductor device
metal
drain region
elevated source
Prior art date
Application number
TW102117973A
Other languages
English (en)
Other versions
TWI591690B (zh
Inventor
Chung-Hwan Shin
Sang-Bom Kang
Dae-Yong Kim
Jeong-Ik Kim
Chul-Sung Kim
Je-Hyung Ryu
Sang-Woo Lee
Hyo-Seok Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201403677A publication Critical patent/TW201403677A/zh
Application granted granted Critical
Publication of TWI591690B publication Critical patent/TWI591690B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體元件的形成方法，包括形成露出升高的源極/汲極區的表面的開口。可縮小開口的大小，且可通過開口施行預非晶化佈植至升高的源極/汲極區內，以形成升高的源極/汲極區的非晶化部分。可由金屬與非晶化部分形成金屬矽化物。

Description

使用預非晶化佈植的具有金屬矽化物的半導體元件的形成方法及由其形成的元件 【相關申請案互相參照】
本申請案主張在2012年5月24日於韓國智慧財產局提申的韓國專利申請案第10-2012-0055543號的優先權，其所揭露的內容完整地以引用方式併入本文。
本發明是有關於一種半導體元件，且特別是有關於一種利用金屬矽化物的元件及其製造方法。
當將半導體元件的積體密度定在20 nm或以下時，可減小金屬矽化物與矽之間的界面電阻。此是由於金屬矽化物與矽之間的界面電阻可作為半導體元件的寄生電阻(parasitic resistance)的支配要素。
例如，藉由增加源極/汲極的摻雜濃度或減小蕭基能障 (Schottky Barrier)的高度可減小界面電阻。而且，藉由增加金屬矽化物與矽之間的界面面積可減小界面電阻。
根據本發明的實施例可提供使用預非晶化佈植(pre-amorphization implants,PAI)的具有金屬矽化物的半導體元件的形成方法及由其形成的元件。依照此些實施例，可藉由形成露出升高的源極/汲極區的表面的開口來提供半導體元件的形成方法。可縮小開口的大小，且可通過開口施行預非晶化佈植至升高的源極/汲極區內，以形成升高的源極/汲極區的非晶化部分。可由金屬與非晶化部分形成金屬矽化物。
在本發明的一些實施例中，施行PAI的方法可包括形成包括與表面遠離的PAI的下輪廓的非晶化部分，PAI的下輪廓具有曲面剖面。在本發明的一些實施例中，曲面剖面的中心部分呈曲面。
在本發明的一些實施例中，藉由形成包括與表面遠離的矽化物的下輪廓的金屬矽化物可提供形成金屬矽化物的方法，矽化物的下輪廓具有曲面剖面。在本發明的一些實施例中，曲面剖面的中心部分呈曲面。
在本發明的一些實施例中，藉由在與閘極氧化層相同或更高的高度形成矽化物的下輪廓可提供形成金屬矽化物的方法，其中閘極氧化層包含於直接與升高的源極/汲極區鄰接的閘極結構中。在本發明的一些實施例中，所述高度為約15 nm或以下。
在本發明的一些實施例中，藉由在高於通道區的高度形成矽化物的下輪廓可提供形成金屬矽化物的方法，其中通道區與至少一個直接鄰接 的閘極結構連接。在本發明的一些實施例中，在升高的源極/汲極區中的矽化物的下輪廓的深度比升高的源極/汲極區的全部厚度的一半更大。
在本發明的一些實施例中，藉由縮小開口的底部的開口大小可提供縮小開口的大小的方法。在本發明的一些實施例中，藉由改變開口的底部的形狀以造成曲面側壁可提供縮小開口的大小的方法，曲面側壁於底部朝向升高的源極/汲極區的表面呈曲面。
在本發明的一些實施例中，藉由蝕刻升高的源極/汲極區的表面使表面的高度凹陷可提供縮小開口的大小的方法。在本發明的一些實施例中，藉由對升高的源極/汲極區與開口的側壁進行射頻蝕刻可提供縮小開口的大小的方法。
在本發明的一些實施例中，藉由形成包括與表面遠離的PAI的下輪廓的非晶化部分可提供施行PAI的方法，其中PAI的下輪廓具有曲面剖面。在本發明的一些實施例中，金屬矽化物可包括具有底部與側壁的上凹部，其中底部與矽化物的下輪廓的底部分開的距離比凹部的側壁與矽化物的下輪廓的側壁分開的距離更大。
在本發明的一些實施例中，金屬矽化物更包括相對於矽化物的下輪廓的凸面狀頂部。在本發明的一些實施例中，藉由將氙佈植至升高的源極/汲極區內以形成具有PAI的下輪廓的非晶化部分可提供施行PAI的方法，非晶化部分的總厚度為至少約100埃。
在本發明的一些實施例中，藉由將矽佈植至升高的源極/汲極區內以形成具有PAI的下輪廓的非晶化部分可提供施行PAI的方法，非晶化部分的總厚度為至少約100埃。
在本發明的一些實施例中，藉由形成露出升高的源極/汲極區的表面的開口可提供一種半導體元件的形成方法。可通過開口施行PAI至升高的源極/汲極區內，以形成升高的源極/汲極區的非晶化部分。由金屬與非晶化部分形成金屬矽化物。
在本發明的一些實施例中，一種半導體元件可包括：包括PMOS區以及NMOS區的基板；可位於絕緣層內的第一接觸窗孔洞，其露出PMOS區內的第一升高的源極/汲極區；可位於第一升高的源極/汲極區上的第一接觸窗孔洞內的第一金屬接觸窗；可位於第一升高的源極/汲極區內並與第一金屬接觸窗接觸的第一金屬矽化物，第一金屬矽化物包括與第一升高的源極/汲極區的表面遠離的第一矽化物的下輪廓，第一矽化物的下輪廓具有曲面剖面，且第一金屬矽化物包括相對於第一矽化物的下輪廓的平面頂部；可位於絕緣層內的第二接觸窗孔洞，其露出NMOS區內的第二升高的源極/汲極區，以及可位於第二升高的源極/汲極區上的第二接觸窗孔洞內的第二金屬接觸窗；可位於第二升高的源極/汲極區內並與第二金屬接觸窗接觸的第二金屬矽化物，第二金屬矽化物包括與第二升高的源極/汲極區的表面遠離的第二矽化物的下輪廓，第二矽化物的下輪廓具有曲面剖面，且第二金屬矽化物包括相對於第二矽化物的下輪廓的凸面頂部
根據本發明的一些實施例，藉由形成露出升高的源極/汲極區的表面的開口可提供一種半導體元件的形成方法。升高的源極/汲極區可經處理以在升高的源極/汲極區內提供非均向金屬擴散速率，且可根據非均向金屬擴散速率由金屬與非晶化部分形成金屬矽化物，以提供包括與表面遠離的矽化物的下輪廓的金屬矽化物，矽化物的下輪廓具有曲面剖面。
1、2、3、4、5、6‧‧‧半導體元件
100‧‧‧基板
101‧‧‧摻雜區
110‧‧‧第二金屬層
111a、111b‧‧‧電晶體
115‧‧‧第一金屬層
116‧‧‧閘極
102、103、117‧‧‧升高的源極/汲極
120‧‧‧閘極氧化層
121‧‧‧第一層間絕緣膜
122‧‧‧第二層間絕緣膜
126‧‧‧孔隙
141、143、341‧‧‧磊晶層
141a‧‧‧突出部
141b‧‧‧表面
142‧‧‧矽鍺層
151‧‧‧金屬矽化物
151a‧‧‧上凹部
151b‧‧‧凸面狀頂部
152‧‧‧下輪廓
152a、195‧‧‧部分
156‧‧‧上表面、水平面
158‧‧‧側表面
159‧‧‧頂端區
160‧‧‧金屬接觸窗
161、161a、161b‧‧‧接觸窗孔洞
165‧‧‧阻障層
198‧‧‧射頻蝕刻處理
199‧‧‧非晶化處理
201‧‧‧第二升高的源極/汲極
210‧‧‧第四金屬層
211‧‧‧第二閘極
215‧‧‧第三金屬層
226‧‧‧第二孔隙
251‧‧‧第二矽化物
301‧‧‧第三升高的源極/汲極
311‧‧‧第三閘極
351‧‧‧第三金屬矽化物
410、412‧‧‧PMOS電晶體的主動區
414、416‧‧‧NMOS電晶體的主動區
420‧‧‧第一驅動電晶體T3的閘電極
422‧‧‧第二驅動電晶體T4的閘電極
430‧‧‧第一傳輸電晶體T1與第二傳輸電晶體T2的閘電極
440‧‧‧電源線
450‧‧‧接地線
460‧‧‧位元線BL與互補位元線/BL
490‧‧‧金屬接觸窗
BL‧‧‧位元線
/BL‧‧‧互補位元線
INV1、INV2‧‧‧反相器
L1‧‧‧垂直長度
L2‧‧‧水平長度
NC1、NC2‧‧‧節點
T1‧‧‧第一傳輸電晶體
T2‧‧‧第二傳輸電晶體
T3‧‧‧第一驅動電晶體
T4‧‧‧第二驅動電晶體
T5‧‧‧第一負載電晶體
T6‧‧‧第二負載電晶體
Vcc‧‧‧電源節點
Vss‧‧‧接地節點
WL1、WL2‧‧‧字元線
θ‧‧‧預定角度
θ1、θ2‧‧‧角度
圖1為本發明的一些實施例的半導體元件的剖面示意圖。
圖2A為圖1所示的金屬矽化物的透視圖。
圖2B為圖2A所示的金屬矽化物的剖面示意圖。
圖3為本發明的一些實施例的半導體元件的剖面示意圖。
圖4A為圖3所示的金屬矽化物的透視圖。
圖4B為圖4A所示的金屬矽化物的剖面示意圖。
圖5為本發明的一些實施例的半導體元件的剖面示意圖。
圖6A為圖5所示的金屬矽化物的透視圖。
圖6B為圖6A所示的金屬矽化物的剖面示意圖。
圖7為本發明的一些實施例的半導體元件的剖面示意圖。
圖8為本發明的一些實施例的半導體元件的剖面示意圖。
圖9與圖10分別為本發明的一些實施例的半導體元件的電路圖以及佈局圖。
圖11至圖16B繪示本發明的一些實施例的半導體元件的製造方法的剖面示意圖。
圖17繪示不同佈植的非晶矽的厚度對金屬矽化物的厚度的關係圖。
以下將參考繪示本發明的較佳實施例的隨附圖式更加完整地敘 述本發明。然而，本發明可以不同的方式實現，且不應解釋為受限於此處提出的實施例。當然，這些實施例提供的揭露將是詳盡與完備的，並能全面傳遞本發明的範圍給熟習此技術的人員。說明書中相同的元件符號代表相同的元件。在圖式中，為了清楚起見，會誇大各層及各區的厚度。
應當理解，當膜層涉及在其他膜層或基板「上」時，該膜層可直接在其他膜層或基板上，或亦可存在介入其中的膜層。相較之下，當元件涉及直接在其他元件上時，則不存在介入其中的元件。
諸如「下方」、「下」、「下部」、「上」、「上部」等相對空間用語，在此可用於簡化說明如圖所示的一構件或特徵對於另一構件或特徵的關係。應當理解的是，除了在附圖中顯示的方向之外，相對空間用語意在涵括使用中或操作中不同的元件方向。例如，如果在附圖中的元件翻轉，則說明為在其它構件或特徵「下」或「下部」的構件在其他構件或特徵「上」。因此，示範性用語「下」可包括上和下兩個方向。元件可朝向其它方向(旋轉90度或在其它方向上)且相應地解釋此處所用的相對空間描述。
本發明所述的上下文(尤其在以下申請專利範圍的內文)中所用的詞彙「一」及「所述」以及相似的用語被解釋為涵蓋單數與多數兩者。除非另外註明，「包括」等用語被解釋為開放式的語言(即意指「包括，但不限於此」)。
除了另外定義以外，所有此處所用的技術及科學用語具有與本發明所屬技術領域中具有通常知識者一般所能理解的意義相同。顯然地，任何及所有的實例的使用或此處所用的示範性用語僅用以更詳細闡述本發明，且除了另外說明以外，不以本發明的範圍為限。此外，除了另外定義 以外，一般利用字典所定義的所有用語可不用過度解釋。
將參考本發明的較佳實施例所繪示的透視圖、剖面圖、及/或平面圖來描述本發明。因此，可根據製造技術及/或容許度來修改示例圖的外觀。也就是說，不意圖將發明的實施例用以限制本發明的範圍，而是涵括由於製程的變化所造成的所有變更及修改。因此，圖中所繪示的區域以示意性的方式繪示，此區域的形狀以圖式方式簡單地呈現且不成為限制。
進而，此處所用的「圓錐形」或「倒圓錐形」描述與諸如非晶化區域以及由非晶化區域形成的金屬矽化物區域有關的一般形狀。然而，應當理解的是，「圓錐形」不限於明確的圓錐形的數學或幾何定義，而是常用以形容預非晶化佈植區域及金屬矽化物區域的整體形狀，以致實際形成的結構及區域可不必符合精確的圓錐形的數學或幾何定義。此外，應當理解的是，被形容為圓錐形的該區域(諸如升高的源極/汲極區的非晶化區域或由其所形成的金屬矽化物)可具有形成此區域的區域的表面遠離的下輪廓，導致下輪廓具有曲面剖面。
圖1為根據本發明實施例的半導體元件1的剖面圖。圖2A及圖2B為圖1所示的金屬矽化物151的透視圖及剖面圖。參考圖1，半導體元件1可包括基板100、閘極116、升高的源極/汲極117、第一層間絕緣膜121、第二層間絕緣膜122、金屬矽化物151、以及金屬接觸窗160。
基板100可為矽基板、砷化鎵基板、矽鍺基板、陶瓷基板、石英基板或用於顯示器的玻璃基板，或可為矽覆絕緣層(Semiconductor on insulator,SOI)基板。以下敘述使用矽基板為例。
在基板100上形成閘極116。N通道金屬氧化物半導體(NMOS) 電晶體或P通道金屬氧化物半導體(PMOS)電晶體可包括閘極116。閘極116可具有後形成閘極(gate last)結構或取代閘極(replacement gate)結構。特別的是，第一層間絕緣膜121包括孔隙126，且閘極116位於孔隙126中。
閘極116可包括例如第一金屬層115與第二金屬層110的堆疊。可沿著孔隙126的側壁與底面共形地形成第一金屬層115，且於第一金屬層115上可形成第二金屬層110以填滿孔隙126。第一金屬層115可包含如氮化鈦，且第二金屬層110可包含如鋁。此外，當閘極116有後形成閘極結構時，第一層間絕緣膜121可低於閘極116。
可於閘極116之間形成升高的源極/汲極117。升高的源極/汲極117可包括形成於基板100與磊晶層141內的摻雜區101，其中磊晶層141與摻雜區101接觸。磊晶層141可為藉由利用基板100為基底的磊晶方法而成長的膜層。
可於升高的源極/汲極117上形成金屬矽化物151。亦即，升高的源極/汲極117的一部分(尤其是磊晶層141)可包括金屬矽化物151。用於金屬矽化物151的金屬可包括鎳、鈷、鉑、鈦、鎢、鉿、鐿、鋱、鏑、鉺、鈀及其合金的至少一者。接觸窗孔洞161通過第一層間絕緣膜121與第二層間絕緣膜122而露出至少一部分的金屬矽化物151。阻障層165可沿著接觸窗孔洞161的側面及底面共形地形成，且金屬接觸窗160可形成在阻障層165上以填滿接觸窗孔洞161。
參考圖1、圖2A、及圖2B，升高的源極/汲極117可包括突出部141a，其比基板100的表面更突出，並覆蓋金屬矽化物151的兩側。如圖所示，突出部141a可隨著與基板100表面的距離增加而變窄。此外，突出 部141a可覆蓋多於金屬矽化物151的垂直長度(即高度)的一半。圖1中，突出部141a覆蓋金屬矽化物151的整個側表面158。然而，本發明不限於此。
金屬矽化物151可不形成於至少部分的升高的源極/汲極117的表面141b中。亦即參考圖1，升高的源極/汲極117在金屬矽化物151與閘極116之間的區域可具有未矽化的表面。
如圖2A所示，金屬矽化物151可包括頂端區159、側表面158以及上表面156。如圖所示，金屬矽化物151可具有倒圓錐形。因此，頂端區159可朝向下(朝向基板100)，且上表面156可朝向上(遠離基板100)。此外，因為金屬矽化物151從底部到頂部漸漸變寬，側表面158可以預定角度θ傾斜。預定角度θ可約為30°至約70°，但不限於此。更具體地，預定角度θ可約為40°至約60°，但不限於此。金屬矽化物151的頂端區159亦可位於比基板100的表面更高處。在一些實施例中，頂端區159可高於閘極氧化層120。在一些實施例中，頂端區159位於閘極氧化層120之上約15 nm或以下。
如圖2A與圖2B進一步所示，金屬矽化物151的剖面可定義與上表面156遠離的下輪廓152。而且如圖2B所示，圖2A中的金屬矽化物151強調金屬矽化物151的下輪廓152具有曲面剖面，且更表現曲面剖面的中心部分可為曲面。
如圖1進一步所示，在升高的源極/汲極117內，金屬矽化物的下輪廓位於高於與直接鄰接的閘極116連接的通道區的高度以上。在本發明的一些實施例中，金屬矽化物的下輪廓152位於高於包含於直接鄰接的閘 極116中的閘極氧化層120的高度以上。在本發明的其他實施例中，在升高的源極/汲極區117內的金屬矽化物的下輪廓152的深度比升高的源極/汲極區117的全部厚度的一半大。在本發明的其他實施例中，金屬矽化物的下輪廓152比包含於直接鄰接的閘極116中的閘極氧化層高出約15 nm或以下。
使用參考圖11至圖16所述的製程可形成金屬矽化物151與升高的源極/汲極117。應當理解的是，至少部分的升高的源極/汲極117可為非晶化的，且非晶化的升高的源極/汲極117可轉換成金屬矽化物151。經由此些處理，金屬矽化物151可呈現倒圓錐形的大致形狀(以提供具有曲面剖面的下輪廓)，且金屬矽化物151的側表面158可以預定角度θ傾斜。
可藉由PAI來提供非晶化處理。具體來說，如圖17所示，非晶化處理可為佈值矽、鍺、氙、及碳之至少一者的處理。因此，金屬矽化物151可包含矽、鍺、氙、及碳之至少一者。例如，半導體元件1可為NMOS電晶體，磊晶層141可為矽，而氙可用於非晶化處理。在此情形下，金屬矽化物151可包含矽與氙。在其他實例中，半導體元件1可為PMOS電晶體，磊晶層141可為矽鍺，而碳可用於非晶化處理。在此情形下，金屬矽化物151可包含矽、鍺、及碳。
在本發明的一些實施例中，半導體元件1可減小升高的源極/汲極117與金屬矽化物151之間的界面電阻。原因在於，金屬矽化物151的倒圓錐形形狀可在金屬矽化物151與升高的源極/汲極117之間提供寬廣的接觸面積。例如，當倒圓錐形的金屬矽化物151與一般平的(柱狀)金屬矽化物比較時，可看出由於金屬矽化物151的下輪廓具有曲面剖面，倒圓錐形 的金屬矽化物151與升高的源極/汲極117之間的接觸面積比平面的金屬矽化物與升高的源極/汲極之間的接觸面積更寬。而且，金屬矽化物151的倒圓錐形形狀可促進電流流動。
圖3為本發明的一些實施例的半導體元件的剖面圖。圖4A與圖4B分別為圖2所示的金屬矽化物151的透視圖與剖面示意圖。參考圖3、圖4A、及圖4B，在本發明的一些實施例中，金屬矽化物151可具有倒圓錐形形狀，其包括從倒圓錐形形狀的上表面156向頂端區159凹陷的上凹部151a。如剖面所見，金屬矽化物151的下輪廓的形狀可呈現曲面。
從上凹部151a的底部至頂端區159的垂直長度L1可比從上凹部151a的側壁至側表面158的水平長度L2更大。此處，垂直長度L1及水平長度L2之每一者皆為到上凹部151a的邊界的距離。因為金屬矽化物151在垂直方向上延伸，因此從上凹部151a的底部至頂端區159的垂直長度L1可比水平長度L2長。如圖4B所示，金屬矽化物151的頂端區159的中心部分可具有曲面的輪廓。
半導體元件2可為PMOS電晶體。升高的源極/汲極102可包含矽鍺。可在形成於基板100中的溝渠中形成矽鍺層142。矽鍺層142可為西格瑪(sigma，Σ)狀。矽鍺層142會對PMOS電晶體造成壓縮壓力(compressive stress)，從而增加PMOS電晶體的載子(電洞)的移動率(mobility)。藉由磊晶方法可形成矽鍺層142，以提供含有矽鍺的磊晶層。
當氙與碳之至少一者用於非晶化處理時，金屬矽化物152可不僅包含矽與鍺，亦包含氙與碳之至少一者。在金屬矽化物151上形成阻障層165，且在阻障層165上形成金屬接觸窗160。金屬矽化物151可包圍部分 的阻障層165。因為金屬矽化物151包括上凹部151a，因此在上凹部151a中可形成阻障層165。
如圖4A與圖4B所示，金屬矽化物151可具有倒圓錐形形狀，其包括從倒圓錐形形狀的上表面156向頂端區159凹陷的上凹部151a。如剖面所見，金屬矽化物151的下輪廓的形狀可為曲面。
圖5為本發明的一些實施例的半導體元件3的剖面示意圖。圖6A與圖6B分別為圖5所示的金屬矽化物151的透視圖與剖面示意圖。
參考圖5、圖6A、及圖6B，金屬矽化物151可具有倒圓錐形形狀151a。尤其，金屬矽化物151可包括從倒圓錐形形狀151a的水平面156向上突出的凸面狀頂部151b。如圖所示，凸面狀頂部151b可比水平面156處的寬度更窄。凸面狀頂部151b可從底部至頂部漸漸變窄。
升高的源極/汲極103可包含形成於基板100中的溝渠中的碳化矽層143。碳化矽層143會對NMOS電晶體施加拉伸應力(tensile stress)，從而增加NMOS電晶體的載子(電子)的移動率。藉由磊晶方法可形成碳化矽層143。當鍺與氙之至少一者用於非晶化處理時，金屬矽化物151不僅包含矽與碳，亦包含鍺與氙之至少一者。
如圖6A與圖6B所示，金屬矽化物151可具有倒圓錐形形狀151a，其包括從倒圓錐形形狀151a的水平面156向上突出的的凸面狀頂部151b。如剖面所見，金屬矽化物151的下輪廓的形狀可為曲面。
圖7為本發明的一些實施例的半導體元件4的剖面示意圖。在圖7中，繪示同時形成NMOS電晶體與PMOS電晶體的情形。參考圖7，在基板100中定義第一區域I與第二區域II。
可在第一區域I內形成PMOS電晶體。PMOS電晶體可包括第一閘極111、形成在第一閘極111兩側的第一升高的源極/汲極102、以及形成在第一升高的源極/汲極102上的第一金屬矽化物151，且第一金屬矽化物151具有倒圓錐形形狀。
可在第二區域II內形成NMOS電晶體。NMOS電晶體包括第二閘極211、形成在第二閘極211兩側的第二升高的源極/汲極201、以及形成在第二升高的源極/汲極201上的第二金屬矽化物251，且第二金屬矽化物251具有倒圓錐形形狀。第一金屬矽化物151與第二金屬矽化物251可含有相同的材料。此處，所述相同的材料可包括鍺、氙、及碳之至少一者。
例如，第一升高的源極/汲極102可含有矽鍺，且第二升高的源極/汲極201可含有矽。在此情形下，若鍺用於非晶化處理，則不僅在第一金屬矽化物151中可發現鍺，亦可在第二金屬矽化物251中發現鍺。或者，若氙用於非晶化處理，則第一金屬矽化物151與第二金屬矽化物251可含有氙。
如以上所述，第一金屬矽化物151在倒圓錐形形狀的上表面進一步包括凹向頂端區的上凹部。此外，第二金屬矽化物251可進一步包括從倒圓錐形形狀的水平面向上突出的凸面狀頂部，且凸面狀頂部可比底面更窄。凸面狀頂部可從底部至頂部漸漸變窄。
第一金屬矽化物151的側表面可具有比第二金屬矽化物251的側表面的角度θ2更大的角度θ1。亦即，PMOS電晶體的第一金屬矽化物151的側表面比NMOS電晶體的第二金屬矽化物251的側表面更陡。
如以上所述，第一升高的源極/汲極102可包括突出部，其比基板 100的表面更突出，並覆蓋第一金屬矽化物151的兩側。突出部可隨著與基板100的表面的距離增加而變窄。第一金屬矽化物151可不形成於至少部分的第一升高的源極/汲極102的表面中。第一金屬矽化物152的倒圓錐形形狀的頂端區比第一閘極111的通道區更高。
第二金屬矽化物251的倒圓錐形形狀的頂端區亦可比第二閘極211的通道區更高，但不限於此。基於製程，第二金屬矽化物251的頂端區可與通道區約為相同的高度或更低。
進一步將包括第一孔隙126與第二孔隙226的第一層間絕緣膜121供應至基板100上。在第一孔隙126中形成第一閘極111，且在第二孔隙226中形成第二閘極211。此外，第一閘極111包括沿著第一孔隙126的側壁與底面共形地形成的第一金屬層115，以及形成於第一孔隙126中的第一金屬層115上的第二金屬層110，以填滿第一孔隙126。第二閘極211包括沿著第二孔隙226的側壁與底面共形地形成的第三金屬層215，以及形成於第二孔隙226中的第三金屬層215上的第四金屬層210，以填滿第二孔隙226。如圖所示，第一層間絕緣膜121可低於第一閘極111與第二閘極211。可在第二區域II中形成圖5、圖6A、及圖6B所示的NMOS電晶體。亦即，可形成具有包括碳化矽磊晶層143的升高的源極/汲極103的NMOS電晶體。
圖8為本發明的一些實施例的半導體元件5的剖面示意圖。參考圖8，基板100包括第一區域I、第二區域II、以及第三區域III。第一區域I與第二區域II可分別為記憶區及邏輯區，且第三區域III可為周圍區。周圍區可包括例如輸入/輸出(I/O)區。第三區域III於構件之間可具有比第一區 域I與第二區域II更低的密度及更寬的間隙。
在第一區域I與第二區域II中分別形成PMOS電晶體與NMOS電晶體。可於第二區域II中形成圖5、圖6A、及圖6B所示的NMOS電晶體。亦即，可形成具有包括碳化矽磊晶層143的升高的源極/汲極103的NMOS電晶體。
可於第三區域III的基板100上形成磊晶層341，且可於磊晶層341上形成具有倒圓錐形形狀的第三金屬矽化物351。第三金屬矽化物351可位於相鄰的第三閘極311之間。第三升高的源極/汲極301可比第一升高的源極/汲極102與第二升高的源極/汲極201相對較寬。此外，第三金屬矽化物351可比第一金屬矽化物151與第二金屬矽化物251相對較寬。
圖9與圖10分別為本發明的一些實施例的半導體元件6的電路圖以及佈局圖。根據本發明的實施例的半導體元件1至8可應用於所有使用金屬矽化物的元件。然而，圖9與圖10繪示靜態隨機存取記憶體(SRAM)作為實例。
參考圖9，半導體元件6可包括一對在電源節點Vcc與接地節點Vss之間並聯連接的反相器INV1與反相器INV2，以及分別連接至反相器INV1與反相器INV2的輸出節點的第一傳輸電晶體T1與第二傳輸電晶體T2。第一傳輸電晶體T1與第二傳輸電晶體T2可分別連接至位元線BL與互補位元線/BL。第一傳輸電晶體T1與第二傳輸電晶體T2的閘極可分別連接至字元線WL1與字元線WL2。
第一反相器INV1包括串聯連接的第一負載電晶體T5與第一驅動電晶體T3，且第二反相器INV2包括串聯連接的第二負載電晶體T6與第 二驅動電晶體T4。第一負載電晶體T5與第二負載電晶體T6可為PMOS電晶體，且第一驅動電晶體T3與第二驅動電晶體T4可為NMOS電晶體。
此外，第一反相器INV1的輸入節點連接至第二反相器INV2的輸出節點(見節點NC2)，且第二反相器INV2的輸入節點連接至第一反相器INV1的輸出節點(見節點NC1)，從而第一反相器INV1與第二反相器INV2可構成一鎖存電路(latch circuit)。
參考圖9與圖10，元件符號410與412代表PMOS電晶體的主動區，且元件符號414與416代表NMOS電晶體的主動區。元件符號420與422代表第一驅動電晶體T3與第二驅動電晶體T4的閘電極，且元件符號430代表第一傳輸電晶體T1與第二傳輸電晶體T2的閘電極。元件符號440代表電源線(Vcc線)，元件符號450代表接地線(Vss線)，且元件符號460代表位元線BL與互補位元線/BL。此處，元件符號490代表金屬接觸窗。可使用根據參考以上圖1至圖8所描述的實施例半導體元件1至8的金屬矽化物與金屬接觸窗。
圖11至圖16B繪示本發明的一些實施例的半導體元件2的製造方法的剖面示意圖。圖13B至圖15B為圖13A至圖15B的放大剖面示意圖。參考圖11，一對電晶體位於基板100上。在，電晶體各自包括閘極115/110以及位於此對電晶體111a/111b之間的升高的源極/汲極102。第一層間絕緣膜121覆蓋升高的源極/汲極102。形成第二層間絕緣膜122以覆蓋升高的源極/汲極102與第一層間絕緣膜121。
參考圖12，藉由蝕刻第一層間絕緣膜121與第二層間絕緣膜122來形成接觸窗孔洞(或開口)161a，以露出升高的源極/汲極102的表面。 在本發明的一些實施例中，在第二層間絕緣膜122上形成罩幕圖案，接著進行乾蝕刻而形成接觸窗孔洞161a。
參考圖13A與圖13B，進行射頻(RF)蝕刻處理198，以縮小接觸窗孔洞161b的大小。射頻蝕刻處理198可使用例如氬(Ar+)。射頻蝕刻處理198可移除形成於升高的源極/汲極102上的原生氧化膜。此外，射頻蝕刻處理198可縮小接觸窗孔洞161b的底面的臨界尺寸(critical dimension,CD)。此是因為射頻蝕刻處理198會造成由升高的源極/汲極102產生的蝕刻副產物，且於第一層間絕緣膜121與第二層間絕緣膜122的側壁上再沈積第一層間絕緣膜121與第二層間絕緣膜122。因此，接觸窗孔洞161b內的射頻蝕刻可改變接觸窗孔洞161b的底部的形狀，以造成曲面側壁，其於接觸窗孔洞161b的底部朝向露出的升高的源極/汲極區102的表面呈曲面，以促成例如圖13B所示的形狀。
參考圖14A與圖14B，藉由非晶化處理199對升高的源極/汲極102的至少一部分152a進行非晶化。尤其，可藉由PAI來提供升高的源極/汲極102的至少一部分195的非晶化處理199。非晶化處理199可包括佈植矽、鍺、氙、及碳之至少一者的處理。如圖14B所示的實例，PAI可促進非結晶部分152a的形成，以具有呈曲面的下輪廓。應當理解的是，PAI的下輪廓與直接鄰接的升高的源極/汲極區的表面遠離。
圖17繪示示例的形成於升高的源極/汲極區中的非晶矽層的厚度對在此處形成的金屬矽化物區域的厚度的關係圖。根據圖17，使用矽或氙比使用碳等雜質更能促進形成較厚的金屬矽化物。
參考圖15A與圖15B，可進行清除處理。尤其，可臨場(in-situ) 進行清除處理。清除處理可移除形成於升高的源極/汲極102上的原生氧化膜，並調整接觸窗孔洞161的形狀。清除處理可省略。
參考圖16A與圖16B，非晶化的升高的源極/汲極102與金屬矽化後而形成金屬矽化物151。非晶化部分使得金屬矽化物151在矽化處理期間於垂直方向上成長較多(見圖16B)。也就是說，非晶化部分可促進金屬矽化物151的形成，以產生與非晶化部分相同的大致倒圓錐形形狀，使得倒圓錐形形狀的下輪廓可具有曲面剖面。金屬矽化物151從底部至頂部漸漸變寬。亦即，非晶化的升高的源極/汲極102的部份151a使得金屬矽化物151在垂直方向比在水平方向成長更多。
可於非晶化的升高的源極/汲極102上形成金屬層。例如，金屬層可包含鎳、鈷、鉑、鈦、鎢、鉿、鐿、鋱、鏑、鉺、鈀及其合金之至少一種。金屬層與非晶化的升高的源極/汲極102製成後藉由第一熱處理而反應。例如，可在溫度約200℃至約540℃下進行第一熱處理。此外，第一熱處理可利用快速熱退火(rapid thermal annealing,RTA)。將金屬層的未反應部分移除。繼而，在高於第一熱處理的溫度下進行第二熱處理。例如，可在溫度約540℃至約800℃下進行第二熱處理。第二熱處理亦可使用RTA。
如圖16A與圖16B所示，非晶化層的矽化可促進金屬矽化物的生成而具有下輪廓(與升高的源極/汲極的表面遠離)，其在下輪廓的中心部分呈現曲面。因此，在本發明的一些實施例中，改變接觸窗孔洞的底部的形狀可促進非結晶層的形成(對於PAI的反應)，該非結晶層具有呈曲面的下輪廓，可促進金屬矽化物的形成，尤其在金屬矽化物的中心部分亦具有曲面的剖面輪廓。
回去參考圖3，沿著接觸窗孔洞161的側面及底面共形地形成阻障層165。再者，在阻障層165上形成金屬接觸窗160，以填滿接觸窗孔洞161。
當已參考示範的實施例描述本發明概念後，所屬領域的通常知識者將理解在不違背本發明概念的精神與範圍下，可做各種改變與修改。因此，應當理解僅說明上述實施例而不限於此。從而，本發明概念的範圍由以下申請專利範圍及其等同者的最廣容許的解釋來定義，且不應限制或受限於前文所述。
1‧‧‧半導體元件
100‧‧‧基板
101‧‧‧摻雜區
110‧‧‧第二金屬層
115‧‧‧第一金屬層
116‧‧‧閘極
117‧‧‧升高的源極/汲極
120‧‧‧閘極氧化層
121‧‧‧第一層間絕緣膜
122‧‧‧第二層間絕緣膜
126‧‧‧孔隙
141‧‧‧磊晶層
141a‧‧‧突出部
141b‧‧‧表面
160‧‧‧金屬接觸窗
161‧‧‧接觸窗孔洞
165‧‧‧阻障層

Claims (30)

  1. 一種半導體元件的形成方法，包括：形成開口，所述開口露出升高的源極/汲極區的表面；縮小所述開口的大小；通過所述開口施行預非晶化佈植至所述升高的源極/汲極區內，以形成所述升高的源極/汲極區的非晶化部分；以及由金屬與所述非晶化部分形成金屬矽化物。
  2. 如申請專利範圍第1項所述之半導體元件的形成方法，其中施行所述預非晶化佈植包括形成包括與所述表面遠離的預非晶化佈植的下輪廓的所述非晶化部分，其中所述預非晶化佈植的下輪廓具有曲面剖面。
  3. 如申請專利範圍第2項所述之半導體元件的形成方法，其中所述曲面剖面的中心部分呈曲面。
  4. 如申請專利範圍第1項所述之半導體元件的形成方法，其中形成所述金屬矽化物包括形成包括與所述表面遠離的矽化物的下輪廓的所述金屬矽化物，其中所述矽化物的下輪廓具有曲面剖面。
  5. 如申請專利範圍第4項所述之半導體元件的形成方法，其中所述曲面剖面的中心部分呈曲面。
  6. 如申請專利範圍第4項所述之半導體元件的形成方法，其中形成所述金屬矽化物包括在與閘極氧化層相同或更高的高度形 成所述矽化物的下輪廓，其中所述閘極氧化層包含於直接與所述升高的源極/汲極區鄰接的閘極結構中。
  7. 如申請專利範圍第6項所述之半導體元件的形成方法，其中所述高度為15 nm或以下。
  8. 如申請專利範圍第4項所述之半導體元件的形成方法，其中形成所述金屬矽化物包括在高於通道區的高度形成所述矽化物的下輪廓，其中所述通道區與至少一個直接鄰接的閘極結構連接。
  9. 申請專利範圍第4項所述之半導體元件的形成方法，其中在所述升高的源極/汲極區中的所述矽化物的下輪廓的深度比所述升高的源極/汲極區的全部厚度的一半更大。
  10. 如申請專利範圍第1項所述之半導體元件的形成方法，其中縮小所述開口的大小包括縮小所述開口的底部的開口大小。
  11. 如申請專利範圍第1項所述之半導體元件的形成方法，其中縮小所述開口的大小包括改變所述開口的底部的形狀以造成曲面側壁，所述曲面側壁於所述底部朝向所述升高的源極/汲極區的所述表面呈曲面。
  12. 如申請專利範圍第1項所述之半導體元件的形成方法，其中縮小所述開口的大小包括蝕刻所述升高的源極/汲極區的所述表面，使所述表面的高度凹陷。
  13. 如申請專利範圍第1項所述之半導體元件的形成方法，其中縮小所述開口的大小包括對所述升高的源極/汲極區與所述開口的側壁進行射頻蝕刻。
  14. 如申請專利範圍第13項所述之半導體元件的形成方法，其中施行所述預非晶化佈植包括形成包括與所述表面遠離的預非晶化佈植的下輪廓的所述非晶化部分，其中所述預非晶化佈植的下輪廓具有曲面剖面。
  15. 如申請專利範圍第4項所述之半導體元件的形成方法，其中所述金屬矽化物包括具有底部與側壁的上凹部，其中所述底部與所述矽化物的下輪廓的底部分開的距離比所述上凹部的側壁與所述矽化物的下輪廓的側壁分開的距離更大。
  16. 如申請專利範圍第4項所述之半導體元件的形成方法，其中所述金屬矽化物更包括相對於所述矽化物的下輪廓的凸面狀頂部。
  17. 如申請專利範圍第2項所述之半導體元件的形成方法，其中施行所述預非晶化佈植包括將氙佈植至所述升高的源極/汲極區內，以形成包括所述預非晶化佈植的下輪廓的所述非晶化部分，所述非晶化部分的總厚度為至少100埃。
  18. 如申請專利範圍第2項所述之半導體元件的形成方法，其中施行所述預非晶化佈植包括將矽佈植至所述升高的源極/汲極區內，以形成包括所述預非晶化佈植的下輪廓的所述非晶化部分，所述非晶化部分的總厚度為至少100埃。
  19. 一種半導體元件的形成方法，包括：形成開口，所述開口露出升高的源極/汲極區的表面；通過所述開口施行預非晶化佈植至所述升高的源極/汲極區 內，以形成所述升高的源極/汲極區的非晶化部分；以及由金屬與所述非晶化部分形成金屬矽化物。
  20. 如申請專利範圍第19項所述之半導體元件的形成方法，更包括：在施行所述預非晶化佈植之前，縮小所述開口的大小。
  21. 如申請專利範圍第20項所述之半導體元件的形成方法，其中縮小所述開口的大小包括改變所述開口的底部的形狀以造成曲面側壁，所述曲面側壁於所述底部朝向所述升高的源極/汲極區的表面呈曲面。
  22. 如申請專利範圍第21項所述之半導體元件的形成方法，其中縮小所述開口的大小包括對所述升高的源極/汲極區與所述開口的側壁進行射頻蝕刻，於所述開口的所述底部改變所述開口的形狀以造成所述曲面側壁，所述曲面側壁朝向所述升高的源極/汲極區的所述表面處呈曲面。
  23. 如申請專利範圍第19項所述之半導體元件的形成方法，其中施行所述預非晶化佈植包括形成包括與所述表面遠離的預非晶化佈植的下輪廓的所述非晶化部分，所述預非晶化佈植的下輪廓具有曲面剖面。
  24. 如申請專利範圍第19項所述之半導體元件的形成方法，其中形成所述金屬矽化物包括形成包括與所述表面遠離的矽化物的下輪廓的所述金屬矽化物，其中所述矽化物的下輪廓具有曲面剖面。
  25. 如申請專利範圍第24項所述之半導體元件的形成方法，其中形成所述金屬矽化物包括在與閘極氧化層相同或更高的高度形成所述矽化物的下輪廓，其中所述閘極氧化層包含於直接與所述升高的源極/汲極區鄰接的閘極結構中。
  26. 一種半導體元件，包括：基板，包括PMOS區以及NMOS區；第一接觸窗孔洞，位於絕緣層內，所述第一接觸窗孔洞露出在所述PMOS區內的第一升高的源極/汲極區；第一金屬接觸窗，位於所述第一升高的源極/汲極區上的所述第一接觸窗孔洞內；第一金屬矽化物，位於所述第一升高的源極/汲極區內並與所述第一金屬接觸窗接觸，所述第一金屬矽化物包括與所述第一升高的源極/汲極區的表面遠離的第一矽化物的下輪廓，所述第一矽化物的下輪廓具有曲面剖面，且所述第一金屬矽化物包括相對於所述第一矽化物的下輪廓的平面頂部；第二接觸窗孔洞，位於所述絕緣層內，所述第二接觸窗孔洞露出在所述NMOS區內的第二升高的源極/汲極區；第二金屬接觸窗，位於所述第二升高的源極/汲極區上的所述第二接觸窗孔洞內；以及第二金屬矽化物，位於所述第二升高的源極/汲極區內且與所述第二金屬接觸窗接觸，所述第二金屬矽化物包括與所述第二升高的源極/汲極區的表面遠離的第二矽化物的下輪廓，所述第二矽 化物的下輪廓具有曲面剖面，且所述第二金屬矽化物包括相對於所述第二矽化物的下輪廓的凸面頂部。
  27. 如申請專利範圍第26項所述之半導體元件，其中所述第一金屬矽化物包括具有底部與側壁的上凹部，其中所述底部接觸所述第一金屬接觸窗，且與所述第一矽化物的下輪廓的底部分開的距離比所述上凹部的側壁與所述第一矽化物的下輪廓的側壁分開的距離更大。
  28. 如申請專利範圍第26項所述之半導體元件，其中所述第一升高的源極/汲極區包括磊晶成長的升高的源極/汲極區。
  29. 如申請專利範圍第26項所述之半導體元件，其中所述第一矽化物的下輪廓與所述第二矽化物的下輪廓高於分別與直接鄰接的閘極結構連接的通道區的高度。
  30. 如申請專利範圍第26項所述之半導體元件，其中所述PMOS區與所述NMOS區分別包括所述半導體元件的記憶區與LSI區，所述半導體元件更包括：第三接觸窗孔洞，位於所述絕緣層內，所述第三接觸窗孔洞露出在所述基板的周圍區域內的第三升高的源極/汲極區，所述第三升高的源極/汲極區比所述第一升高的源極/汲極區更寬；第三金屬接觸窗，位於所述第三升高的源極/汲極區上的所述第三接觸窗孔洞內；第三金屬矽化物，位於所述第三升高的源極/汲極區內且與所述第三金屬接觸窗接觸，所述第三金屬矽化物包括與所述第三升 高的源極/汲極區的表面遠離的第三矽化物的下輪廓，所述第三矽化物的下輪廓具有曲面剖面，且所述第三金屬矽化物包括相對於所述第三矽化物的下輪廓的平面頂部。
TW102117973A 2012-05-24 2013-05-22 使用預非晶化佈植的具有金屬矽化物的半導體元件的形成方法及由其形成的元件 TWI591690B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120055543A KR101952119B1 (ko) 2012-05-24 2012-05-24 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201403677A true TW201403677A (zh) 2014-01-16
TWI591690B TWI591690B (zh) 2017-07-11

Family

ID=49621927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117973A TWI591690B (zh) 2012-05-24 2013-05-22 使用預非晶化佈植的具有金屬矽化物的半導體元件的形成方法及由其形成的元件

Country Status (4)

Country Link
US (3) US9240323B2 (zh)
KR (1) KR101952119B1 (zh)
CN (2) CN106898545B (zh)
TW (1) TWI591690B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730769B (zh) * 2020-05-19 2021-06-11 力晶積成電子製造股份有限公司 半導體元件的製造方法
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601619B2 (en) 2013-07-16 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with non-uniform P-type impurity profile
US9583483B2 (en) * 2013-09-03 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain stressors with recessed top surfaces
US9231098B2 (en) * 2013-10-30 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming metal gate structure
US9508601B2 (en) * 2013-12-12 2016-11-29 Texas Instruments Incorporated Method to form silicide and contact at embedded epitaxial facet
US10032876B2 (en) * 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102230198B1 (ko) * 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US9691804B2 (en) * 2015-04-17 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
US9947753B2 (en) * 2015-05-15 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US9484431B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Pure boron for silicide contact
TWI682547B (zh) 2015-10-06 2020-01-11 聯華電子股份有限公司 半導體結構以及其製作方法
US9871042B2 (en) 2015-12-03 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor device having fin-type patterns
US10153351B2 (en) 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9722081B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
CN107104051B (zh) * 2016-02-22 2021-06-29 联华电子股份有限公司 半导体元件以及其制作方法
US10304743B2 (en) * 2016-06-02 2019-05-28 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
CN108122824B (zh) * 2016-11-30 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10163643B2 (en) * 2016-12-14 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device using titanium-containing layer and device formed
US10468300B2 (en) * 2017-07-05 2019-11-05 Globalfoundries Inc. Contacting source and drain of a transistor device
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11145751B2 (en) * 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same
KR102481414B1 (ko) * 2018-07-05 2022-12-23 어플라이드 머티어리얼스, 인코포레이티드 실리사이드 막 핵생성
US10573725B1 (en) * 2018-09-20 2020-02-25 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
FR3086796A1 (fr) * 2018-09-28 2020-04-03 Stmicroelectronics (Crolles 2) Sas Procede de siliciuration
US11626505B2 (en) * 2019-06-27 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric inner spacers in multi-gate field-effect transistors
CN112151607B (zh) * 2019-06-28 2023-08-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20220051945A1 (en) * 2020-08-13 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded Stressors in Epitaxy Source/Drain Regions

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242081A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体装置の製造方法
US6569746B2 (en) * 1997-10-30 2003-05-27 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
US6518626B1 (en) * 2000-02-22 2003-02-11 Micron Technology, Inc. Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
US7646544B2 (en) * 2005-05-14 2010-01-12 Batchko Robert G Fluidic optical devices
US7256112B2 (en) 2005-01-20 2007-08-14 Chartered Semiconductor Manufacturing, Ltd Laser activation of implanted contact plug for memory bitline fabrication
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
EP2027412B1 (en) * 2006-05-23 2018-07-04 Cree, Inc. Lighting device
KR100809330B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법
US7625801B2 (en) * 2006-09-19 2009-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation with a pre-amorphous implant
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
US20080206973A1 (en) * 2007-02-26 2008-08-28 Texas Instrument Inc. Process method to optimize fully silicided gate (FUSI) thru PAI implant
US20090050972A1 (en) 2007-08-20 2009-02-26 Richard Lindsay Strained Semiconductor Device and Method of Making Same
KR20090068468A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 제조방법
DE102008011814B4 (de) 2008-02-29 2012-04-26 Advanced Micro Devices, Inc. CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102008030854B4 (de) * 2008-06-30 2014-03-20 Advanced Micro Devices, Inc. MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
US20100109046A1 (en) * 2008-11-03 2010-05-06 Rishabh Mehandru Methods of forming low interface resistance contacts and structures formed thereby
KR20110134452A (ko) * 2009-03-06 2011-12-14 이 아이 듀폰 디 네모아 앤드 캄파니 전기활성 층을 형성하기 위한 방법
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
US8900674B2 (en) * 2009-10-06 2014-12-02 Tel Solar Ag Method of coating a substrate
CN102110689A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
JP5734688B2 (ja) * 2010-02-10 2015-06-17 キヤノン株式会社 配向性酸化物セラミックスの製造方法、配向性酸化物セラミックス、圧電素子、液体吐出ヘッド、超音波モータおよび塵埃除去装置
CN102437088B (zh) * 2010-09-29 2014-01-01 中国科学院微电子研究所 一种半导体结构及其制造方法
US20120080070A1 (en) * 2010-09-30 2012-04-05 General Electric Company Photovoltaic devices
KR101716113B1 (ko) * 2010-11-03 2017-03-15 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
CN102487014B (zh) * 2010-12-03 2014-03-05 中国科学院微电子研究所 一种半导体结构及其制造方法
US8598646B2 (en) * 2011-01-13 2013-12-03 Spansion Llc Non-volatile FINFET memory array and manufacturing method thereof
US8652914B2 (en) * 2011-03-03 2014-02-18 International Business Machines Corporation Two-step silicide formation
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
US8415250B2 (en) * 2011-04-29 2013-04-09 International Business Machines Corporation Method of forming silicide contacts of different shapes selectively on regions of a semiconductor device
US20120313149A1 (en) * 2011-06-09 2012-12-13 Beijing Nmc Co., Ltd. Semiconductor structure and method for manufacturing the same
US8377769B2 (en) * 2011-06-30 2013-02-19 Institute of Microelectronics, Chinese Academy of Sciences Method for integrating replacement gate in semiconductor device
US8975672B2 (en) * 2011-11-09 2015-03-10 United Microelectronics Corp. Metal oxide semiconductor transistor and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
US11735520B2 (en) 2020-02-19 2023-08-22 Nanya Technology Corporation Method for fabricating semiconductor device with programmable anti-fuse feature
TWI730769B (zh) * 2020-05-19 2021-06-11 力晶積成電子製造股份有限公司 半導體元件的製造方法
US11373904B2 (en) 2020-05-19 2022-06-28 Powerchip Semiconductor Manufacturing Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US9240323B2 (en) 2016-01-19
CN103426739B (zh) 2017-12-22
US10840374B2 (en) 2020-11-17
CN103426739A (zh) 2013-12-04
US20180331218A1 (en) 2018-11-15
CN106898545A (zh) 2017-06-27
US20160233334A1 (en) 2016-08-11
TWI591690B (zh) 2017-07-11
US10043902B2 (en) 2018-08-07
KR20130131755A (ko) 2013-12-04
US20130316535A1 (en) 2013-11-28
CN106898545B (zh) 2020-02-18
KR101952119B1 (ko) 2019-02-28

Similar Documents

Publication Publication Date Title
TWI591690B (zh) 使用預非晶化佈植的具有金屬矽化物的半導體元件的形成方法及由其形成的元件
US11610886B2 (en) Multi-fin FINFET device including epitaxial growth barrier on outside surfaces of outermost fins and related methods
US9847224B2 (en) Semiconductor devices and methods of manufacturing the same
TWI625859B (zh) 包含閘極圖樣、多通道主動圖樣與擴散層之半導體裝置及用於製造其之方法
US9755047B2 (en) Semiconductor process and semiconductor device
US8853008B1 (en) Counter-doped low-power FinFET
KR20150130087A (ko) 반도체 장치 및 그 제조 방법
US8772105B2 (en) Semiconductor device and method for forming the same
TWI718211B (zh) 鰭式場效電晶體元件及其形成方法
TWI766374B (zh) 半導體結構及其形成方法
US9876030B1 (en) Semiconductor device and method for manufacturing same
US9634126B2 (en) Formation of high quality Fin in 3D structure by way of two-step implantation
TW201733116A (zh) 半導體裝置
KR20160142198A (ko) 스트레서를 갖는 반도체 장치 및 그 제조 방법
TWI782101B (zh) 半導體結構及其製作方法
Micout et al. High performance low temperature FinFET with DSPER, gate last and Self Aligned Contact for 3D sequential mtegration
JP5503833B2 (ja) Ｍｏｓトランジスタ、半導体装置及びその製造方法
US10361193B2 (en) Integrated circuit composed of tunnel field-effect transistors and method for manufacturing same
TWI790476B (zh) 積體電路晶粒及其製造方法
JP5657601B2 (ja) 半導体装置及びその製造方法
KR20240009886A (ko) 공극 없는 전도성 컨택트 형성
TW201431777A (zh) 調整奈米線結構之方法