CN109599337A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109599337A
CN109599337A CN201710938448.1A CN201710938448A CN109599337A CN 109599337 A CN109599337 A CN 109599337A CN 201710938448 A CN201710938448 A CN 201710938448A CN 109599337 A CN109599337 A CN 109599337A
Authority
CN
China
Prior art keywords
layer
fin
side wall
semiconductor devices
doped layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710938448.1A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710938448.1A priority Critical patent/CN109599337A/zh
Publication of CN109599337A publication Critical patent/CN109599337A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，半导体衬底上具有第一鳍部；形成位于第一鳍部中的第一初始掺杂层；对第一初始掺杂层的顶部进行凹槽处理工艺以形成第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形；在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有第一鳍部；形成位于第一鳍部中的第一初始掺杂层；对第一初始掺杂层的顶部进行凹槽处理工艺以形成第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形；在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层。
可选的，第一初始掺杂层包括中间区域和位于中间区域周围的边缘区域；所述半导体器件的形成方法还包括：在进行所述凹槽处理工艺之前，形成第一鳍侧墙，第一鳍侧墙位于第一初始掺杂层在第一鳍部宽度方向上的两侧侧壁且暴露出第一初始掺杂层的顶部表面；进行所述凹槽处理工艺的步骤包括：以第一鳍侧墙为掩膜刻蚀第一初始掺杂层，以第一鳍侧墙为掩膜刻蚀第一初始掺杂层的工艺对中间区域的刻蚀速率大于对边缘区域的刻蚀速率，使第一初始掺杂层形成所述第一掺杂层；去除第一掺杂层侧壁的第一鳍侧墙。
可选的，以第一鳍侧墙为掩膜刻蚀第一初始掺杂层的工艺为干刻工艺，参数包括：采用的气体包括CH3F、O2和Ar，CH3F的流量为150sccm～200sccm，O2的流量为20sccm～50sccm，Ar的流量为100sccm～150sccm，源射频功率为200瓦～1000瓦，偏置射频功率为500瓦～1000瓦，腔室压强为2mtorr～10mtorr。
可选的，还包括：在形成第一初始掺杂层之前，在所述半导体衬底上形成覆盖第一鳍部部分侧壁的隔离层，所述隔离层暴露出的第一鳍部包括第一置换区；形成所述第一鳍侧墙和第一初始掺杂层的方法包括：在第一置换区侧壁形成位于隔离层表面的第一鳍侧墙；刻蚀去除第一鳍侧墙覆盖的第一置换区，在第一鳍部中形成第一初始置换槽，在第一鳍部宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙；刻蚀第一初始置换槽内壁的第一鳍侧墙以增大第一初始置换槽在第一鳍部宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成所述第一初始掺杂层。
可选的，所述凹陷在第一鳍部宽度方向上的剖面内，所述凹陷具有底点和位于底点两侧的顶点，顶点的高度至底点的高度逐渐降低。
可选的，所述顶点至底点的高度占据第一初始掺杂层厚度的20％～100％。
可选的，所述半导体衬底包括第一区和第二区，第一鳍部位于半导体衬底第一区上，半导体衬底第二区上具有第二鳍部；所述半导体器件的形成方法还包括：在形成所述第一初始掺杂层之前，形成位于第二鳍部中的第二掺杂层；形成所述第一掺杂层后，在第二掺杂层的表面形成第二金属硅化物层。
可选的，所述半导体衬底上具有覆盖第二鳍部部分侧壁的隔离层，隔离层暴露出的第二鳍部包括第二置换区；所述半导体器件的形成方法还包括：在第二鳍部第二置换区的侧壁形成位于隔离层表面的第二鳍侧墙；刻蚀去除第二鳍侧墙覆盖的第二置换区，在第二鳍部中形成第二初始置换槽，在第二鳍部宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙；刻蚀第二初始置换槽内壁的第二鳍侧墙以增大第二初始置换槽在第二鳍部宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层；去除第二掺杂层侧壁的第二鳍侧墙后，形成所述第二金属硅化物层和第一金属硅化物层。
可选的，还包括：形成所述第一初始掺杂层后，且在进行所述凹槽处理工艺之前，形成底层介质层，底层介质层位于半导体衬底、隔离层、第一初始掺杂层和第二掺杂层上；在底层介质层中形成贯穿底层介质层的第一介质开口，第一介质开口位于第一初始掺杂层上；在底层介质层中形成贯穿底层介质层的第二介质开口，第二介质开口位于第二掺杂层上；形成第一介质开口和第二介质开口后，进行所述凹槽处理工艺。
可选的，第一区用于形成N型晶体管，第二区用于形成P型晶体管。
本发明还提供一种半导体器件，包括：半导体衬底，半导体衬底上具有第一鳍部；位于第一鳍部中的第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形；位于第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面的第一金属硅化物层。
可选的，所述凹陷在第一鳍部宽度方向上的剖面内，所述凹陷具有底点和位于底点两侧的顶点，顶点的高度至底点的高度逐渐降低。
可选的，所述顶点至底点的高度占据顶点至第一掺杂层底部表面高度的20％～100％。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，对第一初始掺杂层进行凹槽处理工艺以形成第一掺杂层，第一掺杂层顶部具有凹槽，因此使第一掺杂层的表面面积大于第一初始掺杂层的表面面积。所述凹槽在第一鳍部宽度方向上的剖面形状为“V”，因此使凹槽侧壁的面积较大，所述凹槽在第一鳍部宽度方向的两侧侧壁表面为第一掺杂层的表面，进而使第一掺杂层的表面面积较大。第一金属硅化物层和第一掺杂层接触的面积较大。在自第一掺杂层至第一金属硅化物层的电流传导方向上的横截面积较大，因而降低了第一金属硅化物层和第一掺杂层之间的接触电阻，从而提高了提高半导体器件的性能。
本发明技术方案提供的半导体器件中，第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”，因此使第一金属硅化物层和第一掺杂层接触的面积较大。在自第一掺杂层至第一金属硅化物层的电流传导方向上的横截面积较大，因而降低了第一金属硅化物层和第一掺杂层之间的接触电阻，从而提高了提高半导体器件的性能。
附图说明
图1至图20是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有鳍部；在半导体衬底上形成横跨鳍部的栅极结构；在栅极结构两侧的鳍部的鳍部中形成源漏掺杂层；在源漏掺杂层和栅极结构上形成层间介质层；在栅极结构两侧的层间介质层中形成暴露出源漏掺杂层侧壁表面和顶部表面的开口；刻蚀开口底部的源漏掺杂层，在源漏掺杂层中形成凹槽；之后，在源漏掺杂层侧壁和顶部表面形成金属硅化物层；形成金属硅化物层后，在开口中形成插塞。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
所述金属硅化物层的作用为降低源漏掺杂层和插塞之间的接触势垒。在开口底部的源漏掺杂层中形成凹槽，以增加开口暴露出的源漏掺杂层的总表面，进而增加金属硅化物层和源漏掺杂层接触的面积。
在刻蚀开口底部的源漏掺杂层之前，开口暴露出源漏掺杂层侧壁表面和顶部表面。刻蚀开口底部的源漏掺杂层后，形成的凹槽在鳍部宽度方向上至少贯穿源漏掺杂层，即凹槽的底部表面和源漏掺杂层在鳍部宽度方向上的外侧壁相连。
在此基础上，随着半导体器件的特征尺寸的不断减小，相邻栅极结构之间的距离不断减小，相应的，源漏掺杂区在沟道长度方向上的尺寸不断减小，导致源漏掺杂区和金属硅化物层接触的总面积减小，进而导致源漏掺杂区和金属硅化物层之间的接触电阻较大。
为了解决上述问题，本发明提供一种半导体器件的形成方法，对第一初始掺杂层的顶部进行凹槽处理工艺以形成第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形；在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层。所述方法提供了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图20是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图1和图2，图2中第一区的示图为沿图1中切割线M1-M2的剖面图，图2中第二区的示图为沿图1中切割线N1-N2的剖面图，提供半导体衬底100，半导体衬底100上具有第一鳍部111。
本实施例中，以半导体器件为鳍式场效应晶体管作为示例。在其它实施例中，半导体器件为三极管或二极管。所述半导体衬底100可以是单晶硅、多晶硅或非晶硅。半导体衬底100也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底100的材料为单晶硅。
所述半导体衬底100包括第一区A，第一鳍部111位于半导体衬底100第一区A上。半导体衬底100还包括第二区B。半导体衬底100第二区B上具有第二鳍部112。在其它实施例中，半导体衬底不包括第二区。
所述第一鳍部111和第二鳍部112的材料为单晶硅或单晶锗硅。本实施例中，第一鳍部111的数量为若干个，第二鳍部112的数量为若干个。在其它实施例中，第一鳍部111的数量为一个，第二鳍部112的数量为一个。
本实施例中，还包括：在半导体衬底100上形成覆盖第一鳍部111部分侧壁和第二鳍部112部分侧壁的隔离层103，隔离层103的顶部表面低于第一鳍部111顶部表面和第二鳍部112顶部表面。隔离层103的材料包括氧化硅。
所述隔离层103暴露出的第一鳍部111包括第一置换区和第一非置换区，第一置换区与第一非置换区邻接且位于第一非置换区两侧，自第一置换区至第一非置换区的方向平行于第一鳍部111的延伸方向。所述隔离层103暴露出的第二鳍部112包括第二置换区和第二非置换区，第二置换区与第二非置换区邻接且位于第二非置换区两侧，自第二置换区至第二非置换区的方向平行于第二鳍部112的延伸方向。
本实施例中，所述第一区A用于形成N型鳍式场效应晶体管，第二区B用于形成P型鳍式场效应晶体管。
继续结合参考图1和图2，在半导体衬底100和隔离层103上形成第一栅极结构121，第一栅极结构121横跨第一鳍部111的第一非置换区、且覆盖第一鳍部111第一非置换区的顶部表面和侧壁表面；在半导体衬底100和隔离层103上形成第二栅极结构122，第二栅极结构122横跨第二鳍部112的第二非置换区、且覆盖第二鳍部112第二非置换区的顶部表面和侧壁表面。
第一栅极结构121包括横跨第一鳍部111的第一栅介质层和位于第一栅介质层上的第一栅电极层。第二栅极结构122包括横跨第二鳍部112的第二栅介质层和位于第二栅介质层上的第二栅电极层。第一栅介质层位于第一区A隔离层103部分表面、且覆盖第一鳍部111第一非置换区的顶部表面和侧壁表面。第二栅介质层位于第二区B隔离层103部分表面、且覆盖第二鳍部112第二非置换区的顶部表面和侧壁表面。
本实施例中，第一栅介质层和第二栅介质层的材料为氧化硅。在其它实施例中，第一栅介质层和第二栅介质层的材料为高K介质材料(K大于3.9)。第一栅电极层和第二栅电极层的材料为多晶硅。
本实施例中，第一栅极结构121的顶部表面还具有第一栅保护层131，所述第二栅极结构122的顶部表面还具有第二栅保护层132。所述第一栅保护层131和第二栅保护层132的材料为SiN、SiCN、SiBN或SiON。
接着，形成位于第一鳍部111中的第一初始掺杂层。
本实施例中，还包括：在进行所述凹槽处理工艺之前，形成第一鳍侧墙，第一鳍侧墙位于第一初始掺杂层在第一鳍部宽度方向上的两侧侧壁且暴露出第一初始掺杂层的顶部表面。
形成所述第一鳍侧墙和第一初始掺杂层的方法包括：在第一置换区侧壁形成位于隔离层103表面的第一鳍侧墙；刻蚀去除第一鳍侧墙覆盖的第一置换区，在第一鳍部111中形成第一初始置换槽，在第一鳍部111宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙；刻蚀第一初始置换槽内壁的第一鳍侧墙以增大第一初始置换槽在第一鳍部111宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成第一初始掺杂层。
本实施例中，还包括：在形成所述第一初始掺杂层和第一鳍侧墙之前，形成位于第二鳍部112中的第二掺杂层。
本实施例中，还包括：在第二鳍部112第二置换区的侧壁形成位于隔离层103表面的第二鳍侧墙；刻蚀去除第二鳍侧墙覆盖的第二置换区，在第二鳍部112中形成第二初始置换槽，在第二鳍部112宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙；刻蚀第二初始置换槽内壁的第二鳍侧墙以增大第二初始置换槽在第二鳍部112宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层；去除第二掺杂层侧壁的第二鳍侧墙。
结合参考图3和图4，图3为在图1基础上的示意图，图4为在图2基础上的示意图，在第一区A和第二区B的隔离层103表面、第一鳍部111第一置换区表面、第一栅极结构121和第一栅保护层131的侧壁、第一栅保护层131的顶部、第二鳍部112第二置换区表面、第二栅极结构122和第二栅保护层132的侧壁、以及第二栅保护层132的顶部形成第一侧墙膜140；回刻蚀第二区B的第一侧墙膜140直至暴露出第二区B隔离层103、第二栅保护层132和第二鳍部112的顶部表面，形成第二鳍侧墙142和第二栅侧墙141，第二鳍侧墙142位于第二鳍部112第二置换区的侧壁且位于隔离层103表面，第二栅侧墙141位于第二栅极结构122侧壁。
本实施例中，还包括：在回刻蚀第二区B的第一侧墙膜140之前，在第一区A上形成第一掩膜层，第一掩膜层覆盖第一区A的第一侧墙膜140，且第一掩膜层未覆盖第二区B的第一侧墙膜140；以第一掩膜层为掩膜刻蚀第二区B的第一侧墙膜140直至暴露出第二区B隔离层103、第二栅保护层132和第二鳍部112的顶部表面，形成第二鳍侧墙142和第二栅侧墙141。
第一侧墙膜140的材料为SiN、SiCN、SiBN或SiON。形成第一侧墙膜140的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
所述第一掩膜层的材料包括光刻胶。
结合参考图5和图6，图5为在图3基础上的示意图，图6为在图4基础上的示意图，刻蚀去除第二鳍侧墙142覆盖的第二置换区，在第二鳍部112中形成第二初始置换槽(未图示)，在第二鳍部112宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙142；刻蚀第二初始置换槽内壁的第二鳍侧墙142以增大第二初始置换槽在第二鳍部112宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层182。
具体的，以第一掩膜层为掩膜刻蚀第二区B的第一侧墙膜140后，以第一掩膜层为掩膜刻蚀去除第二鳍侧墙142覆盖的第二置换区，形成第二初始置换槽；以第一掩膜层为掩膜刻蚀第二初始置换槽内壁的第二鳍侧墙142以增大第二初始置换槽在第二鳍部112宽度方向上的尺寸；之后，去除第一掩膜层；去除第一掩膜层后，形成第二掺杂层182。刻蚀第二初始置换槽内壁的第二鳍侧墙142的工艺为湿刻工艺。
形成所述第二掺杂层182的工艺包括外延生长工艺。第二掺杂层182分别位于第二栅极结构122两侧的第二鳍部112中。本实施例中，第二掺杂层182的材料为掺杂第二离子的锗硅，第二离子的导电类型为P型，如硼离子。
第二初始置换槽由去除第二鳍侧墙142覆盖的第二置换区而形成，第二置换槽为扩大第二初始置换槽在第二鳍部112宽度方向上尺寸而形成，第二掺杂层182形成在第二置换槽中。因此在第二鳍部112宽度方向上，第二掺杂层182的尺寸大于第二鳍部112第二置换区的宽度，这样使得第二掺杂层182的表面积增大。由于在第二掺杂层182形成的过程中，第二鳍侧墙142限制第二掺杂层182的形成空间，因此避免第二掺杂层182沿第二鳍部112宽度方向向外突出，进而避免在第二鳍部112宽度方向上相邻第二掺杂层182的边缘之间的距离过小。后续第二插塞和第二金属硅化物层的材料均容易填充在第二鳍部112宽度方向上相邻第二掺杂层182之间的区域。
结合参考图7和图8，图7为在图5基础上的示意图，图8为在图6基础上的示意图，形成第二掺杂层182后，在第二区B的隔离层103表面、第二鳍侧墙142和第二掺杂层182的表面、第二栅保护层132的顶部、第二栅侧墙141表面、以及第一区A的第一侧墙膜140表面形成第二侧墙膜190。
第二侧墙膜190的材料和形成方法参照第一侧墙膜的材料和形成方法。
结合参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，回刻蚀第一区A的第二侧墙膜190和第一侧墙膜140直至暴露出第一区A的隔离层103表面、以及第一栅保护层131和第一鳍部111的顶部表面，形成第一鳍侧墙191和第一栅侧墙192，第一鳍侧墙191位于第一鳍部111第一置换区的侧壁且位于隔离层103表面，第一栅侧墙192位于第一栅极结构121的侧壁。
本实施例中，还包括：在回刻蚀第一区A的第二侧墙膜190和第一侧墙膜140之前，在第二区B上形成第二掩膜层，第二掩膜层覆盖第二区B的第二侧墙膜190，且第二掩膜层未覆盖第一区A的第二侧墙膜190；以第二掩膜层为掩膜刻蚀第一区A的第二侧墙膜190和第一侧墙膜140以形成第一鳍侧墙191和第一栅侧墙192。第二掩膜层的材料参照第一掩膜层的材料。
本实施例中，第一栅侧墙192包括位于第一栅极结构121侧壁的第一子栅侧墙140a、位于第一子栅侧墙140a侧壁的第二子栅侧墙190a。第一子栅侧墙140a由第一区A的第一侧墙膜140形成，第二子栅侧墙190a由第一区A的第二侧墙膜190形成。第一鳍侧墙191包括位于第一鳍部111第一置换区的侧壁且位于隔离层103表面的第一子鳍侧墙140b、以及位于第一子鳍侧墙140b侧壁的第二子鳍侧墙190b。第一子鳍侧墙140b由第一区A的第一侧墙膜140形成，第二子鳍侧墙190b由第一区A的第二侧墙膜190形成。
结合参考图11和图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，刻蚀去除第一鳍侧墙191覆盖的第一置换区，在第一鳍部111中形成第一初始置换槽，在第一鳍部111宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙191；刻蚀第一初始置换槽内壁的第一鳍侧墙191以增大第一初始置换槽在第一鳍部111宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成第一初始掺杂层181。
具体的，以第二掩膜层为掩膜刻蚀第一区A的第二侧墙膜190和第一侧墙膜140后，以第二掩膜层为掩膜刻蚀去除第一鳍侧墙191覆盖的第一置换区；以第二掩膜层为掩膜刻蚀第一初始置换槽内壁的第一鳍侧墙191以增大第一初始置换槽在第一鳍部111宽度方向上的尺寸；之后，去除第一掩膜层；之后，形成第一初始掺杂层181。刻蚀第一初始置换槽内壁的第一鳍侧墙191的工艺为湿刻工艺。
形成第一初始掺杂层181的工艺包括外延生长工艺。第一初始掺杂层181分别位于第一栅极结构121两侧的第一鳍部111中。第一初始掺杂层181的材料为掺杂第一离子的硅或碳硅，第一离子的导电类型为N型，如磷离子。第一初始掺杂层181侧壁的第一鳍侧墙191厚度为2nm～10nm。
所述第一初始掺杂层181包括中间区域和位于中间区域周围的边缘区域，自中间区域指向边缘区域的方向平行于半导体衬底100表面。
第一初始置换槽由去除第一鳍侧墙191覆盖的第一置换区而形成，第一置换槽为扩大第一初始置换槽的开口而形成，第一初始掺杂层181形成在第二置换槽中。因此在第一鳍部111宽度方向上，第一初始掺杂层181的尺寸大于第一鳍部111第一置换区的宽度，这样使得第一初始掺杂层181的表面积增大。由于在第一初始掺杂层181形成的过程中，第一鳍侧墙191限制第一初始掺杂层181的形成空间，因此避免第一初始掺杂层181沿第一鳍部111宽度方向向外突出，进而避免在第一鳍部111宽度方向上相邻第一初始掺杂层181的边缘之间的距离过小。后续的第一掺杂层由第一初始掺杂层181而形成，进而避免在第一鳍部111宽度方向上相邻第一掺杂层的边缘之间的距离过小。后续第一插塞和第一金属硅化物层的材料均容易填充在第一鳍部111宽度方向上相邻第一掺杂层之间的区域。
结合参考图13和图14，图13为在图11基础上的示意图，图14为在图12基础上的示意图，形成所述第一初始掺杂层181后，形成底层介质层211，底层介质层211位于半导体衬底100、隔离层103、第一初始掺杂层181和第二掺杂层182上；在底层介质层211中形成贯穿底层介质层211的第一介质开口231，第一介质开口231位于第一初始掺杂层181上；在底层介质层211中形成贯穿底层介质层211的第二介质开口232，第二介质开口232位于第二掺杂层182上。
具体的，形成第一初始掺杂层181后，形成底层介质层211，底层介质层211位于第一区A隔离层103、第一鳍侧墙191和第一初始掺杂层181上、以及第一栅侧墙191的侧壁，底层介质层211还位于第二区B隔离层103、第二鳍侧墙142和第二掺杂层182上、以及第二栅侧墙141的侧壁；在形成底层介质层211的过程中去除第一栅保护层131和第二栅保护层132，暴露出第一栅极结构121的顶部表面和第二栅极结构122的顶部表面；形成底层介质层211后，去除第一栅极结构121，在第一区A底层介质层211中形成第一栅开口，去除第二栅极结构122，在第二区B底层介质层211中形成第二栅开口；在第一栅开口中形成第一金属栅极结构221，在第二栅开口中形成第二金属栅极结构222；在第一金属栅极结构221、第一栅侧墙191、第二金属栅极结构222、第二栅侧墙141和底层介质层211上形成顶层介质层212，顶层介质层212和底层介质层211构成层间介质层210；在第一金属栅极结构221两侧的层间介质层210中形成贯穿层间介质层210的第一介质开口231，所述第一初始掺杂层181和第一鳍侧墙191位于第一介质开口231底部；在第二金属栅极结构222两侧的层间介质层210中形成贯穿层间介质层210的第二介质开口232，所述第二掺杂层182和第二鳍侧墙142位于第二介质开口232底部。
形成第一金属栅极结构221后，第一初始掺杂层181分别位于第一金属栅极结构221两侧的第一鳍部111中。形成第二金属栅极结构222后，第二掺杂层182分别位于第二金属栅极结构222两侧的第二鳍部112中。
形成第一介质开口231和第二介质开口232后，对第一初始掺杂层181进行凹槽处理工艺以形成第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部111宽度方向的剖面形状为“V”形。
本实施例中，形成第一介质开口231和第二介质开口232后，且在进行凹槽处理工艺之前，第二掺杂层182侧壁具有第二鳍侧墙142，且第二掺杂层182和第二鳍侧墙142上具有第二侧墙膜190。在进行凹槽处理工艺的过程中，第二区B的第二侧墙膜190和第二鳍侧墙142能保护第二掺杂层182。在进行所述凹槽处理工艺之前，第一介质开口231还暴露出第一区A的隔离层103。
下面参考图15至图16具体介绍凹槽处理工艺的过程。
参考图15，图15为在图14基础上的示意图，以第一鳍侧墙191为掩膜刻蚀第一初始掺杂层181(参考图14)，以第一鳍侧墙191为掩膜刻蚀第一初始掺杂层181的工艺，对第一初始掺杂层181中间区域的刻蚀速率大于对第一初始掺杂层181边缘区域的刻蚀速率，使第一初始掺杂层181形成第一掺杂层183，所述第一掺杂层183顶部具有凹槽，所述凹槽在第一鳍部111宽度方向的剖面形状为“V”形。
形成第一掺杂层183后，第一掺杂层183分别位于第一金属栅极结构221两侧的第一鳍部111中。
本实施例中，以第一鳍侧墙191为掩膜刻蚀第一初始掺杂层181的工艺为干刻工艺，参数包括：采用的气体包括CH3F、O2和Ar，CH3F的流量为150sccm～200sccm，O2的流量为20sccm～50sccm，Ar的流量为100sccm～150sccm，源射频功率为200瓦～1000瓦，偏置射频功率为500瓦～1000瓦，腔室压强为2mtorr～10mtorr。
在刻蚀第一初始掺杂层181的过程中，刻蚀工艺采用的气体被等离子体化形成等离子体，在较大的偏置射频功率和较小的腔室压强下，一方面，较小的腔室压强使等离子体在单位体积内的摩尔数较少，等离子体之间的相互碰撞的几率降低，等离子体的能量损失较少，另一方面，较大的偏置射频功率使得等离子体到达待刻蚀区域时的能量较大；在刻蚀第一初始掺杂层181的过程中，部分等离子体会运动至第一鳍侧墙191的内壁表面，撞击至第一鳍侧墙191的内壁表面的等离子体反射至第一初始掺杂层181的中间区域，且经过第一鳍侧墙191的内壁表面反射后的等离子体的能量依然能够保持较高，因此增加了对第一初始掺杂层181中间区域的刻蚀程度，因此使第一鳍侧墙191为掩膜刻蚀第一初始掺杂层181的工艺，对第一初始掺杂层181中间区域的刻蚀速率大于对第一初始掺杂层181边缘区域的刻蚀速率。
所述凹槽在第一鳍部111宽度方向上的剖面形状为“V”形，工艺实现较为容易，且工艺步骤简单。
具体的，所述凹陷在第一鳍部111宽度方向上的剖面内，所述凹陷具有底点P1和位于底点P1两侧的顶点P2，顶点P2的高度至底点P1的高度逐渐降低。所述顶点P2至所述底点P1的连线呈直线；或者，所述顶点P2至所述底点P1的连线呈弧线，所弧线向第一掺杂层183内凹进。
所述凹陷的底点P1指的是：在第一鳍部111宽度方向上的剖面内，凹陷的最低点；所述凹陷的顶点P2指的是：在第一鳍部111宽度方向上的剖面内，凹陷侧壁的最高点。
在一个实施例中，所述顶点至底点的高度占据第一初始掺杂层181厚度的20％～100％，第一初始掺杂层181的厚度为在半导体衬底100表面法线方向上的尺寸。选择此范围的意义在于：若所述顶点至底点的高度小于第一初始掺杂层181厚度的20％，导致第一掺杂层183表面面积相对于第一初始掺杂层181表面面积增加的程度较小，降低第一掺杂层183和后续第一金属硅化物层之间接触电阻的程度较小。
对于鳍式场效应晶体管中源漏掺杂层的顶部表面向外突出的情况，源漏掺杂层表面面积的增大受限于在(100)晶面法线方向的生长速率。而本实施例中，通过刻蚀第一过渡掺杂层184而形成具有所述凹槽的第一掺杂层183，因此所述凹槽的深度能够通过刻蚀工艺进行控制，第一掺杂层183表面面积的增大无需受限于第一掺杂层183的生长速率，通过对刻蚀工艺进行控制能够使所述凹槽的深度较深，有利于第一掺杂层183表面面积的增大。
本实施例中，所述第一区A用于形成N型鳍式场效应晶体管，第二区B用于形成P型鳍式场效应晶体管，当第一掺杂层183的材料为掺杂第一离子的硅，第二掺杂层182的材料为掺杂第二离子的锗硅时，仅在第一掺杂层183中形成所述凹槽，而在第二掺杂层182中未形成相应的凹槽，因此避免对P型鳍式场效应晶体管中沟道的应力损失，进而避免因应力损失降低P型鳍式场效应晶体管中沟道中载流子的迁移率。
在其它实施例中，所述第一区用于形成P型鳍式场效应晶体管，第一掺杂层顶部形成凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形。
参考图16，以第一鳍侧墙191为掩膜刻蚀第一初始掺杂层181后，去除第一掺杂层183侧壁的第一鳍侧墙191(参考图15)。
去除第一鳍侧墙191的工艺为湿刻蚀工艺或干刻工艺。
本实施例中，去除第一鳍侧墙191，暴露出第一掺杂层183的顶部表面和侧壁表面。本实施例中，还包括：以第一鳍侧墙191为掩膜刻蚀第一初始掺杂层181后，去除第二鳍侧墙142和第二介质开口232底部的第二侧墙膜190，从而暴露出第二掺杂层182的顶部表面和侧壁表面以及第二区B隔离层103。
本实施例中，在一道刻蚀工艺中，去除第一鳍侧墙191、第二鳍侧墙142和第二介质开口232底部的第二侧墙膜190，简化了工艺。
进行所述凹槽处理工艺后，在第一掺杂层183的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层，在第二掺杂层182的表面形成第二金属硅化物层。具体的，去除第一掺杂层183侧壁的第一鳍侧墙191、第二掺杂层182侧壁的第二鳍侧墙142、以及第二介质开口232底部的第二侧墙膜190后，形成第一金属硅化物层和形成第二金属硅化物层。
参考图17，在第一介质开口231的侧壁和底部、第一掺杂层183的外侧壁和顶部表面、所述凹槽的内壁表面、第二介质开口232的侧壁和底部、第二掺杂层182的侧壁表面和顶部表面、以及层间介质层210的顶部表面形成金属层260。
所述金属层260的材料为Ti、Co或Ni。本实施例中，金属层260的材料为Ti。形成所述金属层260的工艺为沉积工艺，如溅射工艺。
本实施例中，还包括：在金属层260的表面形成阻挡层270。所述阻挡层270的材料为氮化钛或氮化钽。形成所述阻挡层270的工艺为沉积工艺，如化学气相沉积工艺。
参考图18，进行退火工艺，使第一掺杂层183的外侧壁和顶部表面、所述凹槽的内壁表面的金属层260和第一掺杂层183表面材料反应形成第一金属硅化物层281，使第二掺杂层182侧壁表面和顶部表面的金属层260和第二掺杂层182表面材料反应形成第二金属硅化物层282。
本实施例中，阻挡层270在进行退火工艺之前形成，在退火工艺的过程中，阻挡层270能够保护金属层260，避免金属层260被氧化。在其它实施例中，阻挡层在退火工艺之后形成。
本实施例中，形成第一金属硅化物层281和第二金属硅化物层282后，在第一介质开口231中形成第一插塞，在第二介质开口232中形成第二插塞。
参考图19，形成第一金属硅化物层281和第二金属硅化物层282后，在第一介质开口231和第二介质开口232中、以及层间介质层210上形成插塞材料层290。
所述插塞材料层290的材料为金属，如钨。形成所述插塞材料层290的工艺为沉积工艺。本实施例中，所述插塞材料层290位于阻挡层270表面。
参考图20，平坦化所述插塞材料层290、阻挡层270和金属层260至暴露出层间介质层210顶部表面，使第一介质开口231中的插塞材料层290形成第一插塞291，使第二介质开口232中的插塞材料层290形成第二插塞292。
所述第一插塞291和第一金属硅化物层281之间、第一插塞291和层间介质层210之间、以及第一插塞291和第一区A隔离层103之间具有阻挡层270。第一区A的阻挡层270用于阻挡第一插塞291的原子扩散。
所述第二插塞292和第二金属硅化物层282之间、第二插塞292和层间介质层210之间、以及第二插塞292和第二区B隔离层103之间具有阻挡层270。第二区B的阻挡层270用于阻挡第二插塞292的原子扩散。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图18，包括：半导体衬底100，半导体衬底100上具有第一鳍部111；位于第一鳍部111中的第一掺杂层183，第一掺杂层183顶部具有凹槽，所述凹槽在第一鳍部111宽度方向的剖面形状为“V”形；位于第一掺杂层183的外侧壁和顶部表面、以及所述凹槽的内壁表面的第一金属硅化物层281。
所述凹陷在第一鳍部111宽度方向上的剖面内，所述凹陷具有底点和位于底点两侧的顶点，顶点的高度至底点的高度逐渐降低。所述顶点至所述底点的连线呈直线；或者，所述顶点至所述底点的连线呈弧线，所弧线向第一掺杂层内凹进。所述顶点至底点的高度占据顶点至第一掺杂层183底部表面高度的20％～100％。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，半导体衬底上具有第一鳍部；
形成位于第一鳍部中的第一初始掺杂层；
对第一初始掺杂层的顶部进行凹槽处理工艺以形成第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形；
在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一初始掺杂层包括中间区域和位于中间区域周围的边缘区域；所述半导体器件的形成方法还包括：在进行所述凹槽处理工艺之前，形成第一鳍侧墙，第一鳍侧墙位于第一初始掺杂层在第一鳍部宽度方向上的两侧侧壁且暴露出第一初始掺杂层的顶部表面；
进行所述凹槽处理工艺的步骤包括：以第一鳍侧墙为掩膜刻蚀第一初始掺杂层，以第一鳍侧墙为掩膜刻蚀第一初始掺杂层的工艺对中间区域的刻蚀速率大于对边缘区域的刻蚀速率，使第一初始掺杂层形成所述第一掺杂层；去除第一掺杂层侧壁的第一鳍侧墙。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，以第一鳍侧墙为掩膜刻蚀第一初始掺杂层的工艺为干刻工艺，参数包括：采用的气体包括CH3F、O2和Ar，CH3F的流量为150sccm～200sccm，O2的流量为20sccm～50sccm，Ar的流量为100sccm～150sccm，源射频功率为200瓦～1000瓦，偏置射频功率为500瓦～1000瓦，腔室压强为2mtorr～10mtorr。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一鳍侧墙的材料为SiN、SiCN、SiBN或SiON；所述第一初始掺杂层的材料包括具有第一导电离子的硅或碳硅。
5.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一鳍侧墙的厚度为2nm～10nm。
6.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在形成第一初始掺杂层之前，在所述半导体衬底上形成覆盖第一鳍部部分侧壁的隔离层，所述隔离层暴露出的第一鳍部包括第一置换区；
形成所述第一鳍侧墙和第一初始掺杂层的方法包括：在第一置换区侧壁形成位于隔离层表面的第一鳍侧墙；刻蚀去除第一鳍侧墙覆盖的第一置换区，在第一鳍部中形成第一初始置换槽，在第一鳍部宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙；刻蚀第一初始置换槽内壁的第一鳍侧墙以增大第一初始置换槽在第一鳍部宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成所述第一初始掺杂层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述凹陷在第一鳍部宽度方向上的剖面内，所述凹陷具有底点和位于底点两侧的顶点，顶点的高度至底点的高度逐渐降低。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述顶点至底点的高度占据第一初始掺杂层厚度的20％～100％。
9.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述顶点至所述底点的连线呈直线；或者，所述顶点至所述底点的连线呈弧线，所弧线向第一掺杂层内凹进。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一初始掺杂层之前，在半导体衬底上形成横跨第一鳍部的第一栅极结构，第一栅极结构覆盖第一鳍部的部分顶部表面和部分侧壁表面；第一初始掺杂层分别位于第一栅极结构两侧的第一鳍部中；形成第一掺杂层后，第一掺杂层分别位于第一栅极结构两侧的第一鳍部中。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底包括第一区和第二区，第一鳍部位于半导体衬底第一区上，半导体衬底第二区上具有第二鳍部；所述半导体器件的形成方法还包括：在形成所述第一初始掺杂层之前，形成位于第二鳍部中的第二掺杂层；形成所述第一掺杂层后，在第二掺杂层的表面形成第二金属硅化物层。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述半导体衬底上具有覆盖第二鳍部部分侧壁的隔离层，所述隔离层暴露出的第二鳍部包括第二置换区；所述半导体器件的形成方法还包括：在第二鳍部第二置换区的侧壁形成位于隔离层表面的第二鳍侧墙；刻蚀去除第二鳍侧墙覆盖的第二置换区，在第二鳍部中形成第二初始置换槽，在第二鳍部宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙；刻蚀第二初始置换槽内壁的第二鳍侧墙以增大第二初始置换槽在第二鳍部宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层；去除第二掺杂层侧壁的第二鳍侧墙后，形成所述第二金属硅化物层和第一金属硅化物层。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，还包括：形成所述第一初始掺杂层后，且在进行所述凹槽处理工艺之前，形成底层介质层，底层介质层位于半导体衬底、隔离层、第一初始掺杂层和第二掺杂层上；在底层介质层中形成贯穿底层介质层的第一介质开口，第一介质开口位于第一初始掺杂层上；在底层介质层中形成贯穿底层介质层的第二介质开口，第二介质开口位于第二掺杂层上；形成第一介质开口和第二介质开口后，进行所述凹槽处理工艺。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，还包括：形成所述第一金属硅化物层和第二金属硅化物层后，在第一介质开口中形成第一插塞，在第二介质开口中形成第二插塞。
15.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管。
16.一种半导体器件，其特征在于，包括：
半导体衬底，半导体衬底上具有第一鳍部；
位于第一鳍部中的第一掺杂层，所述第一掺杂层顶部具有凹槽，所述凹槽在第一鳍部宽度方向的剖面形状为“V”形；
位于第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面的第一金属硅化物层。
17.根据权利要求16所述的半导体器件，其特征在于，所述凹陷在第一鳍部宽度方向上的剖面内，所述凹陷具有底点和位于底点两侧的顶点，顶点的高度至底点的高度逐渐降低。
18.根据权利要求17所述的半导体器件，其特征在于，所述顶点至底点的高度占据顶点至第一掺杂层底部表面高度的20％～100％。
19.根据权利要求17所述的半导体器件，其特征在于，所述顶点至所述底点的连线呈直线；或者，所述顶点至所述底点的连线呈弧线，所弧线向第一掺杂层内凹进。
CN201710938448.1A 2017-09-30 2017-09-30 半导体器件及其形成方法 Pending CN109599337A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710938448.1A CN109599337A (zh) 2017-09-30 2017-09-30 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710938448.1A CN109599337A (zh) 2017-09-30 2017-09-30 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN109599337A true CN109599337A (zh) 2019-04-09

Family

ID=65956200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710938448.1A Pending CN109599337A (zh) 2017-09-30 2017-09-30 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN109599337A (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525530A (zh) * 2003-02-27 2004-09-01 ̨������·����ɷ����޹�˾ 半导体鳍式元件的接触窗及其制造方法
CN1822338A (zh) * 2002-08-23 2006-08-23 英特尔公司 三栅极器件及其加工方法
US20080224231A1 (en) * 2006-04-25 2008-09-18 Huilong Zhu Transistors having v-shape source/drain metal contacts
US20120032275A1 (en) * 2010-08-03 2012-02-09 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
CN103050515A (zh) * 2011-10-13 2013-04-17 国际商业机器公司 晶体管及其制造方法
US20130316535A1 (en) * 2012-05-24 2013-11-28 Chung-Hwan Shin Methods of forming semiconductor devices with metal silicide using pre-amorphization implants and devices so formed
CN103594361A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104051536A (zh) * 2013-03-13 2014-09-17 国际商业机器公司 硅衬底上的iii-v鳍片fet
CN104112668A (zh) * 2013-04-22 2014-10-22 中国科学院微电子研究所 半导体器件及其制造方法
CN104810400A (zh) * 2014-01-24 2015-07-29 台湾积体电路制造股份有限公司 在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区
CN104851912A (zh) * 2014-02-14 2015-08-19 台湾积体电路制造股份有限公司 晶体管的应变引发方案
CN104952924A (zh) * 2014-03-28 2015-09-30 台湾积体电路制造股份有限公司 具有低源极/漏极接触电阻的FinFET
CN105047711A (zh) * 2014-04-24 2015-11-11 台湾积体电路制造股份有限公司 用于finfet器件的结构和方法
CN105336616A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105576023A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN105679824A (zh) * 2014-11-18 2016-06-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法
US20160190322A1 (en) * 2014-12-29 2016-06-30 Stmicroelectronics, Inc. Large area contacts for small transistors
CN106206302A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
WO2017052617A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Semiconductor device contacts with increased contact area

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822338A (zh) * 2002-08-23 2006-08-23 英特尔公司 三栅极器件及其加工方法
CN1525530A (zh) * 2003-02-27 2004-09-01 ̨������·����ɷ����޹�˾ 半导体鳍式元件的接触窗及其制造方法
US20080224231A1 (en) * 2006-04-25 2008-09-18 Huilong Zhu Transistors having v-shape source/drain metal contacts
US20120032275A1 (en) * 2010-08-03 2012-02-09 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
CN103050515A (zh) * 2011-10-13 2013-04-17 国际商业机器公司 晶体管及其制造方法
US20130316535A1 (en) * 2012-05-24 2013-11-28 Chung-Hwan Shin Methods of forming semiconductor devices with metal silicide using pre-amorphization implants and devices so formed
CN103594361A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104051536A (zh) * 2013-03-13 2014-09-17 国际商业机器公司 硅衬底上的iii-v鳍片fet
CN104112668A (zh) * 2013-04-22 2014-10-22 中国科学院微电子研究所 半导体器件及其制造方法
CN104810400A (zh) * 2014-01-24 2015-07-29 台湾积体电路制造股份有限公司 在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区
CN104851912A (zh) * 2014-02-14 2015-08-19 台湾积体电路制造股份有限公司 晶体管的应变引发方案
CN104952924A (zh) * 2014-03-28 2015-09-30 台湾积体电路制造股份有限公司 具有低源极/漏极接触电阻的FinFET
CN105047711A (zh) * 2014-04-24 2015-11-11 台湾积体电路制造股份有限公司 用于finfet器件的结构和方法
CN105336616A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105576023A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN105679824A (zh) * 2014-11-18 2016-06-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法
US20160190322A1 (en) * 2014-12-29 2016-06-30 Stmicroelectronics, Inc. Large area contacts for small transistors
CN106206302A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
WO2017052617A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Semiconductor device contacts with increased contact area

Similar Documents

Publication Publication Date Title
CN103681347B (zh) 制造FinFET器件的方法
CN106486375B (zh) 半导体结构的形成方法
CN109979986B (zh) 半导体器件及其形成方法
CN108807378A (zh) 鳍式场效应管及其形成方法
CN109994547A (zh) 半导体器件及其形成方法
CN110517989A (zh) 半导体结构及其形成方法
CN111180513A (zh) 半导体器件及其形成方法
CN109390235A (zh) 半导体结构及其形成方法
CN110797262A (zh) 半导体器件及其形成方法
CN105261566B (zh) 半导体结构的形成方法
CN109950312A (zh) 半导体器件及其形成方法
CN107039334A (zh) 半导体结构的形成方法
CN106952947B (zh) 鳍式场效应晶体管及其形成方法
CN104752216B (zh) 晶体管的形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN110534569A (zh) 半导体器件及其形成方法
CN109872953A (zh) 半导体器件及其形成方法
CN111863963A (zh) 半导体器件及其形成方法
CN109980003A (zh) 半导体器件及其形成方法
CN106328530B (zh) 鳍式场效应晶体管及其形成方法
CN109599337A (zh) 半导体器件及其形成方法
CN109599366A (zh) 半导体器件及其形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN106486370B (zh) 半导体器件的形成方法
CN109786327A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190409