CN105576023A - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN105576023A CN105576023A CN201410538013.4A CN201410538013A CN105576023A CN 105576023 A CN105576023 A CN 105576023A CN 201410538013 A CN201410538013 A CN 201410538013A CN 105576023 A CN105576023 A CN 105576023A
- Authority
- CN
- China
- Prior art keywords
- fin
- etch
- layer
- semiconductor device
- clearance wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置，所述方法包括步骤S1：提供基底，在所述基底中形成有若干鳍片，在所述鳍片上形成有间隙壁材料层；步骤S2：在所述基底上形成掩膜叠层并图案化，以形成开口，露出间隙壁材料层；步骤S3：蚀刻所述间隙壁材料层，以在所述鳍片的侧壁上形成间隙壁并露出所述鳍片；步骤S4：蚀刻所述间隙壁和所述鳍片，以在所述鳍片的顶部形成平坦的表面；步骤S5：圆化所述鳍片的顶部，以得到圆滑的表面。本发明所述方法使所述鳍片的表面更加圆滑，从而在外延SiGe时具有更好的效果，极大的提高了半导体器件的性能和良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
现有技术中有很多方法来提高半导体器件的性能，例如提高半导体器件中电子的流动性，在众多方法中应变硅(strainsilicon)受到更多的关注，而且在实际工艺中得到实现和应用，例如在PMOS晶体管中通过在PMOS的源漏上形成SiGe来增加应力，以提高器件的性能，同样在NMOS晶体管中形成SiC来提高器件的性能。
在FinFET器件制备过程中，在蚀刻位于鳍片上方的掩膜层露出所述鳍片的过程中，会对所述鳍片造成损坏，在所述鳍片顶部形成硅凹槽(siliconrecess)，随着器件尺寸的不断缩小，所述硅凹槽对于器件性能的影响显著，特别是在所述鳍片上外延SiGe时，SiGe的高度以及形貌由于所述硅凹槽变得均一性很差，导致器件性能下降。
为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供基底，在所述基底中形成有若干鳍片，在所述鳍片上形成有间隙壁材料层；
步骤S2：在所述基底上形成掩膜叠层并图案化，以形成开口，露出间隙壁材料层；
步骤S3：蚀刻所述间隙壁材料层，以在所述鳍片的侧壁上形成间隙壁并露出所述鳍片；
步骤S4：蚀刻所述间隙壁和所述鳍片，以在所述鳍片的顶部形成平坦的表面；
步骤S5：圆化所述鳍片的顶部，以得到圆滑的表面。
可选地，在所述步骤S2中图案化的同时和/或在所述步骤S3中蚀刻所述间隙壁材料层的同时会在所述鳍片的顶部形成V形凹槽。
可选地，所述步骤S4包括：
步骤S411：蚀刻所述鳍片至所述凹槽的底部，以在所述鳍片的顶部形成所述平坦的表面；
步骤S412：蚀刻所述间隙壁至所述鳍片的顶部。
可选地，在所述步骤S41中选用各向同性蚀刻或者化学干法蚀刻的方法蚀刻所述鳍片；
可选地，所述步骤S4包括：
步骤S421：蚀刻所述间隙壁至所述凹槽的底部或者全部去除；
步骤S422：蚀刻所述鳍片至所述凹槽的底部，以在所述鳍片的顶部形成所述平坦的表面。
可选地，在所述步骤S4I中选用循环凹陷蚀刻的方法蚀刻所述间隙壁；
在所述步骤S4II中选用化学干法蚀刻的方法蚀刻所述鳍片。
可选地，所述方法在所述步骤S5之后还进一步包括在所述鳍片上外延SiGe的步骤，以包围所述鳍片的顶部。
可选地，在所述步骤S1中，所述若干鳍片之间形成有浅沟槽隔离结构。
可选地，所述步骤S2包括：
步骤S21：在所述基底上依次形成有机分布层、硬掩膜层、含硅的抗反射涂层以及具有所述开口的光刻胶层，以形成所述掩膜叠层；
步骤S22：以所述光刻胶层为掩膜蚀刻所述含硅的抗反射涂层，以将所述开口转移至所述含硅的抗反射涂层中，并剥离所述光刻胶层；
步骤S23：以所述含硅的抗反射涂层为掩膜蚀刻所述硬掩膜层，以在所述硬掩膜层中形成所述开口；
步骤S24：以所述硬掩膜层为掩膜蚀刻所述有机分布层，以露出所述间隙壁材料层；
步骤S25：去除所述含硅的抗反射涂层。
可选地，所述硬掩膜层选用氧化物层。
可选地，在所述步骤S21中形成所述掩膜叠层之后，在所述光刻胶层中注入的等离子体束，以使所述开口的侧壁更加光滑。
可选地，所述圆滑的表面为具有一定弧度的曲面。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在蚀刻所述ODL之后，对所述鳍片的顶部做进一步的蚀刻，首先使所述鳍片顶部更加平整，然后进行钝化蚀刻，使所述鳍片的表面更加圆滑，从而在外延SiGe时具有更好的效果，极大的提高了半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1i为现有技术中半导体器件的制备过程示意图；
图2a-2g为本发明的实施方式中半导体器件的制备过程示意图；
图3a-3d为本发明的一实施方式中圆化所述鳍片的过程示意图；
图4a-4e为本发明的另一实施方式中圆化所述鳍片的过程示意图；
图5为本发明一具体实施方式中所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
目前所述半导体器件的制备方法，如图1a-1i所示，首先提供基底，并在所述基底上形成通过浅沟槽隔离结构102隔离的鳍片101，其中鳍片的高度大于所述浅沟槽隔离的结构，以便露出所述鳍片101的顶部，然后在所述鳍片101上形成间隙壁层材料层103，然后沉积有机分布层(Organicdistributionlayer,ODL)104，以覆盖所述间隙壁材料层103，接着在所述有机分布层(Organicdistributionlayer,ODL)104上形成含硅的底部抗反射涂层(Si-BARC)105，以及在所述含硅的底部抗反射涂层(Si-BARC)105上形成图案化的光刻胶层106，所述图案化的光刻胶层106中形成有开口，如图1a所示。
接着以所述光刻胶层106为掩膜层蚀刻所述底部抗反射涂层(Si-BARC)105，以将所述开口转移至所述底部抗反射涂层(Si-BARC)105中，如图1b-1c所示。
去除所述底部抗反射涂层(Si-BARC)105，并以所述底部抗反射涂层(Si-BARC)105为掩膜蚀刻所述有机分布层(Organicdistributionlayer,ODL)104，以在所述有机分布层(Organicdistributionlayer,ODL)104中行呈凹槽，如图1d所示。
过蚀刻所述底部抗反射涂层(Si-BARC)105，以去除大部分所述底部抗反射涂层(Si-BARC)105，同时去除部分所述有机分布层(Organicdistributionlayer,ODL)104，如图1e所示。
蚀刻所述有机分布层(Organicdistributionlayer,ODL)104至所述间隙壁层，如图1f所示。
蚀刻去除剩余的所述底部抗反射涂层(Si-BARC)105，如图1g所示，在该过程中对所述有机分布层(Organicdistributionlayer,ODL)104形成过蚀刻，在该步骤中会对露出所述间隙壁层材料层103以及鳍片101造成损坏，会在所述鳍片顶部表面形成凹槽，其中图1h左侧图形为图1g圆圈中的局部放大图，右侧图形为顶部具有凹槽的鳍片的SEM图。
在蚀刻所述间隙壁材料层，以在所述鳍片的侧壁上形成间隙壁的过程中同样会对所述鳍片顶部造成损坏，例如进一步加大所述凹槽。
最后在所述鳍片上外延SiGe层，由于所述硅凹槽的存在，对于器件性能的影响显著，在所述鳍片上外延SiGe时，SiGe的高度以及形貌由于所述硅凹槽变得均一性很差，如图1i所示，导致器件性能下降。
实施例1
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步的说明。
首先，执行步骤201提供基底，在所述基底中形成有若干鳍片201，所述鳍片201上形成有间隙壁材料层203。
具体地，如图2a所示，所述基底至少包括半导体衬底，例如Si。然后在所述基底中形成鳍片以及位于所述鳍片201之间的浅沟槽隔离结构202。
其中，所述鳍片可以通过图案化所述半导体衬底，例如Si，以形成硅的鳍片201，然后在所述鳍片结构之间形成浅沟槽隔离结构，来隔离所述鳍片201，其中所述鳍片和浅沟槽隔离结构的形成方法可以选用本领域常用的方法，并不局限于某一种。
进一步，在形成所述鳍片201以及所述浅沟槽隔离结构202之后，还进一步在所述鳍片上形成间隙壁材料层203。
此外，还可以在所述鳍片上方形成其他元器件，包括有源或者无源器件等，并不局限于某一种，可以根据需要进行设置。
执行步骤202，在所述基底上形成掩膜叠层并图案化，以形成开口，露出所述鳍片201。
具体地，如图2a所示，在该步骤中所述叠层可以包括依次沉积的有机分布层204、硬掩膜层(图中未示出)、含硅的抗反射涂层205以及具有所述开口的光刻胶层206。
其中所述硬掩膜层选用氧化物层。
在该步骤中所述图案化方法可以包括以下子步骤：
步骤2021：以所述光刻胶层206为掩膜蚀刻所述含硅的抗反射涂层205，以在所述含硅的抗反射涂层205中形成第一凹槽，如图2b所示。
可选地，在形成所述叠层之后在所述光刻胶层中注入等离子体束，以使所述光刻胶层中的所述开口的侧壁更加光滑。
步骤2022：继续蚀刻所述含硅的抗反射涂层205，以蚀刻穿透所述含硅的抗反射涂层205，将所述开口转移至所述含硅的抗反射涂层205中，露出所述硬掩膜层，然后蚀刻所述硬掩膜层，以形成所述开口，露出所述有机分布层204，如图2c所示。
在该步骤中，同时蚀刻去除部分所述光刻胶层206。
步骤2023：以所述含硅的抗反射涂层205为掩膜蚀刻所述有机分布层204，以在所述有机分布层204中形成第二凹槽，如图2d-2e所示。
步骤2024：继续蚀刻所述有机分布层204，至所述间隙壁材料层203。
该步骤为所述有机分布层204的主蚀刻步骤，在该步骤中同时去除部分所述含硅的抗反射涂层205，如图2f所示。
步骤2025：过蚀刻所述有机分布层204，完全去除含硅的抗反射涂层205，如图2g所示。
可选地，在该步骤中还可以同时去除所述鳍片顶部上方的所述间隙壁材料层203，以在所述鳍片的侧壁上形成间隙壁。
具体地，如图3a所示，如果在蚀刻所述掩膜叠层以及所述间隙壁材料层的过程不会对鳍片造成损害，则所述鳍片表面具有平坦的表面，由于过蚀刻所述有机分布层204以及蚀刻间隙壁材料层的过程中会对所述鳍片的顶部造成损坏，例如在所述鳍片201的顶部形成凹槽，例如V型凹槽，如图3b所示的凹槽。
其中，图3a-3d为鳍片的局部放大图。
由于所述硅凹槽的存在，对于器件性能的影响显著，因此要去除所述凹槽，因此执行步骤203，蚀刻所述鳍片301和所述间隙壁303，以在所述鳍片的顶部形成平坦的表面。
该步骤包括以下子步骤：
步骤20311：蚀刻所述鳍片至所述鳍片顶部的所述凹槽的底部，以在所述鳍片的顶部形成平坦的表面，如图3c所示。
在该步骤中，为了防止对所述浅沟槽隔离结构302中的氧化物造成损失，所述蚀刻方法选用各向同性蚀刻或者化学干法蚀刻。其中所述蚀刻中可以选用Ar等离子体束或者Ar等离子体束与C4F8的混合气氛，但是并不局限于所述示例。
步骤20312：蚀刻所述间隙壁303至所述鳍片301的顶部，如图3d所示。
执行步骤204，钝化所述鳍片301的顶部，以使所述鳍片301的表面更加圆滑。
在该步骤中蚀刻所述鳍片301的顶部，以使所述鳍片顶部形成具有一定弧度的曲面。
至此，完成了本发明实施例的鳍片的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，例如在所述鳍片上外延SiGe层，以使所述SiGe层包围所述鳍片，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在蚀刻所述ODL之后，对所述鳍片的顶部做进一步的蚀刻，首先使所述鳍片顶部更加平整，然后进行钝化蚀刻，使所述鳍片的表面更加圆滑，从而在外延SiGe时具有更好的效果，极大的提高了半导体器件的性能和良率。
实施例2
作为实施例1的一种替代方法，在所述步骤203中包括以下子步骤：
步骤S20321：蚀刻所述间隙壁至所述凹槽的底部或者全部去除；
步骤S20322：蚀刻所述鳍片至所述间隙壁的顶部，以在所述鳍片的顶部形成平坦的表面。
具体地，如图4a所示，首先通过步骤202蚀刻露出所述鳍片401，以及位于所述鳍片侧壁上的间隙壁403，以及所述浅沟槽隔离结构402。
然后蚀刻过程中在所述鳍片401的顶部形成V型凹槽，如图4b所示。
为了解决所述问题，执行步骤S20321，先蚀刻所述间隙壁，所述间隙壁可以完全去除，或者保留一部分，至所述V型凹槽的底部以下，如图4c所示。
在该步骤中选用循环凹陷的方法蚀刻所述间隙壁至所述凹槽的底部；
在所述步骤S20322中选用化学干法蚀刻所述鳍片至所述间隙壁的顶部，以得到平坦的表面，如图4d所示，最后进行圆化，以得到圆滑的表面，如图4e所示。
其他步骤和方法均可以参照实施例1，在此不再赘述。
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在蚀刻所述ODL之后，对所述鳍片的顶部做进一步的蚀刻，首先使所述鳍片顶部更加平整，然后进行钝化蚀刻，使所述鳍片的表面更加圆滑，从而在外延SiGe时具有更好的效果，极大的提高了半导体器件的性能和良率。
其中，图5为本发明一具体实施方式中插入虚拟叠层单元的工艺流程图，具体地包括以下步骤：
步骤S1：提供基底，在所述基底中形成有若干鳍片，在所述鳍片上形成有间隙壁材料层；
步骤S2：在所述基底上形成掩膜叠层并图案化，以形成开口，露出间隙壁材料层；
步骤S3：蚀刻所述间隙壁材料层，以在所述鳍片的侧壁上形成间隙壁并露出所述鳍片；
步骤S4：蚀刻所述间隙壁和所述鳍片，以在所述鳍片的顶部形成平坦的表面；
步骤S5：圆化所述鳍片的顶部，以得到圆滑的表面。
实施例3
本发明还提供了一种半导体器件，所述半导体器件选用实施例1或2所述的方法制备。所述方法制备得到的器件中所述鳍片的表面更加圆滑，从而在外延SiGe时具有更好的效果，极大的提高了半导体器件的性能和良率。
实施例4
本发明还提供了一种电子装置，包括实施例3所述的半导体器件。其中，半导体器件为实施例3所述的半导体器件，或根据实施例1或2所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种半导体器件的制备方法，包括：
步骤S1：提供基底，在所述基底中形成有若干鳍片，在所述鳍片上形成有间隙壁材料层；
步骤S2：在所述基底上形成掩膜叠层并图案化，以形成开口，露出间隙壁材料层；
步骤S3：蚀刻所述间隙壁材料层，以在所述鳍片的侧壁上形成间隙壁并露出所述鳍片；
步骤S4：蚀刻所述间隙壁和所述鳍片，以在所述鳍片的顶部形成平坦的表面；
步骤S5：圆化所述鳍片的顶部，以得到圆滑的表面。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中图案化的同时和/或在所述步骤S3中蚀刻所述间隙壁材料层的同时会在所述鳍片的顶部形成V形凹槽。
3.根据权利要求2所述的方法，其特征在于，所述步骤S4包括：
步骤S411：蚀刻所述鳍片至所述凹槽的底部，以在所述鳍片的顶部形成所述平坦的表面；
步骤S412：蚀刻所述间隙壁至所述鳍片的顶部。
4.根据权利要求3所述的方法，其特征在于，在所述步骤S41中选用各向同性蚀刻或者化学干法蚀刻的方法蚀刻所述鳍片；
5.根据权利要求2所述的方法，其特征在于，所述步骤S4包括：
步骤S421：蚀刻所述间隙壁至所述凹槽的底部或者全部去除；
步骤S422：蚀刻所述鳍片至所述凹槽的底部，以在所述鳍片的顶部形成所述平坦的表面。
6.根据权利要求5所述的方法，其特征在于，在所述步骤S4I中选用循环凹陷蚀刻的方法蚀刻所述间隙壁；
在所述步骤S4II中选用化学干法蚀刻的方法蚀刻所述鳍片。
7.根据权利要求1所述的方法，其特征在于，所述方法在所述步骤S5之后还进一步包括在所述鳍片上外延SiGe的步骤，以包围所述鳍片的顶部。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述若干鳍片之间形成有浅沟槽隔离结构。
9.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：在所述基底上依次形成有机分布层、硬掩膜层、含硅的抗反射涂层以及具有所述开口的光刻胶层，以形成所述掩膜叠层；
步骤S22：以所述光刻胶层为掩膜蚀刻所述含硅的抗反射涂层，以将所述开口转移至所述含硅的抗反射涂层中，并剥离所述光刻胶层；
步骤S23：以所述含硅的抗反射涂层为掩膜蚀刻所述硬掩膜层，以在所述硬掩膜层中形成所述开口；
步骤S24：以所述硬掩膜层为掩膜蚀刻所述有机分布层，以露出所述间隙壁材料层；
步骤S25：去除所述含硅的抗反射涂层。
10.根据权利要求9所述的方法，其特征在于，所述硬掩膜层选用氧化物层。
11.根据权利要求9所述的方法，其特征在于，在所述步骤S21中形成所述掩膜叠层之后，在所述光刻胶层中注入的等离子体束，以使所述开口的侧壁更加光滑。
12.根据权利要求1所述的方法，其特征在于，所述圆滑的表面为具有一定弧度的曲面。
13.一种基于权利要求1至12之一所述的方法制备得到的半导体器件。
14.一种电子装置，包括权利要求13所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410538013.4A CN105576023B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410538013.4A CN105576023B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105576023A true CN105576023A (zh) | 2016-05-11 |
| CN105576023B CN105576023B (zh) | 2019-02-01 |
Family
ID=55885957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410538013.4A Active CN105576023B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105576023B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731686A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN109599337A (zh) * | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090269916A1 (en) * | 2008-04-28 | 2009-10-29 | Inkuk Kang | Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
| US8470714B1 (en) * | 2012-05-22 | 2013-06-25 | United Microelectronics Corp. | Method of forming fin structures in integrated circuits |
-
2014
- 2014-10-13 CN CN201410538013.4A patent/CN105576023B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090269916A1 (en) * | 2008-04-28 | 2009-10-29 | Inkuk Kang | Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
| US8470714B1 (en) * | 2012-05-22 | 2013-06-25 | United Microelectronics Corp. | Method of forming fin structures in integrated circuits |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731686A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN109599337A (zh) * | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105576023B (zh) | 2019-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101226941B (zh) | 半导体结构及其制造方法 | |
| CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| CN105206665A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105097542A (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN106158831B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN106601678B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105826197A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106601683B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105576023A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106298520B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN105826365A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601675B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601687A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601680B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107799593B (zh) | 一种垂直FinFET器件及其制备方法、电子装置 | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105097681A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106024713B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105185711A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990430A (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |