CN106206302A - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN106206302A CN106206302A CN201510215866.9A CN201510215866A CN106206302A CN 106206302 A CN106206302 A CN 106206302A CN 201510215866 A CN201510215866 A CN 201510215866A CN 106206302 A CN106206302 A CN 106206302A
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- formula field
- effect transistor
- fin formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；在所述鳍部的侧壁和顶部表面形成第一氧化硅层；在部分所述第一氧化层的表面上形成多晶硅栅极；去除所述多晶硅栅极两侧的鳍部表面上的第一氧化硅层；采用含臭氧的溶液清洗所述多晶硅栅极的侧壁，在所述多晶硅栅极的侧壁表面上形成第二氧化硅层；在所述第二氧化硅层侧壁表面上形成偏移侧墙；以所述多晶硅栅极和偏移侧墙为掩膜，刻蚀多晶硅栅极和偏移侧墙两侧的鳍部，形成凹槽；在凹槽中形成应力源/漏区。本发明的方法提高了形成的源/漏区的性能。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
现有技术的一种鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底上形成有凸出的鳍部，鳍部一般是通过对半导体衬底刻蚀后得到的；隔离层，覆盖所述半导体衬底的表面以及鳍部的侧壁的一部分；栅极结构，横跨在所述鳍部上，覆盖所述鳍部的顶端和侧壁，栅极结构包括栅介质层和位于栅介质层上的栅电极；位于栅极结构两侧内的源区和漏区。
为了提高鳍式场效应晶体管的性能，通常在鳍式场效应晶体管的沟道区引入应力，以提高鳍式场效应晶体管沟道区载流子的迁移率，具体的，在P型的鳍式场效应晶体管的源区和漏区形成硅锗材料，在N型的鳍式场效应晶体管管的源区和漏区形成碳硅材料。
但是现有技术形成的鳍式场效应晶体管的性能仍有待提高。
发明内容
本发明解决的问题是怎样提高具有应力源区和漏区的鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有鳍部；
在所述鳍部的侧壁和顶部表面形成第一氧化硅层；
在部分所述第一氧化层的表面上形成多晶硅栅极；
去除所述多晶硅栅极两侧的鳍部侧壁表面上的第一氧化硅层；
采用含臭氧的溶液清洗所述多晶硅栅极的侧壁，在所述多晶硅栅极的侧壁表面上形成第二氧化硅层；
在所述第二氧化硅层侧壁表面上形成偏移侧墙；
以所述多晶硅栅极和偏移侧墙为掩膜，刻蚀多晶硅栅极和偏移侧墙两侧的鳍部，形成凹槽；
在凹槽中形成应力源/漏区。
可选的，去除所述第一氧化硅层的工艺为湿法刻蚀或者干法刻蚀。
可选的，所述湿法刻蚀采用的刻蚀溶液为氢氟酸溶液或BOE溶液。
可选的，所述氢氟酸溶液的质量百分比浓度为0.005％～5％。
可选的，所述第二氧化硅层的厚度为5～100埃。。
可选的，所述含臭氧的溶液的质量百分比浓度为1～500PPM。
可选的，所述第一氧化硅层的形成工艺为热氧化。
可选的，所述第一氧化硅层的厚度为5～150埃。
可选的，所述偏移侧墙的材料为氮化硅或氮氧化硅。
可选的，所述应力源/漏区的形成工艺为选择性外延。
可选的，所述鳍式场效应晶体管为N型的鳍式场效应晶体管，所述应力源/漏区的材料为SiC。
可选的，所述鳍式场效应晶体管为P型的鳍式场效应晶体管，所述应力源/漏区的材料为SiGe。
可选的，所述应力源/漏区中掺杂有杂质离子。
可选的，刻蚀多晶硅栅极和偏移侧墙两侧的鳍部形成凹槽的工艺为干法刻蚀和湿法刻蚀相结合的工艺。
可选的，所述鳍部的剖面形状为“梯形”。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的鳍式场效应晶体管的形成方法，在所述鳍部的侧壁和顶部表面形成第一氧化硅层，在部分所述第一氧化层的表面上形成多晶硅栅极后，去除所述多晶硅栅极两侧的鳍部侧壁表面上的第一氧化硅层，然后，采用含臭氧的溶液清洗所述多晶硅栅极的侧壁，在所述多晶硅栅极的侧壁表面上形成第二氧化硅层；然后，在所述第二氧化硅层侧壁表面上形成偏移侧墙；接着，以所述多晶硅栅极和偏移侧墙为掩膜，刻蚀多晶硅栅极和偏移侧墙两侧的鳍部，形成凹槽；接着，在凹槽中形成应力源/漏区。在形成多晶硅栅极后，去除栅电极两侧的鳍部侧壁表面的致密的第一氧化硅层，在后续形成凹槽时，防止该致密的第一氧化硅层对刻蚀过程的影响，防止形成的凹槽形状呈“V”型；
另外，采用含臭氧的溶液清洗所述多晶硅栅极的侧壁，在所述多晶硅栅极的侧壁表面上形成第二氧化硅层，采用化学的方法形成的第二氧化硅层，第二氧化硅层厚度可以较薄，并且第二氧化硅层的致密度很低，即使在鳍部的源漏区域的顶部和侧壁表面也会形成第二氧化硅层，但是第二氧化硅层对后续刻蚀形成凹槽的工艺影响很小或有限。
进一步，去除多晶硅栅极两侧的鳍部侧壁表面上的第一氧化硅层的工艺为各向同性的湿法刻蚀，以达到干净的去除多晶硅栅极两侧的鳍部侧壁表面上的第一氧化硅层的目的，防止多晶硅栅极两侧的鳍部侧壁表面上第一氧化硅层产生残留而影响凹槽的形成。
附图说明
图1～图12为本发明实施例鳍式场效应晶体管形成过程的剖面结构示意图。
具体实施方式
如背景技术所言，现有技术形成的鳍式场效应晶体管的性能仍有待提高，比如现有技术形成的应力源区和漏区对鳍式场效应晶体管的沟道区施加的应力仍较为有限。
对现有技术鳍式场效应晶体管的形成过程进行研究，包括：提供半导体衬底，所述半导体衬底上形成有凸起的鳍部；形成横跨部分所述鳍部的侧壁和顶部表面的栅极结构，所述栅极结构包括位于鳍部的侧壁和顶部表面上的栅介质层和位于栅介质层上的栅电极，所述栅介质层的材料为氧化硅，形成工艺为热氧化，所述栅电极的材料为多晶硅；对所述栅电极的侧壁进行再氧化，修复刻蚀损伤；在所述栅电极的侧壁形成偏移侧墙，所述偏移侧墙的材料为氧化硅或其他合适的材料；以所述偏移侧墙和栅极结构为掩膜，对所述偏移侧墙和栅极结构两侧的鳍部进行离子注入，形成浅掺杂区；在所述偏移侧墙上形成主侧墙；以所述主侧墙和栅极结构为掩膜，刻蚀主侧墙和栅极结构两侧的鳍部，在主侧墙和栅极结构两侧的鳍部内形成凹槽；在凹槽中填充应力材料，形成应力源区和应力漏区。研究发现，现有技术刻蚀栅极结构两侧的鳍部形成的凹槽容易呈“V”型，“V”型凹槽的底部的晶格较为混乱，当采用外延工艺在“V”型凹槽中填充应力层时，受到“V”型凹槽表面混乱晶格的影响，形成的应力层的晶格质量不好并且容易产生缺陷，从而使得应力源区和应力漏区对沟道区施加的应力比较有限，另外“V”型的应力层跟栅极结构底部的沟道区的接触面积会减小，因而应力层对沟道区施加的应力也会减小。
进一步研究发现，鳍部中形成的凹槽呈“V”型的原因为：一方面，形成技术形成的栅介质层的材料为氧化硅，形成工艺为热氧化，采用热氧化工艺形成的栅介质层的覆盖整个鳍部的表面，即鳍部的上对应沟道区的表面以及对应源区和漏区的侧壁和顶部表面均会形成一层热氧化层，在形成栅电极后，需要对栅极的侧壁进行再氧化工艺以修复刻蚀损伤，所述鳍部上对应源区和漏区顶部和侧壁表面也会被再次氧化，使得鳍部上对应源区和漏区的侧壁表面形成的热氧化层的厚度较厚并且密度较大，后续在刻蚀栅极结构两侧的鳍部时，鳍部侧壁两侧表面上的热氧化层较难被去除，对刻蚀凹槽的等离子体会产生阻挡，对凹槽的形成过程会产生影响，影响了形成的凹槽形状，另一方面，特别是在现有技术形成鳍部的剖面形状为“梯形”(从鳍部的底部到顶部，鳍部的宽度逐渐减小)时，即鳍部的侧壁是倾斜的，鳍部的倾斜侧壁上附着有致密的热氧化硅层，在进行刻蚀时，倾斜的侧壁和倾斜侧壁上的的致密氧化层对刻蚀时的等离子体阻挡更为明显，使得中间的鳍部材料的刻蚀速率大于边缘鳍部(靠近鳍部倾斜侧壁)的刻蚀速率，使得最终形成的凹槽呈“V”型。
为此，本发明提供了一种鳍式场效应晶体管的形成方法，在形成多晶硅栅极后，去除栅电极两侧的鳍部侧壁表面的致密的第一氧化硅层，在后续形成凹槽时，防止该致密的第一氧化硅层对刻蚀过程的影响，防止形成的凹槽形状呈“V”型。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1～图12为本发明实施例鳍式场效应晶体管形成过程的剖面结构示意图。
参考图1，提供半导体衬底300，所述半导体衬底300上形成有鳍部301；在所述鳍部301的侧壁和顶部表面形成第一氧化硅层；在部分所述第一氧化层的表面上形成多晶硅栅极304。
所述半导体衬底300可以是硅或者绝缘体上硅(SOI)，所述半导体衬底300也可以是锗、锗硅、砷化镓或者绝缘体上锗或其他合适的材料，本实施中所述半导体衬底300的材料为硅。
所述半导体衬底300表面形成有若干凸起的鳍部301，本实施例中，所述鳍部301通过刻蚀半导体衬底300形成，在本发明的其他实施例中，所述鳍部301通过外延工艺形成。所述鳍部301中可以根据形成的鳍式场效应晶体管的类型不同掺杂有不同类型的杂质离子，本实施例中，当待形成的鳍式场效应晶体管为P型鳍式场效应晶体管时，鳍部301中可以掺杂N型杂质离子；当待形成的鳍式场效应晶体管为N型鳍式场效应晶体管时，鳍部301中可以掺杂P型杂质离子。
本实施例中，所述形成的鳍部301的剖面形状(沿切割线AB方向)为“梯形”，即所述鳍部301的宽度从底部向顶部逐渐减小，所述鳍部301侧壁的倾斜角度为70～85°。
所述鳍部301包括沟道区域和位于沟道区域两侧源漏区域，后续在鳍部的沟道区域上形成栅极结构(包括第一氧化硅层和位于第一氧化硅层上的多晶硅栅极)，所述源漏区域中后续形成鳍式场效应晶体管的源区和漏区。
本实施例中，所述半导体衬底300上还形成有隔离层305，所述隔离层305的表面低于鳍部301的顶部表面，所述隔离层305用于电学隔离相邻的鳍部301和相邻的栅极结构，所述隔离层305的材料为氧化硅、氮化硅或氮氧化硅，本实施例中所述隔离层305的材料为氧化硅。隔离层305形成的具体过程为：首先形成覆盖所述半导体衬底300和鳍部301的隔离材料层；然后采用化学机械研磨工艺平坦化所述隔离材料层，以鳍部301的顶部表面为停止层；接着回刻蚀去除部分所述隔离材料层，形成隔离层305，所述隔离层305的表面低于鳍部301的顶部表面。
结合参考图1、图2和图3，图2为图1沿切割线AB方向的剖面结构示意图，图3为图1沿切割线CD方向的剖面结构示意图，在形成隔离层305后，在所述鳍部的侧壁和顶部表面形成第一氧化硅层303，然后在部分所述第一氧化层303的表面上形成多晶硅栅极304。
在一实施例中，所述第一氧化硅层303的形成工艺为热氧化工艺，第一氧化硅层303的厚度为5～150埃，所述第一氧化硅层303覆盖所述鳍部301上沟道区域的顶部和侧壁表面，所述第一氧化硅层303还覆盖鳍部301上的源漏区域的顶部和侧壁表面，具体可以参考图4，图4为图1沿切割线EF方向的剖面结构示意图，热氧化工艺形成的第一氧化硅层303的致密度较高。
所述多晶硅栅极304的形成过程为：形成覆盖所述第一氧化硅层303表面和半导体衬底300表面的多晶硅材料层；平坦化所述多晶硅材料层，平坦化后的多晶硅材料层表面高于鳍部301的顶部表面；在所述平坦化后的多晶硅材料层上形成图形化的硬掩膜层(比如氮化硅层等)；以所述图像化的硬掩膜层为掩膜，刻蚀所述多晶硅材料层，在部分所述第一氧化硅层303表面上形成多晶硅栅极304，所述多晶硅栅极304横跨覆盖所述鳍部301的部分侧壁和顶部表面。
需要说明的是，后续附图中，其中图5、图7～图9，图11是在图3的基础上对本发明鳍式场效应晶体管形成过程进行的示意，其中图6、图10和图12是在图4的基础上对本发明鳍式场效应晶体管形成过程进行的示意。
参考图5和图6，去除所述多晶硅栅极304两侧的鳍部301侧壁表面上的第一氧化硅层。
去除多晶硅栅极304两侧的鳍部301侧壁表面上的第一氧化硅层的工艺为各向同性的湿法刻蚀或干法刻蚀，或者其他合适的去除工艺。
所述湿法刻蚀采用的刻蚀溶液为氢氟酸溶液或BOE溶液。所述干法刻蚀为含碳和氟的等离子体刻蚀。
在一实施例中，所述湿法刻蚀采用的刻蚀溶液为氢氟酸溶液，所述氢氟酸溶液的质量百分比浓度为0.005％～5％，以干净的去除鳍部301上的源漏区域侧壁表面的第一氧化硅层(或者多晶硅栅极304两侧的鳍部301侧壁表面上的第一氧化硅层)，同时也可以去除鳍部301上的源漏区域顶部表面上的第一氧化硅层，以免鳍部301上的源漏区域的侧壁表面上的第一氧化硅层影响后续凹槽的形成。
参考图7，采用含臭氧的溶液清洗所述多晶硅栅极304的侧壁，在所述多晶硅栅极304的侧壁表面上形成第二氧化硅层305。
形成第二氧化硅层305的目的：一方面是修复多晶硅栅极侧壁表面的刻蚀损伤，另一方面是第二氧化硅层305作为后续形成的偏移侧墙与多晶硅栅极305之间的缓冲层，防止偏移侧墙与多晶硅栅极305直接接触产生应力。
含臭氧的溶液清洗所述多晶硅栅极304的侧壁，在所述多晶硅栅极304的侧壁表面上形成第二氧化硅层305，采用化学的方法形成的第二氧化硅层305，第二氧化硅层305厚度可以较薄，并且第二氧化硅层305的致密度很低，即使在鳍部的源漏区域的顶部和侧壁表面也会形成第二氧化硅层305，但是在刻蚀时很容易去除，因而第二氧化硅层305对后续刻蚀形成凹槽的工艺影响很小或有限。
在一实施例中，所述第二氧化硅层的厚度为5～100埃。
研究发现，所述含臭氧的溶液的质量百分比浓度不能太大，浓度太大的话形成的第二氧化硅层的厚度会过厚，所述含臭氧的溶液的质量百分比浓度也不能太小，浓度太小的话，清洗的效果有限，并且清洗的时间会较长，在一实施例中，所述含臭氧的溶液的质量百分比浓度为1～500PPM，可以为5PPM、10PPM、30PPM、50PPM、100PPM、150PPM、200PPM、250PPM、300PPM、400PPM。
参考图8，在所述第二氧化硅层305侧壁表面上形成偏移侧墙306。
所述偏移侧墙306后续作为刻蚀多晶硅栅极和偏移侧墙两侧的鳍部时的掩膜，用于调节凹槽的位置。
所述偏移侧墙材料为氮化硅、氮氧化硅或者其他合适的材料。
所述偏移侧墙306的形成过程为：形成覆盖所述多晶硅栅极304和鳍部301的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在所述第二氧化硅层305侧壁表面上形成偏移侧墙306。
参考图9和图10，以所述多晶硅栅极304和偏移侧墙306为掩膜，刻蚀多晶硅栅极304和偏移侧墙306两侧的鳍部301，形成凹槽307。
刻蚀所述鳍部可以为湿法刻蚀、干法刻蚀或者两者相结合的工艺。
所述凹槽307为“sigma”形状(沿图1中切割线AB方向的剖面形状)的凹槽，后续在凹槽中形成应力源/漏区时，有利于提高应力源/漏区对鳍式场效应晶体管沟道区施加的应力，在一实施例中，所述“sigma”形状的凹槽的形成工艺为：采用干法刻蚀工艺刻蚀多晶硅栅极304和偏移侧墙306两侧的鳍部301，形成矩形槽，干法刻蚀时，腔室压力为10-45mtorr，功率为450-750W，CF4的气体流量为25-180sccm，HBr的气体流量为100-800sccm，He的气体流量为200-900sccm，O2的气体流量为5-20sccm，温度为40-80℃，偏置电压为100-250V，刻蚀时间为20-80S；接着采用湿法刻蚀工艺刻蚀所述矩形槽，形成“sigma”形状的凹槽307，所述湿法刻蚀工艺采用的化学试剂为碱性，例如TMAH(即(CH3)4NOH，四甲基氢氧化氨)或NH3.H2O。
本实施例中，在刻蚀形成凹槽307的过程中，由于鳍部的源漏区域(特别是剖面形状为梯形的鳍部)侧壁表面上的热氧化硅层已去除，因而热氧化硅层不会对刻蚀过程产生影响，防止形成的凹槽307沿切割线AB方向(参考图1)的剖面形状呈现“V”型(沿图1中切割线EF方向的剖面形状)，从而提高了后续在凹槽307中形成的应力源/漏区与鳍式场效应晶体管的沟道区的接触面积较大，并且提高了凹槽307中形成的应力源/漏区的晶格质量，从而提升了应力源/漏区对沟道区域的应力的大小。
参考图11和图12，在凹槽307(参考图7)中形成应力源/漏区308。
所述应力源/漏区308的形成工艺为选择性外延。
在一实施例中，所述鳍式场效应晶体管为N型的鳍式场效应晶体管，所述应力源/漏区308的材料为SiC。
在另一实施例中，所述鳍式场效应晶体管为P型的鳍式场效应晶体管，所述应力源/漏区308的材料为SiGe。
根据形成的鳍式场效应晶体管的类型，所述应力源/漏区中掺杂有不同的杂质离子，具体的，所述鳍式场效应晶体管为N型的鳍式场效应晶体管时，应力源/漏区308中掺杂有N型杂质离子，所述N型杂质离子包括磷离子、砷离子、锑离子一种或几种的组合；所述鳍式场效应晶体管为P型的鳍式场效应晶体管时，所述应力源/漏区308中掺杂有P型杂质离子，P型杂质离子为硼离子、镓离子、铟离子中的一种或几种的组合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有鳍部；
在所述鳍部的侧壁和顶部表面形成第一氧化硅层；
在部分所述第一氧化层的表面上形成多晶硅栅极；
去除所述多晶硅栅极两侧的鳍部侧壁表面上的第一氧化硅层；
采用含臭氧的溶液清洗所述多晶硅栅极的侧壁，在所述多晶硅栅极的侧壁表面上形成第二氧化硅层；
在所述第二氧化硅层侧壁表面上形成偏移侧墙；
以所述多晶硅栅极和偏移侧墙为掩膜，刻蚀多晶硅栅极和偏移侧墙两侧的鳍部，形成凹槽；
在凹槽中形成应力源/漏区。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述第一氧化硅层的工艺为各向同性的湿法刻蚀或者干法刻蚀。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述湿法刻蚀采用的刻蚀溶液为氢氟酸溶液或BOE溶液。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述氢氟酸溶液的质量百分比浓度为0.005％～5％。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二氧化硅层的厚度为5～100埃。
6.如权利要求1或5所述的鳍式场效应晶体管的形成方法，其特征在于，所述含臭氧的溶液的质量百分比浓度为1～500PPM。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一氧化硅层的形成工艺为热氧化。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一氧化硅层的厚度为5～150埃。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述偏移侧墙的材料为氮化硅或氮氧化硅。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述应力源/漏区的形成工艺为选择性外延。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管为N型的鳍式场效应晶体管，所述应力源/漏区的材料为SiC。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管为P型的鳍式场效应晶体管，所述应力源/漏区的材料为SiGe。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述应力源/漏区中掺杂有杂质离子。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，刻蚀多晶硅栅极和偏移侧墙两侧的鳍部形成凹槽的工艺为干法刻蚀和湿法刻蚀相结合的工艺。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部的剖面形状为“梯形”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215866.9A CN106206302B (zh) | 2015-04-29 | 2015-04-29 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215866.9A CN106206302B (zh) | 2015-04-29 | 2015-04-29 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206302A true CN106206302A (zh) | 2016-12-07 |
| CN106206302B CN106206302B (zh) | 2019-09-27 |
Family
ID=57458183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510215866.9A Active CN106206302B (zh) | 2015-04-29 | 2015-04-29 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206302B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109599366A (zh) * | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109599337A (zh) * | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080296667A1 (en) * | 2007-05-29 | 2008-12-04 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| US20120012932A1 (en) * | 2010-07-15 | 2012-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-like field effect transistor (finfet) device and method of manufacturing same |
| CN103069552A (zh) * | 2010-08-04 | 2013-04-24 | 德克萨斯仪器股份有限公司 | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 |
| CN103855026A (zh) * | 2012-12-06 | 2014-06-11 | 中国科学院微电子研究所 | FinFET及其制造方法 |
-
2015
- 2015-04-29 CN CN201510215866.9A patent/CN106206302B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080296667A1 (en) * | 2007-05-29 | 2008-12-04 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| US20120012932A1 (en) * | 2010-07-15 | 2012-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-like field effect transistor (finfet) device and method of manufacturing same |
| CN103069552A (zh) * | 2010-08-04 | 2013-04-24 | 德克萨斯仪器股份有限公司 | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 |
| CN103855026A (zh) * | 2012-12-06 | 2014-06-11 | 中国科学院微电子研究所 | FinFET及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109599366A (zh) * | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109599337A (zh) * | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109599366B (zh) * | 2017-09-30 | 2023-03-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206302B (zh) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101802715B1 (ko) | 반도체 디바이스의 제조 방법 | |
| US9362276B2 (en) | Semiconductor device and fabrication method | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| US11251284B2 (en) | Dummy gate cutting process and resulting gate structures | |
| US9865708B2 (en) | Semiconductor strips with undercuts and methods for forming the same | |
| US9911742B2 (en) | Semiconductor structures | |
| US9608115B2 (en) | FinFET having buffer layer between channel and substrate | |
| US9502244B2 (en) | Manufacturing method for forming semiconductor structure | |
| US20200075590A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| US10529862B2 (en) | Semiconductor device and method of forming semiconductor fin thereof | |
| US11728407B2 (en) | Partial directional etch method and resulting structures | |
| US10707305B2 (en) | Method of fabricating tunneling transistor | |
| CN111029406A (zh) | 一种半导体器件及其制备方法 | |
| CN106206302A (zh) | 鳍式场效应晶体管的形成方法 | |
| TWI666744B (zh) | 半導體結構及其製造方法 | |
| CN105632926B (zh) | 鳍式场效应晶体管的形成方法 | |
| TWI799177B (zh) | 半導體裝置及其製造方法 | |
| US11374110B2 (en) | Partial directional etch method and resulting structures | |
| CN104835738A (zh) | 一种形成FinFET器件的鳍片的方法 | |
| US20210375688A1 (en) | Wavy profile mitigation | |
| CN111312818A (zh) | 一种半导体器件的制备方法 | |
| US20230411478A1 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| US20240120376A1 (en) | Transition between different active regions | |
| CN107045983B (zh) | 晶体管及其形成方法 | |
| TW202305882A (zh) | 半導體結構之形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |