CN107045983B - 晶体管及其形成方法 - Google Patents
晶体管及其形成方法 Download PDFInfo
- Publication number
- CN107045983B CN107045983B CN201610083755.1A CN201610083755A CN107045983B CN 107045983 B CN107045983 B CN 107045983B CN 201610083755 A CN201610083755 A CN 201610083755A CN 107045983 B CN107045983 B CN 107045983B
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor substrate
- layer
- forming
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 32
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910020328 SiSn Inorganic materials 0.000 claims description 4
- 229910003465 moissanite Inorganic materials 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 14
- 239000007789 gas Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000000347 anisotropic wet etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Abstract
一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽，所述凹槽的最大宽度大于所述开口宽度；形成填充满所述凹槽和开口的鳍部；去除所述掩膜层；刻蚀所述半导体衬底，使刻蚀后的半导体衬底表面低于鳍部最宽处；在所述半导体衬底表面形成隔离层；在所述隔离层上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。所述方法能够提高形成的晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部20，鳍部20一般是通过对半导体衬底10刻蚀后得到的；介质层30，覆盖所述半导体衬底10的表面以及鳍部20的侧壁的一部分；栅极结构，横跨在所述鳍部20上，覆盖所述鳍部20的部分顶部和侧壁，栅极结构包括栅介质层41和位于栅介质层上的栅极42。对于鳍式场效应晶体管，鳍部20的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。所述栅极结构可以同时横跨一个或两个以上的鳍部。
随着晶体管尺寸的减小，短沟道效应、漏电流等问题对晶体管的性能影响越发显著，现有技术形成的鳍式场效应晶体管的性能还有待进一步的提高。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，提高形成的晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽，所述凹槽的最大宽度大于所述开口宽度；形成填充满所述凹槽和开口的鳍部；去除所述掩膜层；刻蚀所述半导体衬底，使刻蚀后的半导体衬底表面低于鳍部最宽处；在所述半导体衬底表面形成隔离层；在所述隔离层上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。
可选的，所述凹槽的侧壁为Σ形或圆弧形。
可选的，所述凹槽的最大宽度为50nm。
可选的，所述鳍部材料与半导体衬底材料不同。
可选的，所述鳍部的材料包括Si、Ge、SiGe、SiSn或SiC。
可选的，所述鳍部的材料为SiGe时，Ge与Si的摩尔比为0.1～0.45。
可选的，采用选择性外延工艺形成所述鳍部。
可选的，所述半导体衬底的晶面为(111)。
可选的，所述刻蚀后的半导体衬底表面低于所述鳍部的底部表面或者与所述鳍部的底部表面齐平。
可选的，所述刻蚀后的半导体衬底表面位于鳍部的最大宽度处与鳍部的底部表面之间。
可选的，所述刻蚀后的半导体衬底的表面与鳍部的最大宽度处之间的距离为10nm～30nm。
可选的，所述隔离层的形成方法包括：在所述半导体衬底表面形成隔离材料层，所述隔离材料层表面高于鳍部顶部表面；以所述鳍部顶部表面作为停止层，随所述隔离材料层进行平坦化，使所述隔离材料层表面与鳍部顶部表面齐平；对所述隔离材料层进行回刻蚀，形成隔离层。
可选的，所述隔离层的材料为氧化硅。
可选的，所述隔离层的表面与鳍部最宽处齐平。
可选的，所述隔离层的表面高于所述鳍部最宽处。
可选的，所述隔离层的表面与鳍部最宽处之间的距离为0～5nm。
可选的，所述栅极结构包括：栅介质层、位于栅介质层上的功函数层和位于所述功函数层表面的栅极层。
可选的，所述掩膜层的材料为氮化硅或氧化硅。
为解决上述问题，本发明的实施例还提供一种采用上述方法形成的晶体管，包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部的最大宽度大于所述鳍部的顶部宽度，所述半导体衬底表面低于鳍部最宽处；位于所述半导体衬底表面形成隔离层；位于所述隔离层上的横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底表面形成具有开口的掩膜层，然后沿所述开口刻蚀半导体衬底，形成凹槽，且所述凹槽的最大宽度大于所述开口宽度，从而使得形成的填充满凹槽和开口的鳍部的最大宽度大于顶部宽度。然后回刻蚀半导体衬底，且在半导体衬底上形成隔离层。本发明技术方案中的鳍部的下部分宽度大于上部分宽度，提高了鳍部横截面周长，从而可以提高形成的鳍式场效应晶体管的沟道宽度，进而提高形成的鳍式场效应晶体管的性能。
进一步的，所述隔离层的表面与鳍部最宽处齐平或者高于鳍部最宽处，使得位于隔离层上方的鳍部侧壁不存在突出的尖角，且暴露的鳍部侧壁与隔离层之间成钝角夹角，从而在所述鳍部上形成栅极结构时，可以提高栅极结构与鳍部之间的界面质量，并且提高栅极结构对沟道区域的控制能力，提高晶体管的性能。并且，与侧壁垂直的鳍部相比。
本发明的技术方案所提供的晶体管包括半导体衬底上的鳍部，所述鳍部的最大宽度大于所述鳍部的顶部宽度，提高了晶体管的沟道宽度，从而提高晶体管的性能。
附图说明
图1是本发明的现有技术的鳍式场效应晶体管的结构示意图；
图2至图9是本发明的实施例的晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的鳍式场效应晶体管的性能还有待进一步的提高。
本发明的实施例，在半导体衬底内形成底部宽度大于顶部宽度的鳍部，可以提高形成的鳍式场效应晶体管的沟道宽度，从而提高鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100，在所述半导体衬底100表面形成具有开口201的掩膜层202。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅、绝缘体上锗或绝缘体上锗硅等。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅，为(111)晶面。
所述掩膜层200的材料可以是氮化硅、氧化硅或无定形碳等掩膜材料。所述开口201暴露出部分半导体衬底100的表面，所述开口201的位置和尺寸定义后续待形成的鳍部的位置和尺寸。所述掩膜层200的形成方法包括：在所述半导体衬底100表面形成掩膜材料层之后，在所述掩膜材料层表面形成图形化光刻胶层，所述图形化光刻胶层的图案定义出开口201的位置和尺寸；以所述图形化光刻胶层为掩膜刻蚀所述掩膜材料层，形成开口201；然后去除所述图形化光刻胶层。
请参考图3，沿所述开口201刻蚀所述半导体衬底100，在所述半导体衬底100内形成凹槽101，所述凹槽101的最大宽度大于所述开口201宽度。
本实施例中，所述凹槽101的侧壁为Σ型，形成所述凹槽101的方法包括：采用干法刻蚀工艺，沿开口201刻蚀半导体衬底100，在所述半导体衬底100内形成侧壁垂直的凹槽之后；采用各向异性湿法刻蚀工艺沿所述侧壁垂直的凹槽继续刻蚀半导体衬底100，所述各向异性湿法刻蚀工艺在各个晶向上的刻蚀速率不同，由于所述半导体衬底100为(111)晶面，从而形成具有Σ型侧壁的凹槽201。所述凹槽101的顶部宽度与开口201的宽度相同，所述凹槽101的最大宽度大于开口201的宽度。所述各向异性湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵(TMAH)。
在本发明的其他实施例中，还可以采用各向同性刻蚀工艺刻蚀所述半导体衬底100，形成具有圆弧状侧壁的凹槽101。
所述凹槽101的宽度不能过大，避免相邻凹槽101之间的间距过小。本实施例中，所述凹槽101的最大宽度为50nm。
请参考图4，形成填充满所述凹槽101(请参考图3)和开口201(请参考图3)的鳍部102。
所述鳍部102的材料为半导体材料，可以是Si、Ge、SiGe、SiSn或SiC等。所述鳍部102的材料与半导体衬底100的材料不同，两者之间具有较大的刻蚀选择比。
采用选择性外延工艺在所述凹槽101和开口201内填充半导体材料，形成所述鳍部102。可以对所述半导体材料进行平坦化，以使得形成的鳍部102的表面与掩膜层200的表面齐平。所述鳍部102包括位于半导体衬底100内的凹槽101内的第一子鳍部，以及位于掩膜层200开口201内的第二子鳍部，所述第二子鳍部侧壁垂直与半导体衬底100表面，所述第一子鳍部的最大宽度大于第二子鳍部的宽度。
本实施例中，所述鳍部102的材料为SiGe。采用选择性外延工艺形成填充满凹槽101和开口201的SiGe，具体的，所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl和H2，其中，锗源气体为GeH4，硅源气体包括SiH4或SiH2Cl2，锗源气体、硅源气体和HCl的气体流量为1sccm～1000sccm，H2的流量为0.1slm～50slm，所述选择性外延工艺的温度为600℃～800℃，压强为1Torr～100Torr。通过调整所述锗源气体的流量，可以提高鳍部102内的Ge含量，本实施例中，所述鳍部102内，Ge与Si的摩尔比为0.1～0.45。由于所述半导体衬底100表面的其他区域覆盖有掩膜层200，所以所述鳍部102仅形成在开口与半导体衬底100内的凹槽内。
采用SiGe或Ge作为鳍部102材料，可以提高在所述鳍部102为基础形成的鳍式场效应晶体管的沟道区域的载流子迁移率，从而提高鳍式场效应晶体管的性能。
在本发明的其他实施例中，可以根据待形成的鳍式场效应晶体管的具体性能需求，采用其他半导体材料形成所述鳍部102。
请参考图5，去除所述掩膜层200。
可以采用湿法刻蚀工艺去除所述掩膜层200，暴露出半导体衬底100的表面以及所述鳍部102的第二子鳍部。
本实施例中，所述掩膜层200的材料为SiN，所述湿法刻蚀工艺采用的刻蚀溶液可以为磷酸溶液。
在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述掩膜层200，所述干法刻蚀工艺对掩膜层200具有较高的刻蚀选择性，可以采用CF4、CHF3或C3F8等含氟气体对所述掩膜层200进行刻蚀。
请参考图6，刻蚀所述半导体衬底100，使刻蚀后的半导体衬底100a表面低于鳍部102最宽处。
可以采用湿法刻蚀工艺或干法刻蚀工艺刻蚀所述半导体衬底100。
本实施例中，采用湿法刻蚀工艺刻蚀所述半导体衬底100，由于所述半导体衬底100的材料与鳍部102的材料不同，可以采用对半导体衬底100具有较高刻蚀选择性的刻蚀溶液，以避免对鳍部102造成损伤。本实施例中，所述半导体衬底100的材料为Si，所述鳍部102的材料为SiGe，可以采用氢氟酸与硝酸的混合溶液对所述半导体衬底100进行刻蚀。
在本发明的其他实施例中，也可以采用干法刻蚀工艺对半导体衬底100进行刻蚀。由于鳍部102的第一子鳍部的最大宽度与第二子鳍部的宽度之间相差不大，并且干法刻蚀工艺中采用的等离子在刻蚀过程中存在散射等作用，采用干法刻蚀工艺也能够对半导体衬底100各个位置处进行均匀的刻蚀。
在本发明的其他实施例中，在刻蚀所述半导体衬底100之后，还可以对所述鳍部102在氢气或惰性气体氛围下进行退火处理，修复鳍部102表面的晶格缺陷。
本实施例中，刻蚀后的半导体衬底100a的表面与鳍部102的底部表面齐平。在本发明的其他实施例中，所述刻蚀后的半导体衬底100a的表面还可以低于所述鳍部102的底部表面，或者位于鳍部102的最大宽度处与鳍部102的底部表面之间。具体的，所述刻蚀后的半导体衬底100a的表面与鳍部102的最大宽度处之间的距离为10nm～30nm。
后续在所述半导体衬底100a表面形成隔离层，所述隔离层的形成方法请参考图7至图8。
请参考图7，在所述半导体衬底100a表面形成隔离材料层300，所述隔离材料层300的表面与鳍部102的顶部表面齐平。
具体的，在所述半导体衬底100a表面沉积隔离材料，所述隔离材料填充满相邻鳍部102之间的间隙，且高于鳍部102的顶部表面；然后以所述鳍部102的顶部表面作为停止层，对所述隔离材料层进行平坦化，使所述隔离材料层300的表面与鳍部102的顶部表面齐平。
所述隔离材料层300的材料为氧化硅、氮氧化硅或碳氧化硅等绝缘介质材料。可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺、可流动性化学气相沉积工艺或高深宽比沉积工艺等形成所述隔离材料。
请参考图8，对所述隔离材料层300(请参考图7)进行回刻蚀，形成隔离层301。
本实施例中，采用湿法刻蚀工艺对所述隔离材料层300进行回刻蚀，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
本实施例中，所述隔离层301的表面与鳍部102最宽处齐平。在本发明的其他实施例中，所述隔离层301的表面高于所述鳍部102最宽处，所述隔离层301的表面与鳍部最宽处之间的距离为0～5nm。所述隔离层301的表面低于第二子鳍部，所以使得暴露的部分鳍部102的底部宽度大于鳍部102的顶部宽度。并且，所述隔离层301的表面高于或与所述鳍部102的最宽处齐平，使得所述暴露的鳍部102的侧壁不存在突出的尖角，从而避免后续在所述鳍部102上形成栅极结构时，影响栅极结构与鳍部102之间的界面质量，在形成的晶体管工作时提高沟道区域的电场分布的均匀性，从而提高栅极结构对沟道区域的控制能力。
所述隔离层301作为相邻鳍部102之间的隔离结构以及后续形成的栅极结构与半导体衬底100a之间的隔离结构。并且后续在鳍部102两端外延半导体层形成源漏极时，所述隔离层301覆盖部分鳍部102，能够避免在鳍部102两端外延形成的半导体层的体积过大而导致沿鳍部长度方向排列的相邻鳍部的源漏极连接。
请参考图9，在所述隔离层301上形成横跨所述鳍部102的栅极结构302，所述栅极结构302覆盖鳍部102的部分顶部和侧壁。
本实施例中，所述栅极结构302包括栅介质层、位于栅介质层上的功函数层以及位于功函数层上的栅极层(图中未示出)。所述栅极结构302的形成方法包括：依次形成覆盖所述隔离层301、鳍部102的栅介质材料层、位于所述栅介质材料层表面的功函数材料层以及位于所述功函数材料层表面的栅极材料层；对所述栅极材料层、功函数材料层和栅介质材料层进行图形化，形成横跨鳍部102的栅极结构302，暴露出鳍部102的两端，后续在所述鳍部102暴露的两端表面外延形成掺杂半导体层，作为晶体管的源漏极。
所述栅介质层的材料可以是氧化铪、氧化锆或氧化铝等高K介质材料；所述功函数层的材料可以是TiN、TiAl或TiAlC等金属材料；所述栅极层的材料可以是多晶硅、钨或铝等。
高于隔离层301的鳍部102的侧壁与隔离层301之间形成钝角夹角，便于在鳍部102表面沉积形成栅极结构302，提高栅极结构302与鳍部102之间的界面质量，提高了栅极结构302对晶体管沟道区域的控制能力，减少栅极漏电流。并且，与现有技术侧壁垂直的鳍部相比，本实施例中，位于隔离层301上方的鳍部102的下部分宽度大于上部分宽度，提高了鳍部102横截面周长，从而可以提高形成的鳍式场效应晶体管的沟道宽度，进而提高形成的鳍式场效应晶体管的性能。
本实施例中，还包括后续在栅极结构302两端的鳍部102上外延半导体层以形成晶体管的源漏极。
为解决上述问题，本发明的实施例还提供一种采用上述方法形成的晶体管。
请参考图9，为所述晶体管的结构示意图。
所述晶体管包括：半导体衬底100a；位于所述半导体衬底100a上的鳍部102，所述鳍部102的最大宽度大于所述鳍部的顶部宽度，所述半导体衬底100a表面低于鳍部102最宽处；位于所述半导体衬底100a表面的隔离层301；位于所述隔离层301上的横跨所述鳍部102的栅极结构302，所述栅极结构302覆盖鳍部102的部分顶部和侧壁。
本实施例中，所述半导体衬底100a为单晶硅衬底，且晶面为(111)。在本方明的其他实施例中，所述半导体衬底100a可以是其他半导体材料，也可以具有其他晶面。
所述鳍部102包括第一子鳍部和位于第一子鳍部上方的第二子鳍部。所述第一子鳍部具有Σ型或圆弧形侧壁，所述第二子鳍部具有垂直侧壁。所述第一子鳍部的最大宽度为50nm。
所述鳍部102的材料与半导体衬底100a的材料不同，所述鳍部102的材料包括：Si、Ge、SiGe、SiSn或SiC等半导体材料。本实施例中，所述鳍部102的材料为SiGe，其中Ge与Si的摩尔比为0.1～0.45。
所述半导体衬底100a的表面低于所述鳍部102的底部表面，或者与所述鳍部102的底部表面齐平，或者所述半导体衬底100a表面位于鳍部102的最大宽度处与鳍部102的底部表面之间。所述半导体衬底100a的表面与鳍部102的最大宽度处的距离为10nm～30nm。
所述隔离层301的表面与鳍部102最宽处齐平或高于所述鳍部最宽处，所述隔离层301的表面与鳍部102最宽处之间的距离为0～5nm。所述隔离层301的材料为氧化硅。
高于隔离层301的鳍部102的侧壁与隔离层301之间形成钝角夹角，使得栅极结构302与鳍部102之间具有较高的界面质量，提高了栅极结构302对晶体管沟道区域的控制能力，减少栅极漏电流。并且，与侧壁垂直的鳍部相比，本实施例中，位于隔离层301上方的鳍部102的下部分宽度大于上部分宽度，提高了鳍部102横截面周长，从而可以提高形成的鳍式场效应晶体管的沟道宽度，进而提高形成的鳍式场效应晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成具有开口的掩膜层；
沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽，所述凹槽的最大宽度大于所述开口宽度；
形成填充满所述凹槽和开口的鳍部；
去除所述掩膜层；
刻蚀所述半导体衬底，使刻蚀后的半导体衬底表面低于鳍部最宽处；
在所述半导体衬底表面形成隔离层，所述隔离层的表面与鳍部最宽处齐平或者高于鳍部最宽处；
在所述隔离层上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述凹槽的侧壁为Σ形或圆弧形。
3.根据权利要求1所述的晶体管的形成方法，其特征在于，所述凹槽的最大宽度为50nm。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，所述鳍部材料与半导体衬底材料不同。
5.根据权利要求4所述的晶体管的形成方法，其特征在于，所述鳍部的材料包括Si、Ge、SiGe、SiSn或SiC。
6.根据权利要求4所述的晶体管的形成方法，其特征在于，所述鳍部的材料为SiGe时，Ge与Si的摩尔比为0.1～0.45。
7.根据权利要求1所述的晶体管的形成方法，其特征在于，采用选择性外延工艺形成所述鳍部。
8.根据权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底的晶面为(111)。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，所述刻蚀后的半导体衬底表面低于所述鳍部的底部表面或者与所述鳍部的底部表面齐平。
10.根据权利要求1所述的晶体管的形成方法，其特征在于，所述刻蚀后的半导体衬底表面位于鳍部的最大宽度处与鳍部的底部表面之间。
11.根据权利要求9或10所述的晶体管的形成方法，其特征在于，所述刻蚀后的半导体衬底的表面与鳍部的最大宽度处之间的距离为10nm～30nm。
12.根据权利要求1所述的晶体管的形成方法，其特征在于，所述隔离层的形成方法包括：在所述半导体衬底表面形成隔离材料层，所述隔离材料层表面高于鳍部顶部表面；以所述鳍部顶部表面作为停止层，随所述隔离材料层进行平坦化，使所述隔离材料层表面与鳍部顶部表面齐平；对所述隔离材料层进行回刻蚀，形成隔离层。
13.根据权利要求12所述的晶体管的形成方法，其特征在于，所述隔离层的材料为氧化硅。
14.根据权利要求1所述的晶体管的形成方法，其特征在于，所述隔离层的表面与鳍部最宽处之间的距离为0～5nm。
15.根据权利要求1所述的晶体管的形成方法，其特征在于，所述栅极结构包括：栅介质层、位于栅介质层上的功函数层和位于所述功函数层表面的栅极层。
16.根据权利要求1所述的晶体管的形成方法，其特征在于，所述掩膜层的材料为氮化硅或氧化硅。
17.一根据权利要求1至16任一方法所形成的晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的鳍部，所述鳍部的最大宽度大于所述鳍部的顶部宽度，所述半导体衬底表面低于鳍部最宽处；
位于所述半导体衬底表面形成隔离层，所述隔离层的表面与鳍部最宽处齐平或者高于鳍部最宽处；
位于所述隔离层上的横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610083755.1A CN107045983B (zh) | 2016-02-05 | 2016-02-05 | 晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610083755.1A CN107045983B (zh) | 2016-02-05 | 2016-02-05 | 晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107045983A CN107045983A (zh) | 2017-08-15 |
| CN107045983B true CN107045983B (zh) | 2020-07-10 |
Family
ID=59543624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610083755.1A Active CN107045983B (zh) | 2016-02-05 | 2016-02-05 | 晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107045983B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183489A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742509B2 (en) * | 2012-03-01 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for FinFETs |
| US9524986B2 (en) * | 2014-06-26 | 2016-12-20 | Globalfoundries Inc. | Trapping dislocations in high-mobility fins below isolation layer |
-
2016
- 2016-02-05 CN CN201610083755.1A patent/CN107045983B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183489A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107045983A (zh) | 2017-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664456B2 (en) | Semiconductor structures and methods of forming thereof | |
| US10991795B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9865686B2 (en) | Semiconductor device and manufacturing method therefor | |
| US9490129B2 (en) | Integrated circuits having improved gate structures and methods for fabricating same | |
| TWI642181B (zh) | Iii-v族環繞式閘極半導體元件及其製造方法 | |
| KR102612342B1 (ko) | 반도체 디바이스용 층간 유전체 구조물 내의 라이너 구조물 | |
| US9508597B1 (en) | 3D fin tunneling field effect transistor | |
| KR101526529B1 (ko) | 수직 나노와이어를 포함하는 반도체 구조를 형성하는 방법 | |
| WO2015000204A1 (zh) | FinFET器件及其制作方法 | |
| KR102260237B1 (ko) | 리세싱된 실리콘 캡이 있는 트랜지스터 및 그 형성 방법 | |
| KR102107612B1 (ko) | 반도체 디바이스의 비대칭 소스 및 드레인 구조 | |
| US20210125873A1 (en) | Semiconductor device and fabrication method thereof | |
| CN105448917A (zh) | 半导体结构及其形成方法 | |
| US9953976B2 (en) | Effective device formation for advanced technology nodes with aggressive fin-pitch scaling | |
| US20220320090A1 (en) | Nanosheet device architecture for cell-height scaling | |
| US20220320089A1 (en) | Multiple patterning gate scheme for nanosheet rule scaling | |
| TWI780604B (zh) | 半導體裝置及其製造方法 | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104425275A (zh) | 半导体结构的形成方法 | |
| US20220301922A1 (en) | Etch profile control of isolation trench | |
| CN107045983B (zh) | 晶体管及其形成方法 | |
| CN105405881B (zh) | 半导体器件及其制造方法 | |
| US20230378300A1 (en) | Methods of manufacturing semiconductor devices and semiconductor devices | |
| TW202401583A (zh) | 半導體裝置及其製造方法 | |
| WO2016037398A1 (zh) | 一种FinFET结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |