CN104810400A - 在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区 - Google Patents

在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区 Download PDF

Info

Publication number
CN104810400A
CN104810400A CN201410770302.7A CN201410770302A CN104810400A CN 104810400 A CN104810400 A CN 104810400A CN 201410770302 A CN201410770302 A CN 201410770302A CN 104810400 A CN104810400 A CN 104810400A
Authority
CN
China
Prior art keywords
source electrode
drain region
dielectric
region
agent structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410770302.7A
Other languages
English (en)
Other versions
CN104810400B (zh
Inventor
张哲诚
程潼文
张哲豪
张永融
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/163,391 external-priority patent/US10164107B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104810400A publication Critical patent/CN104810400A/zh
Application granted granted Critical
Publication of CN104810400B publication Critical patent/CN104810400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

在一些实施例中，场效应晶体管(FET)结构包括主体结构、介电结构、栅极结构和源极或漏极区。在主体结构上方形成栅极结构。源极或漏极区嵌入在主体结构中并位于栅极结构旁边，并且邻接介电结构且延伸超出介电结构。源极或漏极区包括与主体结构的晶格常数不同的应力源材料。源极或漏极区包括在介电结构的顶部处的第一水平之上形成的第一区和包括在第一水平下且邻接相应的介电结构形成的向下的锥形侧壁的第二区。本发明还涉及在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区。

Description

在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区
相关申请的交叉引用
本申请是2014年1月24日提交的标题为“Embedded Source or DrainRegion of Transistor With Laterally Extended Portion”序列号为14/163,391的美国申请的部分继续申请，其全部内容结合于此作为参考。
技术领域
本发明涉及在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区。
背景技术
由于在沟道区中载流子迁移率的提高，随着引入作用于沟道区的机械应力，场效应晶体管(FETs)的驱动强度得到了提高。在一些方法中，在FET中，在栅极相对侧上的源极和漏极区包括嵌入在主体结构中的应力源区。沟道区的材料和嵌入式应力源区的材料之间的晶格失配产生了作用于于沟道区的机械应力。机械应力的量级取决于嵌入式应力源区到沟道区的距离，以及嵌入式应力源区的体积。然而，当在FET主体中形成凹槽时，应力源的材料将在凹槽中生长，凹槽的轮廓取决于邻近几何形状的负载效应，几何形状随FET的不同而不同，从而导致器件性能的非一致性。
发明内容
为了解决现有技术中的问题，本发明提供了一种场效应晶体管(FET)结构，包括：主体结构；介电结构；栅极结构，形成在所述主体结构上方；以及源极或漏极区，嵌入在所述主体结构中并位于所述栅极结构旁边，并且邻接所述介电结构且延伸超出所述介电结构，其中，所述源极或漏极区包括应力源材料，所述应力源材料的晶格常数与所述主体结构的晶格常数不同；以及所述源极或漏极区包括：第一区，形成在所述介电结构的顶部的第一水平处之上；及第二区，包括向下的锥形侧壁，所述向下的锥形侧壁形成在所述第一水平处下面并且邻接相应的所述介电结构。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及所述介电结构是在所述第一表面之上形成的鳍间隔件。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及所述介电结构是在所述第一表面之上形成的鳍间隔件；其中，每个所述鳍间隔件朝向所述第一表面较厚并且远离所述第一表面较薄。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及所述介电结构是在所述第一表面之上形成的鳍间隔件；其中，每个所述鳍间隔件朝向所述第一表面较厚并且远离所述第一表面较薄；其中，在所述第一表面上的所述鳍间隔件的厚度在约0.1nm到约200nm的范围。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及所述介电结构是在所述第一表面下形成的介电隔离区。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及所述介电结构是在所述第一表面下形成的介电隔离区；其中，在所述第一表面之上形成的鳍间隔件未围绕所述源极或漏极区。
在上述FET结构中，其中，所述栅极结构包括横跨所述主体结构的栅极侧壁；FET结构进一步包括配置在所述栅极侧壁上方的栅极间隔件；所述源极或漏极区进一步包括：第三区，在所述栅极间隔件下面横向延伸；以及第四区，形成在所述第三区下面并且延伸所述第三区的垂直深度；以及所述第一区和所述第二区沿着与所述栅极结构的宽度基本平行的方向将所述源极或漏极区分开，并且所述第三区和所述第四区沿着与所述栅极结构的长基本平行的方向将所述源极或漏极区分开。
根据本发明的另一个方面，提供了一种场效应晶体管(FET)结构，包括：主体结构；栅极结构，形成在所述主体结构上方；以及源极或漏极区，嵌入在所述主体结构中并位于所述栅极结构旁变边，并且邻接所述主体结构且延伸超出所述主体结构，其中，所述源极或漏极区包括应力源材料，所述应力源材料的晶格常数与所述主体结构的晶格常数不同；以及所述源极或漏极区包括：第一区，包括平面；及第二区，包括在所述第一区下面的向下的锥形侧壁。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及半导体结构进一步包括形成在所述第一表面之上、围绕并且邻接所述第二区的鳍间隔件。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及半导体结构进一步包括形成在所述第一表面之上、围绕并且邻接所述第二区的鳍间隔件；其中，每个所述鳍间隔件朝向所述第一表面较厚且远离所述第一表面较薄。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及半导体结构进一步包括形成在所述第一表面之上、围绕并且邻接所述第二区的鳍间隔件；其中，每个所述鳍间隔件朝向所述第一表面较厚且远离所述第一表面较薄；其中，在所述第一表面处的所述鳍间隔件的厚度为约0.1nm到约200nm的范围内。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及半导体结构进一步包括形成在所述第一表面下面的、围绕并且邻接所述第二区的介电隔离区。
在上述FET结构中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及半导体结构进一步包括形成在所述第一表面下面的、围绕并且邻接所述第二区的介电隔离区；其中，在所述第一表面之上形成的鳍间隔件未围绕所述源极或漏极区。
根据本发明的又一个方面，提供了一种方法，包括：提供半导体结构，所述半导体结构包括：主体结构、邻接所述主体结构的至少一个介电结构和在所述主体结构上方形成的栅极结构；在所述主体结构中形成源极或漏极凹槽，并将与所述介电结构相对应的向下的锥形侧壁限定为所述源极或漏极凹槽的侧壁。所述介电结构是由至少一个介电结构形成的；在所述源极或漏极凹槽中生长晶格常数与所述主体结构的晶格常数不同的应力源材料以形成源极或漏极区，其中所述源极或漏极区包括：第一区，形成在所述介电结构的顶部的第一水平处之上；以及第二区，形成在所述第一水平处下面并且邻接所述介电结构的向下的锥形侧壁。
在上述方法中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及在所述第一表面之上形成所述介电结构。
在上述方法中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及在所述第一表面之上形成所述介电结构；其中，在所述主体结构中形成源极或漏极凹槽，并将与所述介电结构相对应的向下的锥形侧壁限定为所述源极或漏极凹槽的侧壁包括：通过包括在所述介电结构上方形成至少一个额外的介电层的操作形成朝向所述第一表面较厚并且远离所述第一表面较薄的鳍间隔件；以及在所述鳍间隔件上形成至少一个额外的介电层之后，在所述主体结构中形成所述源极或漏极凹槽。
在上述方法中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；第一表面与所述栅极结构的底部齐平；以及在所述第一表面之上形成所述介电结构；其中，在所述主体结构中形成源极或漏极凹槽，并将与所述介电结构相对应的向下的锥形侧壁限定为所述源极或漏极凹槽的侧壁包括：通过包括在所述介电结构上方形成至少一个额外的介电层的操作形成朝向所述第一表面较厚并且远离所述第一表面较薄的鳍间隔件；以及在所述鳍间隔件上形成至少一个额外的介电层之后，在所述主体结构中形成所述源极或漏极凹槽；其中，在所述第一表面的水平处的所述鳍间隔件的厚度在约0.1nm到约200nm的范围内。
在上述方法中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；衬底与所述栅极结构的底部齐平；以及所述介电结构是在第一表面下面形成的介电隔离区。
在上述方法中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；衬底与所述栅极结构的底部齐平；以及所述介电结构是在第一表面下面形成的介电隔离区；其中，在所述主体结构中形成源极或漏极凹槽，并将与所述介电结构相对应的向下的锥形侧壁限定为所述源极或漏极凹槽的侧壁包括：在所述主体结构中形成所述源极或漏极凹槽；以及去除每个所述介电隔离区的部分以形成所述介电隔离区的所述向下的锥形侧壁。
在上述方法中，其中，所述主体结构是鳍结构；所述栅极结构包裹所述主体结构的沟道区；衬底与所述栅极结构的底部齐平；以及所述介电结构是在第一表面下面形成的介电隔离区；其中，在所述主体结构中形成源极或漏极凹槽，并将与所述介电结构相对应的向下的锥形侧壁限定为所述源极或漏极凹槽的侧壁包括：在所述主体结构中形成所述源极或漏极凹槽；以及去除每个所述介电隔离区的部分以形成所述介电隔离区的所述向下的锥形侧壁；其中，半导体结构进一步包括在所述第一表面之上形成的鳍间隔件；以及所述方法进一步包括在去除每个所述介电隔离区的部分以形成所述介电隔离区的所述向下的锥形侧壁之前去除所述鳍间隔件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A是根据一些实施例的示出了具有源极和漏极区的FinFET结构的示意性透视图，源极和漏极区包括外延生长的应力源材料。
图1B和图1C是根据一些实施例的分别示出了沿着图1A中的线A-A'和线B-B'的示意性截面图。
图2是根据一些实施例的示出了形成具有源极和漏极区的FET结构的方法的流程图，源极和漏极区包括外延生长的应力源材料。
图3A是根据一些实施例的示出了具有横跨作为鳍的主体结构的具有牺牲栅极结构的半导体结构的示意性透视图。
图3B和图3C是根据一些实施例的沿着图3A中的线C-C'和线D-D'的示意性截面图。
图4是根据一些实施例的示出了在栅极侧壁上方形成的间隔件的示意性截面图。
图5至图8是根据一些实施例的示出了源极或漏极区和共享的源极或漏极区的形成的示意性截面图。
图9至图11是根据一些实施例的示出了用栅极材料替换牺牲栅极材料的示意性截面图。
图12是根据其他实施例的示出了通过参照图2所描述的操作206形成的半导体结构的示意性截面图。
图13是根据其他实施例的示出了在参照图2描述的操作208期间的半导体结构的示意性截面图。
图14是根据其他实施例的示出了通过参照图2描述的操作208形成半导体结构的示意性截面图。
图15是根据一些实施例的示出了具有源极和漏极区的MOSFET结构的示意性截面图，源极和漏极区包括外延生长的应力源材料。
图16至图19是根据一些实施例的示出了在形成图15中的MOSFET结构的方法的每步操作之后的半导体结构的示意性截面图。
图20是根据一些实施例的示出了具有源极或漏极区的FinFET结构的示意性透视图，源极或漏极区包括外延生长的应力源材料。
图21是根据一些实施例的示出了沿着用于示出鳍间隔件的图20中的线E-E'的示意性截面图。
图22是根据一些实施例的示出了沿着用于示出外延生长的源极或漏极区的图20中的线E-E'的示意性截面图，源极或漏极区具有小平面下向下的锥形区。
图23示出了沿着与用于描述外延生长的源极或漏极区的图20中的线E-E'相同的方向的示例性截面图，源极或漏极区没有在小平面下向下的锥形区。
图24是根据一些实施例的示出了分别参照图20至图22和图26至图28所描述的用于形成FinFET结构的方法的流程图。
图25A是根据一些实施例的示出了在图24中的操作462所提供的半导体结构的示意性透视图。
图25B是根据一些实施例的示出了在介电结构上方形成的至少一个额外的介电层的示意性透视图。
图25C是根据一些实施例的示出了由向下的锥形侧壁形成的介电结构和由向下的锥形侧壁限定的源极和漏极凹槽的示意性透视图。
图26是根据其他实施例的示出了具有源极或漏极区的FinFET结构的示意性透视图，源极或漏极区包括外延生长的应力源材料。
图27是根据一些实施例的示出了在用于描述介电隔离区的图26中沿着线F-F'示意性截面图。
图28根据一些实施例的示出了沿着用于描述在小平面区下具有向下的锥形区6704的外延生长的源极或漏极区的图26中线F-F'的示意性截面图。
图29A是在操作462所提供的半导体结构的示意性透视图。
图29B是根据一些实施例的示出了在形成介电结构的向下的锥形侧壁之前在主体结构中形成的源极和漏极凹槽的示意性透视图。
图29C是根据一些实施例的示出了去除图29B中的鳍间隔件的示意性透视图。
图29D是根据一些实施例的示出了由向下的锥形侧壁形成的介电结构和通过向下的锥形侧壁限定的源极或漏极凹槽的示意性透视图。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了元件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，本文可以使用诸如“顶部”、“底部”、“向上”、“向下”、“前面”、“后面”、“左”、“右”、“水平”、“垂直”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作出相应的解释。应当理解，当一个元件称为“连接至”或“耦合至”另一个元件。它可以直接连接至或耦合至其他元件，或可以存在中介元件。
在栅极间隔件下具有横向延伸部分的嵌入式源极或漏极区
图1A是根据一些实施例的示出了具有源极和漏极区142和144的FinFET结构10的示意性透视图，源极和漏极区142和144包括外延生长的应力源材料。图1B和图1C根据一些实施例分别示出了沿着图1A中的线A-A'和线B-B'的示意性截面图。图1A示出了在鳍结构10中的衬底112、主体结构122、栅极结构132以及源极和漏极区142和144的相对方位。图1B示出了沿着栅极结构132的宽Wg1的主体结构122的截面。图1C示出了沿着栅极结构132的长Lg1的源极和漏极区142和144以及主体结构122的截面。
参照图1A，FinFET结构10包括衬底112、主体结构122、介电隔离区114、具有间隔件1344的栅极结构132以及源极和漏极区142、144。在一些实施例中，衬底112是晶体结构中的块状半导体衬底，诸如块状硅衬底。衬底112具有顶面112A(标记在顶面的水平位置)。
在一些实施例中，主体结构122包括从衬底112的表面112A突出的鳍结构。参照图1B，在一些实施例中，沿着栅极结构132的宽Wg1的主体结构122的截面具有从表面112A到主体结构122的顶部的垂直轮廓。主体结构122的垂直轮廓是示例性的。例如，沿着栅极结构132的宽Wg1的主体结构122的截面可以具有从表面112A到介电隔离区114的顶面114A的锥形轮廓，或具有从表面112A到主体结构122的顶部的锥形轮廓。在一些实施例中，主体结构122具有与衬底112相同的材料，并且例如具有硅的晶体结构。
参照图1A，在一些实施例中，在衬底112的表面112A上及其主体结构122周围形成介电隔离区114，诸如浅沟槽隔离(STI)。介电隔离区114具有顶面114A。参照图1B，主体结构122在介电隔离区114的顶面114A之上延伸。在一些实施例中，介电隔离区114包括氧化硅、氮化硅、氮氧化硅、氟化物掺杂硅酸盐(FSG)和/或合适的低k介电材料。
参照图1A，在一些实施例中，栅极结构132形成于介电隔离区114的顶面114A上并且横穿部分主体结构122。参照图1B，沿着栅极结构132的宽Wg1，栅极结构132横穿主体结构122并且包裹主体结构122。在一些实施例中，栅极结构132包括共形地包裹主体结构122的栅极介电层1322，以及覆盖在栅极介电层1322上方的栅电极1324。在一些实施例中，栅极介电层1322包括高k介电材料，诸如HfO2、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO、ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、SrTiO或它们的组合。在一些实施例中，栅电极1324包括功函金属层和填充金属，公函金属层共形地形成于栅极介电层1322上方用于调整栅电极1324的功函，填充金属覆盖在功函金属层上方作为栅电极1324的主要导电部分。功函金属层的实例包括TaC、TaN、TiN、TaAlN、TaSiN和它们的组合。填充金属的实例包括W、Al、Cu和它们的组合。栅极结构132中的层是示例性的。例如，具有其他层、层的其他覆盖范围，不同的层数的栅极结构132均在本发明的预期范围内。
参照图1A，在一些实施例中，在栅极结构132的相对两侧上的源极和漏极区142和144包括外延生长的应力源材料。参照图1C，栅极结构132具有跨过栅极结构132的栅极长Lg1的相对的侧壁132A和132B。在栅极结构132的侧壁132A和132B上形成间隔件1344。源极和漏极区142和144配置在间隔件1344旁边并且具有嵌入在主体结构122中的诸如区域1442和区域1444的区域，以及超出主体结构122的诸如区域1446的区域。在一些实施例中，区域1444在间隔件1344下面横向延伸，并且区域1442位于区域1444下面并且延伸区域1444的垂直深度以便区域1442和区域1444具有总的垂直深度Dv。在一些实施例中，区域1444从区域1442横向突出。在一些实施例中，区域1444具有在间隔件1344下面的墙部分1444A。壁部分1444A朝向主体结构122中的平面变尖，壁部分1444A从壁部分1444A的底部到壁部分1444A的顶部与栅极侧壁132B基本对准。壁部分1444A的底部与间隔件1344的侧壁1344B基本对准或很接近对准，并且壁部分1444A的顶部与间隔件1344的侧壁1344A基本对准或很接近对准。在图1C示出的实施例中，间隔件1344的侧壁1344A与栅极侧壁132B一致。在将参照图5描述的其他实施例中，间隔件3344的侧壁3344A与栅极侧壁332B不一致。与栅极侧壁132B基本对准的主体结构122中的平面被认为是栅极结构132下面的沟道区1222的一端。在一些实施例中，壁部分1444A具有圆形轮廓。在一些实施例中，区域1442具有椭圆形轮廓。在一些实施例中，超出主体结构122的区域1446具有面1446A(在图1A中也标记出)。在源极和漏极区142和144开始外延生长时，可以不完全地建立该面。然而，随着外延生长的进行，由于在不同表面层上的不同的外延生长率，逐渐形成了该面。
在一些实施例中，在源极和漏极区142和144中生长的应力源材料具有与主体结构122的晶格常数不同的晶格常数。在一些实施例中，FinFET结构10(图1A中标记出)是p型FET，并且在源极和漏极区142和144中生长的应力源材料具有比主体结构122的晶格常数大的晶格常数以对主体结构122中的沟道区1222施加压缩应力。在一些实施例中，主体结构122由硅(Si)制成，并且应力源材料是硅锗(SiGe)。在其他实施例中，FinFET结构10是n型FET，并且在源极和漏极区142和144中生长的应力源材料具有比主体结构122的晶格常数小的晶格常数以对主体结构122中的沟道区1222施加拉伸应力。在一些实施例中，主体结构122由Si制成，并且应力源材料是磷化硅(Si:P)或碳化硅(Si:C)。
例如，嵌入在主体结构122中的源极或漏极区144与栅极侧壁132B之间的距离定义为源极或漏极区144到位于栅极结构132下面的沟道区1222的距离。源极或漏极区144到沟道区1222的距离越接近，其到沟道区1222的机械应力越大并且载流子迁移率越高。通过在间隔件1344下面形成横向延伸的区域1444，改进了源极或漏极区144到在栅极结构132下面的沟道区1222的距离。而且，施加到沟道区1222的机械应力取决于源极或漏极区144的体积，源极和漏极区144的体积取决于区域1442和区域1444的总垂直深度Dv。通过分别形成用于改进距离效应和体积效应的不同的区域1444和1442，可以将用于形成区域1444和1442的最佳工艺分开。
图2是根据一些实施例的用于形成具有源极和漏极区的FET结构的方法200的流程图，源极和漏极区包括外延生长的应力源材料。在操作202中，提供在其上配置有栅极结构的主体结构。在操作204中，在栅极结构的栅极侧壁上方形成间隔件。在操作206中，在主体结构中形成在间隔件旁并且在间隔件下面横向延伸的凹槽。在操作208中，在凹槽下面形成凹槽延伸以延伸凹槽的垂直深度。在操作210中，在延伸的凹槽中生长具有与主体结构的晶格常数不同的应力源材料。
图3至图11是根据一些实施例的示出了半导体结构在用于形成图1A中的FinFET结构10的方法的每个操作之后的示意图。图3至图11中所示的方法对参照图2描述的方法提供了进一步的细节。在操作202中，提供了在其上配置有栅极结构的主体结构。图3A是根据一些实施例的示出了具有横跨作为鳍的主体结构322的具有牺牲栅极结构的半导体结构30的示意性透视图。在一些实施例中，通过蚀刻在块状半导体衬底中的沟道形成从衬底112的表面112A突出的主体结构322。表面112A位于沟道的底面的水平位置。沟道之间是从衬底112的表面112A延伸的主体结构322。而且，如参照图1A和图1B的描述，使用介电材料填充沟道以形成介电隔离区114。在一些实施例中，进一步蚀刻介电隔离区114使得主体结构322延伸超出介电隔离区114的顶面114A。在其他实施例中，延伸超出介电隔离区114的顶面114A的主体结构122的部分是外延生长的。
图3B和图3C是根据一些实施例的沿着图3A中的线C-C'和线D-D'的示意性截面图。在一些实施例中，为了形成图3A中的横跨主体结构322的牺牲栅极结构332，在表面114A(在图3B中示出)和主体结构322的暴露的表面的部分(在图3B和图3C中均示出)上方毯状沉积图3B和图3C中示出的将图案化为牺牲栅电极3322的牺牲栅极层。在其他实施例中，在牺牲栅极层和主体结构322之间形成牺牲栅极介电层(未示出)以在图案化牺牲栅极层以形成牺牲栅电极3322时保护主体结构322。而且，在牺牲栅极层上形成一个或多个硬掩膜层，并且在一个或多个硬掩膜层上形成光刻胶层。可以使用诸如物理汽相沉积(PVD)、等离子体增强化学汽相沉积(PECVD)、化学汽相沉积(CVD)、原子层沉积(ALD)或本领域普通技术人员认为合适的其他方法的任何方法类沉积用于形成牺牲栅极结构332的层。使用光刻技术图案化光刻胶层至光刻掩膜内，光刻掩膜限定了一个期望的牺牲栅极结构332(图3A中标记出)的区。牺牲栅极结构332的区具有栅极宽Wg1(图3B中示出)和栅极长Lg1(图3C中示出)。然后将光刻掩膜的图案转印到一个或多个硬掩膜层以形成硬掩膜3324(图3B和图3C中均示出)，在图案化牺牲栅极层期间将不会明显地蚀刻或侵蚀硬掩膜。而且，将硬掩膜3324的图案转印到牺牲栅极层以形成牺牲栅电极3322。通过使用合适的蚀刻气体的各向异性蚀刻实施从光刻掩膜到下面的层的图案的转印。参照图3C，牺牲栅极结构332具有跨过栅极长Lg1的垂直的栅极侧壁332A和332B。在一些实施例中，牺牲栅电极3322由多晶硅形成，并且硬掩膜3324包括SiO2、Si3N4或SiON。在其他实施例中，牺牲栅电极3322由Si3N4形成，而硬掩膜3324包括SiO2或SiON。
图4至图11是沿着栅极长Lg1(图3C中标记出)的截面图。在操作204中，在栅极结构的栅极侧壁上方形成间隔件。图4示出了根据一些实施例的在栅极侧壁332A和332B上方形成间隔件3344。在一些实施例中，在栅极侧壁上形成围绕牺牲栅极结构332(图3A中标记出)的密封层3342，栅极侧壁包括栅极侧壁332A和332B。在随后的加工中密封层3342保护牺牲栅极结构332不被损坏或损耗。在一些实施例中，密封层包括Si3N。随后，在一些实施例中，间隔件3344形成在密封层3342上。间隔件3344用于控制源极和漏极区142和144(在图1C中示出)对牺牲栅极结构332的抵消以便获得没有生产问题的器件性能。每个间隔件3344可以包括一个或多个层。在一些实施例中，间隔件3344包括Si3N4、SiON、SiOCN、SiCN或SiO2。可以使用诸如PVD、PECVD、CVD、ALD或本领域普通技术人员认为合适的其他方法的任何方法沉积密封层3342和间隔件3344。在图1所示的其他实施例中，不形成密封层3342，并且间隔件1344也用于密封栅极结构132。
在一些实施例中，如图8所示，牺牲栅极结构332具有与邻近的栅极结构352共享的源极或漏极区844。图5至图8是根据一些实施例的示出了源极和漏极区842和共享的源极或漏极区844的形成。由于共享的源极或漏极区844的形成取决于牺牲栅极结构332和邻近的栅极结构352，因此共享的源极或漏极区844具有对称的轮廓。然而，参照图5至图8描述的操作也适用于图1所示的FinFET结构10的形成。另外，具有如图1中所示的有对称的轮廓的源极和漏极区并且具有一个或两个如图8中所示的有对称的轮廓的源极和漏极区的半导体结构也在本发明的预期范围内。
在操作206中，在主体结构中形成位于间隔件旁边并且在间隔件下面横向延伸的凹槽。参照图5，在一些实施例中，在主体结构322中的间隔件3344旁边形成凹槽542和544。凹槽542和544在间隔件3344下面横向延伸。在一些实施例中，在牺牲栅极结构332和邻近的栅极结构352之间形成凹槽544，并且凹槽544也在栅极结构352的间隔件3544下面横向延伸。
在一些实施例中，通过各向同性蚀刻形成凹槽542和544。在一些实施例中，使用湿蚀刻实施各向同性蚀刻。因为在间隔件3344和3544下面横向延伸的凹槽542和544的部分是相似的或对称的，所以将在间隔件3344下面横向延伸的凹槽544的部分用作实例用于表征凹槽542和544的轮廓。在间隔件3344下面的凹槽544具有横向深度DL1。在一些实施例中，横向深度DL1在主体结构322的顶面322A的水平位置处的间隔件3344的侧壁3344A和侧壁3344B之间的第一间距和顶面322A的水平位置处的侧壁3344A和栅极侧壁332B之间的第二间距的范围内。在一些实施例中，暴露出主体结构322上的间隔件3344的表面3344C。在图5所示的实施例中，横向深度DL1向上延伸到间隔件3344的侧壁3344A。在将要参照图12描述的其他实施例中，横向深度DL2进一步延伸超出侧壁3344A并且向上到栅极侧壁332B。在参照图1C描述的实施例中，因为在栅极结构132和间隔件1344之间未形成密封层，所以横向深度向上延伸到与栅极侧壁132B一致的侧壁1344A。
在一些实施例中，凹槽544具有在间隔件3344下面的壁部分544A。壁部分544A朝向主体结构322的平面变尖，从壁部分544A的底部到壁部分544A的顶部与栅极侧壁332B基本对准。壁部分544A的底部与间隔件3344的侧壁3344B基本对准或很接近对准，并且壁部分544A的顶部与间隔件3344的侧壁3344A基本对准或很接近对准。在一些实施例中，通过凹槽544暴露的在表面3344C下的壁部分544A朝向主体结构322的平面变尖，沿着间隔件3344的表面3344C的暴露的方向与栅极侧壁332B基本对准。间隔件3344的表面3344C的暴露的方向沿着凹槽544的横向蚀刻的方向。在一些实施例中，在主体结构322的顶面322A的水平位置处，壁部分544A位于在间隔件3344的表面3344C和栅极侧壁332B之间的区域内。
在操作208中，在凹槽下面形成凹槽延伸以延伸凹槽的垂直深度。参照图6，在一些实施例中，为延伸凹槽542和544的垂直深度Dv1，在主体结构322中形成蚀刻率控制掺杂区642和644。在间隔件3344旁并且在凹槽542和544下面分别形成掺杂区642和644。基于掺杂剂对提高主体结构322的蚀刻速率的能力，选择在形成掺杂区642和644中使用的掺杂剂。使用的具体掺杂剂取决于主体结构322的材料和用以形成凹槽延伸的随后的蚀刻中使用的掺杂剂。在一些实施例中，掺杂剂是砷(As)、磷(As)或其他合适的材料。在一些实施例中，使用离子注入以实施掺杂。在一些实施例中，使用从1×1014原子/立方厘米到5×1015原子/立方厘米的范围内的剂量。在一些实施例中，使用3×1014原子/立方厘米的剂量，在一些实施例中，注入2keV到10keV的离子能量。
参照图7，在一些实施例中，实施主体结构322的蚀刻以形成具有垂直深度Dv2的凹槽延伸742和744以便延伸的凹槽包括凹槽542或544，并且凹槽延伸742或744具有Dv1+Dv2的总垂直深度。在一些实施例中，使用蚀刻剂以蚀刻主体结构322以形成凹槽延伸742和744，在掺杂操作中使用与掺杂剂互补的蚀刻剂以提高掺杂区642和644的蚀刻率。因此，掺杂区642和644的垂直深度控制凹槽延伸742和744的垂直深度Dv2。在一些实施例中，使用诸如等离子体蚀刻的干化学蚀刻以实施用以形成凹槽延伸742和744的主体结构322的蚀刻。在一些实施例中，凹槽延伸744具有对称的且椭圆形的轮廓。也就是说，凹槽延伸744的垂直蚀刻速率高于凹槽延伸744的横向蚀刻速率。凹槽延伸742具有非对称的且椭圆形的轮廓。在一些实施例中，凹槽542或544从凹槽延伸742或744中横向突出。
在操作210中，在延伸的凹槽中生长晶格常数与主体的晶格常数不同的应力源材料。延伸的凹槽包括如图7中所示的凹槽542或544以及凹槽延伸742或744。参照图8，在一些实施例中，应力源材料在延伸的凹槽中生长并且超出延伸的凹槽以形成源极和漏极区842和844。在一些实施例中，使用选择性外延沉积工艺生长应力源材料。在一些实施例中，源极或漏极区844具有填充延伸的凹槽的区域8442和8444以及延伸超出延伸的凹槽的区域8446。根据延伸的凹槽的轮廓，区域8444在间隔件3344下横向延伸，并且区域8442位于区域8444下面并且延伸区域8444的垂直深度。已经参照图5描述了延伸的凹槽的轮廓。除了参照图5描述的由邻近的栅极352造成的轮廓的对称性，延伸超出延伸的凹槽的区域8446的轮廓与参照图1C描述的区域1446相类似。参照图1A已经描述了应力源材料并且在此省略。
通过凹槽544(图5中示出)的横向深度DL1控制源极或漏极区844(图8中示出)到栅极侧壁332B的距离，并且通过凹槽744(图7中示出)的垂直深度Dv2控制源极或漏极区844的体积。通过用于形成凹槽542或544以及凹槽延伸742或744的分离操作，在例如以形成凹槽延伸742或744的主体结构322的干蚀刻期间发生的负载效应不影响例如在以形成凹槽542或544的主体结构322的湿蚀刻期间建立的源极和漏极区842或844的距离。因此，源极和漏极区842或844的距离更稳定并且不易受到负载效应的影响。而且，由于相对于横向蚀刻速率可以优化用于形成凹槽542或544的操作，并且利用垂直蚀刻速率可以优化用于形成凹槽延伸742或744的操作，所以可以简化用于形成凹槽542或544以及凹槽延伸742或744的最佳操作。
图9至图11示出了根据一些实施例的用栅极材料替换牺牲栅极材料。为了简化的目的，未示出邻近的栅极结构352的替换。参照图9，在一些实施例中，形成围绕牺牲栅极结构332且邻接间隔件3344的层间介电(ILD)层952。在一些实施例中，在衬底112(图3A中标记出)的表面112A上方毯式沉积ILD层952，并且平坦化ILD层952直到ILD层952的顶面是平面的硬掩膜3324。ILD层952是由一种材料制成，因此可以去除牺牲栅极结构332而不影响源极和漏极区842和844。
参照图10，在一些实施例中，随后去除图9中所示的硬掩膜3324和牺牲栅电极3322。然后，除去图案化的牺牲栅极介电层(如果存在)。硬掩膜3324和牺牲栅电极3322暴露出下面的主体结构322并且形成开口10332，在开口中将形成栅极结构132'。
参照图11，在一些实施例中，在开口10332(图10中示出)中形成栅极结构132'。在一些实施例中，在主体结构332的暴露的表面和密封层3342上共形地沉积一个或多个诸如栅极介电层1324'的栅极介电层。在其他实施例中，在主体结构332的暴露的表面上热生长栅极介电层(未示出)。如参照图1B的描述，栅极介电层1324'包括高k介电材料。例如，可以通过CVD或ALD形成栅极介电层1324'。然后形成填充开口10322的剩余部分的栅电极1322'。在一些实施例中，栅电极1322'包括功函金属层和填充金属。在一些实施例中，例如，使用CVD或ALD在栅极介电层1324'上方共形地沉积功函金属层。然后，例如，使用CVD、ALD或溅射将填充金属覆盖在功函金属层上方。进一步平坦化填充金属直到栅电极1322'的顶面为平面的ILD层952。用于形成功函金属层和填充金属的示例性材料已经参照图1B进行了描述并且在此省略。
参照图1A至图1C描述的实施例和参照图3A至图11描述的实施例是关于利用替换栅极工艺形成的栅极结构132和132'。然而，本发明不限于利用替换栅极工艺形成的栅极结构132和132'。在一些实施例中，具有与栅极结构132和132'相同轮廓的栅极结构通过非替换栅极工艺形成并且在图5所示的凹槽542和544的形成之前形成。参照图15至图19描述了非替换栅极工艺的一些实施例。
图12是根据其他实施例的通过参照图2描述的操作206形成的半导体结构的示意性截面图。图12中的截面图沿着牺牲栅极结构332的栅极长Lg1(图3C中标记出)。相对参照图5描述的实施例，凹槽546具有向上延伸到栅极侧壁332B的横向深度DL2而不是向上延伸到间隔件3344的侧壁3344A的横向深度DL1。在一些实施例中，除了通过凹槽546暴露的间隔件3344的表面3344C外，也暴露出在间隔件3344的表面3344C旁的密封层3342的表面(未示出)。而且，凹槽546具有壁部分546A，壁部分546A朝主体结构322的平面变尖且从与间隔件3344的侧壁3344B相对应的壁部分546A的部分到与栅极侧壁332B相对应的壁部分546A的部分与栅极侧壁332B基本对准。在一些实施例中，通过凹槽546暴露的在间隔件3344的表面3344C和密封层3342的表面下的壁部分546A朝主体结构322的平面变尖，沿着间隔件3344的表面3344C和密封层3342的表面暴露的方向与栅极侧壁332B基本对准。
图13是根据其他实施例的半导体结构在参照图2描述的操作208期间的示意性截面图。图13中的截面图沿着牺牲栅极结构332的栅极长Lg1(图3C中标记出)。相对参照图6描述的实施例，在形成掺杂区646和648前在间隔件3344上进一步形成伪间隔件3346。在一些实施例中，在源极和漏极区842和844(图8中示出)上方形成难熔金属硅化物层。例如，在源极和漏极区842和844以及硅化物层之间可以形成诸如硅薄膜层的半导体薄膜层以提供将在硅化物层形成期间使用或消耗的充足的硅材料。通过形成伪间隔件3346，将图11中所示的栅极结构132'与在硅化物层形成期间的可能的硅化物侵蚀屏蔽以最小化缩短栅极结构132'的可能性。在一些实施例中，伪间隔件3346包括Si3N4、SiOCN、SiON、SiCN或SiO2。在一些实施例中，通过诸如PVD、PECVD、CVD、ALD或其他本领域技术人员认为合适的方法的任何方法形成伪间隔件3346。在图13的实施例中示例性示出了掺杂区646和648。因此，在伪间隔件3346旁形成掺杂区648和646。
图14是根据其他实施例的通过参照图2描述的操作208形成的半导体结构的示意性截面图。图14中的截面图沿着牺牲栅极结构332的栅极长Lg1(图3C中标记出)。相对于参照图6和图7描述的形成掺杂区648和644以提高例如干式化学蚀刻的蚀刻率以形成凹槽延伸742和744的实施例，使用反应离子蚀刻形成图14中的凹槽延伸746和748，反应离子蚀刻包括在表面处的化学反应从而通过离子、电子或光子的撞击进行蚀刻。通过反应离子蚀刻形成的凹槽延伸746和748具有矩形轮廓，凹槽延伸746和748比通过掺杂和干化学蚀刻形成的凹槽延伸742和744更各向异性。
图15是根据一些实施例的具有源极和漏极区242和244的MOSFET结构20的示意性截面图，源极和漏极区包括外延生长的应力源材料。MOSFET结构20包括主体结构214、介电隔离区216、具有间隔件232的栅极结构222以及源极区和漏极区242和244。
在一些实施例中，MOSFET结构20包括p型FET。主体结构214是在p型衬底212中的N肼区。在一些是实施例中，衬底212是诸如块状硅衬底的晶体结构的块状半导体衬底。用p型掺杂剂掺杂衬底212以形成p型衬底。用诸如磷(P)和砷(As)的n型掺杂剂进一步掺杂在衬底212中的区域以形成N型区域。在其他实施例中，主体结构(未示出)是n型衬底。在一些实施例中，MOSFET结构(未示出)包括n型FET。主体结构是p型衬底212。
在一些实施例中，在主体结构214上形成栅极结构222。栅极结构222包括形成在主体结构214上的栅极介电层2222和形成在栅极介电层2222上的栅电极2224。在一些实施例中，如参照图1A所描述，栅极介电层2222包括高k介电材料。在一些实施例中，栅电极2224包括一个或多个层，诸如分别类似于参照图1A描述的在栅电极1324中的功函金属层和填充金属的功函金属层和金属层。
在一些实施例中，在主体结构214的边界的两端上形成介电隔离区216以隔离MOSFET结构20。在一些实施例中，介电隔离区216包括与参照图1B描述的介电隔离区114相似的材料。
在一些实施例中，在栅极结构222的相对侧上以及邻接介电隔离区216的位置配置包括外延生长的应力源材料的源极区和漏极区242和244。在一些实施例中，栅极结构222具有跨过栅极结构222的栅极长Lg2的相对侧壁222A和222B。在栅极结构222的侧壁222A和222B上形成间隔件232。在间隔件232旁配置源极区和漏极区242和244，并且源极区和漏极区242和244具有嵌入在主体结构214中的诸如区域2442和区域2444的区域，以及超出主体结构214的诸如区域2446的区域。图15中的区域2442、2444和2446类似于参照图1C描述的区域1442、1444和1446。区域1446和区域2446之间的一个不同是区域1446具有椭圆形轮廓而区域2446具有菱形轮廓。用区域2444的壁部分2442A替换的菱形轮廓的壁部分2442A，其形成了菱形轮廓的壁部分2442A的顶点。壁部分2444A位于间隔件232下并且朝主体结构214的平面变尖，壁部分2444A从壁部分2444A的底部到壁部分2444A的顶部与栅极侧壁222B基本对准。壁部分2444A的底部与间隔件232的侧壁232B基本对准或很接近对准，并且壁部分2444A的顶部与间隔件232的侧壁232A基本对准或很接近对准。因此，壁部分2444A具有比被替换的壁部分(形成具有菱形轮廓的壁部分2442A的顶点)到沟道区2142的更靠近的距离。形成源极区和漏极区242和244的应力源材料类似于参照图1C描述的形成源极和漏极区142和144的应力源材料，此处不再赘述。
图16至图19和图15是根据一些实施例的示出了在用于形成图15中的MOSFET结构20的方法的每个操作之后的半导体结构的示意性截面图。图16至图19和图15中示出的方法对参照图2描述的方法提供了进一步的细节。在操作202中，提供了主体结构，主体结构具有配置在其上的栅极结构。参照图16，在一些实施例中，主体结构214是衬底212中的肼区。用一种诸如p型的导电型掺杂衬底212，而用诸如n型的相反的导电型掺杂主体结构214。在主体结构214的边界的两端形成沟槽，并且用一种或一种以上的介电材料填充沟槽以形成介电隔离区216。相对于通过替换栅极工艺形成的栅极结构132'(图11中示出)，通过非替换栅工艺形成栅极结构222。在衬底212上毯式沉积栅极介电层并且在栅极介电层上沉积一个或多个金属层。在一些实施例中，通过CVD、ALD或其他本领域技术人员认为合适的沉积方法沉积栅极介电层和一个或多个金属层。栅极介电层和一个或多个金属层的材料类似于参照图1B描述的材料并且在此省略。为了图案化栅极介电层和一个或多个金属层到栅极介电层2222和栅电极2224上，在一个或多个金属层上方沉积光刻胶层并且将光刻胶层图案化到限定栅极结构222期望的区域的光刻胶掩膜上。然后转移光刻胶掩膜的图案到下面的一个或多个金属层和栅极介电层。在一些实施例中，在一个或多个金属层上形成硬掩膜以促进通过光刻胶层限定的图案的转移并且保护栅电极2224不受随后的处理操作的影响。在一些实施例中，通过各向异性蚀刻实施从光刻胶掩膜到下面的层的图案的转移。形成的栅极结构222具有跨过栅极长Lg2的垂直的栅极侧壁222A和222B。
在操作204中，在栅极结构的栅极侧壁上方形成间隔件。参照图17，在一些实施例中，在栅极结构222的栅极侧壁222A和222B上形成间隔件232。每个间隔件232可以包括一个或多个层。在一些实施例中，用于形成间隔件232的材料和方法类似于参照图4描述的间隔件3344的材料和方法。
在操作206中，在主体结构中形成在间隔件旁并且在间隔件下横向延伸的凹槽。参照图18，在一些实施例中，在主体结构214中在间隔件232和介电隔离区216之间形成凹槽2842和2844。凹槽2842和2844在间隔件232下横向延伸。类似于参照图5描述的凹槽542和544，形成凹槽2842和2844。
在操作208中，在凹槽下形成凹槽延伸以延伸凹槽的垂直深度。参照图19，在一些实施例中，通过具有垂直深度Dv4的凹槽延伸2944延伸凹槽2844的垂直深度Dv3使得延伸的凹槽具有的总垂直深度Dv3+Dv4。在一些实施例中，首先通过干蚀刻形成凹槽延伸2944以达到相对于凹槽2844的垂直深度Dv4，并且然后通过各向异性湿蚀刻以形成菱形轮廓。各向异性湿蚀刻也称为方向依赖湿蚀刻，其沿着不同的结晶方向具有不同的蚀刻率。在一些实施例中，形成凹槽延伸2942和2944从而使得凹槽2842和2844从凹槽延伸2942和2944处横向突出。尽管参照图7和图14描述的用于FinFET结构的凹槽延伸744和748具有椭圆形的轮廓和矩形的轮廓，并且参照图19描述的用于MOSFET结构的凹槽延伸2944具有菱形轮廓，但是椭圆形和矩形轮廓适用于MOSFET结构，而菱形轮廓适用于FinFET结构。
在操作210中，在延伸的凹槽中生长具有与主体结构的晶格常数不同的晶格常数的应力源材料。延伸的凹槽包括图19中所示的凹槽2842或2844以及凹槽延伸2942或2944。参照图15，在一些实施例中，在延伸的凹槽中生长应力源材料并且应力源材料超出延伸的凹槽以形成源极区和漏极区242和244。用于生长应力源材料的方法和应力源材料类似于参照图8和图1C描述的方法和材料，并且在此省略。
类似于参照图3A至图11描述的方法，通过用于形成凹槽2842或2844(图18中示出)的操作和用于形成凹槽延伸2942或2944(图19中示出)的操作，分别控制源极区和漏极区242或244(图15中示出)到栅极侧壁222A或222B的距离和源极区和漏极区242或244的体积。因此，源极区或漏极区242或244到沟道区2142的距离(图15中示出)是稳定的。而且，用于形成凹槽2842或2844和凹槽延伸2942或2944的操作的优化可分别指向横向蚀刻率和垂直蚀刻率。
在平面区下具有向下的锥形区的嵌入式源极和漏极区
图20是根据一些实施例的具有源极或漏极区370的FinFET结构360的示意性透视图，源极和漏极区370包括外延生长的应力源材料。在图20中，鳍间隔件368具有限定源极或漏极凹槽369(图21中示出)的向下的锥形侧壁368A，在源极或漏极凹槽369中将生长源极和漏极区370。FinFET结构360包括衬底362、主体结构364、介电隔离区366、栅极结构372、栅极间隔件374、鳍间隔件368和源极或漏极区370。衬底362、主体结构364、介电隔离区366、栅极结构372和栅极间隔件374分别类似于参照图1A、图1B和图1C描述的衬底112、主体结构122、介电隔离区114、栅极结构132、间隔件1344，并且在此省略。
参照图20，介电隔离区366的顶面形成第一表面366A。介电隔离区366的顶面类似于参照图1A和图1B描述的介电隔离区114的顶面114A。第一表面366A与栅极结构372的底部基本对准。
在主体结构364中形成源极或漏极凹槽369(图21中示出)之前在第一表面366A上方且邻接主体结构364的侧壁的部分形成鳍间隔件368。例如，在图25B中，在主体结构364中形成源极或漏极凹槽369(如图25C中所示)之前，邻接主体结构364的侧壁的部分的鳍间隔件368延伸超出第一表面366A。图21是根据一些实施例的用于示出鳍间隔件368的沿着图20中的线E-E'的示意性截面图。在图21中，在主体结构364中形成源极或漏极凹槽369。每个鳍间隔件368具有沿着从鳍间隔件368的顶部368B到第一表面366A的方向的逐渐增加的厚度。例如，鳍间隔件368在接近第一表面366A的水平处的厚度t2大于远离第一表面366A的水平处的厚度t1。在形成源极或漏极凹槽369之前，由于鳍间隔件368的厚度的不同，所以对在鳍间隔件368之间的主体结构364(图25B中示出)施加不同的应力。例如，对应于较大的厚度t2的应力F2大于对应于较小的厚度的应力t1的应力F1。当形成源极或漏极凹槽369时，去除相对鳍间隔件368的侧壁368A的主体结构364的部分。由于在第一表面368A和鳍间隔件368的顶部368B之间的鳍间隔件368的不同水平处施加的诸如F1和F2的应力的不同，所以侧壁368A是向下的锥形。在一些实施例中，在第一表面366A的水平处的每个鳍间隔件368的厚度t3具有从约0.1nm至约200nm的范围。每个鳍间隔件368的高度h1具有从约从约0.1nm至约200nm的范围。本文使用的术语“约”意思是比陈述的值或陈述的值范围大或小陈述值的1/10。在一些实施例中，用于形成鳍间隔件368的示例性材料包括Si3N4、SiON、SiOCN、SiCN和SiO2。
参照图20，通过在图21中所示的源极或漏极凹槽369中外延生长应力源材料形成源极或漏极区370。因此，源极或漏极区370嵌入在主体结构364中并位于栅极结构372旁边。此外，外延生长的源极或漏极区370延伸超出鳍间隔件368。参照图1A提供了示例性应力源材料。而且，对于p型FinFET 360，用诸如硼的p型掺杂剂掺杂源极或漏极区370。对于n型FinFET 360，用诸如磷或砷的n型掺杂剂掺杂源极或漏极区370。
图22是根据一些实施例的用于示出外延生长的源极或漏极区370的沿着图20中的线E-E'的示意性截面图，源极或漏极区370具有平面区3702下的向下的锥形区3704。源极或漏极区370包括平面区3702、向下的锥形区3704并且进一步包括较小的锥形区3706。在源极和漏极区370的外延生长期间，由于在不同表面的平面上的不同的生长率，可以形成平面。例如，在具有(111)表面定向(称为(111)平面)表面上的生长率低于在诸如(110)和(100)平面的其他平面上的生长率。因此，由于不同平面上的生长率的不同形成平面3702A和3702B等。超出鳍间隔件368的顶部368B，如果自由地生长源极或漏极区370，最终平面3702A和3702B等将具有(111)表面定向。平面区3702的形状类似于菱形的形状。相对于与第一表面366A基本平行的平面，平面3702B具有54.7°的内角α。相对于与第一表面366A基本平行的平面，平面3702A具有54.7°的外角β。
在平面区3702下，形成邻接向下的锥形侧壁368A的向下的锥形区3704。向下的锥形区3704存在于鳍间隔件368的顶部368B和第一表面366A之间。如参照图21所描述，由于沿着从鳍间隔件368的顶部368B到第一表面366A的方向逐渐增加的厚度，所以鳍间隔件368的侧壁368A是向下的锥形。因此，在鳍间隔件368的向下的锥形侧壁368A之间的区域3704也具有向下的锥形的侧壁3704A。在一些实施例中，相对于与第一表面366A基本平行的平面，每个侧壁3704A具有内角θ1。内角θ1是20度以上或160度以下。由于向下的锥形侧壁368A，在鳍间隔件368的顶部368B的水平处鳍间隔件368更宽地打开以接收应力源材料，并且因此扩展了基底，面区3702从基底中生长出。因此，增加源极或漏极区370的体积。包括应力源材料的源极或漏极区370的体积越大，从源极或漏极区370施加到沟道区的机械应力的量级越高，并且因此，沟道区中的载流子迁移率越强。
在一些实施例中，相对于区域3704，向下的锥形区3704和剩余的主体结构364之间的区域3706具有较小的锥形侧壁。在一些实施例中，区域3702、3704和3706沿着与栅极结构372的宽度Wg1(图1B中示出)基本平行的方向划分源极或漏极区370。在一些实施例中，沿着与栅极结构372的长Lg1(图1C中示出)基本平行的方向，将源极或漏极区370划分为延伸超出主体结构364(图25A中示出)的区域(类似于图1C中的区域1446)、在栅极间隔件374(图25A中示出)下横向延伸的区域(类似于图1C中的区域1444)和在栅极间隔件374下横向延伸的区域下形成的并且延伸栅极间隔件374下横向延伸的区域的垂直深度的区域(类似于图1C中的区域1442)。
相比之下，图23是用于示出外延生长的源极或漏极区371的沿着与图20中的线E-E'相同的方向的示意性截面图，源极或漏极区371在平面区下没有向下的锥形区。与图22中的鳍间隔件368相比，沿着从鳍间隔件367的顶部367B到第一表面366A的方向图23中的每个鳍间隔件367具有基本相同的厚度。例如，在接近表面366A的水平处的厚度t4与在远离第一表面366A的水平处的厚度t5基本相同。由于沿着从鳍间隔件367的顶部367B到第一表面366A的方向的鳍间隔件367的厚度是基本不变化的，所以施加在鳍间隔件367的顶部367B和第一表面366A之间的不同水平处的应力基本相同。因此，当形成源极或漏极凹槽时鳍间隔件367的侧壁367A不变尖。当外延生长源极或漏极区371时，由于鳍间隔件367的侧壁367A不变尖，在鳍间隔件367的顶部367B和第一表面366A之间的区域3714的侧壁3714A不变尖。相对于与第一表面366A基本平行的平面，每个侧壁3714A具有基本为直角的内角θ2。而且，与图22中的源极或漏极区370相比，由于图23中的鳍间隔件367没有用于形成平面区的像如图22中的鳍间隔件368的那样宽的打开，所以源极或漏极区371的体积小于图22中的源极或漏极区370的体积。
图24是根据一些实施例的用于形成分别参照图20至图22和图26至图28描述和要描述的FinFET结构360和660的方法的流程图。在操作462中，提供半导体结构，半导体结构包括主体结构、邻近主体结构的至少一个介电结构和在主体结构上方形成的栅极结构。在操作464中，形成主体结构中的源极或漏极凹槽和限定源极或漏极凹槽的侧壁的对应于介电结构的向下的锥形侧壁。介电结构由至少一个介电结构形成。在操作466中，在源极或漏极区凹槽中生长具有与主体结构的晶格常数不同的晶格常数的应力源材料以形成源极或漏极区。源极或漏极区包括在介电结构的顶部处的第一水平之上形成的平面区和在第一水平处下且邻接相应的介电结构的向下的锥形侧壁形成的向下的锥形区。
图25A是根据一些实施例的在图24中的操作462中提供的半导体结构560的示意性透视图。在操作462中，提供半导体结构560，半导体结构560包括主体结构364、邻接主体结构364的介电结构3682和在主体结构364上方形成的栅极结构372。半导体结构560进一步包括衬底362、介电隔离区366和栅极间隔件374。除了图25A中所示的主体结构364的两个鳍和图3A中所示的主结构322一个鳍外，半导体结构560的衬底362、介电隔离区366、主体结构364和栅极结构372分别与图3A中的衬底112、介电隔离区114、主体结构322和牺牲栅极结构332相似。栅极结构372包括牺牲栅电极372A和硬掩膜372B，其类似于参照图3B和图3C描述的牺牲栅极结构332的牺牲栅电极3322和硬掩膜3324形成的。栅极隔离件374的形成与参照图4描述的间隔件3344类似。
与图3A中的半导体结构30相比，图25A中的半导体结构560包括在第一表面366A上方在介电隔离区366的顶面的水平处形成的介电结构3682。在一些实施例中，介电结构3682邻接延伸超出第一表面366A并且位于栅极结构372旁的主体结构364的部分的侧壁。参照图21提供了用于形成介电结构3682的示例性材料。在一些实施例中，介电结构3682是鳍间隔件的第一层。为形成鳍间隔件的第一层，例如，通过化学汽相沉积(CVD)在第一表面366A和主体结构364上毯式沉积介电层。然后，各向异性地蚀刻介电层以去除在第一表面366A和主体结构364的顶面上方的介电层的部分。
图25B是根据一些实施例的示出了在介电结构3682上方形成的至少一个额外的介电层3684的示意性透视图。图25C是根据一些实施例的示出了的由向下的锥形侧壁368A形成的介电结构368和通过向下的锥形侧壁368A限定的源极和漏极凹槽的示意性透视图。参照图25C，在操作464中，形成在主体结构364中的源极或漏极凹槽369和限定源极或漏极凹槽369的侧壁的相应的介电结构368的向下的锥形侧壁368A。在一些实施例中，操作464包括如图25B中所示，操作4642，在操作4642中在介电结构3682上方形成至少一个额外的介电层3684，和如图25C中所示，操作4644，在操作4644中，形成在主体结构364中的源极或漏极凹槽369和相应的介电结构368的向下的锥形侧壁368A。
参照图25B，在一些实施例中，在操作4642中，额外的介电层3684是形成在鳍间隔件的第一层上方的至少一个第二层。为形成鳍间隔件的第二层，在第一表面366A、介电结构3682和主体结构364的顶面上方毯式沉积介电层。然后，各向异性地蚀刻介电层以去除在第一表面366A和主体结构364的顶面上方的介电层的部分以形成介电层3684。因此，产生具有从介电结构368的顶部368A到第一表面366A逐渐增加的厚度的介电结构368。
参照图25C，在一些实施例中，在操作4644中，在主体结构364中形成源极或漏极凹槽369。如参照图21所描述，因为去除相对相应的介电结构368的侧壁368A的主体结构364(如图25B中所示)的部分，介电结构368的厚度的不同导致相应的介电结构368的侧壁368A向下变尖。在一些实施例中，使用参照图2、图5至图7描述的操作206和208形成源极或漏极凹槽369。
在其他实施例中，在操作462中，至少一个介电结构(未示出)是在第一表面366A和主体结构364上方毯式沉积的第一介电层。在操作464中，在第一介电层上方毯式沉积至少一个第二介电层(未示出)，并且各向异性地蚀刻第一介电层和至少一个第二介电层以形成介电结构368。
参照图20，在操作466中，在源极或漏极凹槽369(图25C中示出)中生长具有与主体结构364的晶格常数不同的晶格常数的应力源材料以形成源极或漏极区370。参照图22，源极或漏极区370包括在介电结构368的顶部368B的第一水平处之上形成的平面区3702和在第一水平处下并且邻接相应的介电结构368的向下的锥形侧壁368A形成的向下的锥形区3704。在一些实施例中，应力源材料的生长类似于参照图8描述的实施例。
图26是根据其他实施例的具有源极或漏极区670的FinFET结构660的示意性透视图，源极或漏极区670包括外延生长的应力源材料。与图20中的FinFET结构360相比，FinFET结构660的介电隔离区666具有限定源极或漏极凹槽669(图27中示出)的向下的锥形侧壁666B，在源极或漏极凹槽669中将要生长源极或漏极区670。FinFET结构660包括衬底662、主体结构664、介电隔离区666、栅极结构672、栅极间隔件674和源极或漏极区670。衬底662、主体结构664、栅极结构672和栅极间隔件674类似于参照图20描述的衬底362、主体结构364、栅极结构372和栅极间隔件374，并且在此省略。
参照图26，介电隔离区666的顶面形成第一表面666A。类似于参照图20描述的第一表面366A，第一表面666A与栅极结构672的底部基本齐平。
在主体结构664中形成源极或漏极凹槽669(图27所示)之前，介电隔离区666邻接在第一表面666A下的主结构664的部分的侧壁并且将被源极或漏极区670替换。在这个阶段的介电隔离区666类似于图25A中示出的介电隔离区366。图27是根据一些实施例的用于示出介电隔离区666的沿着图26中的线F-F'的示意性截面图。在图27中，在主体结构664中形成源极或漏极凹槽669。而且，由介电隔离区666的第一表面666A和的侧壁666C形成的介电隔离区666的邻接主体结构664的尖角666D(图29C中示出)是有斜角。因此，限定源极或漏极凹槽669的介电隔离区666的侧壁666B(图27中示出)是向下的锥形。用于形成介电隔离区666的示例性材料类似于参照图20描述的介电隔离区366的材料，此处不再赘述。
参照图26，通过在图27中所示的源极或漏极凹槽669中外延生长应力源材料形成源极或漏极区670。因此，源极或漏极区670嵌入在栅极结构672旁的主体结构664中。而且，外延生长的源极或漏极区670延伸超出第一表面666A。参照图20提供了源极或漏极区670的示例性应力源材料和掺杂。
图28是根据一些实施例的用于示出外延生长的源极或漏极区670的沿着图26中的线F-F'的示意性截面图，源极或漏极区670具有在平面区6702下的向下的锥形区6704。源极或漏极区670包括平面区6702、向下的锥形区6704并且还包括较小锥形区6706。由于没有将外延生长限制在第一表面666A之上，并且参照图22描述的不同平面的生长率的不同，因此形成具有类似于菱形形状的平面区6702。
在平面区6702下，形成邻接向下的锥形侧壁666B的向下的锥形区6704。向下的锥形区6704位于与第一表面666A和第一表面666A下的锥形侧壁666B的底部水平666E之间。由于介电隔离区666的向下的锥形侧壁666B，所以在向下的锥形侧壁666B之间生长的区域6704也具有向下的锥形侧壁6704A。在一些实施例中，相对于与第一表面666A基本平行的平面，每个侧壁6704A具有内角θ3。内角θ3在90°之上或180°之下。由于向下的锥形侧壁666B，在第一表面666A的水平处介电隔离区666更宽地打开以接收应力源材料，并且因此扩展了基底，平面区6702从基底中生长出。因此，增加源极或漏极区670的体积。包括应力源材料的源极或漏极区670的体积越大，从源极或漏极区670施加到沟道区的机械应力的量级越高，并且因此，沟道区中的载流子迁移率越强。
在一些实施例中，相对于区域6704，向下的锥形区6704和剩余的主体结构664之间的区域6706具有较小锥形侧壁。在一些实施例中，区域6702、6704和6706沿着与栅极结构672的宽度Wg1(图1B中示出)基本平行的方向划分源极或漏极区670。在一些实施例中，沿着与栅极结构672的长Lg1(图1C中示出)基本平行的方向，将源极或漏极区670划分为延伸超出主体结构664(图29A中示出)的区域(类似于图1C中的区域1446)、在栅极间隔件674(图29A中示出)下横向延伸的区域(类似于图1C中的区域1444)和在栅极间隔件674下横向延伸的区域下形成的并且延伸栅极间隔件674下横向延伸的区域的垂直深度的区域(类似于图1C中的区域1442)。
在图24中，提供了用于形成参照形成图26至图28描述的FinFET结构660的方法的流程图。图29A是在操作462中提供的半导体结构760的示意性透视图。在操作462中，提供了半导体结构760，半导体结构760包括主体结构664、邻接主体结构664的介电结构666和在主体结构664上方形成的栅极结构672。相对于用于提供参照图25A描述的半导体结构560的操作462，用于提供半导体结构760的操作462中的介电结构666是介电隔离区。图29A中的半导体结构760类似于图25A中的半导体结构560，并且在此省略进一步描述。
图29B是根据一些实施例的示出了在形成介电结构666的向下的锥形侧壁666B(图26中示出)之前在主体结构664中形成源极和漏极凹槽669的示意性透视图。图29C是根据一些实施例的示出了去除图29B中的鳍间隔件668的示意性透视图。图29D是根据一些实施例的示出了由向下的锥形侧壁666B形成的介电结构666和通过向下的锥形侧壁666B限定的源极或漏极凹槽669的示意性透视图。在操作464中，如图29B所示，在主体结构664中形成的源极或漏极凹槽669，以及如图29C所示，形成限定源极或漏极凹槽669的侧壁的相应的介电结构666的向下的锥形侧壁666B。在一些实施例中，操作464包括如图29B中所示，操作4646，在操作4646中在主体结构664中形成源极或漏极凹槽669，如图29C中所示，操作4648，在操作4648中去除在第一表面666A上方形成的鳍间隔件668(图29B中示出)，以及如图29D中，操作4650，在操作4650中去除每个介电结构666中的部分以形成介电结构666的向下的锥形侧壁666B。
参照图29B，在一些实施例中，在操作4646中，在主体结构664中形成源极或漏极凹槽669。类似于参照图25C描述的操作4644，形成源极或漏极凹槽669，并且在此省略。
参照图29C，在一些实施例中，在操作4648中，去除在第一表面666A上方形成的鳍间隔件668(图29B中示出)。因此，暴露出由邻接主体结构664的介电结构666的第一表面666A和侧壁666C形成的介电结构666的尖角666D。
参照图29D，在一些实施例中，在操作4650中，介电结构666的尖角666D是有斜角以形成限定源极或漏极凹槽669的介电结构666的向下的锥形侧壁666B。在一些实施例中，使用一些操作介电结构666的尖角666D是斜角，操作包括形成相应于向下的锥形区6704(图28中示出)的凹槽669的部分的粗糙的轮廓的主蚀刻操作，以及形成具有期望的角度θ3的轮廓和相应于较小锥形区6706(图28中示出)的凹槽669的部分的过蚀刻操作。在一些实施例中，主蚀刻操作和过蚀刻操作使用1mTorr到50mTorr的压力、100W到1000W的功率、选自由HBr、Cl2、SF6、N2、CF4、CHF3、CH4、CH2F2、N2H2、O2、He和Ar组成的组的气体化学物，并且在10℃到65℃的温度下。
参照图26，在操作466中，在源极或漏极凹槽669(图29D中示出)中生长具有与主体结构664的晶格常数不同的晶格常数的应力源材料以形成源极或漏极区670。参照图28，源极或漏极区670包括在介电结构666的顶部(相应于第一表面666A)的第一平处之上形成的平面区6702和在第一平处下并且邻接相应的介电结构666的向下的锥形侧壁666B形成的第一平面区向下的锥形区6704。在源极或漏极凹槽669中的应力源材料的生长类似于参照图20描述的在源极或漏极凹槽369中的应力源材料的生长。由于去除鳍间隔件668(图29B中示出)，由于鳍间隔件668的顶部水平的变化的影响增强了生长的源极和漏极区670中的不均匀性。因此，提高了器件性能的不均匀性。
一些实施例具有一个如下特征和/或优势或如下特征和/或优势的组合。在一些实施例中，形成FET结构、嵌入在栅极结构旁的主体结构中并且邻接介电结构且延伸超出介电结构的源极或漏极区。源极或漏极区包括具有与主体结构的晶格常数不同的晶格常数的应力源材料。源极或漏极区包括在介电结构的顶部的第一水平处之上形成的平面区和在相应的介电结构下并且邻接相应的介电结构形成的向下的锥形区。邻接源极或漏极区的向下的锥形区的介电结构还包括向下的锥形侧壁。由于向下的锥形侧壁，在第一水平处介电隔离结构更宽地打开以接收应力源材料，并且因此扩展了基底，平面区从基底中生长出。因此，增加源极或漏极区的体积。包括应力源材料的源极或漏极区的体积越大，从源极或漏极区施加到沟道区的机械应力的量级越高，并且因此，沟道区中的载流子迁移率越强。而且，在一些实施例中，去除鳍间隔件并且在介电隔离区形成用于限定源极或漏极凹槽的向下的锥形侧壁。因此，由于去除鳍间隔件668(图29B中示出)，由于鳍间隔件的顶部水平的变化的影响增强了生长的源极或漏极区中的不均匀性。因此，提高了器件性能的不均匀性。
在一些实施例中，场效应晶体管(FET)结构包括主体结构、介电结构、栅极结构和源极或漏极区。在主体结构上方形成栅极结构。源极或漏极区嵌入在栅极结构旁的主体结构中，并且邻接介电结构且延伸超出介电结构。源极或漏极区包括具有与主体结构的晶格常数不同的晶格常数的应力源材料。源极或漏极区包括在介电结构的顶部的第一水平处之上形成的第一区和包括在第一水平处下且邻接相应的介电结构形成的向下的锥形侧壁的第二区。
在一些实施例中，场效应晶体管(FET)结构包括主体结构、在主体结构上方形成的栅极结构以及源极或漏极区。在主体结构上方形成栅极结构。源极或漏极区嵌入在栅极结构旁的主体结构中，并且邻接主体结构且延伸超出主体结构。源极或漏极区包括具有与主体结构的晶格常数不同的晶格常数的应力源材料。源极或漏极区包括第一区(包括平面)和包括在第一区下的向下的锥形侧壁的第二区。
在一些实施例中，在一种方法中，提供半导体结构，半导体结构包括主体结构、邻接主体结构的至少一个介电结构和在主体结构上方形成的栅极结构。形成主体结构中的源极或漏极凹槽以及定义源极或漏极凹槽的侧壁的相应的介电结构的向下的锥形侧壁。介电结构由至少一个介电结构形成。在源极或漏极凹槽中生长具有与主体结构的晶格常数不同的晶格常数的应力源材料。源极或漏极区包括在介电结构的顶部的第一水平处之上形成的第一区，和在第一水平处下并且邻接介电结构的向下的锥形侧壁形成的第二区。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替代以及改变。

Claims (10)

1.一种场效应晶体管(FET)结构，包括：
主体结构；
介电结构；
栅极结构，形成在所述主体结构上方；以及
源极或漏极区，嵌入在所述主体结构中并位于所述栅极结构旁边，并且邻接所述介电结构且延伸超出所述介电结构，
其中，所述源极或漏极区包括应力源材料，所述应力源材料的晶格常数与所述主体结构的晶格常数不同；以及
所述源极或漏极区包括：
第一区，形成在所述介电结构的顶部的第一水平处之上；及
第二区，包括向下的锥形侧壁，所述向下的锥形侧壁形成在所述第一水平处下面并且邻接相应的所述介电结构。
2.根据权利要求1所述的FET结构，其中，所述主体结构是鳍结构；
所述栅极结构包裹所述主体结构的沟道区；
第一表面与所述栅极结构的底部齐平；以及
所述介电结构是在所述第一表面之上形成的鳍间隔件。
3.根据权利要求2所述的FET结构，其中，每个所述鳍间隔件朝向所述第一表面较厚并且远离所述第一表面较薄。
4.根据权利要求3所述的FET结构，其中，在所述第一表面上的所述鳍间隔件的厚度在约0.1nm到约200nm的范围。
5.根据权利要求1所述的FET结构，其中，所述主体结构是鳍结构；
所述栅极结构包裹所述主体结构的沟道区；
第一表面与所述栅极结构的底部齐平；以及
所述介电结构是在所述第一表面下形成的介电隔离区。
6.根据权利要求5所述的FET结构，其中，在所述第一表面之上形成的鳍间隔件未围绕所述源极或漏极区。
7.根据权利要求1所述的FET结构，其中，所述栅极结构包括横跨所述主体结构的栅极侧壁；
FET结构进一步包括配置在所述栅极侧壁上方的栅极间隔件；
所述源极或漏极区进一步包括：
第三区，在所述栅极间隔件下面横向延伸；以及
第四区，形成在所述第三区下面并且延伸所述第三区的垂直深度；以及
所述第一区和所述第二区沿着与所述栅极结构的宽度基本平行的方向将所述源极或漏极区分开，并且所述第三区和所述第四区沿着与所述栅极结构的长基本平行的方向将所述源极或漏极区分开。
8.一种场效应晶体管(FET)结构，包括：
主体结构；
栅极结构，形成在所述主体结构上方；以及
源极或漏极区，嵌入在所述主体结构中并位于所述栅极结构旁变边，并且邻接所述主体结构且延伸超出所述主体结构，
其中，所述源极或漏极区包括应力源材料，所述应力源材料的晶格常数与所述主体结构的晶格常数不同；以及
所述源极或漏极区包括：
第一区，包括平面；及
第二区，包括在所述第一区下面的向下的锥形侧壁。
9.根据权利要求8所述的FET结构，其中，所述主体结构是鳍结构；
所述栅极结构包裹所述主体结构的沟道区；
第一表面与所述栅极结构的底部齐平；以及
半导体结构进一步包括形成在所述第一表面之上、围绕并且邻接所述第二区的鳍间隔件。
10.一种方法，包括：
提供半导体结构，所述半导体结构包括：主体结构、邻接所述主体结构的至少一个介电结构和在所述主体结构上方形成的栅极结构；
在所述主体结构中形成源极或漏极凹槽，并将与所述介电结构相对应的向下的锥形侧壁限定为所述源极或漏极凹槽的侧壁。
所述介电结构是由至少一个介电结构形成的；
在所述源极或漏极凹槽中生长晶格常数与所述主体结构的晶格常数不同的应力源材料以形成源极或漏极区，其中所述源极或漏极区包括：
第一区，形成在所述介电结构的顶部的第一水平处之上；以及
第二区，形成在所述第一水平处下面并且邻接所述介电结构的向下的锥形侧壁。
CN201410770302.7A 2014-01-24 2014-12-15 一种场效应晶体管结构和形成方法 Active CN104810400B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/163,391 2014-01-24
US14/163,391 US10164107B2 (en) 2014-01-24 2014-01-24 Embedded source or drain region of transistor with laterally extended portion
US14/449,572 US9853154B2 (en) 2014-01-24 2014-08-01 Embedded source or drain region of transistor with downward tapered region under facet region
US14/449,572 2014-08-01

Publications (2)

Publication Number Publication Date
CN104810400A true CN104810400A (zh) 2015-07-29
CN104810400B CN104810400B (zh) 2018-11-16

Family

ID=53522761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410770302.7A Active CN104810400B (zh) 2014-01-24 2014-12-15 一种场效应晶体管结构和形成方法

Country Status (5)

Country Link
US (5) US9853154B2 (zh)
KR (3) KR20150088709A (zh)
CN (1) CN104810400B (zh)
DE (1) DE102014019601A1 (zh)
TW (1) TWI621269B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123680A (zh) * 2016-02-25 2017-09-01 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109841524A (zh) * 2017-11-27 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109872972A (zh) * 2017-12-04 2019-06-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109980003A (zh) * 2017-12-27 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110085519A (zh) * 2018-01-25 2019-08-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337337B2 (en) * 2013-08-16 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device having source and drain regions with embedded germanium-containing diffusion barrier
US9627512B2 (en) * 2014-08-13 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with non-doped channel
US10164108B2 (en) 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
CN105845546B (zh) * 2015-01-15 2019-11-05 联华电子股份有限公司 照光的外延制作工艺
US9899268B2 (en) 2015-03-11 2018-02-20 Globalfoundries Inc. Cap layer for spacer-constrained epitaxially grown material on fins of a FinFET device
US10504721B2 (en) 2015-04-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered-type tunneling field effect transistor
US9627410B2 (en) * 2015-05-21 2017-04-18 International Business Machines Corporation Metallized junction FinFET structures
US9768178B2 (en) 2015-11-11 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, static random access memory cell and manufacturing method of semiconductor device
US20170140992A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9620503B1 (en) * 2015-11-16 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
CN106952909B (zh) 2016-01-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9935199B2 (en) 2016-01-15 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure
US9825036B2 (en) * 2016-02-23 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for semiconductor device
TWI612674B (zh) * 2016-03-24 2018-01-21 台灣積體電路製造股份有限公司 鰭式場效電晶體及其製造方法
US10163898B2 (en) * 2016-04-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
CN107346762A (zh) 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
KR102552949B1 (ko) * 2016-09-02 2023-07-06 삼성전자주식회사 반도체 장치
KR101887901B1 (ko) 2016-09-08 2018-08-13 현대오트론 주식회사 초음파 센서 구동 장치 및 초음파 센서 구동 방법
US10453943B2 (en) * 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
US10147787B1 (en) * 2017-05-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10355105B2 (en) * 2017-10-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors and methods of forming the same
CN110047926B (zh) * 2018-01-15 2023-08-29 联华电子股份有限公司 半导体装置以及其制作方法
US10388745B1 (en) * 2018-03-22 2019-08-20 Varian Semiconductor Equipment Associates, Inc. Structure and method of forming transistor device having improved gate contact arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202618A1 (en) * 2004-03-10 2005-09-15 Atsushi Yagishita Semiconductor device and manufacturing method of the same
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
CN102656672A (zh) * 2009-12-23 2012-09-05 英特尔公司 具有自对准外延源和漏的多栅半导体器件
US20130089959A1 (en) * 2009-09-29 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the Shape of Source/Drain Regions in FinFETs

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7335959B2 (en) 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US8207523B2 (en) 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US7452766B2 (en) * 2006-08-31 2008-11-18 Micron Technology, Inc. Finned memory cells and the fabrication thereof
KR100881818B1 (ko) * 2006-09-04 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20080237634A1 (en) 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
US7736957B2 (en) 2007-05-31 2010-06-15 Freescale Semiconductor, Inc. Method of making a semiconductor device with embedded stressor
JP2009200225A (ja) 2008-02-21 2009-09-03 Panasonic Corp 半導体装置及びその製造方法
US7632727B2 (en) 2008-05-12 2009-12-15 Globalfoundries Inc. Method of forming stepped recesses for embedded strain elements in a semiconductor device
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8373238B2 (en) 2009-12-03 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple Fin heights
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8765556B2 (en) 2009-12-23 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating strained structure in semiconductor device
WO2011125453A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
CN102437183B (zh) * 2010-09-29 2015-02-25 中国科学院微电子研究所 半导体器件及其制造方法
US8501570B2 (en) 2010-10-20 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing source/drain structures
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8835266B2 (en) 2011-04-13 2014-09-16 International Business Machines Corporation Method and structure for compound semiconductor contact
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8928086B2 (en) * 2013-01-09 2015-01-06 International Business Machines Corporation Strained finFET with an electrically isolated channel
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8541286B2 (en) 2012-02-17 2013-09-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US8865560B2 (en) * 2012-03-02 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with LDD extensions
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8674447B2 (en) * 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
KR101908451B1 (ko) * 2012-06-04 2018-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9214395B2 (en) * 2013-03-13 2015-12-15 United Microelectronics Corp. Method of manufacturing semiconductor devices
CN103165435A (zh) 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺
US9076652B2 (en) * 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US9142673B2 (en) * 2013-07-31 2015-09-22 Globalfoundries Inc. Devices and methods of forming bulk FinFETS with lateral seg for source and drain on dielectrics
US20150170916A1 (en) * 2013-12-17 2015-06-18 United Microelectronics Corp. Semiconductor process for manufacturing epitaxial structures
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9123744B1 (en) * 2014-03-07 2015-09-01 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202618A1 (en) * 2004-03-10 2005-09-15 Atsushi Yagishita Semiconductor device and manufacturing method of the same
US20050242395A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET transistor device on SOI and method of fabrication
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
US20130089959A1 (en) * 2009-09-29 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the Shape of Source/Drain Regions in FinFETs
CN102656672A (zh) * 2009-12-23 2012-09-05 英特尔公司 具有自对准外延源和漏的多栅半导体器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123680A (zh) * 2016-02-25 2017-09-01 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN107123680B (zh) * 2016-02-25 2022-03-08 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其制造方法
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109841524A (zh) * 2017-11-27 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109841524B (zh) * 2017-11-27 2021-12-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109872972A (zh) * 2017-12-04 2019-06-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109980003A (zh) * 2017-12-27 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110085519A (zh) * 2018-01-25 2019-08-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110085519B (zh) * 2018-01-25 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
KR101745836B1 (ko) 2017-06-12
US20210036155A1 (en) 2021-02-04
US20180145173A1 (en) 2018-05-24
KR20160114014A (ko) 2016-10-04
US10340382B2 (en) 2019-07-02
TWI621269B (zh) 2018-04-11
KR20160115880A (ko) 2016-10-06
US20150214366A1 (en) 2015-07-30
US10804396B2 (en) 2020-10-13
KR20150088709A (ko) 2015-08-03
CN104810400B (zh) 2018-11-16
US20230146994A1 (en) 2023-05-11
US20190319128A1 (en) 2019-10-17
DE102014019601A1 (de) 2015-07-30
TW201530775A (zh) 2015-08-01
US11594635B2 (en) 2023-02-28
US9853154B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN104810400A (zh) 在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区
KR101695509B1 (ko) 핀 전계 효과 트랜지스터에 대한 핀 형상 및 이의 형성 방법
KR101637853B1 (ko) 반도체 소자의 소스/드레인 구조를 가지는 핀 전계 효과 트랜지스터
US9276089B2 (en) FinFETs and methods for forming the same
KR102031938B1 (ko) 핀 구조물 및 그 형성 방법
US10868187B2 (en) Method of forming embedded source or drain region of transistor with laterally extended portion
EP1989729B1 (en) Semiconductor process integrating source/drain stressors and interlevel dielectric layer stressors
CN104851913A (zh) 场效应晶体管的具有基脚的栅极结构
KR102069257B1 (ko) 반도체 디바이스의 소정 형상의 소스/드레인 에피택셜 층을 형성하는 방법
KR20200014182A (ko) 에피택시 영역들의 체적 감소
KR20180135085A (ko) 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법
TW201926687A (zh) 半導體裝置及其製造方法
US20230343849A1 (en) Field-effect transistor and method of forming the same
CN108389905B (zh) 半导体结构及其形成方法
TWI838868B (zh) 半導體結構及其製造方法
US20230378300A1 (en) Methods of manufacturing semiconductor devices and semiconductor devices
CN113903809A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant