KR20090068468A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090068468A KR20090068468A KR1020070136094A KR20070136094A KR20090068468A KR 20090068468 A KR20090068468 A KR 20090068468A KR 1020070136094 A KR1020070136094 A KR 1020070136094A KR 20070136094 A KR20070136094 A KR 20070136094A KR 20090068468 A KR20090068468 A KR 20090068468A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- layer
- etching target
- protrusions
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 23
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 소자의 제조방법이 개시되어 있다. 반도체 소자의 제조방법은 식각 대상막 상에 희생막을 형성하는 단계; 희생막 상에 다수 개의 돌기들을 형성하는 단계; 돌기들 및 희생막을 이방성 식각하여, 식각 대상막 상에 마스크 패턴을 형성하는 단계; 및 마스크 패턴을 마스크로 사용하여, 식각 대상막을 패터닝 하는 단계를 포함한다.
돌기(510), SAES, 접촉, 저항
Description
실시예는 반도체 소자의 제조방법에 관한 것이다.
정보처리 기술이 발달함에 따라서, 반도체 소자의 고집적화, 고밀도화가 요구되고 있다.
이에 따라서, 반도체 소자의 크기는 작아지고, 게이트 전극 등과 콘택 사이의 접촉저항이 증가하는 문제점이 발생한다.
실시예는 콘택 전극과 게이트 전극 및 소오스/드레인 영역과의 접촉 저항을 감소시켜, 전기적인 성능이 향상된 반도체 소자의 제조방법을 제공하고자 한다.
실시예에 따른 반도체 소자의 제조방법은 식각 대상막 상에 희생막을 형성하는 단계; 상기 희생막 상에 다수 개의 돌기들을 형성하는 단계; 상기 돌기들 및 상기 희생막을 이방성 식각하여, 상기 식각 대상막 상에 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 마스크로 사용하여, 상기 식각 대상막을 패터닝 하는 단계를 포함한다.
실시예에 따른 반도체 소자의 제조방법은 돌기들에 의해서, 패터닝된 마스크를 사용하여, 게이트 전극 및 소오스/드레인 영역을 패터닝할 수 있다.
그리고, 게이트 전극 및 소오스/드레인 영역은 패터닝되어 제 1 돌기 패턴이 형성되고, 게이트 전극 및 소오스/드레인 영역에 실리사이드막이 형성되고, 실리사이드막은 콘택전극(900)이 접촉되며, 제 1 돌기 패턴에 대응하는 제 2 돌기패턴을 가진다.
따라서, 실시예에 따른 반도체 소자의 제조방법에 의해서 형성된 제 1 돌기 패턴에 의해서, 게이트 전극 및 소오스/드레인 영역에 대한 콘택전극의 접촉면적이 증가하고, 게이트 전극 및 소오스/드레인 영역에 대한 콘택전극의 접촉저항은 감소 된다.
따라서, 실시예에 따른 반도체 소자의 제조방법에 의해서, 전기적인 성능이 향상된 반도체 소자가 제공된다.
도 1 내지 도 6은 실시예에 따른 반도체 소자의 제조방법에 따른 공정을 도시한 단면도들이다.
도 1을 참조하면, n형 불순물을 포함하는 실리콘 웨이퍼에 STI 공정 또는 LOCOS 공정에 의해서, 소자분리막(120)이 형성되고, 상기 소자분리막(120)에 의해서 정의되는 활성영역(AR)에 저농도의 p형 불순물이 주입되어 p형 웰(130)이 형성된다.
이로써, n형 불순물을 포함하는 영역(110), p형 웰(130) 및 소자분리막(120)을 포함하는 반도체 기판이 형성된다.
이후, 상기 반도체 기판상에 산화막 및 폴리 실리콘층이 차례로 형성되고, 패터닝되어, 게이트 전극(200) 및 게이트 절연막(210)이 형성된다.
이후, 상기 활성영역(AR)에 상기 게이트 전극(200)을 이온 주입 마스크로 사용하여, 저농도의 n형 불순물이 주입되고, LDD영역(300)이 형성된다.
이후, 상기 반도체 기판 상에 상기 게이트 전극(200)을 덮는 질화막이 형성되고, 상기 질화막은 에치백 공정 등과 같은 이방성 식각 공정에 의해서 식각되고, 상기 게이트 전극(200)의 측면에 스페이서(220)가 형성된다.
이후, 상기 활성영역(AR)에 상기 게이트 전극(200) 및 상기 스페이서(220)를 이온 주입 마스크로 사용하여, 고농도의 n형 불순물이 주입되고, 상기 게이트 전극(200)의 양 측방에 소오스/드레인 영역(400)이 형성된다.
이후, 상기 반도체 기판 상에 상기 게이트 전극(200) 및 상기 소오스/드레인 영역(400)을 덮는 희생막(500a)이 형성된다.
상기 희생막(500a)은 예를 들어, 산화막 또는 질화막 일 수 있으며, 열 산화 공정 또는 화학 기상 증착 공정 등에 의해서, 형성될 수 있다.
또한, 상기 희생막(500a)은 약 20 내지 500Å의 두께로 형성될 수 있다.
도 2 및 도 3을 참조하면, 상기 희생막(500a) 상에 다수 개의 돌기(510)들이 형성된다. 상기 돌기(510)들은 HSG 공정에 의해서 형성될 수 있다.
더 자세하게, 상기 돌기(510)들은 다음과 같은 방법에 의해서 형성된다. 상기 실리콘 옥사이드(SiOx)를 포함하는 시드 파티클(510a)들이 증착된다. 예를 들어, 상기 시드 파티클(510a)들은 에어로졸 형태로 상기 희생막(500a)에 분사되어 증착된다.
이후, 상기 시드 파티클(510a)들은 SiO2 등을 포함하는 소오스 가스를 사용하여 성장되고, 상기 돌기(510)들이 형성된다.
예를 들어, 상기 시드 파티클(510a)들은 약 450 내지 550℃의 온도와, 약 20 내지 100 Torr의 압력에서 약 100 내지 800 sccm의 소오스 가스를 공급하여, 성장된다.
이때, 상기 돌기(510)들의 직경은 예를 들어, 약 5 내지 500Å이다.
도 4를 참조하면, 상기 돌기(510)들 및 상기 희생막(500a)은 이방성 식각 공 정에 의해서 식각되고, 상기 실리콘 돌기(510)들에 대응하는 마스크 패턴(500)이 형성된다. 이때, 상기 마스크 패턴(500)은 상기 게이트 전극(200) 및 상기 소오스/드레인 영역(400)의 상면에 형성된다.
도 5를 참조하면, 상기 게이트 전극(200)의 일부 및 상기 소오스/드레인 영역(400)은 상기 마스크 패턴(500)을 식각 마스크로 사용하여 패터닝되고, 상기 게이트 전극(200) 및 상기 소오스/드레인 영역(400)에 제 1 돌기 패턴(201 ,401)이 형성된다.
더 자세하게, 상기 게이트 전극(200) 및 상기 소오스/드레인 영역(400)은 염소 기체 또는 브롬화 수소 기체 등을 사용하여 약 30 내지 400Å의 깊이로 식각된다. 이때, 상기 식각 기체에는 불활성 기체, 질소 또는 산소 등을 첨가할 수 있다.
이후, 상기 실리콘 돌기(510)들 및 상기 마스크 패턴(500)은 제거된다.
도 6을 참조하면, 상기 게이트 전극(200) 및 상기 소오스/드레인 영역(400) 상에 상기 제 1 돌기 패턴(201 ,401)을 덮는 금속막이 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 니켈 및 티타늄 등을 들 수 있다.
이후, 상기 금속막 및 상기 게이트 전극(200) 및 상기 소오스/드레인 영역(400)에 포함된 실리콘이 서로 반응하여 실리사이드막(700)이 형성되고, 반응하지 않은 금속막은 세정공정에 의해서 제거된다.
이때, 상기 실리사이드막(700)은 상기 제 1 돌기 패턴(201 ,401)에 대응하는 제 2 돌기 패턴(710)을 포함한다.
이후, 상기 반도체 기판 상에 상기 게이트 전극(200)을 덮는 배리어막(810) 및 층간 절연막(820)이 형성되고, 상기 배리어막(810) 및 층간 절연막(820)을 관통하는 비아 홀이 형성된 후, 상기 비아 홀을 채우는 콘택전극(900)이 형성된다.
이때, 상기 콘택전극(900)의 하부면은 상기 제 2 돌기 패턴(710)에 대응하여 접촉된다.
따라서, 상기 제 2 돌기 패턴(710)에 의해서, 상기 콘택전극(900)과 상기 실리사이드막(700) 사이의 접촉면적이 증가된다. 즉, 상기 제 2 돌기 패턴(710)에 의하여, 상기 콘택전극(900)과 상기 실리사이드막(700) 사이의 접촉 저항이 감소된다.
따라서, 상기 제 2 돌기 패턴(710)에 의해서, 상기 콘택전극(900)과 상기 게이트 전극(200)의 접촉 저항이 감소하고, 상기 콘택전극(900)과 상기 소오스/드레인 영역(400) 사이의 접촉저항이 감소하게 된다.
따라서, 실시예에 따른 반도체 소자의 제조방법에 의해서 형성된 트랜지스터의 전기적인 성능은 향상된다.
도 1 내지 도 6은 실시예에 따른 반도체 소자의 제조방법에 따른 공정을 도시한 단면도들이다.
Claims (5)
- 식각 대상막 상에 희생막을 형성하는 단계;상기 희생막 상에 다수 개의 돌기들을 형성하는 단계;상기 돌기들 및 상기 희생막을 이방성 식각하여, 상기 식각 대상막 상에 마스크 패턴을 형성하는 단계; 및상기 마스크 패턴을 마스크로 사용하여, 상기 식각 대상막을 패터닝 하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 희생막을 형성하는 단계에서,상기 식각 대상막은 반도체 기판 상에 형성되는 게이트 전극 및 상기 게이트 전극의 일 측에 형성되는 소오스/드레인 영역인 반도체 소자의 제조방법.
- 제 2 항에 있어서, 상기 패터닝된 식각 대상막에 실리사이드막을 형성하는 단계; 및상기 실리사이드막과 접속되는 콘택전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 돌기들을 형성하는 단계는,상기 희생막 상에 실리콘 옥사이드를 포함하는 시드 파티클들을 형성하는 단 계; 및상기 시드 파티클들을 성장시켜, 상기 돌기들을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 식각 대상막을 패터닝 하는 단계에서,상기 식각 대상막을 패터닝하여, 상기 식각 대상막에 돌기 패턴을 형성하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136094A KR20090068468A (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136094A KR20090068468A (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090068468A true KR20090068468A (ko) | 2009-06-29 |
Family
ID=40995860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136094A KR20090068468A (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090068468A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130131755A (ko) * | 2012-05-24 | 2013-12-04 | 삼성전자주식회사 | 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법 |
-
2007
- 2007-12-24 KR KR1020070136094A patent/KR20090068468A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130131755A (ko) * | 2012-05-24 | 2013-12-04 | 삼성전자주식회사 | 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법 |
| US10840374B2 (en) | 2012-05-24 | 2020-11-17 | Samsung Electronics Co., Ltd. | Semiconductor devices with shaped portions of elevated source/drain regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269801B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4361880B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI453912B (zh) | 包含具有毗鄰於應力層之主動區之電晶體結構之電子裝置及形成該電子裝置之方法 | |
| TWI827712B (zh) | 半導體裝置與其形成方法 | |
| JP2010010508A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20070040590A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| JP2012089784A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101721036B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20100327329A1 (en) | Semiconductor device and method of fabricating the same | |
| US7524751B2 (en) | Method for forming contact hole in semiconductor device | |
| KR20140028944A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7557414B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100781549B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 | |
| US20090325356A1 (en) | Methods of forming a low temperature deposition layer and methods of manufacturing semiconductor device using the same | |
| JP2009117621A (ja) | 半導体装置及びその製造方法 | |
| KR20090068468A (ko) | 반도체 소자의 제조방법 | |
| JP4706450B2 (ja) | 半導体装置およびその製造方法 | |
| KR100510997B1 (ko) | 복합 반도체소자의 접합전극 형성방법 | |
| KR101204709B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100638988B1 (ko) | 에피택셜 공정을 이용한 반도체 소자 및 그 평탄화 형성방법 | |
| KR20100108419A (ko) | 박막 및 그 박막을 이용한 반도체 장치의 제조 방법 | |
| JP3285855B2 (ja) | 半導体装置およびその製造方法 | |
| KR100872982B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100429229B1 (ko) | 반도체 소자의 제조방법 | |
| TW202117861A (zh) | 半導體裝置的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |