JP5657601B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5657601B2 JP5657601B2 JP2012105298A JP2012105298A JP5657601B2 JP 5657601 B2 JP5657601 B2 JP 5657601B2 JP 2012105298 A JP2012105298 A JP 2012105298A JP 2012105298 A JP2012105298 A JP 2012105298A JP 5657601 B2 JP5657601 B2 JP 5657601B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semiconductor device
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1に、本実施の形態に係る半導体装置の断面図を示す。図1に示す半導体装置では、SOI構造を採用しており、シリコン基板1上に埋め込み酸化膜2が形成され、さらに埋め込み酸化膜2上に半導体層3が形成された構造である。この半導体層3には、Nチャネル型MOSトランジスタが形成されるため、P型のボディ領域4とN型のソース領域5及びドレイン領域6とが設けられている。
SOI構造の半導体装置において、ボディ浮遊効果を抑制するには、ホットキャリアの発生を低減することによっても可能である。このホットキャリアの発生を低減するためには、ゲート電極側のドレイン領域における電界を緩和すれば良い。つまり、ソース領域を寄生抵抗が少ないソース不純物構造にし、非対称なソース−ドレイン構造にすることで、ゲート電極側のドレイン領域における電界を緩和することが可能となる。本実施の形態に係る半導体装置では、上記の構造を採用している。
図7に、本実施の形態に係る半導体装置の断面図を示す。図7に示す半導体装置では、図1に示したソース領域5と構成が異なる。なお、図7のソース領域5以外は、図1に示した半導体装置と同じであるため、同一の構成部分については同一符号を付し詳細な説明は省略する。
図1に示した半導体装置において、ソースエクステンション層52の底面は、Coシリサイド層51とのみ接していた。そのため、ソースエクステンション層52は、Coシリサイド層51の側面部分としか接触しておらず、ソースエクステンション層52とCoシリサイド層51の接触抵抗は高くなる。従って、当該接触抵抗が、Coシリサイド層51からソースエクステンション層52を経由してゲート電極下のチャネル反転層まで流れる電流経路に対する寄生抵抗となり、トランジスタのオン電流を低下させる原因となる場合があった。
図10に、本実施の形態に係る半導体装置の断面図を示す。本実施の形態に係る半導体装置も、実施の形態4と同様、Coシリサイド層51とソースエクステンション層52との接触抵抗を抑制する構成である。具体的に、本実施の形態では、図10に示すように、Coシリサイド層51の全部又は大半部分が、半導体層3上に形成されている。このような構造にすることで、Coシリサイド層51の底面の全面がソースエクステンション層52と接することになり、図1に示したようなCoシリサイド層51の側面でのみソースエクステンション層52と接する場合に比べて接触面積が大きくなり接触抵抗を低減できる。
本実施の形態では、実施の形態5で示したようにCoシリサイド層51とボディ領域4とを接続するP型拡散層55のような拡散層を製造する方法について説明する。なお、以下の説明においては、図13に示す一般的な半導体装置の構成を用いてP型拡散層55の製造方法を説明する。図13に示す半導体装置では、図10に示した半導体装置と異なりCoシリサイド層51が半導体層3内に形成されている。なお、図13において、図10と同一の構成部分については同一の符号を付し詳細な説明は省略する。
上記実施の形態で示した半導体装置は、ボディ領域4をソース領域5に何らかの形で接続することにより、ボディ電位をソース電位に固定している。そのため、上記実施の形態で示した半導体装置の構造をとるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を、ソース側を常に固定して使用するインバータ回路部分などに適用することは可能であるが、ソース側とドレイン側が動作状況により反転するようなパストランジスタ回路部分などには適用できない。
上記実施の形態では、ボディ電位を固定することができる半導体装置の構造について説明した。本実施の形態では、従来、知られているソースタイ構造によるボディ電位を固定する構造と本発明の構造とを比較して説明する。
本実施の形態では、実施の形態1〜6に示した半導体装置の構造をSRAM(Static Random Access Memory)回路に適用する。
実施の形態9では、SRAMを構成する負荷トランジスタ102a,102b及びドライバトランジスタ103a,103bにのみ実施の形態1〜6で示した半導体装置の構造を適用し、アクセストランジスタ101a,101bはボディ浮遊構造としていた。
Claims (4)
- シリコン基板と、前記シリコン基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成された半導体層とを備えるSOI構造の半導体装置であって、
前記半導体層は、第1導電型のボディ領域、第2導電型のソース領域及び第2導電型のドレイン領域を有し、前記ソース領域と前記ドレイン領域との間の前記ボディ領域上にゲート酸化膜を介してゲート電極が形成され、
前記ソース領域は、第2導電型のエクステンション層と、前記エクステンション層に接するように前記半導体層上に形成されるシリサイド層とを備え、前記ドレイン領域の底部は、前記埋め込み絶縁層に接し、前記ソース領域の底部と前記埋め込み絶縁層との間に前記ボディ領域を残し、前記シリサイド層が前記半導体層に形成され、前記埋め込み絶縁層に到達する第1導電型の拡散層を介して前記ボディ領域に接続されていることを特徴とする半導体装置。 - シリコン基板と、前記シリコン基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成された半導体層とを備えるSOI構造の半導体装置であって、
前記半導体層は、第1導電型のボディ領域、第2導電型のソース領域及び第2導電型のドレイン領域を有し、前記ソース領域と前記ドレイン領域との間の前記ボディ領域上にゲート酸化膜を介してゲート電極が形成され、
前記ソース領域は、第2導電型のエクステンション層と、前記エクステンション層上に選択エピタキシャル成長させたシリコンをシリサイド化して形成したシリサイド層とを備え、前記ドレイン領域の底部は、前記埋め込み絶縁層に接し、前記ソース領域の底部と前記埋め込み絶縁層との間に前記ボディ領域を残し、前記シリサイド層が前記半導体層に形成され、前記埋め込み絶縁層に到達する第1導電型の拡散層を介して前記ボディ領域に接続されていることを特徴とする半導体装置。 - 請求項1又は請求項2に記載の半導体装置であって、
前記エクステンション層は、前記ドレイン領域に形成されるエクステンション層に比べて第2導電型の不純物の実効濃度が高いことを特徴とする半導体装置。 - 請求項1又は請求項2に記載の半導体装置を製造する方法であって、
(c)前記エクステンション層上に第2導電型のシリコンを選択エピタキシャル成長させる工程と、
(d)前記(c)工程で形成した前記シリコンをシリサイド化して前記シリサイド層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012105298A JP5657601B2 (ja) | 2004-10-18 | 2012-05-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302463 | 2004-10-18 | ||
JP2004302463 | 2004-10-18 | ||
JP2012105298A JP5657601B2 (ja) | 2004-10-18 | 2012-05-02 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005268263A Division JP5172083B2 (ja) | 2004-10-18 | 2005-09-15 | 半導体装置及びその製造方法、並びにメモリ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182478A JP2012182478A (ja) | 2012-09-20 |
JP5657601B2 true JP5657601B2 (ja) | 2015-01-21 |
Family
ID=47013356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012105298A Expired - Fee Related JP5657601B2 (ja) | 2004-10-18 | 2012-05-02 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5657601B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015065202A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223713A (ja) * | 1999-02-02 | 2000-08-11 | Oki Electric Ind Co Ltd | 半導体素子及びその製造方法 |
JP2000269503A (ja) * | 1999-03-15 | 2000-09-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001267576A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2003332579A (ja) * | 2002-05-07 | 2003-11-21 | Sony Corp | 半導体装置 |
JP2004079748A (ja) * | 2002-08-16 | 2004-03-11 | Sony Corp | 絶縁ゲート電界効果トランジスタの製造方法、および、当該トランジスタ |
US6833307B1 (en) * | 2002-10-30 | 2004-12-21 | Advanced Micro Devices, Inc. | Method for manufacturing a semiconductor component having an early halo implant |
JP2004273589A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2012
- 2012-05-02 JP JP2012105298A patent/JP5657601B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012182478A (ja) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172083B2 (ja) | 半導体装置及びその製造方法、並びにメモリ回路 | |
JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
KR100748261B1 (ko) | 낮은 누설전류를 갖는 fin 전계효과트랜지스터 및 그제조 방법 | |
JP3094293B2 (ja) | 半導体デバイスの製造方法 | |
JP4631833B2 (ja) | 半導体装置 | |
US20060049467A1 (en) | Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same | |
KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
JP2010056215A (ja) | 縦型電界効果トランジスタを備える半導体装置及びその製造方法 | |
KR101458332B1 (ko) | 반도체 장치, 그 제조 방법 및 불휘발성 반도체 기억 장치 | |
KR100764059B1 (ko) | 반도체 장치 및 그 형성 방법 | |
JP2010161281A (ja) | 半導体装置およびその製造方法 | |
JP5657601B2 (ja) | 半導体装置及びその製造方法 | |
JP2008021874A (ja) | 半導体素子 | |
JP2000012851A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP5160709B2 (ja) | Soi型mos電界効果トランジスタ及びその製造方法 | |
JPS63293979A (ja) | 半導体装置 | |
JPH04264776A (ja) | 半導体装置 | |
JPH11354785A (ja) | 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法 | |
JP5503833B2 (ja) | Mosトランジスタ、半導体装置及びその製造方法 | |
JP5045686B2 (ja) | 半導体装置の製造方法 | |
KR100640650B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
JP4997728B2 (ja) | 半導体装置およびその製造方法 | |
JPS62274776A (ja) | 半導体装置 | |
JP2840797B2 (ja) | 半導体装置の作製方法 | |
JP3950371B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5657601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |