TW201342455A - 半導體裝置之製造方法及電子裝置之製造方法 - Google Patents

半導體裝置之製造方法及電子裝置之製造方法 Download PDF

Info

Publication number
TW201342455A
TW201342455A TW102104165A TW102104165A TW201342455A TW 201342455 A TW201342455 A TW 201342455A TW 102104165 A TW102104165 A TW 102104165A TW 102104165 A TW102104165 A TW 102104165A TW 201342455 A TW201342455 A TW 201342455A
Authority
TW
Taiwan
Prior art keywords
film
adhesive layer
layer
substrate
semiconductor device
Prior art date
Application number
TW102104165A
Other languages
English (en)
Other versions
TWI539508B (zh
Inventor
Shinya Sasaki
Yoshikatsu Ishizuki
Motoaki Tani
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201342455A publication Critical patent/TW201342455A/zh
Application granted granted Critical
Publication of TWI539508B publication Critical patent/TWI539508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)

Abstract

一種製造半導體裝置之方法，其包括：在支撐件上設置第一黏著層；在第一黏著層上設置薄膜；在薄膜上安置半導體元件；在上面安置有半導體元件之薄膜上設置樹脂層，並且在薄膜上形成包括有半導體元件與樹脂層之基板；以及將薄膜與基板自第一黏著層分離。

Description

半導體裝置之製造方法及電子裝置之製造方法
本文所述之具體實施例係關於製造半導體裝置之方法及製造電子裝置之方法
晶圓級封裝(WLP)係已知為包括有像是裸晶片(raw chip)之類半導體元件(電子元件)之半導體封裝件(半導體裝置)的實施例。WLP亦稱為晶圓級晶片尺寸封裝(WL-CSP)或晶圓晶片尺寸封裝(W-CSP)。WLP能使置於裸末端之端子(terminal)在晶片區中重新安置(亦即，扇入)。另外，由於隨著裸晶片端子數之增加而變得難以在晶片區內重新安置端子，能使端子在晶片區外重新安置(亦即，扇出)之WLP亦正在開發中。
在像是半導體封裝件之類的已知製造方法中，半導體元件係附著於設置在支撐件上由黏著材料組成並且係以樹脂密封以形成假晶圓(pseudo wafer)之黏著片或黏著層；假晶圓係分離自黏著層；線路層係在分離自黏著層之假晶圓之表面上形成；以及切割假晶圓。因此，得到 個別的半導體封裝件。在此製造方法中，假晶圓係透過例如超音波照射、化學處理、或加熱處理而藉由降低黏著層之黏著度以從黏著層分離。
在另一已知方法中，黏著層係由具有釋放特性以及對用於密封半導體元件之樹脂有溶劑可溶性功效的黏著材料所組成。
相關技術領域之實施例如下：美國第7202107B2號專利說明書、日本第4403631號專利案、以及日本第2002-299500號專利公開說明書。
在由黏著層分離而將假晶圓形成在黏著層上(基板)的方法中，黏著層可施以紫外線照射、化學處理、或加熱處理而降低黏著層之黏著度。
然而，黏著層之黏著度一旦降低，黏著層就難以重新利用，以及每次要形成假晶圓都得使用新黏著層。因此，製造半導體裝置(半導體封裝件)所需的工時及成本難以降低。另外，使用如上述製造之半導體裝置會增加電子裝置之成本。
在一態樣中，具體實施例係設置半導體裝置及電子裝置之製造方法，以降低工時及成本。
根據本發明之一態樣，製造半導體裝置之方法包括：在支撐件上設置第一黏著層；在第一黏著層上設置薄膜；在薄膜上安置半導體元件；在其上面安置有半導體元件之薄膜上設置樹脂層，並且在薄膜上形成包括有 半導體元件與樹脂層之基板；以及將薄膜與基板從第一黏著層分離。
本發明之目的與優點將藉由特別在申請專利範圍指出之元件與組合而得以明白並達成。
要瞭解的是，如申請專利範圍之主張，前述一般說明及後述詳細說明皆呈示例性與說明性而非本發明之限制。
10‧‧‧支撐件
20‧‧‧黏著層
20b‧‧‧層體
20ba‧‧‧丙烯酸樹脂填充物
20bb‧‧‧基質材料
22‧‧‧凹凸部位
22a‧‧‧凸出部位
22b‧‧‧凹入部位
30‧‧‧半導體元件
30a‧‧‧電極面
31‧‧‧電極
40‧‧‧樹脂層
50‧‧‧假晶圓、基板
60‧‧‧晶片組件
61‧‧‧電極
70‧‧‧線路層
70a‧‧‧導電部份、導線
70b‧‧‧絕緣部份、感光樹脂
70c‧‧‧保護膜、阻焊劑層
71‧‧‧感光樹脂
71a‧‧‧開口
72a‧‧‧晶種層
72b‧‧‧電鍍層
73‧‧‧光阻層
74‧‧‧導孔
75‧‧‧導線
76‧‧‧阻焊劑層
77‧‧‧鎳層
78‧‧‧金層
79‧‧‧凸塊
80‧‧‧半導體裝置
90‧‧‧電路板
100‧‧‧薄膜、黏著膜
100a‧‧‧邊緣
100b‧‧‧邊緣
100c‧‧‧邊緣
100d‧‧‧邊緣
110‧‧‧基座件、基座層
120‧‧‧黏著物、黏著層
200‧‧‧電子裝置
300‧‧‧模具
310‧‧‧凹凸部位
310a‧‧‧凹入部位
310b‧‧‧凸出部位
320‧‧‧氧氣電漿
S‧‧‧平面方向
T‧‧‧方向
第1A圖至第1C圖描述一半導體裝置製造方法之實施例(第1部份)；第2A圖至第2D圖描述一半導體裝置製造方法之實施例(第2部份)；第3A圖至第3D圖描述另一半導體裝置製造方法；第4A圖與第4B圖描述一黏著層配置之實施例；第5A圖與第5B圖描述一黏著層形成方法之實施例(第1部份)；第6A圖與第6B圖描述一黏著層形成方法之實施例(第2部份)；第7A圖與第7B圖描述一薄膜配置之實施例；第8圖描述一半導體裝置製造程序之實施例(第1部份)；第9圖描述一半導體裝置製造程序之實施例(第2部份)； 第10圖描述一半導體裝置製造程序之實施例(第3部份)；第11圖描述一半導體裝置製造程序之實施例(第4部份)；第12圖描述一半導體裝置製造程序之實施例(第5部份)；第13圖描述一半導體裝置製造程序之實施例(第6部份)；第14圖描述一半導體裝置製造程序之實施例(第7部份)；第15圖描述一半導體裝置製造程序之實施例(第8部份)；第16A圖至第16D圖描述一半導體裝置製造程序之實施例(第9部份)；第17A圖至第17D圖描述一半導體裝置製造程序之實施例(第10部份)；以及第18圖描述一電子裝置之實施例。
第1A至1C圖及第2A至2D圖描述一半導體裝置製造方法之實施例。第1A圖係描述設置黏著層與薄膜之實施例之相關部份的概要剖面圖。第1B圖係描述安置半導體元件之實施例之相關部份的概要剖面圖。第1C圖係描述設置樹脂層(形成假晶圓)之實施例之相關部份的概要剖面圖。第2A與2B圖係描述同時分離假晶圓與薄 膜之實施例之相關部份的概要剖面圖。第2C與2D圖係描述分離薄膜之實施例之相關部份的概要剖面圖。
在製造半導體裝置時，首先，如第1A圖所述，黏著層20係置於支撐件10上，以及薄膜(黏著薄膜)100係設置於黏著層20上。支撐件20可由半導體(例如，矽)基板、玻璃基板、金屬(例如，不銹鋼)基板、陶瓷基板、或類似物而製成。黏著層20與薄膜100可由環氧樹脂、丙烯酸樹脂、聚醯亞胺樹脂、矽氧樹脂(silicon resin)、胺基甲酸乙酯樹脂之類的樹脂予以製成。薄膜100係由黏著與彈性材料予以製成。另外，薄膜100的形狀與下面的黏著層20不同(在本文描述的實施例中，薄膜100在平面圖的尺寸小於黏著層20在平面圖的尺寸)。以下將詳述黏著層20及薄膜100。
如第1B圖所示，在將黏著層20與薄膜100設置於支撐件10之後，將功用為電子組件之半導體元件30安置在薄膜100上。半導體元件30係附著於薄膜100，並使具有電極31之表面(電極面)30a面向薄膜100。半導體元件30可為裸晶片，例如，由矽或砷化鎵之類半導體材料組成之大型積體電路(LSI)。可利用覆晶晶片接合器(flip-chip bonder)、安裝件(mounter)、或類似物將半導體元件30安置在薄膜100上。
第1B圖僅描述一個半導體元件30，但薄膜100上得安置的導體元件30超過一個。複數半導體元件30可安置在單一薄膜100上之預定位置，並使電極表面30a 面向黏著層20，如第1B圖所示的配置。
如第1C圖所示，在將半導體元件30安置在薄膜100上之後，將樹脂層40設置於薄膜100上。樹脂層40可由任何用於密封半導體元件30之非導電密封樹脂材料而製成。樹脂層40可包含非導電填充物，如氧化鋁、二氧化矽、氫氧化鋁、氮化鋁、或內含前述至少一者之有機填充物。樹脂層40係藉由例如模塑而設置於薄膜100上。或者，樹脂層40可藉由以樹脂填充薄膜100上之半導體元件30周圍之框架(frame)而設置於薄膜100上。設置於薄膜100上之樹脂層40係藉由加熱或紫外線照射而固化(curing)。以此方式，將樹脂層40設置於薄膜100上，以及其中以樹脂層40密封有半導體元件30之假晶圓(基板)50係在薄膜100上形成。
樹脂層40不需在此階段完全固化。以下將說明的是，樹脂層40在固化到假晶圓50從黏著層20與薄膜100分離之後，樹脂層40可經過處理而維持晶圓狀態的程度便已足夠。
樹脂層40在此階段的固化條件(溫度條件、超音波照射條件等)係依照樹脂層40、黏著層20、以及薄膜100的材料而決定，以使黏著層20與薄膜100的黏著度得以維持。或者，黏著層20與薄膜100之材料係依照樹脂層40之材料與固化條件而決定。
假晶圓50在平面圖中形成之尺寸小於薄膜100。或者，平面圖中尺寸大於假晶圓50之薄膜100係初 步形成於黏著層20上。平面圖中薄膜100之形狀與尺寸至少有部份延伸到假晶圓50之外。
其次，如第2A與2B圖所示，將薄膜100和形成於薄膜100上之假晶圓50同時從黏著層20分離。當將薄膜100和假晶圓50同時由黏著層20分離時，首先，如第2A圖所示，將薄膜100之未形成假晶圓50處之邊緣100a由黏著層20分離。接著，如第2B圖所示，將薄膜100連同假晶圓50自先前分離之邊緣100a處由黏著層20分離。依此方式，將假晶圓50和薄膜100同時由黏著層20與支撐件10分離。
當假晶圓50與薄膜100同時由黏著層20分離時，可省略用來降低黏著層20黏著度之處理，如紫外線照射、化學處理、或加熱處理。少了用來降低黏著層20黏著度的處理，假晶圓50和薄膜100可藉由將薄膜100從邊緣100a處開始由黏著層20分離之方法予以同時且輕易地由黏著層20分離，如第2A與2B圖所示。
在將假晶圓50與薄膜100同時由黏著層20分離之後，將薄膜100由假晶圓50分離，如第2C與2D圖所示。當薄膜100由假晶圓50分離時，首先，將薄膜100之假晶圓50未形成處之邊緣100b由假晶圓50分離，如第2C圖所示。接著，將整片薄膜100從先前分離之邊緣100b開始由假晶圓50分離，如第2D圖所示。藉由執行此程序，假晶圓50由支撐件10、黏著層20分離，而取得薄膜100。
在將薄膜100由假晶圓50分離時，可省略用來降低薄膜100黏著度之處理，如紫外線照射、化學處理、或加熱處理。少了用來降低薄膜100黏著度的處理，薄膜100可藉由將薄膜100從邊緣100b開始由假晶圓50分離之方法而輕易地由假晶圓50分離，如第2C與2D圖所示。
由薄膜100分離之假晶圓50可施以加熱或紫外線照射以進一步固化樹脂層40。包括有用來電性連接至半導體元件30之電極31之導電部件(導孔、導線、或類似物)的線路層(重新佈線層)係在由薄膜100分離而形成之假晶圓50之表面上形成，亦即，半導體元件30之電極表面30a曝露處的表面。在形成線路層之後，將樹脂層40與線路層在圍繞半導體元件30之位置切割，而形成各自含有半導體元件30之個別半導體裝置(半導體封裝件)。
接著說明另一製造半導體裝置之方法以供對照。第3A至3C圖描述另一製造半導體裝置之方法。第3A圖係描述設置黏著層之實施例之相關部份的概要剖面圖。第3B圖係描述安置半導體元件之實施例之相關部份的概要剖面圖。第3C圖係描述設置樹脂層(形成假晶圓)之實施例之相關部份的概要剖面圖。第3D圖係描述分離假晶圓之實施例之相關部份的概要剖面圖。
在本方法中，首先，如第3A圖所示，黏著層20係設置於支撐件10上。其次，如第3B圖所示，半導 體元件30係安置在黏著層20上並使其電極表面30a面向黏著層20。接著，如第3C圖所示，樹脂層40係置於其上安置有半導體元件30之黏著層20上。藉由固化樹脂層40，在黏著層20上形成假晶圓50。然後，如第3D圖所示，將假晶圓50由黏著層20分離。繼而在由黏著層20分離之假晶圓50之表面上形成線路層，並將假晶圓50切割成個別之半導體裝置(半導體封裝件)。
在第3D圖所示的程序中，當將假晶圓50由黏著層20分離時，對黏著層20施加例如紫外線照射處理、化學處理、加熱處理、或類似處理以降低黏著層20之黏著度，並將假晶圓50由黏著層20分離。在此情況下，難以重複使用已遭受紫外線照射、化學處理、加熱處理、或類似處理以降低黏著度之黏著層20。所以，在本方法中，將黏著度已降低之使用過之黏著層20丟棄，並且每次形成假晶圓50都使用新黏著層20。執行用來降低黏著層20黏著度之處理之結果無法重複使用黏著層20而導致製造假晶圓50所需之工時與成本增加以及由假晶圓50產生之半導體封裝件成本增加。
亦有可能在支撐件10上初步設置具有低黏著度之黏著層20，並且以手動分離黏著層20上形成之假晶圓50。然而，即便是使用黏著度較低之黏著層20，由黏著層20分離假晶圓50仍非易事，原因是含有固化樹脂層40之支撐件10與假晶圓50兩者都堅硬且不易變形。另外，若使用具有低黏著度之黏著層20，安置於黏著層20上之 半導體元件30可因為藉由模塑形成樹脂層40時所施加之壓力或因為樹脂層40固化時之收縮而產生位移。半導體元件30之位移可能在後續形成線路層時造成導電部件與半導體元件30之間的不良電性連接。
相反地，當將薄膜100設置於假晶圓50與黏著層20之間時，如第1A至1C圖所示之方法，假晶圓50與薄膜100可由黏著層20同時且輕易地分離而不需降低黏著層20之黏著度。接著，將薄膜100由假晶圓50分離以得到分離之假晶圓50。
如上所述，假晶圓50可利用薄膜100由黏著層20分離而不需執行用來降低黏著層20黏著度之處理。因此，重複使用黏著層20變得可行。更明確地，如第1A至1C圖所示，首先，將半導體元件30安置在中間夾有薄膜100之支撐件10上的黏著層20上，並將樹脂層40設置於其上以形成第一假晶圓50。接著，如第2A與2B圖所示，將假晶圓50與薄膜100同時由黏著層20分離。然後，將中間夾有薄膜100之另一半導體元件30安置在已將假晶圓50與薄膜100由其分離之黏著層20上，並將另一樹脂層40設置於其上以形成第二假晶圓50。第二假晶圓50係與薄膜100同時由黏著層20分離。已將第二假晶圓50與薄膜100由其分離之黏著層20可進一步用於形成第三假晶圓50。
藉由省略用來降低黏著層20黏著度之處理而使黏著層20能夠重複使用，每次形成假晶圓50都減少 執行用來降低黏著度之處理所用的工時以及使用來更換設置於支撐件10上之黏著層20所用的工時變得可行。除了如此之工時減少，成本降低變得可行。所以，降低假晶圓50與半導體封裝件之成本變得可行。
再者，由後述觀點可得知，上述利用薄膜100之方法有利於重複使用黏著層20。亦即，將假晶圓50中間夾著薄膜100而設置於黏著層20上，以及黏著層20從而未與樹脂層40接觸。因此，當黏著層20要重複使用時，黏著層20在將假晶圓50與薄膜100由其分離之後無需清潔即可重複使用。
另外，當薄膜100在薄膜100與假晶圓已同時由黏著層20分離之後從假晶圓50分離時，用來降低薄膜100黏著度之處理可予以省略。因此，薄膜100亦得以重複使用。藉由重複使用薄膜100以及黏著層20，成本降低變得可行。
以下將詳述用於上述製造半導體裝置之方法的黏著層20與薄膜100。首先，將說明的是設置於支撐件10上之黏著層20。
黏著層20可由例如環氧樹脂、丙烯酸樹脂、聚醯亞胺樹脂、矽氧樹脂、胺基甲酸乙酯樹脂、或內含其中至少一者之材料予以製成。黏著層20可藉由使前述材料製成之黏著膜附著於支撐件10而設置於支撐件10上。或者，可將黏著層20由以旋轉塗佈法、噴灑塗佈(spray coating)、或印製法將前述材料塗敷至支撐件10而設置於 支撐件10上。
黏著層20即使在樹脂層40上且加熱固化之後仍維持其黏著度。另外，黏著層20在例如薄膜100保持附著於黏著層20而未遭到位移，直到薄膜100(以及假晶圓50)由其分離的黏著層20之平面方向(第2A至2D圖中的方向S)分離。再者，黏著層20在例如薄膜10分離之方向(第2A至2D圖中之方向T)具有如此得以輕易分離薄膜100之黏著度。舉例而言，黏著層20在薄膜100分離之方向T比在薄膜100放置之平面方向S呈現較低的黏著度。
具有上述特性之黏著層20係示於第4A與4B圖中。第4A與4B圖描述黏著層之配置之實施例。第4A圖係描述黏著層實施例之相關部份之概要剖面圖，以及第4B圖係描述黏著層實施例之相關部份之透視概要圖。
黏著層20舉例在其上要放置薄膜100之表面上具有凹凸部位22，如第4A圖所示。配置凹凸部位22之實施例包括：凸出部位22a係呈點狀圖案安置，線狀凸出部位22a係彼此平行而安置，以及線狀平行凸出部位22a係彼此正交而安置，形成格狀圖案。或者，如第4B圖所示，似坑狀之凹凸部位可使似環狀凸出部位22a圍繞凹入部位22b而形成。
具有凹凸部位22之黏著層20可藉由印模法、電漿處理、乾蝕刻處理、濕蝕刻處理、或類似方法而形成。現在參閱第5A、5B、6A與6B圖，將說明的是形成 具有坑狀凹凸部位22之黏著層20的方法，如第4B圖所示。
第5A、5B、6B與6B圖描述形成黏著層之方法。第5A、5B、6B與6B圖係描述形成黏著層凹凸部位之相關部份的概要剖面圖。例如，當黏著層20之坑狀凹凸部位22要藉由印模法而形成時，如第5A圖所示，製備具有與黏著層20之凹凸部位22對應之凹凸部位310的模具300。更具體地，製備具有與黏著層20之凸出部位22a對應之凹入部位310a以及與黏著層20之凹入部位22b對應之凸出部位310b的模具300。接著，以模具300對著由用於黏著層20之黏著材料所製成並安置於支撐件10上的層體20a加壓。所以，如第5B圖所示，得到具有分別與模具300之凹入部位310a與凸出部位310b對應之凸出部位22a與凹入部位22b的黏著層20。
第6A與6B圖表示另一使用電漿處理形成黏著層20坑狀凹凸部位22之方法。舉例而言，在本方法中，將丙烯酸樹脂填充物20ba與內含黏著性環氧樹脂或聚醯亞胺樹脂之基質材料(matrix material)20bb之混合物設置於支撐件10上，形成了如第6A圖所示之層體20b。將層體20b之表面接著以例如氧氣電漿320予以處理。此時，將層體20b之表面上的丙烯酸樹脂填充物20ba因丙烯酸樹脂填充物20ba之蝕刻率高於內含黏著性環氧樹脂或聚醯亞胺樹脂之基質材料20bb之蝕刻率而選擇性地予以移除。所以，如第6B圖所示，凹入部位22b係在丙烯酸樹脂填充物20ba選擇性移除處的部位形成，並因而得到具有 坑狀凹凸部位22之黏著層20。
可使用平均顆粒直徑例如100奈米至500奈米之丙烯酸樹脂填充物20ba。藉由使用丙烯酸樹脂填充物20ba，可形成圍繞如坑洞般凹陷之凹入部位22b之凸出部位22a之直徑D，該直徑D的範圍為0.1微米至10微米，以及凸出部位22a之高度H，該高度H的範圍為0.2奈米至1000奈米的凹凸部位22。
要注意可藉由第6A與6B圖所示方法形成黏著層20之材料的組合非侷限於上述實施例。另外，本文雖然說明藉由電漿處理形成凹凸部位22之實例，凹凸部位22也可藉由乾蝕刻處理或濕蝕刻處理所達成之選擇性蝕刻而形成。
上述黏著層20在薄膜100分離之方向T具有400N/cm或更小的黏著度，以及在置有薄膜100之平面方向S具有10N/cm或更大的黏著度(尺寸為5釐米乘5釐米且厚度為0.5釐米之矽晶片係置於黏著層20上，以及平面方向S之黏著度係使用晶粒剪切測試機測量)。
使用具有凹凸部位22之黏著層20而使能夠在方向S抑制設置於其上之薄膜100(以及假晶圓50)的位移以及同時且輕易地分離形成於其上面之薄膜100和假晶圓50。
接著說明設置於黏著層20上之薄膜100。第7A與7B圖描述配置薄膜之實施例。第7A與7B圖係描述薄膜實施例之相關部份的概要剖面圖。
薄膜100可包括例如將基座件(基座層)110和設置於基座件表面上之黏著物(黏著層)120，如第7A圖所示。包括有基座件110與黏著層120設置於其一個表面上之薄膜100係如第7A圖所示設置於支撐件10(第1A圖)之黏著層120上並使基座件110面向黏著層20並且使黏著層120面朝上(方向T)。半導體元件30和樹脂層40係置於薄膜100之黏著層120上，從而形成假晶圓50(第1B與1C圖)。
基座件110可由聚醯亞胺樹脂、矽氧樹脂、或氟碳樹脂之類的抗熱樹脂材料所製成。黏著層120可由例如環氧樹脂、丙烯酸樹脂、聚醯亞胺樹脂、矽氧樹脂、胺基甲酸乙酯樹脂、或內含其中至少一者之材料予以製成。
黏著層120能夠在方向S抑制設置於其上面之半導體元件30之位移並且使半導體元件30保持附著於黏著層120直到薄膜100由假晶圓50分離。例如，若供作密封半導體元件30之用的樹脂層40在形成薄膜100上之假晶圓50時固化，樹脂層40會收縮。半導體30在方向S因固化樹脂層40收縮而導致的位移會在後續程序在假晶圓50上形成線路層時會造成導線或導孔與半導體元件30之間的電性連接不良。藉由設置能夠抑制半導體30在方向S之位移並使薄膜100上半導體元件30保持附著於黏著層120的黏著層120，線路層即使在樹脂層40發生固化收縮時仍可在後續程序中於特定條件下精準形成。
如第7B圖所示，黏著層120可設置於基座 件110之兩側。包括有設置於其兩側之基座件110與黏著層120之薄膜10係設置成使一側之黏著層120面向支撐件10上之黏著層20且使另一側之黏著層120面朝上(方向T)(第1A圖)。半導體元件30與樹脂層40係設置於薄膜100之上的黏著層物120上，從而形成假晶圓50(第1B與1C圖)。
基座件110與黏著層120在堆疊至薄膜100時之組成與厚度定為使薄膜100呈彈性，如第7A與7B圖所示。薄膜100之組成與厚度最好定為使薄膜100呈彈性且強度足以由黏著層20與假晶圓50分離而不會斷裂。薄膜100之厚度例如為10微米或更厚。
與黏著層20上所形成者類似的凹凸部位22可設置於上面形成有假晶圓50之薄膜100之表面上之黏著層120上。在前述說明中，半導體元件30已如置於薄膜100上之電子組件之實施例而呈現。除了半導體元件30，另一像是晶片電容器之類的電子組件亦可置於薄膜100上。將引用第8至17圖說明製造各包括有半導體元件30和另一如晶片電容器之類之電子組件(晶片組件)之半導體裝置之方法的實施例。
第8至17圖描述半導體裝置製造程序之實施例。第8圖係描述設置黏著層和薄膜之實施例之相關部份的概要剖面圖。第9圖係描述安置電子組件之實施例之相關部份的概要剖面圖。第10圖係描述設置樹脂層(形成假晶圓)之實施例之相關部份的概要剖面圖。第11圖係描 述同時分離假晶圓與薄膜之實施例之相關部份的概要剖面圖。第12圖係描述分離薄膜之實施例之相關部份之概要剖面圖。第13圖係假晶圓從分離薄膜側看過去的概要平面圖。第14圖係描述形成線路層之實施例之相關部份的概要剖面圖。第15圖係描述得到個別半導體裝置之實施例之相關部份的概要剖面圖。第16與17圖描述形成線路層。
首先，如第8圖所示，黏著層20係設置於扁平之支撐件10上。例如，設置如第4A與4B圖所示具有如上所述關於方向S與T(亦即，T方向之黏著度低於S方向之黏著度)之黏著度之黏著層20。
如第8圖所示，薄膜100係設置於黏著層20上。例如，如第7A圖所示，設置包括有基座件110與黏著層120設置於其表面上之薄膜100。薄膜100具有與黏著層20不同之形狀(平面圖中的尺寸)。藉由設置在平面圖中尺寸與黏著層20不同之薄膜100，薄膜100與假晶圓50可輕易地由黏著層20分離。平面圖中薄膜100之尺寸可大於或小於平面圖中黏著層20之尺寸。第8圖描述平面圖中薄膜100之尺寸小於平面圖中黏著層20之尺寸的實例。
其次，如第9圖所示，半導體元件30和像是晶片電容器之類的晶片組件60係安置於薄膜100(黏著層120)之預定區域。位於半導體元件30之電極表面30a之電極31係附著於薄膜100之黏著層120，以及晶片組件60之電極61係附著於薄膜100之黏著層120。舉例而言， 半導體元件30和晶片組件60係分別利用覆晶晶片接合器和安裝器而安置在薄膜100之預定區。
然後，如第10圖所示，樹脂層40係設置於其上設置有半導體元件30與晶片組件60之薄膜100上，以及樹脂層40係經固化，形成假晶圓50。此時，樹脂層40係經設置以致平面圖中假晶圓50之尺寸小於平面圖中薄膜100之尺寸(致使薄膜100之邊緣100c延展超出假晶圓50)。如上所述，有了這個配置，薄膜100可由假晶圓50輕易地分離。
接著，如第11圖所示，將薄膜100與假晶圓50同時由黏著層20分離。此時，首先，平面圖中尺寸與黏著層20不同之薄膜100之邊緣100c(亦即，未形成假晶圓50處之邊緣)係由黏著層20分離，以及整片薄膜100係與假晶圓50同時從邊緣100c處開始由黏著層20分離。雖然黏著層20下方之支撐件10及薄膜100上方之假晶圓50具有一定的堅硬度，藉由使用依此方式夾置其間的薄膜100，假晶圓50仍可輕易地由黏著層20與支撐件10分離。
然後，如第12圖所示，將薄膜100在假晶圓50與薄膜100已同時由黏著層20分離之後從假晶圓50分離。此時，整片薄膜100係從薄膜100之邊緣100d(亦即，假晶圓50未形成處之邊緣)處開始由假晶圓50分離。藉由以具有一定強度之彈性材料製作薄膜100並且藉由使其部份從假晶圓50突出，薄膜100可平順且輕易地由假晶圓50分離。
在將薄膜100由假晶圓50分離之後，執行加熱處理、紫外線照射處理、或類似處理以進一步固化樹脂層40(完全固化)。藉由進行上述程序得到假晶圓50，其中半導體元件30之電極31和晶片組件60之電極61係由薄膜100已移除之表面上之樹脂層40外露，如第12與13圖所示。
第14圖所示之線路層70係在由支撐件10、黏著層20、以及薄膜100分離之假晶圓50(該晶圓50外露有半導體元件30之電極31和晶片組件60之電極61)的表面上形成。線路層70包括要予以電性連接至半導體30之電極31和晶片組件60之電極61的導電部份70a，如導孔與導線，以及圍繞導電部份70a而設置的絕緣部份70b。另外，線路層70在其表面上具有由防焊料(solder resist)或類似物組成之保護膜70c。
線路層70可藉由進行例如為第16與17圖所示的程序予以形成。為了方便，本文將以假晶圓50中成對之半導體元件30及晶片組件60作為實施例說明形成線路層70的方法。
首先，如第16B圖所示，感光環氧化合物之類的感光樹脂71(70b)係塗敷於薄膜100已分離之假晶圓50，如第16A圖所示。感光樹脂71係塗敷於薄膜100已分離之假晶圓50之表面，亦即，外露有半導體元件30之電極31和晶片組件60之電極61的表面。其次，如第16C圖所示，進行曝光、顯影、以及固化，以設置與半導 體元件30之電極31以及晶片組件60之電極61相通之開口71a。可在設置開口71a之後進行電漿處理。然後，由例如為鈦或鉻組成之金屬接觸層及銅層係藉由濺鍍法而形成，從而形成晶種層72a，如第16D圖所示。
如第17A圖所示，在形成晶種層72a之後，光阻層73係以對設置有導孔與導線處之區域呈開放之圖案而形成。其次，如第17B圖所示，銅電鍍係利用先前形成之晶種層72a予以執行，從而形成電鍍層72b。然後，如第17C圖所示，移除光阻層73，以及殘留在形成有光阻層73處之區域中的晶種層72a係藉由蝕刻移除。因此，如第17C圖所示，連接至半導體元件30之電極31和晶片組件60之電極61的導孔74與導線75(70a)得以形成。導線75可實施表面處理以改良接觸特性。
當因此形成之導孔74與導線75係作為第一線路層以及第二與後續線路層係在第一線路層上形成以構成多層線路時，第16A至16D以及17A至17C圖所示之程序得以重複。
如第17D圖所示，阻焊劑層76(70c)係在上層中的導線75上形成以使導線75(外連端子)之部位外露。使用例如為鎳和金之表面處理係在由阻焊劑層76外露之導線75之區域上進行以形成鎳層77和金層78。如焊球之類的凸塊79係在作為外接端子之導線75之區域中(或者在形成鎳層77和金層78時所處理後之表面上)形成。
在如第16A至16D以及17A至17D圖所示 形成線路層70之後，假晶圓50和線路層70係如第15圖所示在預定位置作切割。因此，得到各自包括有半導體元件30和晶片組件60之個別半導體裝置80。
在製造半導體裝置80的方法中，將薄膜100設置於假晶圓50與設置有黏著層20的支撐件10之間。在將假晶圓50於薄膜100上形成之後，首先，將薄膜100與假晶圓50同時由黏著層20分離，然後將薄膜100由假晶圓50分離。因此，假晶圓50可由支撐件10、黏著層20、以及薄膜100輕易地分離。
此時，如紫外線照射、化學處理、加熱處理、或類似處理用來降低黏著層20與薄膜100之厚度的處理可予以省略。因此，黏著層20以及薄膜100可重複使用。例如，假晶圓50與薄膜100已在如第11圖所示之程序中分離之支撐件10及黏著層20可在形成新假晶圓50時予以重複使用。已在第12圖所示程序中由假晶圓50分離的薄膜100亦可在形成新假晶圓50時予以重複使用。
根據上述使用薄膜100之方法，有可能減少用以製造半導體裝置80之工時和成本，以及降低半導體裝置80之成本是有可能的。
因此得到的半導體裝置80可安裝於電路板。第18圖描述電子裝置之實施例。第18圖係描述電子裝置實施例之相關部份的概要剖面圖。
第18圖中所示之電子裝置200包括半導體裝置80和電路板90。半導體裝置80具有鎳層77、金層 78、以及形成於線路層70之外連端子70d上之凸塊79，亦即焊球。
個別半導體裝置80可安置於電路板90並用於電子裝置200。藉由使用能夠以減低之工時與成本予以製造之半導體裝置80，以低成本實現電子裝置200是有可能的。
雖然在平面圖中呈圓形之假晶圓50已在前述說明中予以描述，假晶圓50之形狀不侷限於此。除了圓形以外，平面圖中假晶圓50可呈矩形。平面圖中呈圓形之假晶圓50可藉由使用半導體製造設備予以形成，以及平面圖中呈矩形之假晶圓50可藉由使用印刷線路板製造設備予以形成。
實施例
現在說明實施例如下。在矽晶圓上形成主要由矽氧樹脂組成並且厚度為50微米之黏著層。藉由奈米印模法在黏著層之表面上形成坑狀凹凸部位(藉由高度為0.3微米之凸出部位予以圍繞直徑為2微米之凹入部位)。於黏著層上設置厚度為50微米且由聚醯亞胺樹脂基座件及形成於基座件之表面上之矽氧烷黏著物(silicone adbesive)所組成的薄膜(黏著膜)。此薄膜係於黏著層上並使基座件面向黏著層並且致使矽氧烷黏著物面朝上。
半導體元件係使用覆晶晶片接合器安置在薄膜之黏著物上以致電極表面面向薄膜。薄膜上之半導體元件係使用模具且伴隨樹脂層而予以密封，以及樹脂層受 到固化，從而形成假晶圓。接著，首先，將薄膜和假晶圓同時由支撐件上之黏著層分離，以及其次，將薄膜由假晶圓分離。因此得到的假晶圓係施以200℃之加熱處理一個小時，致使樹脂層完成固化。
接著，感光環氧漆(photosensitive epoxy varnish)係藉由旋轉塗佈，然後預烘培、曝光、顯影、固化、以及氧氣電漿處理之執行而予以塗敷於薄膜100已分離之假晶圓50之表面(亦即半導體元件電極外露處之表面)。因此，厚度為8微米且具有與半導體元件之電極相通的直徑為30微米之開口的絕緣層得以形成。其次，鈦與銅係經濺鍍以形成厚度為0.1微米之鈦層以及厚度為0.3微米之銅層，從而形成晶種層。接著，製作要設置以使導孔與導線處之區域呈開放的圖案所形成之光阻層，以及使用先前形成之晶種層實施銅電鍍以形成導孔與導線。在電鍍之後，分離光阻，以及晶種層由光阻層包覆之部位係藉由濕蝕刻處理及乾蝕刻處理予以移除。然後，導線係部份外露，防焊劑層係形成於其上，外露之表面係用鎳與金予以處理，以及凸塊係形成於其上。藉由以此方式在假晶圓上設置導線層而得到的基板係於預定位置切割以得到個別之半導體裝置(半導體封裝件)。
本文列舉之所有實施例及條件語言用意在於教示以幫助讀者瞭解本發明及本案發明人貢獻的概念，以促進本技術領域，並且須推斷為不受限於特別列舉的實施例及條件，本說明書中表示本發明之優越和次等之實施 例之構成亦不限制本發明。雖然本發明之具體實施例己作詳述，應瞭解的是，可作各種變更、替代、及更替而不脫離本發明之精神與範疇。
10‧‧‧支撐件
20‧‧‧黏著層
30‧‧‧半導體元件
30a‧‧‧電極面
31‧‧‧電極
40‧‧‧樹脂層
50‧‧‧假晶圓、基板
100‧‧‧薄膜、黏著膜
S‧‧‧平面方向
T‧‧‧方向

Claims (15)

  1. 一種製造半導體裝置之方法，其包含：於支撐件上設置第一黏著層；於該第一黏著層上設置薄膜；於該薄膜上安置半導體元件；於上面安置有該半導體元件之該薄膜上設置樹脂層，並且在該薄膜上形成包括有該半導體元件與該樹脂層之基板；以及由該第一黏著層分離該薄膜與該基板。
  2. 如申請專利範圍第1項所述之製造半導體裝置之方法，其中該薄膜包括基座層和設置於該基座層之至少一個表面上之第二黏著層，其中，於該第一黏著層上設置該薄膜時，使該第二黏著層面朝上，而於該薄膜上安置該半導體元件時，將該半導體元件安置在該面朝上之第二黏著層上。
  3. 如申請專利範圍第1或2項所述之製造半導體裝置之方法，其復包含在該基板與該薄膜已同時由該第一黏著層分離之後由該基板分離該薄膜。
  4. 如申請專利範圍第3項所述之製造半導體裝置之方法，復包含，在由該基板分離該薄膜之後，於已從該薄膜分離之該基板之表面上設置線路層，該線路層包括要電性連接至該半導體元件之導電部份。
  5. 如申請專利範圍第4項所述之製造半導體裝置之方法，復包含，在設置該線路層之後，於圍繞該半導體元件之位置切割該樹脂層與該線路層以得到包括有該半導體元件、該樹脂層、以及該線路層之半導體封裝件。
  6. 如申請專利範圍第1至5項中任一項所述之製造半導體裝置之方法，其中該第一黏著層在該薄膜分離之方向具有比設置有該薄膜之平面方向更低的黏著度。
  7. 如申請專利範圍第6項所述之製造半導體裝置之方法，其中該第一黏著層在設置有該薄膜處之表面上具有凹入部與凸出部。
  8. 如申請專利範圍第7項所述之製造半導體裝置之方法，其中該凹入部與該凸出部包括坑洞狀凹凸部位。
  9. 如申請專利範圍第1至8項中任一項所述之製造半導體裝置之方法，其中，在形成該基板時，該基板係經形成以致該薄膜之一部位延展超出該形成之基板。
  10. 如申請專利範圍第1至9項中任一項所述之製造半導體裝置之方法，其中，在所述設置該薄膜時，係設置形狀與該第一黏著層不同之該薄膜。
  11. 一種製造半導體裝置之方法，其包含：於支撐件上設置第一黏著層； 於該第一黏著層上設置第一薄膜；於該第一薄膜上安置第一半導體元件；於上面安置有該第一半導體元件之該第一薄膜上設置第一樹脂層並且在該第一薄膜上形成包括有該第一半導體元件與該第一樹脂層之第一基板；同時由該第一黏著層分離該第一薄膜和該第一基板；由已從該第一基板與該第一薄膜分離之該第一黏著層上設置第二薄膜；於該第二薄膜上安置第二半導體元件；於上面安置有該第二半導體元件之該第二薄膜上設置第二樹脂層並且在該第二薄膜上形成包括有該第二半導體元件和該第二樹脂層之第二基板；以及同時由該第一黏著層分離該第二薄膜和該第二基板。
  12. 如申請專利範圍第11項所述之製造半導體裝置之方法，其中該第一薄膜包括第一基座層和該第一基座層之至少一個表面上所設置之第二黏著層；其中該第二薄膜包括第二基座層和該第二基座層之至少一個表面上所設置之第三黏著層；其中，於該第一黏著層上設置該第一薄膜時，使該第二黏著層面朝上，而 於該第一黏著層上設置該第二薄膜時，使該第三黏著層面朝上。
  13. 如申請專利範圍第11或12項所述之製造半導體裝置之方法，其復包含在該第一基板與該第一薄膜已同時由該第一黏著層分離之後由該第一基板分離該第一薄膜，以及在該第二基板與該第二薄膜已同時由該第一黏著層分離之後由該第二基板分離該第二薄膜。
  14. 如申請專利範圍第1至7項中任一項所述之製造半導體裝置之方法，其中，在所述設置該第二薄膜時，已由該第一基板分離之該第一薄膜係作為該第二薄膜。
  15. 一種製造電子裝置之方法，其包含：於支撐件上設置黏著層；於該黏著層上設置薄膜；於該薄膜上安置半導體元件；於上面安置有該半導體元件之該薄膜上設置樹脂層並且在該薄膜上形成包括有該半導體元件與該樹脂層之基板；同時由該黏著層分離該薄膜和該基板；在該基板與該薄膜已同時由該黏著層分離之後由該基板分離該薄膜；在已從該薄膜分離之該基板之表面上設置線路層，該線路層包括要電性連接至該半導體元件之導電 部份；於圍繞該半導體元件之位置切割該樹脂層和該線路層以得到包括有該半導體元件、該樹脂層、和該線路層之半導體封裝件；以及將該半導體封裝件安裝到電路板。
TW102104165A 2012-02-17 2013-02-04 半導體裝置之製造方法及電子裝置之製造方法 TWI539508B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032297A JP5810957B2 (ja) 2012-02-17 2012-02-17 半導体装置の製造方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
TW201342455A true TW201342455A (zh) 2013-10-16
TWI539508B TWI539508B (zh) 2016-06-21

Family

ID=48962601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104165A TWI539508B (zh) 2012-02-17 2013-02-04 半導體裝置之製造方法及電子裝置之製造方法

Country Status (4)

Country Link
US (1) US9312151B2 (zh)
JP (1) JP5810957B2 (zh)
CN (1) CN103258770B (zh)
TW (1) TWI539508B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822970B (zh) * 2019-03-06 2023-11-21 日商力森諾科股份有限公司 電子零件裝置的製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5942823B2 (ja) * 2012-12-03 2016-06-29 富士通株式会社 電子部品装置の製造方法、電子部品装置及び電子装置
JP2015076503A (ja) * 2013-10-09 2015-04-20 日東電工株式会社 半導体装置の製造方法
US9576872B2 (en) * 2013-12-18 2017-02-21 Infineon Technologies Ag Semiconductor devices and methods for manufacturing semiconductor devices
TWI738662B (zh) * 2015-09-01 2021-09-11 日商琳得科股份有限公司 黏著薄片
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
JP6691816B2 (ja) 2016-05-18 2020-05-13 東京応化工業株式会社 封止体の製造方法
CN106003385B (zh) * 2016-07-12 2018-09-11 苏州宏泉高压电容器有限公司 一种高压陶瓷电容器瓷介质芯片成型用冲压模具
JP2019029979A (ja) * 2017-08-04 2019-02-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
WO2021019697A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
WO2022118480A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法
WO2022118479A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法
CN112930106B (zh) * 2021-01-22 2022-11-22 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法
DE102021103369A1 (de) 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
JP4403631B2 (ja) 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2002124527A (ja) 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2002299500A (ja) 2001-04-04 2002-10-11 Sony Corp チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
WO2004032197A2 (en) 2002-10-03 2004-04-15 Pan Jit Americas, Inc. Low temperature texturing layer to enhance adhesion of subsequent layers
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP2005340655A (ja) 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
FR2917234B1 (fr) 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
JP5042297B2 (ja) 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP5137937B2 (ja) 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP5144634B2 (ja) 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5232185B2 (ja) 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
CN102169840A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 系统级扇出晶圆封装方法
JP5729290B2 (ja) * 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822970B (zh) * 2019-03-06 2023-11-21 日商力森諾科股份有限公司 電子零件裝置的製造方法

Also Published As

Publication number Publication date
US9312151B2 (en) 2016-04-12
CN103258770B (zh) 2016-08-03
US20130217189A1 (en) 2013-08-22
JP5810957B2 (ja) 2015-11-11
TWI539508B (zh) 2016-06-21
CN103258770A (zh) 2013-08-21
JP2013168594A (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US11004809B2 (en) Chip package with antenna element
TWI358806B (en) Semiconductor image device package with die receiv
US11164829B2 (en) Method of forming contact holes in a fan out package
TWI755652B (zh) 封裝方法、面板組件以及晶片封裝體
US20080136026A1 (en) Structure and process for wl-csp with metal cover
JP5232185B2 (ja) 半導体装置の製造方法
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101538573B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
KR101711294B1 (ko) 반도체 구조물 및 이의 제조 방법
JP2007317857A (ja) 半導体装置及びその製造方法
TWI630665B (zh) 製作晶片封裝結構之方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP2009123862A (ja) 半導体装置及びその製造方法
KR102202634B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
JP2012033624A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
TW201901821A (zh) 半導體裝置及半導體裝置之製造方法
JP2004320059A (ja) 半導体装置の製造方法
JP2013153202A (ja) 半導体装置およびその製造方法
JP2021158280A (ja) 半導体パッケージの製造方法