JP2021158280A

JP2021158280A - 半導体パッケージの製造方法

Info

Publication number: JP2021158280A
Application number: JP2020058791A
Authority: JP
Inventors: 志津福住; Shizu Fukuzumi; 直也鈴木; Naoya Suzuki
Original assignee: Showa Denko Materials Co Ltd
Current assignee: Resonac Corp
Priority date: 2020-03-27
Filing date: 2020-03-27
Publication date: 2021-10-07
Anticipated expiration: 2040-03-27
Also published as: JP7487519B2

Abstract

【課題】再配線層が４０μｍ未満と薄くても、再配線層の側面のグランド接触点と電磁波シールド層の電気的接続を安定的に確保できる半導体パッケージの製造方法を提供する。【解決手段】本開示に係る半導体パッケージの製造方法は、仮固定フィルムに対して半導体パッケージの回路面が接し且つ隣接する半導体パッケージの間隔が０．１ｍｍ以上となるように、仮固定フィルムに複数の半導体パッケージを配置する配置工程と、仮固定フィルム上の複数の半導体パッケージの表面上に電磁波シールド層を形成する形成工程とを含み、半導体パッケージが４０μｍ未満の再配線層と、再配線層の側面に設けられたグランド接触点とを有し、上記配置工程において、グランド接触点が仮固定フィルムに埋まらないように、仮固定フィルムに複数の半導体パッケージを配置する。【選択図】図４

Description

本開示は半導体パッケージの製造方法に関し、より詳しくは、表面の少なくとも一部に電磁波シールド層を有する半導体パッケージの製造方法に関する。

近年、半導体パッケージの小型化、高機能化、高集積化に伴い、半導体チップの多ピン化、高密度化、配線の狭ピッチ化が進展している。その結果、インピーダンスの増加又は信号ライン間の信号干渉に起因して半導体パッケージの本来の性能が阻害される傾向にある。特許文献１は、接着剤層と、電磁波シールド層とを有する半導体装置用接着フィルムを開示している。この半導体装置用接着フィルムは、接着剤層の表面上に、スパッタ法又は蒸着法によって電磁波シールド層を形成する工程を経て作製される。

特開２０１２−１２４４６６号公報

本発明者らは、今後、半導体パッケージの薄型化がより一層進展し、半導体パッケージの再配線層の厚さが４０μｍ未満となると、半導体パッケージの表面に形成される電磁波シールド層と再配線層との電気的接続を安定的に確保することが困難となり得るとの知見を得た。本開示は、再配線層が４０μｍ未満と薄くても、再配線層の側面のグランド接触点と電磁波シールド層の電気的接続を安定的に確保できる半導体パッケージの製造方法を提供する。

本開示に係る半導体パッケージの製造方法は、
（Ａ）第一の粘着フィルムと、第一の粘着フィルムの表面上に互いに離間した状態で配置された複数の半導体パッケージとを備える被処理体を準備する工程と、
（Ｂ）第一の粘着フィルムから半導体パッケージをピックアップする工程と、
（Ｃ）仮固定フィルムに対して半導体パッケージの回路面が接し且つ隣接する半導体パッケージの間隔が０．１ｍｍ以上となるように、仮固定フィルムに複数の半導体パッケージを配置する工程と、
（Ｄ）仮固定フィルム上の複数の半導体パッケージの表面上に電磁波シールド層を形成する工程と、
を含み、
半導体パッケージが４０μｍ未満の再配線層と、再配線層の側面に設けられたグランド接触点とを有し、（Ｃ）工程においてグランド接触点が仮固定フィルムに埋まらないように、仮固定フィルムに複数の半導体パッケージを配置する。

上記製造方法によれば、（Ｃ）工程においてグランド接触点が仮固定フィルムに埋まらないように、仮固定フィルムに複数の半導体パッケージが配置されるため、（Ｄ）工程において、再配線層の側面にも電磁波シールド層を安定的に形成することができる。このため、半導体パッケージの再配線層が４０μｍ未満と薄くても、再配線層の側面のグランド接触点と電磁波シールド層とを電気的に接続することができる（図１参照）。また、（Ｄ）工程において、回路面が仮固定フィルムで覆われている半導体パッケージに対して電磁波シールド層が形成されるため、電磁波シールド層を構成する材料が半導体パッケージの回路面に回り込むことを抑制できる。

（Ａ）工程は、（ａ１）複数の半導体チップと、複数の半導体チップを封止している封止材とを備えるパネル部材の第一の表面に対して第一の粘着フィルムを貼ることと、（ａ２）第一の粘着フィルム上のパネル部材を複数の半導体パッケージに個片化することとを含んでもよい。ここでいうパネル部材は、複数の半導体パッケージが一体化された状態の部材である。（ａ２）工程においてパネル部材が個片化されることで、例えば、ウエハレベルパッケージ又はパネルレベルパッケージが得られる。

（Ｄ）工程後、半導体パッケージを効率的にピックアップできるように、以下の工程を適宜実施してもよい。
（Ｅ）複数の半導体パッケージの表面に形成された電磁波シールド層を覆うように粘着フィルムを貼る工程。
（Ｆ）粘着フィルム上の複数の半導体パッケージから仮固定フィルムを剥離する工程。

例えば、上記粘着フィルムの粘着力が紫外線照射又は加熱によって低下するものである場合、（Ｆ）工程後に以下の工程を適宜実施してもよい。
（Ｇ）粘着フィルムの半導体パッケージに対する粘着力を低下させる工程。
（Ｈ）粘着フィルムから半導体パッケージをピックアップする工程。

本開示によれば、再配線層が４０μｍ未満と薄くても、再配線層の側面のグランド接触点と電磁波シールド層の電気的接続を安定的に確保できる半導体パッケージの製造方法が提供される。

図１は本開示の製造方法によって製造される半導体パッケージの一例（ファンアウト・ウエハレベルパッケージ）を模式的に示す断面図である。図２はファンアウト・ウエハレベルパッケージ用パネル部材の一例を模式的に示す平面図である。図３（ａ）及び図３（ｂ）は図２に示すパネル部材を複数の半導体パッケージに個片化する過程を模式的に示す断面図である。図４（ａ）は半導体パッケージを仮固定フィルム上に配置する様子を模式的に示す断面図であり、図４（ｂ）は半導体パッケージが仮固定フィルム上に配置された状態を拡大して示す断面図である。図５（ａ）は仮固定フィルム上への複数の半導体パッケージの配置が完了した状態を模式的に示す断面図であり、図５（ｂ）は半導体パッケージの封止層と再配線層の側面とを覆うように電磁波シールドが形成された状態を模式的に示す断面図である。図６（ａ）〜図６（ｃ）は半導体パッケージをピックアップするまでの過程を模式的に示す断面図である。図７（ａ）及び図７（ｂ）は第一の粘着フィルム上の複数の半導体パッケージを一括して仮固定フィルム上に配置する工程を模式的に示す断面図である。

以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。

本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。

（半導体パッケージ）
図１は本実施形態に係る製造方法によって製造される半導体パッケージを模式的に示す断面図である。この図に示す半導体パッケージ１０は、ファンアウト・ウエハレベルパッケージ（Ｆａｎ−ｏｕｔＷＬＰ、ＦＯ−ＷＬＰ）と称されるものである。半導体パッケージ１０は、半導体チップ１と、封止層３と、再配線層４と、電磁波シールド層５（機能層）とを備える。なお、パッケージ形態は、ＦＯ−ＷＬＰに限られるものではなく、ウエハレベルパッケージ（ＷＬＰ）、フリップチップ・チップスケールパッケージ（ＦＣ−ＣＳＰ）、フリップチップ・ボールグリッドアレイ（ＦＣ−ＢＧＡ）、メモリーパッケージ等でもよい。

平面視における半導体パッケージ１０の形状は、例えば正方形又は長方形である。平面視における半導体パッケージ１０の面積は、例えば、１〜９００ｍｍ^２であり、９〜６２５ｍｍ^２又は２５〜４００ｍｍ^２であってもよい。平面視における半導体パッケージ１０の一辺の長さは、例えば、１〜３０ｍｍであり、３〜２５ｍｍ又５〜２０ｍｍであってもよい。半導体パッケージ１０の厚さ（バンプ４ｃの高さを除く。）は、例えば、１００〜１５００μｍであり、２００〜１０００μｍであってもよい。

半導体チップ１は、回路面１ａと、回路面１ａに形成された複数のバンプ１ｂ（突起電極）とを有する。回路面１ａは、Ｎｉ／Ａｕめっきパッド等の比較的平坦な金属パッドを有するものであってもよい。バンプ１ｂは、例えば、銅バンプ及びはんだバンプである。平面視における半導体チップ１の形状は、例えば正方形又は長方形である。平面視における半導体チップ１の面積は、例えば、１〜４００ｍｍ^２であり、９〜２２５ｍｍ^２又は２５〜１００ｍｍ^２であってもよい。平面視における半導体チップ１の一辺の長さは、例えば、１〜２０ｍｍであり、３〜１５ｍｍ又５〜１０ｍｍであってもよい。半導体チップ１の厚さ（バンプ１ｂの高さを除く。）は、例えば、５０〜７７５μｍであり、１００〜５００μｍであってもよい。

封止層３は、熱硬化性樹脂組成物によって構成されている。封止層３は、半導体チップ１を封止している。封止層３は、光、熱、湿気、ほこり及び物理的衝撃等から半導体チップ１を保護している。封止層３は、例えば、コンプレッションモールド、トランスファーモールド、フィルム状の封止材のラミネートによって形成される。封止層３の厚さは、例えば、５０μｍ以上、１００μｍ以上であってもよい。

再配線層４は半導体チップ１のバンプ１ｂと電気的に接続されている。再配線層４は、導体部４ａと、絶縁部４ｂと、バンプ４ｃ，４ｄとによって構成されている。導体部４ａは半導体チップ１のバンプ１ｂとバンプ４ｃとを電気的に接続している。図１の左端に示すバンプ４ｄは電磁波シールド層５と電気的に接続されている。

再配線層４の側面４ｆはグランド接触点４ｇを有する。グランド接触点４ｇは電磁波シールド層５と接している。これにより、電磁波シールド層５はグランド接続を取ることができる。再配線層４の厚さは、４０μｍ未満であり、３０μｍ未満であってよいし、２０μｍ未満であってもよい。再配線層４の厚さの下限は、例えば、１０μｍ程度である。本実施形態に係る半導体パッケージ１０は、再配線層４の厚さが４０μｍ未満と薄くても、電磁波シールド層５のグランド接続の不良が生じにくいという利点がある。これは、後述の製造方法に起因するものである。なお、図１には一点のグランド接触点４ｇを図示したが、半導体パッケージ１０は再配線層４の側面４ｆに複数のグランド接触点を有してもよい。

電磁波シールド層５は、封止層３の面３ａ及び側面３ｂを覆うとともに、再配線層４の側面４ｆの少なくも一部を覆っている。電磁波シールド層５は、例えば、スパッタリング又は蒸着によって形成される金属層である。電磁波シールド層５は、例えば、銅、クロム及びニッケル等の金属元素を含む。電磁波シールド層５を構成する金属元素は一種であってもよいし、二種以上であってもよい。電磁波シールド層５の厚さは、例えば、０．０１〜１００μｍであり、０．０５〜５０μｍであってもよい。なお、電磁波シールド層５の形成方法は、スパッタリング又は蒸着に限定されず、スクリーン印刷法、スプレー印刷法、無電解めっき法又は電解めっき法等でもよい。

（半導体パッケージの製造方法）
次に、半導体パッケージ１０の製造方法について説明する。半導体パッケージ１０は、例えば、以下の工程を経て製造することができる。
（ａ）粘着フィルム２１と、粘着フィルム２１の表面上に互いに離間した状態で配置された複数の半導体パッケージ１０Ｐとを備える被処理体２０を準備する工程（図３（ｂ）参照）。
（ｂ）粘着フィルム２１から半導体パッケージ１０Ｐをピックアップする工程。
（ｃ）仮固定フィルム２５に対して半導体パッケージ１０Ｐの再配線層４（回路面）が接し且つ隣接する半導体パッケージ１０Ｐの間隔が０．１ｍｍ以上となるように、仮固定フィルム２５に複数の半導体パッケージ１０Ｐを配置する工程（図４（ａ）参照）。
（ｄ）仮固定フィルム２５上の複数の半導体パッケージ１０Ｐの表面上に電磁波シールド層５を形成する工程（図５（ｂ）参照）。
（ｃ）工程においてグランド接触点４ｇが仮固定フィルム２５に埋まらないように、仮固定フィルム２５に複数の半導体パッケージ１０Ｐを配置する（図４（ｂ）参照）。

上記製造方法によれば、以下の効果が奏される。
・半導体パッケージ１０の再配線層４が４０μｍ未満と薄くても、電磁波シールド層５のグランド接続を安定的に取ることができる。すなわち、（ｄ）工程において再配線層４の側面４ｆにも電磁波シールド層５を安定的に形成され、再配線層４のグランド接触点４ｇを十分に覆うように電磁波シールド層５を形成することができる。
・（ｄ）工程において、再配線層４が仮固定フィルム２５で覆われている半導体パッケージ１０Ｐに対して電磁波シールド層５が形成されるため、電磁波シールド層５を構成する材料が再配線層４に回り込むことを抑制できる。

［（ａ）工程］
（ａ）工程は被処理体２０を準備する工程である。（ａ）工程において、例えば、以下のステップを経て被処理体２０を作製することができる。
（ａ１）複数の半導体チップ１と、複数の半導体チップ１を封止している封止材１３とを備えるパネル部材３０の表面３０ａ（第一の表面）に対してダイシングフィルム１５（第一の粘着フィルム）を貼るステップ（図３（ａ）参照）。
（ａ２）ダイシングフィルム１５上のパネル部材３０を複数の半導体パッケージ１０Ｐに個片化するステップ（図３（ｂ）参照）。

本実施形態においては、パネル部材３０として、ＦＯ−ＷＬＰを製造するためのパネルを使用する場合を例に挙げる。なお、上述のとおり、パッケージ形態はＦＯ−ＷＬＰに限られるものではない。図２は、ＦＯ−ＷＬＰ用パネル部材の一例を模式的に示す平面図である。この図に示すパネル部材３０の表面３０ａは封止材１３からなる面である。他方、パネル部材３０の表面３０ｂには再配線層４が露出している。パネル部材３０は平面視で略円形であり、その直径は、例えば、１００〜３００ｍｍである。パネル部材３０は、複数の半導体チップ１と、これらの半導体チップ１を封止する封止材１３とによって構成されている。なお、図２には、便宜上、２１個の半導体パッケージ１０Ａ（個片化前）が一体化されたものを図示したが、ＦＯ−ＷＬＰ用パネル部材が備える半導体パッケージ１０Ａの数数は、例えば、１００個以上であり、１００〜６０００個又は１６００〜２４０００個であってもよい。

図３（ａ）は、パネル部材３０の表面３０ａにダイシングフィルム１５を貼り付けた状態を模式的に示す断面図である。ダイシングフィルム１５は、基材フィルム１５ａと、粘着層１５ｂとを備える。図３（ｂ）は、ブレードによってパネル部材３０を複数の半導体パッケージ１０Ｐに個片化した状態を示す断面図である。隣接する二つの半導体パッケージ１０Ｐの離間距離は、切断に使用したブレード幅とほぼ同じであり、例えば、５０μｍ程度である。これらのステップを経て被処理体２０が得られる。

［（ｂ）工程］
（ｂ）工程は、ダイシングフィルム１５から半導体パッケージ１０Ｐをピックアップする工程である。なお、図３（ｂ）に示すように、再配線層４が上を向いている半導体パッケージ１０Ｐを、図４（ａ）に示すように、再配線層４を下に向けて仮固定フィルム２５に配置するには、フリップチップボンダーと称される装置を使用すればよい。フリップチップボンダーはピックアップした半導体パッケージ１０Ｐの上下を反転させることが可能である。

［（ｃ）工程］
（ｃ）工程は、仮固定フィルム２５に対して半導体パッケージ１０Ｐの再配線層４が接し且つ隣接する半導体パッケージ１０Ｐの間隔が０．１ｍｍ以上となるように、仮固定フィルム２５に複数の半導体パッケージ１０Ｐを配置する工程である（図４（ａ）参照）。仮固定フィルム２５は、基材フィルム２５ａと、粘着層２５ｂとを備える。隣接する二つの半導体パッケージ１０Ｐの離間距離は、０．１ｍｍ以上であり、好ましくは１００〜８００μｍであり、より好ましくは２００〜８００μｍである。この距離Ｄと半導体パッケージの厚さＴの比（Ｄ／Ｔ）は１以上であることが好ましい。比Ｄ／Ｔが１以上であることで、（ｄ）工程におけるスパッタリング又は蒸着によって半導体パッケージ１０Ｐの側面に、所望の厚さの電磁波シールド層５を安定的に形成することができる。

上述のように、フリップチップボンダーでピックアップした半導体パッケージ１０Ｐを位置調整しながら、仮固定フィルム２５の粘着層２５ｂに押し当てることによって半導体パッケージ１０を配置すればよい。図４（ｂ）は半導体パッケージ１０Ｐが仮固定フィルム２５上に配置された状態を拡大して示す断面図である。再配線層４のグランド接触点４ｇが粘着層２５ｂに埋まらないように、仮固定の際に半導体パッケージ１０Ｐに付与する押圧力を調整する。なお、押圧力を調整する代わりに、あるいは、押圧力を調整するとともに、適度な硬度及び／又は厚さを有する粘着層２５ｂを選択することによって、（ｃ）工程においてグランド接触点４ｇが仮固定フィルム２５に埋まらないようにしてもよい。

［（ｄ）工程］
（ｄ）工程は、仮固定フィルム２５上の複数の半導体パッケージ１０Ｐの表面上に電磁波シールド層５を形成する工程である。図５（ａ）は仮固定フィルム２５上への複数の半導体パッケージ１０Ｐの配置が完了した状態を模式的に示す断面図であり、図５（ｂ）は半導体パッケージ１０Ｐの封止層３と再配線層４の側面４ｆとを覆うように電磁波シールド層５が形成された状態を模式的に示す断面図である。スパッタリングは、例えば芝浦メカトロニクス株式会社製のＣＣＳ−２１１０（商品名）を使用して実施できる。蒸着は、例えば、株式会社神戸製鋼所（ＫＯＢＥＬＣＯ）製のＡＩＰ−Ｇシリーズ（商品名、「ＡＩＰ」は登録商標）を使用して実施できる。（ｃ）工程において、グランド接触点４ｇが仮固定フィルム２５に埋まっていないため（図４（ｂ）参照）、（ｄ）工程においてグランド接触点４ｇを覆うように電磁波シールド層５を形成することができる。これにより電磁波シールド層５のグランド接続を安定的に取ることができる。

（ｄ）工程後、半導体パッケージ１０を効率的にピックアップできるように、複数の半導体パッケージ１０を仮固定フィルム２５から粘着フィルム３５（第二の粘着フィルム）に転写し、粘着フィルム３５から半導体パッケージ１０をピックアップしてもよい。すなわち、（ｄ）工程後、以下の工程を適宜実施してもよい。なお、粘着フィルム３５として、例えば、紫外線照射又は加熱によって粘着力が低下するものを使用すればよい。
（ｅ）複数の半導体パッケージ１０の表面に形成された電磁波シールド層５を覆うように粘着フィルム３５を貼る工程（図６（ａ）参照）。
（ｆ）粘着フィルム３５上の複数の半導体パッケージ１０から仮固定フィルム２５を剥離する工程（図６（ｂ）参照）。
（ｇ）粘着フィルム３５の半導体パッケージ１０に対する粘着力を低下させる工程。（ｈ）粘着フィルム３５から半導体パッケージ１０をピックアップする工程。

図６（ｃ）は、粘着フィルム３５から半導体パッケージ１０をピックアップしている様子を模式的に示す断面図である。図６（ｃ）に示されたように、突き上げ冶具５１で半導体パッケージ１０を粘着フィルム３５の下面側から突き上げるとともに、半導体パッケージ１０をコレット５２で吸引してピックアップする。

以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、ダイシング後の半導体パッケージ１０Ｐを一つずつピックアップして仮固定フィルム２５上に配置する場合を例示したが、例えば、複数の半導体パッケージ１０Ｐを一括して仮固定フィルム２５に配置してもよい。すなわち、ダイシングフィルム１５として延伸性を有するフィルム（例えば、エキスパンドフィルム）を使用し、まず、図７（ａ）に示すように、ダイシングフィルム１５に張力を付与することにより、隣接する二つの半導体パッケージ１０Ｐの間隔を拡大させる。次いで、図７（ｂ）に示すように、ダイシングフィルム１５に張力を付与した状態で、複数の半導体パッケージ１０Ｐの再配線層４を覆うように仮固定フィルム２５を貼り合わせてもよい。図７（ｂ）に示された状態からダイシングフィルム１５を剥離することで、図５（ａ）に示された状態となる。

１…半導体チップ、１ａ…回路面、１ｂ…バンプ、３…封止層、３ａ…面、３ｂ…側面、４…再配線層、４ａ…導体部、４ｂ…絶縁部、４ｃ，４ｄ…バンプ、４ｆ…再配線層の側面、４ｇ…グランド接触点、５…電磁波シールド層、１０…半導体パッケージ、１０Ａ…半導体パッケージ（個片化前）、１０Ｐ…半導体パッケージ（電磁波シールド層形成前）、１３…封止材、１５…ダイシングフィルム（第一の粘着フィルム）、１５ａ…基材フィルム、１５ｂ…粘着層、２０…被処理体、２１…粘着フィルム、２５…仮固定フィルム、２５ａ…基材フィルム、２５ｂ…粘着層、３０…パネル部材、３０ａ…表面（第一の表面）、３０ｂ…表面、３５…粘着フィルム（第二の粘着フィルム）、５１…冶具、５２…コレット

Claims

（Ａ）第一の粘着フィルムと、前記第一の粘着フィルムの表面上に互いに離間した状態で配置された複数の半導体パッケージとを備える被処理体を準備する工程と、
（Ｂ）前記第一の粘着フィルムから前記半導体パッケージをピックアップする工程と、
（Ｃ）仮固定フィルムに対して前記半導体パッケージの回路面が接し且つ隣接する前記半導体パッケージの間隔が０．１ｍｍ以上となるように、前記仮固定フィルムに複数の前記半導体パッケージを配置する工程と、
（Ｄ）前記仮固定フィルム上の複数の前記半導体パッケージの表面上に電磁波シールド層を形成する工程と、
を含み、
前記半導体パッケージが４０μｍ未満の再配線層と、前記再配線層の側面に設けられたグランド接触点とを有し、（Ｃ）工程において前記グランド接触点が前記仮固定フィルムに埋まらないように、前記仮固定フィルムに複数の前記半導体パッケージを配置する、半導体パッケージの製造方法。
（Ａ）工程が（ａ１）複数の半導体チップと、前記複数の半導体チップを封止している封止材とを備えるパネル部材の第一の表面に対して前記第一の粘着フィルムを貼ることと、（ａ２）前記第一の粘着フィルム上の前記パネル部材を複数の前記半導体パッケージに個片化することとを含む、請求項１に記載の半導体パッケージの製造方法。
スパッタリング又は蒸着によって前記電磁波シールド層を形成する、請求項１又は２に記載の半導体パッケージの製造方法。
（Ｅ）複数の前記半導体パッケージの表面に形成された前記電磁波シールド層を覆うように第二の粘着フィルムを貼る工程と、
（Ｆ）前記第二の粘着フィルム上の複数の前記半導体パッケージから前記仮固定フィルムを剥離する工程と、
を更に含む、請求項１〜３のいずれか一項に記載の半導体パッケージの製造方法。
（Ｇ）前記第二の粘着フィルムの前記半導体パッケージに対する粘着力を低下させる工程と、
（Ｈ）前記第二の粘着フィルムから前記半導体パッケージをピックアップする工程と、
を更に含む、請求項４に記載の半導体パッケージの製造方法。